JPS582060Y2 - 超高周波トランジスタ装置 - Google Patents
超高周波トランジスタ装置Info
- Publication number
- JPS582060Y2 JPS582060Y2 JP1977117036U JP11703677U JPS582060Y2 JP S582060 Y2 JPS582060 Y2 JP S582060Y2 JP 1977117036 U JP1977117036 U JP 1977117036U JP 11703677 U JP11703677 U JP 11703677U JP S582060 Y2 JPS582060 Y2 JP S582060Y2
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- base block
- ultra
- ceramic frame
- transistor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Microwave Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は容器の部品共通化により価格の低減を計った超
高周波トランジスタ装置に関する。
高周波トランジスタ装置に関する。
超高周波トランジスタ装置においては半導体装置の保護
および信頼性の面から気密性のある容器に収納する必要
があるが、容器収納によって超高層１波特性の劣化をも
たらさないことが要求される。
および信頼性の面から気密性のある容器に収納する必要
があるが、容器収納によって超高層１波特性の劣化をも
たらさないことが要求される。
とくにマイクロ波高出力トランジスタ装置においては半
導体チップの寸法は大きくなるとともに素子のインピー
ダンスは低くなるため、容器は大きくなり、その寄生要
素の特性に及ぼす影響は著しく、容器の厳密な超高周波
回路的な設計が必要となる。
導体チップの寸法は大きくなるとともに素子のインピー
ダンスは低くなるため、容器は大きくなり、その寄生要
素の特性に及ぼす影響は著しく、容器の厳密な超高周波
回路的な設計が必要となる。
一方、このような素子の低インピーダンス化によって整
合が困難になるのを解決するために素子に直接小型整合
回路を持続し、整合回路を含めて容器に収納するいわゆ
る内部整合化の方法も採用されている。
合が困難になるのを解決するために素子に直接小型整合
回路を持続し、整合回路を含めて容器に収納するいわゆ
る内部整合化の方法も採用されている。
従来、このような超高周波トランジスタ装置においては
、設計性を良くするためには、トランジスタおよび回路
の設計仕様が異なれば容器の内部構造も異なるため、幾
組もの容器を製作しておく必要があった。
、設計性を良くするためには、トランジスタおよび回路
の設計仕様が異なれば容器の内部構造も異なるため、幾
組もの容器を製作しておく必要があった。
しかしながら、気密性があり、機械的強度に優れ、しか
も超高周波回路的に優れた容器は一般に製造価格が非常
に高く、このような容器を幾組も用意することは非常に
問題があった。
も超高周波回路的に優れた容器は一般に製造価格が非常
に高く、このような容器を幾組も用意することは非常に
問題があった。
とくに厳密な特性が要求されるマイクロ波帯での高出力
トランジスタ装置において、製造価格への影響は著しか
った。
トランジスタ装置において、製造価格への影響は著しか
った。
本考案の目的は前記欠点を除去せしめた新規な構造の超
高周波トランジスタ装置を提供することにある。
高周波トランジスタ装置を提供することにある。
本考案によれば、外部に導出されるリードを備えた壁部
を威すセラミックス・フレームと、該セラミックス・フ
レームを固着して、該セラミックス・フレームに囲まれ
た中央部に平坦な窪みを設けた金属基体ブロックと、該
金属基体ブロックの中央部平坦な窪みに導電的並びに熱
伝導的に固着した、超高周波トランジスタを含む超高周
波回路を装着した第２の金属基体ブロックとを備えたこ
とを特徴とする超高周波トランジスタ装置が得られる。
を威すセラミックス・フレームと、該セラミックス・フ
レームを固着して、該セラミックス・フレームに囲まれ
た中央部に平坦な窪みを設けた金属基体ブロックと、該
金属基体ブロックの中央部平坦な窪みに導電的並びに熱
伝導的に固着した、超高周波トランジスタを含む超高周
波回路を装着した第２の金属基体ブロックとを備えたこ
とを特徴とする超高周波トランジスタ装置が得られる。
前記本考案による超高周波トランジスタ装置においては
、製造価格が非常に高いセラミックス・フレームおよび
外部基体ブロックを共通化して、超高周波トランジスタ
および容器に収納される内部整合回路を装着する部分の
みを分離して設計の自由度を持たせているため、各種超
高周波トランジスタ装置の容器製造価格低減および部品
管理が容易になり、特に内部整合回路を備えたマイクロ
波帯の高出力トランジスタ装置においてその効果は著し
い。
、製造価格が非常に高いセラミックス・フレームおよび
外部基体ブロックを共通化して、超高周波トランジスタ
および容器に収納される内部整合回路を装着する部分の
みを分離して設計の自由度を持たせているため、各種超
高周波トランジスタ装置の容器製造価格低減および部品
管理が容易になり、特に内部整合回路を備えたマイクロ
波帯の高出力トランジスタ装置においてその効果は著し
い。
以下本考案を図面を用いて詳述する。
第１図は本考案の一実施例であるところのマイクロ波高
出力電界効果トランジスタおよびその内部整合回路を収
めたマイクロ波トランジスタ装置を説明するための図で
あり、同図ａはマイクロ波高出力電界効果トランジスタ
およびその内部整合回路を装着した無酸素銅よりなる内
部基体ブロックの縦断面図、同図すは第１図ａの内部基
体ブロックを収納するセラミック・フレームを備えた外
部基体ブロックの縦断面図である。
出力電界効果トランジスタおよびその内部整合回路を収
めたマイクロ波トランジスタ装置を説明するための図で
あり、同図ａはマイクロ波高出力電界効果トランジスタ
およびその内部整合回路を装着した無酸素銅よりなる内
部基体ブロックの縦断面図、同図すは第１図ａの内部基
体ブロックを収納するセラミック・フレームを備えた外
部基体ブロックの縦断面図である。
第２図は第１図ａの内部基体ブロックを第１図すの外部
基体ブロックに固着して組立てた本考案の一実施例であ
る内部整合回路付きマイクロ波高出力電界トランジスタ
装置の縦断面図である。
基体ブロックに固着して組立てた本考案の一実施例であ
る内部整合回路付きマイクロ波高出力電界トランジスタ
装置の縦断面図である。
図において、無酸素鋼からなる内部基体ブロック１に、
キャパンタおよびボンディング細線よりなる入力内部整
合回路２、アルミナ基板に形成されたマイクロストリッ
プ線路構造の出力内部整合回路３およびマイクロ波高出
力ＧａＡｓ電界効果トランジスタ４が装置されている。
キャパンタおよびボンディング細線よりなる入力内部整
合回路２、アルミナ基板に形成されたマイクロストリッ
プ線路構造の出力内部整合回路３およびマイクロ波高出
力ＧａＡｓ電界効果トランジスタ４が装置されている。
前記内部基体ブロック１は、外部導出リード線５を備え
たアルミナ・セラミック・フレーム６を固着した無酸素
銅からなる外部基体ブロック７の中央部平坦な窪みに、
はんだにより固着される。
たアルミナ・セラミック・フレーム６を固着した無酸素
銅からなる外部基体ブロック７の中央部平坦な窪みに、
はんだにより固着される。
入力内部整合回路２および出力内部整合回路３はアルミ
ナ・セラミック・フレーム６の外部導出リード線５に連
なる金属パターン・リード８にそれぞれボンデング線あ
るいは金属テープのはんだ付けにより接線される。
ナ・セラミック・フレーム６の外部導出リード線５に連
なる金属パターン・リード８にそれぞれボンデング線あ
るいは金属テープのはんだ付けにより接線される。
アルミナ・セラミック・フレーム６はアルミナ・セラミ
ック板よりなるキャップ９により気密封じされる≧ このような本考案においては、セラミック・フレームを
備えた外部金属基体ブロックと、トランジスタおよび内
部整合回路を装置した内部基体ブロックを個別部品化す
ることにより、製造価格が高いセラミック・フレーム部
の規格統一を可能にし、装置の価格低減をもたらすとい
う特徴があり、特に厳密な容器および回路設計が必要な
内部整合回路を備えたマイクロ波高出力トランジスタ装
置において本考案の効果は顕著になる。
ック板よりなるキャップ９により気密封じされる≧ このような本考案においては、セラミック・フレームを
備えた外部金属基体ブロックと、トランジスタおよび内
部整合回路を装置した内部基体ブロックを個別部品化す
ることにより、製造価格が高いセラミック・フレーム部
の規格統一を可能にし、装置の価格低減をもたらすとい
う特徴があり、特に厳密な容器および回路設計が必要な
内部整合回路を備えたマイクロ波高出力トランジスタ装
置において本考案の効果は顕著になる。
なお、超高周波トランジスタはＧａＡｓ電界効果トラン
ジスタに限らず、また整合回路の形成構造も本実施例に
示した特定のものに限定されるものではないことは言う
までもない。
ジスタに限らず、また整合回路の形成構造も本実施例に
示した特定のものに限定されるものではないことは言う
までもない。
セラミック・フレームおよびキャップについてもその構
造素材は本実施例に示したものに限らない。
造素材は本実施例に示したものに限らない。
第１図および第２図は、本考案の一実施例であるところ
のマイクロ波高出力電界効果トランジスタ装置を説明す
るための図であり、第１図ａ５はマイクロ波高出力電界
効果トランジスタおよびその内部整合回路を装置した内
部基体ブロックの縦断面図、第１図すは第１図ａの内部
基体ブロックを収納するセラミック・フレームを備えた
外部基体ブロックの縦断面図である。 第２図は第１図ａの内部基体ブロックを第１図すの外部
基体ブロックに固着して組立てた本考案の実施例である
ところのマイクロ波高出力電界効果トランジスタ装置の
縦断面図である。 図において、１は内部基体ブロック、２は入力内部整合
回路、３は出力内部整合間゛路、４はマイクロ波高出力
ＧａＡｓ電界効果トランジスタ、５は外部導出リード線
、６はアルミナ・セラミック・フレーム、７は外部基体
ブロック、８は金属パターン・リード、９はキャップで
ある。
のマイクロ波高出力電界効果トランジスタ装置を説明す
るための図であり、第１図ａ５はマイクロ波高出力電界
効果トランジスタおよびその内部整合回路を装置した内
部基体ブロックの縦断面図、第１図すは第１図ａの内部
基体ブロックを収納するセラミック・フレームを備えた
外部基体ブロックの縦断面図である。 第２図は第１図ａの内部基体ブロックを第１図すの外部
基体ブロックに固着して組立てた本考案の実施例である
ところのマイクロ波高出力電界効果トランジスタ装置の
縦断面図である。 図において、１は内部基体ブロック、２は入力内部整合
回路、３は出力内部整合間゛路、４はマイクロ波高出力
ＧａＡｓ電界効果トランジスタ、５は外部導出リード線
、６はアルミナ・セラミック・フレーム、７は外部基体
ブロック、８は金属パターン・リード、９はキャップで
ある。
Claims (1)
- 外部に導出されるリードを備えた壁部を威すセラミック
ス・フレームと、該セラミックス・フレームを固着して
、該セラミックス・フレームに囲まれた中央部に平坦な
窪みを設けた外部金属基体ブロックと、該金属基体ブロ
ックの中央部平坦な窪みに導電的並びに熱伝導的に固着
した超高周波トランジスタを含む超高周波回路を装着し
た内部金属基体ブロックとを備えたことを特徴とする超
高周波トランジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977117036U JPS582060Y2 (ja) | 1977-08-30 | 1977-08-30 | 超高周波トランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977117036U JPS582060Y2 (ja) | 1977-08-30 | 1977-08-30 | 超高周波トランジスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5442469U JPS5442469U (ja) | 1979-03-22 |
| JPS582060Y2 true JPS582060Y2 (ja) | 1983-01-13 |
Family
ID=29070110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977117036U Expired JPS582060Y2 (ja) | 1977-08-30 | 1977-08-30 | 超高周波トランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582060Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114271A (ja) * | 1974-07-26 | 1976-02-04 | Nippon Electric Co | Handotaiyoki |
-
1977
- 1977-08-30 JP JP1977117036U patent/JPS582060Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114271A (ja) * | 1974-07-26 | 1976-02-04 | Nippon Electric Co | Handotaiyoki |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5442469U (ja) | 1979-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557144A (en) | Plastic packages for microwave frequency applications | |
| EP1458086A1 (en) | Piezoelectric Oscillator | |
| JPS6114668B2 (ja) | ||
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| JPS6325710B2 (ja) | ||
| US5109270A (en) | High frequency semiconductor device | |
| JP2000031712A (ja) | マイクロストリップラインー導波管変換構造、高周波信号用集積回路パッケージ及びその製造方法 | |
| JPH05267940A (ja) | マイクロ波帯ダウンコンバータ及び集積回路の実装構造 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JPS582060Y2 (ja) | 超高周波トランジスタ装置 | |
| KR900001246B1 (ko) | 반도체장치 | |
| GB1362730A (en) | Microwave hermetic transistor package | |
| JPS603781B2 (ja) | 超高周波トランジスタ装置の組立法 | |
| US6025759A (en) | Microwave integrated circuit including surface mounting type isolator | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPS6348129Y2 (ja) | ||
| JP2002305262A (ja) | 半導体素子実装用パッケージ | |
| JP2609767B2 (ja) | 半導体装置 | |
| JPS63228647A (ja) | マイクロ波集積回路装置 |