JPS6348129Y2 - - Google Patents
Info
- Publication number
- JPS6348129Y2 JPS6348129Y2 JP1983014870U JP1487083U JPS6348129Y2 JP S6348129 Y2 JPS6348129 Y2 JP S6348129Y2 JP 1983014870 U JP1983014870 U JP 1983014870U JP 1487083 U JP1487083 U JP 1487083U JP S6348129 Y2 JPS6348129 Y2 JP S6348129Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- conductor pattern
- chip
- signal conductor
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 16
- 230000017525 heat dissipation Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案はICチツプを内含し、受動素子を搭載
もしくは形成した基板上の導体パターン上に直接
平面付けするフラツトバツクタイプICチツプ用
パツケージ、特に高速、高周波領域への適用を実
現するICチツプ用パツケージに関するものであ
る。
もしくは形成した基板上の導体パターン上に直接
平面付けするフラツトバツクタイプICチツプ用
パツケージ、特に高速、高周波領域への適用を実
現するICチツプ用パツケージに関するものであ
る。
半導体パツケージの構造は大きく分けると、セ
ラミツク、メタル、ガラス、プラスチツクの構造
による4種類に分類される。しかし、能動素子が
トランジスタからIC,LSI,さらには超LSIへと
進展していく中で、パツケージ構造の変化も激し
くその構造も単なる上述の4構造では分類でき
ず、各種の材料や構造が入り組んだ複雑なものに
なりつつある。しかし、形状から分類するとトラ
ンジスタ外形型パツケージ(TO型)、Single−ln
−Lineパツケージ(SIP型)、Dual−In−Lineパ
ツケージ(DIP型)、フラツトバツクタイプパツ
ケージ、テープキヤリアタイプパツケージに大別
される、TO型パツケージは、トランジスタと同
一のメタル形ハーメチツクパツケージに多数のリ
ードを付けたものであり、メタルキヤツプ溶接強
度が強い、封入雰囲気の制御も簡単に行なえる等
の特徴を持つている。しかし現在では、パツケー
ジが高価になる。多数リードが出たパツケージで
は基板上への搭載が複雑である等の点からあまり
使用されなくなる傾向にある。
ラミツク、メタル、ガラス、プラスチツクの構造
による4種類に分類される。しかし、能動素子が
トランジスタからIC,LSI,さらには超LSIへと
進展していく中で、パツケージ構造の変化も激し
くその構造も単なる上述の4構造では分類でき
ず、各種の材料や構造が入り組んだ複雑なものに
なりつつある。しかし、形状から分類するとトラ
ンジスタ外形型パツケージ(TO型)、Single−ln
−Lineパツケージ(SIP型)、Dual−In−Lineパ
ツケージ(DIP型)、フラツトバツクタイプパツ
ケージ、テープキヤリアタイプパツケージに大別
される、TO型パツケージは、トランジスタと同
一のメタル形ハーメチツクパツケージに多数のリ
ードを付けたものであり、メタルキヤツプ溶接強
度が強い、封入雰囲気の制御も簡単に行なえる等
の特徴を持つている。しかし現在では、パツケー
ジが高価になる。多数リードが出たパツケージで
は基板上への搭載が複雑である等の点からあまり
使用されなくなる傾向にある。
SIP型パツケージは、パツケージの片側にリー
ドが配列されたものであり、DIP型パツケージは
パツケージの両側にリードが配列されたものであ
る。SIP及びDIP型パツケージは、チツプのマウ
ント、ボンデイングの連結自動化や大量バツチ処
理等が可能になるため、量産に適しており、材料
面を含め安価なパツケージを得る事ができる。最
近では、民生用ばかりではなく通信工業用IC,
LSIの分野でもかなり使用されている。ただし、
SIP型及びDIP型パツケージは、リードフレーム
を使用しているために内部リードの長さが長くな
り、製作や取り扱いが困難、電気的高周波特性を
劣化させる等の欠点があつた。
ドが配列されたものであり、DIP型パツケージは
パツケージの両側にリードが配列されたものであ
る。SIP及びDIP型パツケージは、チツプのマウ
ント、ボンデイングの連結自動化や大量バツチ処
理等が可能になるため、量産に適しており、材料
面を含め安価なパツケージを得る事ができる。最
近では、民生用ばかりではなく通信工業用IC,
LSIの分野でもかなり使用されている。ただし、
SIP型及びDIP型パツケージは、リードフレーム
を使用しているために内部リードの長さが長くな
り、製作や取り扱いが困難、電気的高周波特性を
劣化させる等の欠点があつた。
テープキヤリアタイプパツケージは、チツプを
ポリイミドテープに連続的に組み込み、樹脂でコ
ートした上で個々に切りはなしたものであり、回
路基板の導体面に平面付けされる。
ポリイミドテープに連続的に組み込み、樹脂でコ
ートした上で個々に切りはなしたものであり、回
路基板の導体面に平面付けされる。
フラツトバツクタイプパツケージは、両側また
は4方向に端子を出した小形パツケージであり、
回路基板の孔に挿入せず導体パターン上に直接平
面付けするタイプである。SIPやDIPタイプと異
なり、パツケージ面積が従来の同ピン数のDIPに
比べて1/2以下である。また4方向にリードが出
ている事から内部リードの長さが短かくなるた
め、インダクタンスやキヤパシタンス等の寄生素
子効果を軽減する事ができる等の特長をもち、帯
域数百MHz程度の各種高周波回路に適用されてい
る。
は4方向に端子を出した小形パツケージであり、
回路基板の孔に挿入せず導体パターン上に直接平
面付けするタイプである。SIPやDIPタイプと異
なり、パツケージ面積が従来の同ピン数のDIPに
比べて1/2以下である。また4方向にリードが出
ている事から内部リードの長さが短かくなるた
め、インダクタンスやキヤパシタンス等の寄生素
子効果を軽減する事ができる等の特長をもち、帯
域数百MHz程度の各種高周波回路に適用されてい
る。
一方、電気回路の動作領域は年々高速化、広帯
域化する傾向にあり、例えば数GHzの帯域をもつ
た増幅器、数Gb/sの高速で動作するデイジタ
ル回路等が必要となつている。これに応じてIC
化技術も年々と進み、例えばガリウムヒ素電界効
果トランジスタを用いた高速デイジタルIC、高
周波アナログICが実現されつつある。したがつ
て、このような高速ICに適合したICパツケージ
の必要性が高まつているが、従来のICパツケー
ジではこのような高速ICの能力を十分に発揮さ
せるのはきわめて困難であつた。
域化する傾向にあり、例えば数GHzの帯域をもつ
た増幅器、数Gb/sの高速で動作するデイジタ
ル回路等が必要となつている。これに応じてIC
化技術も年々と進み、例えばガリウムヒ素電界効
果トランジスタを用いた高速デイジタルIC、高
周波アナログICが実現されつつある。したがつ
て、このような高速ICに適合したICパツケージ
の必要性が高まつているが、従来のICパツケー
ジではこのような高速ICの能力を十分に発揮さ
せるのはきわめて困難であつた。
第1図は、比較的高速動作に適した従来のフラ
ツトバツクタイプパツケージの平面図、第2図は
第1図のフラツトバツクタイプパツケージの断面
図であり、ICチツプを搭載した例を示している
が、ここではこのようなパツケージに高速ICを
搭載し高速回路に用いる場合を例にとり、従来技
術の限界を説明する。
ツトバツクタイプパツケージの平面図、第2図は
第1図のフラツトバツクタイプパツケージの断面
図であり、ICチツプを搭載した例を示している
が、ここではこのようなパツケージに高速ICを
搭載し高速回路に用いる場合を例にとり、従来技
術の限界を説明する。
第1図において、1101はリードであり通常
はリードに金メツキが施されている。1102は
パツケージ本体であり、セラミツクの構造のもの
が一般に使われている。1103は信号導体パタ
ーンであり、リードと電気的に接続されている。
この信号導体パターンの幅は通常約400μm程度で
あり、印刷配線技術を用いて形成されており、表
面は金メツキが施されている。信号導体パターン
長は、可能な限り短かくなつている。1104
は、ICチツプの搭載用金ランド部であり、信号
導体パターン1103と同様に印刷配線パターン
で形成されており、表面は金メツキが施されてい
る。第2図は、第1図のパツケージの断面図であ
り、同図において2101はリード、2102は
パツケージ本体、2103は信号導体パターン、
2104はICチツプ搭載用金ランド部である。
2105は放熱用スタツドであり、ICチツプ搭
載用金ランド部と2104と導通している。この
放熱用スタツド2105によりICチツプで発生
する熱は、実装される回路基板を通じて放散され
る。2106はICチツプであり、例えばCaAs−
ICチツプである。2107はICチツプ2106
と信号導体パターン2103とを接続するボンデ
イングワイヤである。2108は、パツケージキ
ヤツプであり、パツケージ本体2103には、金
属ハンダあるいはガラスハンダを用いて封着され
る。このような構造のICチツプパツケージは、
信号導体パターンを極力短くして、寄生素子効果
を軽減するようにしているが、動作速度(周波
数)が高くなるに従つてこの寄生素子の効果が無
視できなくなる。又、信号導体パターンを分布定
数線路と見た用の特性インピーダンスが周波数と
共に変動するため、高周波、高速ICチツプ用パ
ツケージとして用いた時、入出力端において他の
回路とインピーダンス整合をとつて信号伝送を行
なうことが不可能であつた。そのため、ICの動
作速度に制限を与え、たとえば動作速度1Gb/s
以上といつた高速ICのICチツプパツケージとし
て用いようとしても、良好な動作は得られない。
はリードに金メツキが施されている。1102は
パツケージ本体であり、セラミツクの構造のもの
が一般に使われている。1103は信号導体パタ
ーンであり、リードと電気的に接続されている。
この信号導体パターンの幅は通常約400μm程度で
あり、印刷配線技術を用いて形成されており、表
面は金メツキが施されている。信号導体パターン
長は、可能な限り短かくなつている。1104
は、ICチツプの搭載用金ランド部であり、信号
導体パターン1103と同様に印刷配線パターン
で形成されており、表面は金メツキが施されてい
る。第2図は、第1図のパツケージの断面図であ
り、同図において2101はリード、2102は
パツケージ本体、2103は信号導体パターン、
2104はICチツプ搭載用金ランド部である。
2105は放熱用スタツドであり、ICチツプ搭
載用金ランド部と2104と導通している。この
放熱用スタツド2105によりICチツプで発生
する熱は、実装される回路基板を通じて放散され
る。2106はICチツプであり、例えばCaAs−
ICチツプである。2107はICチツプ2106
と信号導体パターン2103とを接続するボンデ
イングワイヤである。2108は、パツケージキ
ヤツプであり、パツケージ本体2103には、金
属ハンダあるいはガラスハンダを用いて封着され
る。このような構造のICチツプパツケージは、
信号導体パターンを極力短くして、寄生素子効果
を軽減するようにしているが、動作速度(周波
数)が高くなるに従つてこの寄生素子の効果が無
視できなくなる。又、信号導体パターンを分布定
数線路と見た用の特性インピーダンスが周波数と
共に変動するため、高周波、高速ICチツプ用パ
ツケージとして用いた時、入出力端において他の
回路とインピーダンス整合をとつて信号伝送を行
なうことが不可能であつた。そのため、ICの動
作速度に制限を与え、たとえば動作速度1Gb/s
以上といつた高速ICのICチツプパツケージとし
て用いようとしても、良好な動作は得られない。
本考案は、上記のような従来のICチツプパツ
ケージの欠点に鑑みてなされたものである。すな
わち、(1)ICパツケージを誘電体基板表面に配置
された信号導体パターンと誘電体基板の裏面全体
に配置された接地導体パターンとによるマイクロ
ストリツプ線路構造とし、特に信号導体パターン
の線路幅をICチツプ搭載部(パツケージの中心
部)に向つて連続的に細くすると共にICパツケ
ージの誘電体基板の厚さを同じくICチツプ搭載
部(パツケージの中心部)に向つて連続的に薄く
することにより、信号導体パターンを一定の特性
インピーダンスを持つ分布定数線路化し、(2)IC
チツプパツケージ裏側に、誘電体基板の裏面全体
に設けた接地導体パターンと電気的に導通した放
熱用スタツドを設けて、回路基板への搭載及び回
路基板上の接地導体との接続にこの放熱用スタツ
ドを用い、これにより高周波での接地を完全に行
なわしめ、さらに(3)このパツケージを実装する回
路基板上の信号線路とパツケージ内の信号線路と
をリードなしに直接接続できる構造にすることに
より、寄生素子効果を著しく軽減せしめ、前記
(1),(2),(3)の効果によつてIC動作速度の向上を
可能ならしめると共に、製造容易かつ安価で外部
との接続箇所が増大しないICチツプ用パツケー
ジを提供することを目的としている。
ケージの欠点に鑑みてなされたものである。すな
わち、(1)ICパツケージを誘電体基板表面に配置
された信号導体パターンと誘電体基板の裏面全体
に配置された接地導体パターンとによるマイクロ
ストリツプ線路構造とし、特に信号導体パターン
の線路幅をICチツプ搭載部(パツケージの中心
部)に向つて連続的に細くすると共にICパツケ
ージの誘電体基板の厚さを同じくICチツプ搭載
部(パツケージの中心部)に向つて連続的に薄く
することにより、信号導体パターンを一定の特性
インピーダンスを持つ分布定数線路化し、(2)IC
チツプパツケージ裏側に、誘電体基板の裏面全体
に設けた接地導体パターンと電気的に導通した放
熱用スタツドを設けて、回路基板への搭載及び回
路基板上の接地導体との接続にこの放熱用スタツ
ドを用い、これにより高周波での接地を完全に行
なわしめ、さらに(3)このパツケージを実装する回
路基板上の信号線路とパツケージ内の信号線路と
をリードなしに直接接続できる構造にすることに
より、寄生素子効果を著しく軽減せしめ、前記
(1),(2),(3)の効果によつてIC動作速度の向上を
可能ならしめると共に、製造容易かつ安価で外部
との接続箇所が増大しないICチツプ用パツケー
ジを提供することを目的としている。
本考案によれば、フラツトバツクタイプのIC
チツプ用パツケージにおいて、パツケージ本体で
ある誘電体基板の表面上に複数本の信号導体パタ
ーンを設け、さらに前記誘電体基板の裏面全体に
接地導体パターンを設け、前記信号導体パターン
の線路幅をパツケージ本体の中心部に向かつて連
続的に細くすると共に、前記誘電体基板の厚さを
前記信号導体パターンの幅の変化に比例して連続
的に薄くすることにより前記各信号導体パターン
を一定特性インピーダンスZoのマイクロストリ
ツプラインとし、さらにこのICチツプ用パツケ
ージを回路基板に搭載する時の接続部として、前
記各信号導体パターンと、前記ICチツプ用パツ
ケージの裏面に設けられ前記接地導体パターンと
電気的に導通している放熱用スタツドとを用いる
ことを特徴とするICチツプ用パツケージが得ら
れる。
チツプ用パツケージにおいて、パツケージ本体で
ある誘電体基板の表面上に複数本の信号導体パタ
ーンを設け、さらに前記誘電体基板の裏面全体に
接地導体パターンを設け、前記信号導体パターン
の線路幅をパツケージ本体の中心部に向かつて連
続的に細くすると共に、前記誘電体基板の厚さを
前記信号導体パターンの幅の変化に比例して連続
的に薄くすることにより前記各信号導体パターン
を一定特性インピーダンスZoのマイクロストリ
ツプラインとし、さらにこのICチツプ用パツケ
ージを回路基板に搭載する時の接続部として、前
記各信号導体パターンと、前記ICチツプ用パツ
ケージの裏面に設けられ前記接地導体パターンと
電気的に導通している放熱用スタツドとを用いる
ことを特徴とするICチツプ用パツケージが得ら
れる。
以下に図面を用いて本考案の詳細な説明を行な
う。
う。
第3図は、本考案であるICチツプ用パツケー
ジの平面図を示したものである。
ジの平面図を示したものである。
第3図において、3102はパツケージ本体、
3103は信号導体パターン、3105は裏面の
放熱用スタツドである。信号導体パターン310
3は、薄膜技術あるいは厚膜技術のいずれかを用
いて形成することができる。信号導体パターン3
103は、パツケージ本体3102の誘電体基板
の裏面全体に接地導体パターン4101(第4
図)を配置する事によりマイクロストリツプ形分
布定数線路を構成する。第3図の導体パターンに
おいて、たとえばA−B間の信号導体パターンは
一定の線路幅Wであるが、B−C間の信号導体パ
ターンは線路幅がWから連続的に細くなるように
形成されている。パツケージ本体3102には通
常のセラミツク基板を用いるが、本考案のICチ
ツプ用パツケージでは、マイクロストリツプ形の
分布定数線路を形成するので、このセラミツク基
板の厚さが線路の特性インピーダンスの値に影響
を与える。したがつて、この厚さは線路の所要特
性インピーダンス値、機械的強度を考慮して適切
な値に定める必要がある。
3103は信号導体パターン、3105は裏面の
放熱用スタツドである。信号導体パターン310
3は、薄膜技術あるいは厚膜技術のいずれかを用
いて形成することができる。信号導体パターン3
103は、パツケージ本体3102の誘電体基板
の裏面全体に接地導体パターン4101(第4
図)を配置する事によりマイクロストリツプ形分
布定数線路を構成する。第3図の導体パターンに
おいて、たとえばA−B間の信号導体パターンは
一定の線路幅Wであるが、B−C間の信号導体パ
ターンは線路幅がWから連続的に細くなるように
形成されている。パツケージ本体3102には通
常のセラミツク基板を用いるが、本考案のICチ
ツプ用パツケージでは、マイクロストリツプ形の
分布定数線路を形成するので、このセラミツク基
板の厚さが線路の特性インピーダンスの値に影響
を与える。したがつて、この厚さは線路の所要特
性インピーダンス値、機械的強度を考慮して適切
な値に定める必要がある。
ICチツプは、通常パツケージの裏側中央部分
に取り付けられた、放熱用スタツド3105上に
搭載する。この放熱用スタツド3105は、パツ
ケージ本体3102の裏面全体に形成されている
接地導体パターンと電気的に導通している。
に取り付けられた、放熱用スタツド3105上に
搭載する。この放熱用スタツド3105は、パツ
ケージ本体3102の裏面全体に形成されている
接地導体パターンと電気的に導通している。
第4図は、本考案のICチツプ用パツケージに
おいて、第3図のX−X′間の断面を示したもの
である、4101は接地導体パターン、4102
はパツケージ本体、4103は信号導体パター
ン、4105は放熱用スタツド、4106はIC
チツプ、4107はボンデイングワイヤ、410
8はパツケージキヤツプである。ICチツプ41
06は、接地導体パターン4101と電気的に導
通した放熱用スタツド4105上に搭載される。
このICチツプ4106と信号導体パターン41
03との接続は、ボンデイングワイヤ4107に
より行なわれる。
おいて、第3図のX−X′間の断面を示したもの
である、4101は接地導体パターン、4102
はパツケージ本体、4103は信号導体パター
ン、4105は放熱用スタツド、4106はIC
チツプ、4107はボンデイングワイヤ、410
8はパツケージキヤツプである。ICチツプ41
06は、接地導体パターン4101と電気的に導
通した放熱用スタツド4105上に搭載される。
このICチツプ4106と信号導体パターン41
03との接続は、ボンデイングワイヤ4107に
より行なわれる。
信号導体パターン4103は、前述のようにパ
ツケージ本体(誘電体基板)4102と接地導体
パターン4101とによつてマイクロストリツプ
形分布定数線路化されている。第3図および第4
図におけるA−B間の信号導体パターンの特性イ
ンピーダンスは、信号導体パターンの幅Wおよび
パツケージ本体4102の誘電体基板の厚さHが
共に一定値であるため、W/Hに比例した一定値
Zoになる。これに対してB−C間の信号導体パ
ターンは連続的に線路幅の値を小さくしている
が、この区間ではパツケージ本体4102の誘電
体基板の厚さを線路幅に比例して薄くしていくた
め、線路の特性インピーダンスは一定値Zoに保
たれる。このような構造にすることにより、一定
の特性インピーダンスを保つたままで線幅を可能
な限り細くすることができ、小さな形状のICチ
ツプのごく近端まで、良好な信号伝送特性を持つ
た信号導体パターンを形成することができる。さ
らに、このような構成によれば、ICチツプのご
く近端まで信号導体パターンを形成できるため、
ボンデイングワイヤ4107の長さが短縮される
一方、外部回路との信号接続部においては、信号
導体パターンの幅を充分広く形成できるため、た
とえばハンダ付け等による外部回路との接続が容
易かつ強固に行なえる。さらには、従来のフラツ
トバツクタイプのICパツケージに比べ小形化も
容易である。
ツケージ本体(誘電体基板)4102と接地導体
パターン4101とによつてマイクロストリツプ
形分布定数線路化されている。第3図および第4
図におけるA−B間の信号導体パターンの特性イ
ンピーダンスは、信号導体パターンの幅Wおよび
パツケージ本体4102の誘電体基板の厚さHが
共に一定値であるため、W/Hに比例した一定値
Zoになる。これに対してB−C間の信号導体パ
ターンは連続的に線路幅の値を小さくしている
が、この区間ではパツケージ本体4102の誘電
体基板の厚さを線路幅に比例して薄くしていくた
め、線路の特性インピーダンスは一定値Zoに保
たれる。このような構造にすることにより、一定
の特性インピーダンスを保つたままで線幅を可能
な限り細くすることができ、小さな形状のICチ
ツプのごく近端まで、良好な信号伝送特性を持つ
た信号導体パターンを形成することができる。さ
らに、このような構成によれば、ICチツプのご
く近端まで信号導体パターンを形成できるため、
ボンデイングワイヤ4107の長さが短縮される
一方、外部回路との信号接続部においては、信号
導体パターンの幅を充分広く形成できるため、た
とえばハンダ付け等による外部回路との接続が容
易かつ強固に行なえる。さらには、従来のフラツ
トバツクタイプのICパツケージに比べ小形化も
容易である。
放熱用スタツド4105は、熱伝導性の優れた
金属材料、例えば無酸素銅等を用いて形成され
る。この放熱用スタツド4105は、ICパツケ
ージ表面にその端面が露出するような構造となつ
ており、接地導体パターン4101と電気的に導
通している。この放熱用スタツド4105上に
ICチツプを搭載する。
金属材料、例えば無酸素銅等を用いて形成され
る。この放熱用スタツド4105は、ICパツケ
ージ表面にその端面が露出するような構造となつ
ており、接地導体パターン4101と電気的に導
通している。この放熱用スタツド4105上に
ICチツプを搭載する。
本考案のパツケージを回路基板に搭載する時に
は、回路基板上の信号導体パターンとパツケージ
内の信号導体パターン4103とをハンダ付けあ
るいはボンデイングワイヤによつて直接接続すれ
ばよい。なおこのとき、回路基板上の信号導体パ
ターンの特性インピーダンスが、本考案パツケー
ジ内の信号導体パターンの特性インピーダンス
Zoと同じになるように、回路基板上のパターン
を設計してあるものとする。ICパツケージの接
地導体パターンと回路基板の接地パターンとの接
続は、放熱用スタツド4105を回路基板上の接
地パターンにハンダ付けする事で行なわれ、これ
により高周波的にも充分な接地が行なわれる。こ
れらによつて、インダクタンスやキヤパシタンス
等の寄生素子効果がほとんど無しに、ICチツプ
と回路基板上のパターンを接続する事ができる。
また、回路基板上での搭載が容易に行なえる。
は、回路基板上の信号導体パターンとパツケージ
内の信号導体パターン4103とをハンダ付けあ
るいはボンデイングワイヤによつて直接接続すれ
ばよい。なおこのとき、回路基板上の信号導体パ
ターンの特性インピーダンスが、本考案パツケー
ジ内の信号導体パターンの特性インピーダンス
Zoと同じになるように、回路基板上のパターン
を設計してあるものとする。ICパツケージの接
地導体パターンと回路基板の接地パターンとの接
続は、放熱用スタツド4105を回路基板上の接
地パターンにハンダ付けする事で行なわれ、これ
により高周波的にも充分な接地が行なわれる。こ
れらによつて、インダクタンスやキヤパシタンス
等の寄生素子効果がほとんど無しに、ICチツプ
と回路基板上のパターンを接続する事ができる。
また、回路基板上での搭載が容易に行なえる。
パツケージキヤツプ4108は、たとえばセラ
ミツク材を用いて形成し、パツケージ本体410
2への封着はガラスハンダ等の非導電材料を用い
て行なう。
ミツク材を用いて形成し、パツケージ本体410
2への封着はガラスハンダ等の非導電材料を用い
て行なう。
このような構成によれば、従来のICチツプ用
パツケージで生じていたようなインピーダンスの
不整合が実質的になくなり、寄生素子の効果が著
しく減少し、高周波的接地が充分に行なえるよう
になるので、たとえば動作速度1Gb/s以上のIC
チツプを容易に搭載して動作させることが可能と
なる。さらに、本考案のICチツプ用パツケージ
はパツケージ本体とパツケージキヤツプ、放熱用
スタツドのみで構成できるため、製造が容易であ
り比較的安価である。また、パツケージの大きさ
の小型化も容易となり高密度実装が可能になる。
パツケージで生じていたようなインピーダンスの
不整合が実質的になくなり、寄生素子の効果が著
しく減少し、高周波的接地が充分に行なえるよう
になるので、たとえば動作速度1Gb/s以上のIC
チツプを容易に搭載して動作させることが可能と
なる。さらに、本考案のICチツプ用パツケージ
はパツケージ本体とパツケージキヤツプ、放熱用
スタツドのみで構成できるため、製造が容易であ
り比較的安価である。また、パツケージの大きさ
の小型化も容易となり高密度実装が可能になる。
これまでの説明においては、外部回路との接続
用リードを用いないパツケージの実施態様につい
て説明を行なつたが、本考案の主旨はこれに限る
ものではなく、外部回路との接続を容易にあるい
は強固にするために、たとえば第5図に示したよ
うなリードを備えた態様であつてもよい。また、
パツケージの材料の一例としてセラミツク材を用
いたが、本考案はこれに限るものではなく、例え
ばベリリヤ材、プラスチツク材を用いてもよい。
用リードを用いないパツケージの実施態様につい
て説明を行なつたが、本考案の主旨はこれに限る
ものではなく、外部回路との接続を容易にあるい
は強固にするために、たとえば第5図に示したよ
うなリードを備えた態様であつてもよい。また、
パツケージの材料の一例としてセラミツク材を用
いたが、本考案はこれに限るものではなく、例え
ばベリリヤ材、プラスチツク材を用いてもよい。
第1図は従来のICチツプ用パツケージの平面
を示した図、第2図は第1図に示した従来のIC
チツプ用パツケージの断面を示した従来のICチ
ツプ用パツケージの断面を示した図である。第3
図は、本考案のICチツプ用パツケージの構成を
説明するために示した図。第4図は第3図のX−
X′間の断面を示したものである。第5図は本考
案のICチツプ用パツケージに外部回路との接続
用リードを備えた態様の平面図を示したものであ
る。 なお、図中の記号はそれぞれ次のものを示して
いる、1101,2101……リード、110
2,2102,3102,4102……パツケー
ジ本体、1103,2106,3103,410
3……信号導体用パターン、1104,2104
……ICチツプ搭載用金ランド部、2105,3
105,4105……放熱用スタツド、210
6,4106……ICチツプ、2107,410
7……ボンデイングワイヤ、2108,4108
……パツケージキヤツプ、4101……接地導体
パターン。
を示した図、第2図は第1図に示した従来のIC
チツプ用パツケージの断面を示した従来のICチ
ツプ用パツケージの断面を示した図である。第3
図は、本考案のICチツプ用パツケージの構成を
説明するために示した図。第4図は第3図のX−
X′間の断面を示したものである。第5図は本考
案のICチツプ用パツケージに外部回路との接続
用リードを備えた態様の平面図を示したものであ
る。 なお、図中の記号はそれぞれ次のものを示して
いる、1101,2101……リード、110
2,2102,3102,4102……パツケー
ジ本体、1103,2106,3103,410
3……信号導体用パターン、1104,2104
……ICチツプ搭載用金ランド部、2105,3
105,4105……放熱用スタツド、210
6,4106……ICチツプ、2107,410
7……ボンデイングワイヤ、2108,4108
……パツケージキヤツプ、4101……接地導体
パターン。
Claims (1)
- フラツトバツクタイプのICチツプ用パツケー
ジにおいて、パツケージ本体である誘電体基板の
表面上に複数本の信号導体パターンを設け、さら
に前記誘電体基板の裏面全体に接地導体パターン
を設け、前記信号導体パターンの線路幅をパツケ
ージ本体の中心部に向つて連続的に細くすると共
に、前記誘電体基板の厚さを前記信号導体パター
ンの幅の変化に比例して連続的に薄くすることに
より前記各信号導体パターンを一定特性インピー
ダンスZoのマイクロストリツプラインとし、さ
らにこのICチツプ用パツケージを回路基板に搭
載する時の接続部として、前記各信号導体パター
ンと、パツケージの裏面に設けられ前記接地導体
パターンと電気的に導通している放熱用スタツド
とを用いることを特徴とするICチツプ用パツケ
ージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1487083U JPS59121841U (ja) | 1983-02-03 | 1983-02-03 | Icチツプ用パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1487083U JPS59121841U (ja) | 1983-02-03 | 1983-02-03 | Icチツプ用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59121841U JPS59121841U (ja) | 1984-08-16 |
JPS6348129Y2 true JPS6348129Y2 (ja) | 1988-12-12 |
Family
ID=30146211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1487083U Granted JPS59121841U (ja) | 1983-02-03 | 1983-02-03 | Icチツプ用パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59121841U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0777242B2 (ja) * | 1986-06-26 | 1995-08-16 | 日本電気株式会社 | 半導体素子用容器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58155847U (ja) * | 1982-04-14 | 1983-10-18 | 株式会社東芝 | マイクロ波集積回路 |
-
1983
- 1983-02-03 JP JP1487083U patent/JPS59121841U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59121841U (ja) | 1984-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5014115A (en) | Coplanar waveguide semiconductor package | |
KR0156334B1 (ko) | 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지 | |
US5557144A (en) | Plastic packages for microwave frequency applications | |
US5495125A (en) | Molded semiconductor device | |
JPH04137655A (ja) | Icパッケージ | |
US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
US6507110B1 (en) | Microwave device and method for making same | |
US5901042A (en) | Package and semiconductor device | |
US5530285A (en) | Low-impedance surface-mount device | |
US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
KR100248035B1 (ko) | 반도체 패키지 | |
JPS6348129Y2 (ja) | ||
JPH0126109Y2 (ja) | ||
JPH0121564Y2 (ja) | ||
JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
JPH0427170Y2 (ja) | ||
JPH0334911Y2 (ja) | ||
US20050269701A1 (en) | Semiconductor device | |
JP2529967B2 (ja) | 半導体集積回路装置 | |
JPH02198158A (ja) | 半導体装置 | |
JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
JPS61108152A (ja) | Icチツプ用パツケ−ジ | |
JPS61184852A (ja) | 集積回路パツケ−ジ | |
JPH0936617A (ja) | 高周波モジュール | |
KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 |