JPH066512Y2 - 集積回路パツケ−ジ - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、ＩＣチップを内包し、受動素子を搭載もしく
は形成した基板上の導体パターン上に直接平面付けする
フラットパックタイプＩＣチップ用パッケージ、特に高
速、高周波領域への適用を実現するＩＣチップ用パッケ
ージに関する。

（従来技術とその問題点） 半導体パッケージの素材は大きく分けると、セラミッ
ク、メタル、ガラス、プラスチックの４種類に分類され
る。しかし、能動素子がトランジスタからＩＣ、ＬＳ
Ｉ、さらには超ＬＳＩへと進展していく中で、パッケー
ジ構造の変化も激しくその素材も単なる上述の４種類に
は分類できず、半導体パッケージは各種の材料や構造が
入り組んだ複雑なものになりつつある。しかし、形状か
ら分類するとトランジスタ外形型パッケージ（ＴＯ
型）、シングル・イン・ライン(Single-In-Line)パッケ
ージ（ＳＩＰ型）、デュアル・イン・ライン(Dual-In-L
ine)パッケージ（ＤＩＰ型）、フラットパックタイプパ
ッケージ、テープキャリアタイプパッケージに大別され
る。

ＴＯ型パッケージは、トランジスタと同一のメタル型ハ
ーメチックパッケージに多数のリードを付けたものであ
り、メタルキャップ溶接強度が強い、封入雰囲気の制御
も簡単に行なえる等の特徴を持っている。しかし現在で
は、パッケージが高価になる、多数リードが出たパッケ
ージでは基板上への搭載が複雑である等の点からあまり
使用されなくなる傾向にある。

ＳＩＰ型パッケージは、パッケージの片側にリードが配
列されたものであり、ＤＩＰ型パッケージはパッケージ
の両側にリードが配列されたものである。ＳＩＰ型及び
ＤＩＰ型パッケージは、チップのマウント、ボンディン
グの連続自動化や大量バッチ処理等が可能になるから、
量産に適しており、材料面を含め安価なパッケージを得
る事ができる。最近では、民生用ばかりでなく通信工業
用ＩＣ、ＬＳＩの分野でもかなり使用されている。ただ
し、ＳＩＰ型及びＤＩＰ型パッケージは、リードフレー
ムを使用しているために内部リードの長さが長くなり、
製作や取り扱いが困難、電気的高周波特性を劣化させる
等の欠点があった。

テープキャリアタイプパッケージは、チップをポリイミ
ドテープに連続的に組み込み、樹脂でコートした上で個
々に切りはなしたものであり、回路基板の導体面に平面
付けされる。

フラットパックタイプパッケージは、両側または四方向
に端子を出した小形パッケージであり、回路基板の孔に
挿入せず導体パターン上に直接平面付けするタイプであ
る。ＳＩＰやＤＩＰタイプと異なり、実装面積が従来の
同ピン数のＤＩＰに比べて1/2以下である。四方向にリ
ードが出ている事から内部リードの長さが短かくなり、
インダクタンスやキャパシタンス等の寄生素子効果を軽
減する事ができる等の特徴をもち、帯域数百ＭＨｚ程度
の各種高周波回路に適用されている。

一方、電気回路の動作領域は年々高速化、広帯域化する
傾向にあり、例えば数ＧＨｚの帯域をもった増幅器、数
Ｇb/sの高速で動作するディジタル回路等が必要となっ
ている。これに応じてＩＣ化技術も年々と進み、例えば
カリウムヒ素電界効果トランジスタを用いた、ガリウム
ヒ素ＩＣでの高速ディジタルＩＣ、高周波アナログＩＣ
が実現されつつある。したがって、このような高速ＩＣ
に適合したＩＣパッケージの必要性が高まっているが、
従来のＩＣパッケージではこのような高速ＩＣの能力を
十分に発揮させるのはきわめて困難であった。

第４図は、比較的高速動作に適した従来のフラットパッ
クタイプパッケージの平面図、第５図は第４図のフラッ
トパックタイプパッケージの断面図であり、ＩＣチップ
を搭載した例を示しているが、ここではこのようなパッ
ケージに高速ＩＣを搭載し高速回路に用いる場合を例に
とり、従来技術の限界を説明する（参考文献としてたと
えば″最新ＩＣ技術入門″誠文堂新光社刊がある）。

第４図において、１はリードであり通常は金メッキが施
されている。又はパッケージ本体であり、セラミックの
ものが一般に使われている。３は信号導体パターンであ
り、リードとは電気的に導通となっている。この信号導
体パターンの幅は一例として約４００μｍのものがあ
り、印刷配線技術を用いて形成されており、表面には金
メッキが施されている。信号導体パターン長は、可能な
限り短く設計してある。４は、ＩＣチップの搭載用金ラ
ンド部であり、信号導体パターン３と同様に印刷配線パ
ターンで形成されており、表面には金メッキが施されて
いる。

第５図は、第４図のパッケージにＩＣチップを搭載した
集積回路装置の断面図であり、同図においては５は放熱
用スタッドであり、ＩＣチップ搭載用金ランド部４と導
通している。この放熱用スタッド５によりＩＣチップで
発生する熱は、実装される回路基板を通じて放散され
る。６はＩＣチップであり、例えばGaAs−ＩＣチップで
ある。７はＩＣチップ６と信号導体パターン３とを接続
するボンディングワイヤである。８はパッケージキャッ
プであり、パッケージ本体３には金属ハンダあるいはガ
ラスハンダを用いて封着される。このような構造のＩＣ
チップパッケージは、信号導体パターンを極力短くし
て、寄生素子効果を軽減するようにしているが、動作速
度（周波数）が高くなるに従ってこの寄生素子の影響が
無視できなくなり、信号導体パターンが分布定数線路構
造でないために特性インピーダンスが周波数と共に変動
するため高周波・高速ＩＣチップ用パッケージとして用
いたとき、入出力端において他の回路とインピーダンス
整合をとって信号伝送を行なうことが不可能だった。

また、高速ＩＣにおいて、例えばＥＣＬ型ＩＣの回路構
成としては、第６図に示すようなものがある。このよう
なＥＣＬ型ＩＣの供給電源電圧としては、コレクタ側を
０Ｖ（もしくは＋5.2Ｖ）、エミッタ側を−5.2Ｖ（もし
くは０Ｖ）という条件で使用される。なお、このときＩ
Ｃチップの裏面は低電位に接続される。したがって、Ｉ
Ｃチップをパッケージに搭載した後の使用方法として
は、放熱用スタッドを−Ｖ_EE端子、リード線のいずれか
をグランド端子、もしくはスタッドをグランド端子、リ
ード線のいずれかをグランド端子として使用している。
しかしこのようなＩＣパッケージにおいては、グランド
接地がリード線のみでしか行なわれないから、リード線
を電源供給用として用いた場合、浮遊素子の影響により
高周波接地が不充分である。また、このリード線は信号
線路パターンと同一条件で形成されているから、電流容
量確保が厳しい等の欠点があった。

そこで、ＩＣの動作速度に制限を与え、たとえば動作速
度が１Ｇb/s以上といった高速ＩＣのＩＣチップ用パッ
ケージとして用いようとしても、良好な動作は得られな
いという問題点がある。

そこで、本考案は、上述した寄生素子の悪影響を著しく
軽減せしめると共に、製造容易かつ安価であり、特に回
路機能が高機能化されたＩＣ例えばＭＳＩレベル以上の
ＩＣを高速動作させるのに有効なフラットパックタイプ
の集積回路パッケージの集積回路パッケージを提供する
ことを目的とする。

（問題点を解決するための手段） 本考案は、フラットパックタイプの集積回路パッケージ
であって、中心部から外周方向に向って厚さが連続的に
増加する第１部分と中心部から外周方向に向って厚さが
一定の第２部分とからなる誘電体基板と、前記第１部分
の誘電体基板の表面に設けられ、前記中心部から前記外
周方向に向って幅が前記第１部分の誘電体基板の厚さに
比例して増加することにより一定特性インピーダンスを
持つ信号導体パターンと、前記第２部分の誘電体基板の
表面に設けられ、前記中心部から前記外周方向に向って
幅が一定の電源供給用導体パターンと、該電源供給用導
体パターンの外周部に設けられ回路基板に搭載される際
に電源接続部となるリードフレームと、前記誘電体基板
の裏面のほぼ全体に設けられた接地導体パターンと、回
路基板に搭載されるときに接続部となる放熱用スタッド
とを有し、該放熱用スタッドは放熱用スタッド外周部が
前記接地導体パターンと電気的に導通し、前記接地導体
パターン及び前記スタッド外周部とは電気的に絶縁され
前記集積回路パッケージ内のチップ搭載部とは電気的に
導通しているスタッド内導体部との二重構造を有してい
ることを特徴としている。

（作用） 本考案においては、以下〜に述べる原理に基づき、
本発明の目的を達成している。

集積回路パッケージ内に設けた導体パターンにおい
て、線路幅を変えて形成したパターンを信号導体パター
ン、一定線路幅のパターンを電源供給用導体パターンと
して用いる事により、信号導体パターンをＩＣチップ近
端まで設け寄生素子の影響を軽減せしめ、電源供給用導
体パターンの許容電流を一定容量に維持せしめる。

集積回路パッケージを、誘電体基板の表面に配置され
た信号導体パターンと誘電体基板の裏面全体に配置され
た接地導体パターンとによるマイクロストリップ構造と
する。

集積回路パッケージ裏側に、誘電体基板の裏面全体に
設けた接地導体パターンと電気的に導通した二重構造化
した放熱用スタッドを設けて、回路基板への搭載及び回
路基板上の接地導体との接続にこの放熱用スタッドのス
タッド外周部を用い、−Ｖ_EE電源供給にはＩＣパッケー
ジ内のチップ搭載部と電気的に導通した放熱用スタッド
のスタッド内導体を用いて行なう。これによりＩＣパッ
ケージの接地部分を充分に広く確保し、高周波での接地
を完全に行なわしめる。

このパッケージを実装する回路基板上の信号線路とパ
ッケージ内の信号線路とをリードなしに直接接続できる
構造とすることにより、寄生素子の効果を著しく軽減せ
しめ、回路基板上の電源供給線路とパッケージ内の電源
供給線路とをリードを用いて接続することにより、確実
な電源供給を行なわしめる。

（実施例） 以下に図面に基づいて本考案の実施例を詳細に説明す
る。

第１図は、本考案の一実施例であるフラットパックタイ
プのＩＣチップ用パッケージの平面図、第２図は、第１
図のＹ−Ｙ′間の断面図、第３図は、第１図のＺ−Ｚ′
間の断面図である。なお、第１図はパッケージキャップ
を取り除いた状態での平面図であり、ＩＣチップ及びボ
ンディングワイヤは図示していない。

これらの図において、９は例えばセラミック材の角形誘
電体基板よりなるパッケージ本体、１０はこのパッケー
ジ本体９の一方の対向する１対の辺の表面にパッケージ
本体９の中心部から外周方向へ延在するように設けられ
た複数本の信号導体パターン、１１はパッケージ本体９
の他方の対向する１対の辺の表面にパッケージ本体９の
中心部から外周方向へ延在するように設けられた複数本
の電源供給用導体パターン、１２はパッケージ本体９の
裏面のほぼ全体に設けられた接地導体パターン、１３は
この接地導体パターン１２に電気的に導通するように設
けられた放熱用スタッド、１４はこの放熱用スタッド１
３上に搭載されたＩＣチップ、１５はＩＣチップ１４と
信号導体パターン１０とを接続するボンディングワイ
ヤ、１６はパッケージキャップである。１１１は電源供
給用導体パターンと回路基板上の電源供給部とを接続す
るリードである。１３２はスタッド内導体、１３３はス
タッド外周部、１３４は絶縁体、１３５はチップ搭載部
である。

信号導体パターン１０は、パッケージ本体９の誘電体基
板の裏面全体に接地導体パターン１２を配置する事によ
りマイクロストリップ形分布定数線路を構成する。信号
導体パターン１０において、第１図に示すように基部Ａ
からＩＣチップ１４に最も近い先端部Ｂに至るＡ−Ｂ間
の信号導体パターンは、基部Ａの線路幅Ｗ_０から連続的
に細くなるように形成されている。いま、Ａ−Ｂ間の信
号導体パターンのある点における線路幅Ｗに対して線路
長Δ_ｌを考えると、その線路の特性インピーダンスは で表される。線路インピーダンスＺが一定であるために
は、単位長当りのキャパシタンスＣ、単位長当りのイン
ダクタンスＬが一定という条件が成り立つことが必要で
ある。すなわち、Ｃ＝ε・Ｗ・Δ_ｌ／Ｈ（ε：誘電体基
板の誘電率、Ｈ：誘電体基板の厚さ）の関係式におい
て、キャパシタンスＣを一定とするためには、誘電率
ε、線路長Δ_ｌが一定であるため線路幅Ｗ、基板厚Ｈを
変える事になる。パッケージ本体９には、通常のセラミ
ック基板を用いるが、本発明のＩＣチップ用パッケージ
では、マイクロストリップ形の分布定数線路を形成する
ので、このセラミック基板の厚さが線路の特性インピー
ダンスの値に影響を与える。したがって、この厚さは線
路の所要特性インピーダンス値、機械的強度を考慮して
適切な値に定める必要がある。

前述したように、Ａ−Ｂ間の信号導体パターンの線路幅
Ｗは連続的に細くしているが、この区間ではパッケージ
本体９の誘電体基板の厚さＨ（第２図参照）を線路幅Ｗ
に比例して薄くしていくため、線路の特性インピーダン
スは一定値Ｚ_０に保たれる。このような構造にすること
により、一定の特性インピーダンスを保ったままで線路
幅を可能な限り細くすることができ、小さな形状のＩＣ
チップ１４のごく近端まで、良好な信号伝送特性を持っ
た信号導体パターン１０を形成することができる。さら
に、このような構成によれば、ＩＣチップ１４のごく近
端まで信号導体パターン１０を形成できるため、ボンデ
ィングワイヤ１５の長さが短縮される一方、外部回路と
の信号接続部においては、信号導体パターン１０の基部
の幅Ｗ_０を充分広く形成できるため、例えばハンダ付け
等による外部回路との接続が容易かつ強固に行なえる。
さらには従来のフラットパックタイプのＩＣパッケージ
に競べ小形化も容易となる。

一方、電源供給用導体パターン１１は、第１図に示すよ
うに、パッケージ本体９の外周における基部ＣからＩＣ
チップ１４に最も近い先端部Ｄに至るＣ−Ｄ間に延在し
ており、Ｃ−Ｄ間の導体パターンは一定線路幅ｔとなる
ように形成されている。これに従い、電源供給用導体パ
ターン１１を形成している部分のパッケージ本体９は、
第３図に示すように一定の厚さｈをもって形成されてい
る。したがって電源供給用導体パターン１１も信号導体
パターン１０と同様ストリップ線路となるが、電源供給
用導体パターン１１の線路幅ｔを、電源供給用導体パタ
ーンを形成している部分のパッケージ本体９の厚さｈよ
りも充分大きい線路幅で形成する事により、低インピー
ダンス線路となる。更にはＣ−Ｄ間の電源供給用導体パ
ターン１１の線路幅ｔが充分に広ければ、導体膜厚と導
体面で決定される電源供給用導体パターン１１の許容電
流容量も大きくとる事ができ、ＩＣチップの電流容量が
大きくても、ＩＣパッケージ本体において電気的故障の
発生率は低くなるから、ＩＣチップ用パッケージの信頼
性も向上される。

放熱用スタッド１３は、接地導体パターン１２と電気的
に導通しているスタッド外周部１３３と、接地導体パタ
ーン１２とは電気的に絶縁されチップ搭載部１３５とは
導通しているスタッド内導体１３２との二重構造になっ
ている。このスタッド内導体１３２とスタッド外周部１
３３との絶縁はテフロンのような絶縁体１３４によって
行なっている。スタッド内導体１３２は例えばＥＣＬ型
のＩＣのように一電源を供給するような場合、またGaAs
（ガリウムヒ素）ＩＣのように二電源を供給するような
場合の一方電源の供給用として用いる。

以上の構造のＩＣチップ用パッケージを回路基板に搭載
するときには、回路基板上の信号導体パターンとパッケ
ージ内の信号導体パターン１０とをハンダ付けあるいは
ボンディングワイヤによって直接接続すればよい。なお
このとき、回路基板上の特性インピーダンスが、パッケ
ージ内の信号導体パターン１０の特性インピーダンスＺ
_０と同じになるように、回路基板上のパターンを設計し
てあるものとする。ＩＣパッケージの接地導体パターン
と回路基板の接地パターンとの接続は、放熱用スタッド
１３すなわちスタッド外周部１３３を回路基板上の接地
パターンにハンダ付けする事で行なわれ、これにより高
周波的にも充分な接地が行なわれると共に、接地導体パ
ターン１２との関係でマイクロストリップ線路となる信
号導体パターン１０の特性インピーダンスＺ_０が高周波
にわたって一定に保たれる。これらによって、インダク
タンスやキャパシタンス等の寄生素子効果がほとんど無
しに、ＩＣパッケージと回路基板上のパターンとを接続
することができる。また、放熱用スタッド１３は電源と
は関係なくグランドに接地するのでＩＣパッケージ及び
ＩＣチップに対して高周波にわたった接地を充分行なわ
しめることができる。

（考案の効果） 以上述べた如く本考案によれば、従来のＩＣチップ用パ
ッケージで生じていたようなインピーダンスの不整合が
実質的になくなり、寄生素子の効果著しく減少し、高周
波的接地が充分に行なえるようになるので、例えば動作
速度１Ｇb/s以上のＩＣチップを容易に搭載して動作さ
せることが可能となる。さらには電源供給用導体パター
ンを信号導体パターンとは別に形成するためＩＣチップ
用パッケージの許容電流容量が増大し、パッケージ自体
の信頼性が向上する。また、本考案のＩＣチップ用パッ
ケージは比較的簡単な構造で構成できるため、製造が容
易であり比較的安価となる。

【図面の簡単な説明】

第１図は本考案の一実施例であるＩＣチップ用パッケー
ジの平面図、第２図及び第３図は第１図に示したＩＣチ
ップ用パッケージの断面図、第４図は従来のＩＣチップ
用パッケージの平面図、第５図は第４図に示した従来の
ＩＣチップ用パッケージにＩＣチップを搭載してなる集
積回路装置の断面図、第６図はＥＣＬ型ＩＣの回路の一
例を示す回路図である。 ９……パッケージ本体、１０……信号導体パターン、１
１……電源供給用導体パターン、１２……接地導体パタ
ーン、１３……放熱用スタッド、１４……ＩＣチップ、
１５……ボンディングワイヤ、１６……パッケージキャ
ップ、１１１……リード、１３５……チップ搭載部、１
３４……絶縁体、１３３……スタッド、１３２……スタ
ッド内導体。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｅ 23/36 Ｃ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】フラットパックタイプの集積回路パッケー
   ジにおいて、中心部から外周方向に向って厚さが連続的
   に増加する第１部分と中心部から外周方向に向って厚さ
   が一定の第２部分とからなる誘電体基板と、前記第１部
   分の誘電体基板の表面に設けられ、前記中心部から前記
   外周方向に向って幅が前記第１部分の誘電体基板の厚さ
   に比例して増加することにより一定特性インピーダンス
   を持つ信号導体パターンと、前記第２部分の誘電体基板
   の表面に設けられ、前記中心部から前記外周方向に向っ
   て幅が一定の電源供給用導体パターンと、該電源供給用
   導体パターンの外周部に設けられ回路基板に搭載される
   際に電源接続部となるリードフレームと、前記誘電体基
   板の裏面のほぼ全体に設けられた接地導体パターンと、
   回路基板に搭載されるときに接続部となる放熱用スタッ
   ドとを有し、該放熱用スタッドは放熱用スタッド外周部
   が前記接地導体パターンと電気的に導通し、前記接地導
   体パターン及び前記スタッド外周部とは電気的に絶縁さ
   れ前記集積回路パッケージ内のチップ搭載部とは電気的
   に導通しているスタッド内導体部との二重構造を有して
   いることを特徴とする集積回路パッケージ。