JPH0210756A - マイクロウェーブ・チップの相互接続及び保護のためのデバイス - Google Patents

マイクロウェーブ・チップの相互接続及び保護のためのデバイス

Info

Publication number
JPH0210756A
JPH0210756A JP1072019A JP7201989A JPH0210756A JP H0210756 A JPH0210756 A JP H0210756A JP 1072019 A JP1072019 A JP 1072019A JP 7201989 A JP7201989 A JP 7201989A JP H0210756 A JPH0210756 A JP H0210756A
Authority
JP
Japan
Prior art keywords
interconnection
ceramic substrate
microwave
protection
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1072019A
Other languages
English (en)
Inventor
Serge Malbe
セルジュ　マルブ
Silva Evelyne Da
イブリン　ダ　シルバ
Alain Fouche
アラン　フーシェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Hybrides et Microondes
Original Assignee
Thomson Hybrides et Microondes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Hybrides et Microondes filed Critical Thomson Hybrides et Microondes
Publication of JPH0210756A publication Critical patent/JPH0210756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguides (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） この発明は、例えばＧａＡｓのようなｌｌｌ４Ｖ族の材
質からなるマイクロ波集積回路チップの相互接続及び保
護デバイスに関する。前記相互接続及び保護デバイスに
搭載されているマイクロ波集積回路のパフォーマンスは
、当該セラミック基板が整合しているならば、直流レベ
ルから少なくとも４０Ｇｈｚ　、最高６０Ｇｈｚに達す
る周波数範囲で前記のような保護機能によって低下して
はならない。
（従来技術の説明） マイクロ波集積回路は、しばしばマイクロ波モノリシッ
ク集積回路（ＭＭＩＣ）として知られており、使用する
のが難しい。
その第１として、これらの集積回路が極（−船釣なもの
としてＧａＡｓ、又はＡｌＧａ、　ＩｎＰ　、　−、の
ような同等材質からなるものであり、シリコン回路の場
合のように最適保護が得られない表面ＳｉＮ４を有する
。従って、これらの集積回路はカプセル封入パッケージ
により気候的なストレス及び機械的なストレスから保護
されなければならない。
更に、ベア・チップの状態で良好に動作するＭＭＩＣは
、パッケージ内に封入されると、その特性がかなり劣化
することも知られている。パッケージの空洞、及びパッ
ケージの壁を介するアクセス接続経路の大きさを含む多
くのパラメータが関係している。アクセス接続経路は、
ガラス・ビードにより形成された同軸接続（ＭＭＩＣに
関連する回路はマイクロストリップがごく一般的なもの
であるので、非論理的である。）か、又はマイクロ波が
漏洩するが、ガラス層の厚さ内で基板上に蓋を接着した
面内のパッケージを通る平坦接続かである。
結果は、許容し得るものではなく、パッケージが複雑で
、かさばったコストのかかるものとなる。しかし、 −これらのパッケージはマイクロストリップ回路環境と
両立しない。
−これらのパッケージはカスケード接続することができ
ない。この型式のアッセンブリはマイクロ波回路で頻繁
に用いられているものである。
−これらのパッケージはデバイスがアクセス接続である
ため、挿入損失が比較的に高い。
この発明による相互接続及び保護デバイスは、単独でマ
イクロ波回路の一部分を構成する薄いセラミック基板を
スタート素子として用いることにより、これらＭＭＩＣ
チップの環境問題を解決するものである。換言すれば、
このセラミック基板は、ＭＭＩ（１：チップと、この素
子を他の同等素子（カスケードに搭載された。）に又は
マイクロストリップの外部回路に相互接続させるために
用いるマイクロストリップ線路とを搭載している。
しかし、ＭＭＩＣチップはガラス層やポリマー・ドロッ
プによって保護することができないので、従来技術では
、マイクロストリップ線路の相互接続を搭載したり、マ
イクロ波回路の上面を通常構成してるセラミック基板面
上に、ＭＭＩＣチップを配置することはなかった。それ
どころかＭＭＩＣチップは前記セラミック基板の下に配
置されたり、デバイスの締付は底部により保護されてい
る。更に、この底部は放熱器として機能している。この
底部には厚さを部分的に薄くしてＭＭＩＣチップや、コ
ンデンサのような他の必要部品を収容するコンパートメ
ントが形成されている。
上面のマイクロストリップの回路網には、気密性をもっ
て閉塞された金属化孔により、ＭＭＩＣチップが接続さ
れ、また他の部品も搭載されたときは接続される。
従って、この発明による相互接続及び保護デバイスは、
本質的に二重面上にエツチングされたセラミック基板に
より構成されている。前記二重面は、その底面に一つの
コンパートメントを形成する締付は底部により保護され
たベア・チップの形式で少なくとも一つのマイクロ波部
品を搭載し、かつその上面にマイクロストリップのうち
の少なくとも一つの回路網と、必要のときはコンデンサ
、インダクタ、及びグラシベーテッド・シリコンのチッ
プを搭載している。前記底面及び前記上面は蝋付は合金
により閉塞された金属化孔により相互接続されている。
前記底部が気密性をもって蝋付けされていることは明ら
かである。
この発明は、主として集積回路用に開発されたものであ
り、マイクロ波トランジスタにも適用される。
（発明の概要） この発明は、更に具体的には、ＩＩＩ−Ｖ族の金属から
なるベア・チップのマイクロ波半導体部品を相互接続し
、かつ保護する相互接続及び保護デバイスに関するもの
である。前記相互接続及び保護デバイスは、 −その第１の面がマイクロストリップ線路の回路網を搭
載し、その第２の面が前記第１の面のマイクロストリッ
プ線路用の接地面金属化膜を搭載した誘電体物質の薄い
セラミック基板と、−前記セラミック基板の第２の面の
接地面金属化膜上に固定され、閉塞された金属化孔によ
り前記セラミック基板の前記第１の面のマイクロストリ
ップ線路に電気的に接続されている少なくとも一つのチ
ップのマイクロ波半導体部品と、−凹所が前記セラミッ
ク基板の第２の面上に固定された前記マイクロ波半導体
部品用のハウジングとなり、その接地面金属化膜が蝋付
は予備形成により前記底部上に蝋付けされ、金属化され
た底部とを備えたことを特徴としている。
（好ましい実施例の説明） 第１図及び第２図はこの発明による相互接続及び保護デ
バイスのセラミック基板を示す。このセラミック基板は
長さが約５ｍｍ及び厚さが０．２５ｍｍ〜０．７５ｍｍ
の側部を有する正方形又は矩形のセラミック・ウェーハ
である。このセラミック・ウェーハは、好ましいものと
して、純度９９．６％のアルミナからなる。
通常の使用条件下で相互接続及び保護デバイスの上面と
される第１図の第１の面において、セラミック基板１は
マイクロストリップ線路２の回路網を搭載している。マ
イクロストリップ線路２は中央の金属化パッド６からセ
ラミック基板１の周辺方向へ向けられている。
図示したマイクロストリップ線路２の数は、この発明の
範囲を限定するものではない。セラミック基板１に関連
するＭＭＩＣ即ちトランジスタ・チップにより必要とす
ると同じ数のマイクロストリップが存在する。これらの
マイクロストリップ２は好ましいものとして、カソード
・スパッタリング、金属の真空蒸着又はスクリーン・プ
ロセスにより堆積されたものからなる。同様に、これの
マイクロストリップ２は、以下で説明するように、セラ
ミック基板１の４つの側部で終端することができる。し
かし、通常のマイクロ波回路は、少なくとも２つの側部
上で終端することを必要とする。
これらのマイクロストリップ２は２つの特徴を有する。
即ち、 −これらのマイクロストリップ線路２は、両端に２つの
金属化パッド３及び４を両端に有する。
−セラミック基板１に関して、それらの「中央」エンド
は、セラミック・ウェーハにより形成されている孔５を
取囲んでいる。
セラミック基板１の周辺に位置するエンドの金属化パッ
ド３は、通常の技術により線即ちマイクロストリップを
接続できるようにして、マイクロストリップ環境におけ
る外部回路との接続を得てている。セラミック基板１に
関する「中央」エンドの金属化パッド４は、孔５を貫通
させており、以下で更に説明する前記金属化された孔５
との電気的な接触を確保している。
このマイクロストリップ２の面は一つの金属化パッド６
も有する。金属化パッド６は、少なくとも一つの金属化
された孔７によりセラミック基板１の他方の面に接続さ
れている。
セラミック基板１の第２の面即ち第２図に示す底面は、
同一面型式のものである。即ち、底面は第１の面のマイ
クロストリップ線路２用の接地面をなす金属化膜８を備
えているだけである。金属化膜８に行なわれたエツチン
グ処理は、予備領域９を形成する。予備領域９は孔５の
周辺の小さな金属化パッド１０を絶縁している。孔７は
金属化膜８と電気的に接触している。
予備領域９間の金属化膜８上に配置されている中央領域
即ちバッド１１は、蝋付は即ち導電性接着剤によりＭＭ
ＩＣチップを十分に取り付けられるだけの寸法を有する
。これによって、このＭＭＩＣチップは金属化膜８に接
地されている。
セラミック基板１を介して伸延する孔５及び７は、全て
エツチングの前に２つの面の金属化処理を含む処理によ
り金属化され、次いで金−錫又は金−ゲルマニウム蝋付
はペーストにより閉鎖される。採用した蝋付はペースト
により適当な温度での再溶融により、番孔５及び７内に
ハーメチック・シールが形成される。
セラミック基板ｌの底面上に固定された１又は複数のＭ
ＭＩＣチップは、金属化され、かつ閉塞された孔５に複
数の線又は複数の金属化ストリップにより接続される。
更に、孔５はマイクロストリップ線路２の回路網に電気
的に接続されている。この発明による相互接続及び保護
デバイスにおいて、相互接続回路はセラミック基板１の
第１の面上にあり、マイクロ波集積回路は同一セラミッ
ク基板ｌの第２の面上にあり、接続は閉塞され、金属化
された複数の孔により確立される。
マイクロ波の分野では、小さなセラミック基板を有する
前述型式の回路素子が金属の底部上に固定されている。
この金属の底部は、多くの場合に２つの目的を有する。
即ち、処理中に発生した熱の伝送、電気的な測定の処理
と、所定位置にある前記マイクロ波回路の素子を固定す
ることを目的としている。
第３図はこの発明による相互接続及び保護デバイスの底
部の平面図、及びその片面における底部の蝋付は予備形
成の平面図である。
相互接続及び保護デバイスの金属の底部は少なくとも一
つの底部１２を有し、その寸法はセラミック基板１のも
のと同一である。底部１２の厚さは０．　、５ｍｍ〜１
ｍｍの範囲内にある。セラミック基板１の金属化膿８上
に底部１２を蝋付けできるようにするために、底部１２
はその中央部分に厚さを減少させた膜１３を有し、これ
によって深さが約０．２５ｍｍ〜０．３０ｍｍのコンパ
ートメントを形成している。この深さはＭＭＩ（１：チ
ップを収容するのに十分である。底部１２の輪郭を更に
明確に示すために、第３図の面上に底部１２の断面を重
ね合せている。
底部１２は対向する２つの側部上に２つの金属化エンド
部１４を有する。各金属化エンド部１４は孔１５が貫通
している。孔１５は支持部上に相互接続及び保護デバイ
スを固定するのに用いられている。
蝋付は予備形成１６は相互接続及び保護デバイスの金属
化膜８上に気密性をもって底部１２を固定するために用
いられる。前記蝋付は予備形成１６もセラミック基板１
と同一の寸法を有し、ＭＭＩＣ：チップ及びその補助的
な接続及び部品用のスペースを残すために、中心孔１７
を備えている。
第２図に関連して拡大した平面図として相互接続回路の
底面上の回路構成を第４図に示す。金属化膜８のパッド
１１上には、少なくとも一つのＭＭＩＣ即ちベア・チッ
プ１８が蝋付けされている。その接続パッドは、線即ち
金属化ストリップ１９によりインダクタ（金属化ストリ
ップ１９の長さによる）、コンデンサ２０又は他の半導
体チップ（図示なし）を含む周辺回路に接続される。更
に一般的には、このセラミック基板１の面は、少なくと
も一つのＩＩＩ−Ｖ族の金属と、接続の長さが支配的な
全環境とを有する。この周辺回路の出力は、金属化され
、閉塞された孔５との接続により行なわれる。この孔５
はセラミック基板の他方の面上のマイクロストリップ回
路と接触している。
第５図はこの発明による相互接続及び保護デバイスの断
面図を示すものであり、その回路の二重面の特徴を示す
ことを目的としている。その底面には、例えばＧａＡＳ
からなる少なくとも一つのベア・チップ１８の直接的な
環境部品が配置されている。このベア・チップ１８は底
部１２内に形成されたコンパートメントによる気候スト
レス及び機械的なストレスから保護される。その上面に
は、少なくとも一つのマイクロストリップ線路２の回路
網が存在するが、例えばグラシベーテッドされた、又は
少量のフェスにより保護されたシリコンの電圧調整チッ
プ２１と、大きな寸法の−若しくは多数のコンデンサ２
２、又は放熱器２３（第８図に示す）ような相補的な電
子回路を備えてもよい。金属化され、閉塞された孔７は
、上面の金属化パッド６を底面上の金属化膜８の電位に
設定するものであり、これがあるために、例えば孔５か
らＭＭＩＣに調整された電圧を印加することができる。
第５図に示すように、この発明による相互接続及び保護
デバイスは、その底部の金属化エンド部１４をなくし、
中央の底部１２のみとした場合に対応する。この相互接
続及び保護デバイスは、支持上に接着又は蝋付けするこ
とが可能とされるものである。二重面目路はＭＭＩＣの
相互接続を保証し、底部はその保護を保証するものであ
る。しかし、これは封入パッケージではない。
第６図に示すように、実際での底部１２内のコンパート
メントの厚さは、この場合に貫通している底部１２のも
のと同一にすることができる。この型式のデバイスは、
例えば、セラミック基板ｌの底面上のＭＭＩＣのマイク
ロ波回路にアクセスをしてその測定をし、前記回路を調
整することを可能にさせている。この場合に、底部１２
は好ましいものとして、金属化エンド部１４が備えられ
る。
従って、通常の使用では底部１２が支持体２４に蝋付は
又はねじ止めされる。支持体２４はＭＭＩＣチップを保
護するようにコンパートメントの膜１３を置換するもの
である。この場合の相互接続及び保護デバイスは、セラ
ミック材又は金属の支持体２４により全体が取囲まれて
いる。
第７図はこの発明による相互接続及び保護デバイスの拡
大図である。混乱を招かないように、この図では、セラ
ミック基板ｌの上面に、金属化バッド３及び４と、閉塞
され、金属化された孔５及び７を有するマイクロストリ
ップ線路２以外に部品がないものとして、意図的に示さ
れている。これによって、混乱を招（のを避けているが
、これはＭＭＩＣ即ちベア・チップ１８（点線により示
す。
）及びその直接的な環境をセラミック基板１の底面に配
置しているためである。
前記相互接続回路の上面には、マイクロストリップ線路
２に接近して小さな金属化接触子スタッド２５が設けら
れてもよい。この金属化接触子スタッド２５は、従来技
術により線路インピーダンスを調整するために用いられ
る。この線路インピーダンスも、既知の規則に従ってマ
イクロストリップ線路２の幅、セラミック基板１の厚さ
及び誘電体定数から定められる。従って、これらの３つ
のパラメータを変更することにより、周波数に完全に整
合した線路インピーダンスをもった相互接続回路網を得
ることができる。
従って、この発明による相互接続及び保護デバイスは次
のパフォーマンスを得ることができる。
−伝送損失：０〜４０Ｇｈｚで１ｄＢ −反射損失：０〜４０　Ｇｈｚで１０ｄＢ以上（これら
の２つの値には伝送損失及び測定回路の反射を含む。） 一各対におけるマイクロストリップ間の絶縁：０〜２０
ｄＢで３０ｄＢより大 −ａ洩−気密性互：凹みのある底部を有する回路の場合
のヘリウムについて１０−’ａｔｍ、／ｃｍ３この相互
接続回路のコストは、その中心のみが中空であり、蝋付
けの蝋により閉塞された孔により相互接続回路の２面間
の経路を形成し、底部を簡単な形状にした金属板であれ
ば、低い。
相互接続の回路網がマイクロストリップ型式のものであ
るので、例えばマイクロストリップ回路の環境に適合し
ており、第８図及び第９図に示すように同軸コネクタを
介することな（、カスケード接続可能である。
第８図及び第９図はそれぞれこの発明による３つのデバ
イスの平面図（第８図）及び断面図（第９図）である。
これらのデバイスは、１又は複数のウエーファの形式に
ある基板２６に搭載したマイクロストリップ回路の環境
でカスケード接続されている。電気的な接続は、金属ス
トリップ２７により実質的に長さがＯである。機械的な
コンタクトである金属化バッド３の間、又は金属化バッ
ド３及び４とこれに非常に接近して配置されている外部
マイクロストリップ２８との間は、通常の技術により接
続されている。これは機械的な精度の問題であるが、マ
イクロストリップ線路には中断がな（、更に同一面、即
ちセラミック基板１及び２６の上面にある。これは底部
をセラミック基板１と同一の横方向寸法とすることによ
り得られる。
第９図の非限定的な実施例に示すように、第１の相互接
続回路は、平行して二重面基板の底面上に固定されてい
るベア・チップ１８を供給する電圧調整チップ２１を備
えている。また、従属する２つの相互接続回路はそれぞ
れ放熱器２３を備えている。第８図をより明確にするた
めに、第８図ではセラミック基板の上面上に搭載されて
いる部品が示されていない。
マイクロ波部品のベア・チップの相互接続及び保護デバ
イスは、０〜６０Ｇｈｚの範囲で増幅器、発振器、又は
他のマイクロ波回路に用いられる。
【図面の簡単な説明】 第１図はこの発明によるデバイスのセラミック基板の上
面の平面図、 第２図はこの発明によるデバイスのセラミック基板の底
面の平面図、 第３図はセラミック基板上の金属の底部及び蝋付は予備
形成の平面図、 第４図はセラミック基板の底面上に形成されたＭＭＨ：
チップのアッセンブリの平面図、第５図及び第６図はこ
の発明による相互接続及び保護デバイスの第１及び第２
の実施例における断面図、 第７図はこの発明による相互接続及び保護デバイスの展
開図、 第８図及び第９図はカスケード接続されたアッセンブリ
におけるこの発明の複数の相互接続及び保護デバイスを
示す平面図及び断面図である。 １．２６・・・セラミック基板、 ２・・・マイクロストリップ線路、 ３．４．６．１０・・・金属化パッド、５．７．１５・
・・孔、 ８・・・金属化膜、 ９・・・余白、 １１・・・パッド、 １２・・・底部、 １３・・・膜１３． １４・・・金属化エンド部、 １６・・・蝋付は予備形成、 １７・・・中心孔、 １８・・・ベア・チップ、 １９．２７・・・金属化ストリップ、 ２０．２２・・・コンデンサ、 ２１・・・電圧調整チップ、 ２３・・・放熱器、 ２４・・・支持体、 ２５・・・金属化接触子スタッド、 ２８・・・外部マイクロストリップ。

Claims (7)

    【特許請求の範囲】
  1. （１）相互接続回路をセラミック基板の第１の面上に配
    置し、 半導体部品を前記セラミック基板の第２の面上に配置す
    ると共に、 前記相互接続回路と前記半導体部品との間の接続を前記
    セラミック基板を介して閉塞された金属化孔により行な
    い、 III−Ｖ族の金属からなるマイクロ波半導体部品のベア
    ・チップを相互接続し、かつ保護するマイクロウェーブ
    ・チップの相互接続及び保護のためのデバイスにおいて
    、 −前記セラミック基板は正方形又は矩形状のものであり
    、前記第１の面上にマイクロストリップ線路の回路網を
    搭載するようにされ、 前記マイクロストリップ線路の第１のエンドは中央パッ
    ドの近傍にあり、 前記マイクロストリップ線路の第２のエンドは前記セラ
    ミック基板の対向する２つの側部のうちの一つの上に配
    置され、 前記セラミック基板の前記第２の面は前記閉塞された金
    属化孔の絶縁に必要な予備領域間に形成された中央パッ
    ドを有する接地面金属化膜を搭載するようにされ、 前記中央パッドは少なくとも一つのベア・チップの半導
    体部品を取り付けるのに十分な寸法を有すると共に、前
    記半導体部品の端子を複数のワイヤ又は金属ストリップ
    により前記閉塞された金属化孔に接続し、 −底部の中央部が前記セラミック基板と同一の寸法を有
    すると共に、厚さを減少させた部分を有することにより
    前記ベア・チップの半導体部品を収容するコンパートメ
    ントを形成し、 前記底部はその接地面金属化膜により前記セラミック基
    板上に固定され、更に 前記底部は対向する２つの側部上にそれぞれ一つの孔を
    貫通させた２つの金属エンド片を備えると共に、前記金
    属エンド片を前記セラミック基板に関連させて前記マイ
    クロストリップ線路の第２のエンドの搭載に対向する他
    の２端上に配置することにより、前記相互接続デバイス
    をカスケード接続可能にさせた ことを特徴とするマイクロウェーブ・チップの相互接続
    及び保護のためのデバイス。
  2. （２）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記セラミッ
    ク基板の前記第１の面はその中心に、閉塞された一つの
    金属化孔により前記セラミック基板の前記第２の面の接
    地面金属化部へ合体した金属化パッドを付加的に備える
    ことにより、前記中央パッドが接地部品を搭載させるパ
    ッドを形成する ことを特徴とするマイクロウェーブ・チップの相互接続
    及び保護のためのデバイス。
  3. （３）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記セラミッ
    ク基板の前記第１の面に搭載されたマイクロストリップ
    線路はそれぞれ前記セラミック基板の縁上に位置するエ
    ンドに、インピーダンスを不整合にすることなく、一つ
    のマイクロストリップにより、他の同等のカスケード接
    続デバイスのような外部マイクロストリップ回路と当該
    デバイスとを相互接続する金属化パッドを備えている ことを特徴とするマイクロウェーブ・チップの相互接続
    及び保護のためのデバイス。
  4. （４）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記セラミッ
    ク基板を介して伸延する前記金属化パッドは再溶融され
    る金−錫又は金ゲルマニウム蝋付けペーストにより閉塞
    され、前記金属化孔は前記前記マイクロストリップ線路
    及び前記金属化パッドを横切るように存在している ことを特徴とするマイクロウェーブ・チップの相互接続
    及び保護のためのデバイス。
  5. （５）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記セラミッ
    ク基板は二重面回路を搭載し、前記二重面回路は付加的
    に −複数のシリコン部品、複数のコンデンサ及び複数の放
    熱器のような複数の自己保護部品をその第１及び外面上
    に備え、 −複数のコンデンサ又は複数のインダクタのようなIII
    −Ｖ族の金属の少なくとも一つのベア部品チップのマイ
    クロ波環境部品をその第２の面上に備え、かつ前記コン
    パートメント内に保護したことを特徴とするマイクロウ
    ェーブ・チップの相互接続及び保護のためのデバイス。
  6. （６）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記マイクロ
    ストリップ線路からなり、マイクロ波部品の前記ベア・
    チップにアクセスをする前記相互接続回路は、前記セラ
    ミック基板の厚さ及び誘電体定数に対するマイクロスト
    リップ線路の幅によりインピーダンス及び周波数に整合
    され、かつ前記セラミック基板の前記第１の面上のマイ
    クロストリップ線路に隣接している金属化コンタクト・
    スタットにより調整されている ことを特徴とするマイクロウェーブ・チップの相互接続
    及び保護のためのデバイス。
  7. （７）請求項１記載のマイクロウェーブ・チップの相互
    接続及び保護のためのデバイスにおいて、前記マイクロ
    波部品はＧａＡｓ又はＡｌＧａＡｓのような材料による
    集積回路のベア・チップ（ＭＭＩＣ）であることを特徴
    とするマイクロウェーブ・チップの相互接続及び保護の
    ためのデバイス。
JP1072019A 1988-03-25 1989-03-27 マイクロウェーブ・チップの相互接続及び保護のためのデバイス Pending JPH0210756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8803950 1988-03-25
FR8803950A FR2629271B1 (fr) 1988-03-25 1988-03-25 Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence

Publications (1)

Publication Number Publication Date
JPH0210756A true JPH0210756A (ja) 1990-01-16

Family

ID=9364652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1072019A Pending JPH0210756A (ja) 1988-03-25 1989-03-27 マイクロウェーブ・チップの相互接続及び保護のためのデバイス

Country Status (5)

Country Link
US (1) US4996588A (ja)
EP (1) EP0334747A1 (ja)
JP (1) JPH0210756A (ja)
CA (1) CA1301949C (ja)
FR (1) FR2629271B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212006A (ja) * 1990-01-17 1991-09-17 Sony Corp 高周波回路用パッケージ
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
FR2659494B1 (fr) * 1990-03-09 1996-12-06 Thomson Composants Microondes Composant semiconducteur de puissance, dont la puce est montee a l'envers.
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
US6261872B1 (en) * 1997-09-18 2001-07-17 Trw Inc. Method of producing an advanced RF electronic package
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
US5945897A (en) * 1998-04-30 1999-08-31 Lockheed Martin Corporation Compliant RF coaxial interconnect
US6031188A (en) * 1998-04-30 2000-02-29 Lockheed Martin Corp. Multi-circuit RF connections using molded and compliant RF coaxial interconnects
MX338271B (es) * 2011-04-01 2016-04-11 Schlumberger Technology Bv Empaque de microelectrónica de alta densisdad.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3927815A (en) * 1971-11-22 1975-12-23 Ngk Insulators Ltd Method for producing multilayer metallized beryllia ceramics
JPS55166941A (en) * 1979-06-13 1980-12-26 Nec Corp Semiconductor device
US4276558A (en) * 1979-06-15 1981-06-30 Ford Aerospace & Communications Corp. Hermetically sealed active microwave integrated circuit
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
FR2507409B1 (fr) * 1981-06-03 1985-09-13 Radiotechnique Compelec Circuit hyperfrequence, notamment amplificateur a transistor a effet de champ
JPS5756953A (en) * 1981-08-10 1982-04-05 Nec Corp Transistor
JPS58182250A (ja) * 1982-04-16 1983-10-25 Mitsubishi Electric Corp 半導体装置
JPS6189651A (ja) * 1984-10-08 1986-05-07 Fujitsu Ltd 半導体装置
JPS6189653A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd リ−ドピンの装着方法
FR2574615B1 (fr) * 1984-12-11 1987-01-16 Silicium Semiconducteur Ssc Boitier pour composant de puissance haute-frequence refroidi par circulation d'eau
JPS62269349A (ja) * 1986-05-19 1987-11-21 Nec Corp 半導体装置

Also Published As

Publication number Publication date
CA1301949C (en) 1992-05-26
EP0334747A1 (fr) 1989-09-27
FR2629271A1 (fr) 1989-09-29
FR2629271B1 (fr) 1991-03-29
US4996588A (en) 1991-02-26

Similar Documents

Publication Publication Date Title
US5235208A (en) Package for microwave integrated circuit
US5014115A (en) Coplanar waveguide semiconductor package
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US4879588A (en) Integrated circuit package
US5717249A (en) RF power amplifying circuit device
US5075759A (en) Surface mounting semiconductor device and method
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US5451818A (en) Millimeter wave ceramic package
US4908694A (en) Semiconductor device
US4875087A (en) Integrated circuit device having strip line structure therein
US5019829A (en) Plug-in package for microwave integrated circuit having cover-mounted antenna
US20040080917A1 (en) Integrated microwave package and the process for making the same
US4783697A (en) Leadless chip carrier for RF power transistors or the like
JPH01166543A (ja) Ｖｌｓｉのパッケージ
US4951014A (en) High power microwave circuit packages
US6118357A (en) Wireless MMIC chip packaging for microwave and millimeterwave frequencies
JPH04336702A (ja) パッケージ
US6507110B1 (en) Microwave device and method for making same
US5571740A (en) Method of making a capped modular microwave integrated circuit
JPH0210756A (ja) マイクロウェーブ・チップの相互接続及び保護のためのデバイス
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
US6531775B1 (en) High-frequency module
JP2609634B2 (ja) チップ化モジュール
US6140698A (en) Package for microwave and mm-wave integrated circuits
EP0001890B1 (en) Improvements in or relating to microwave integrated circuit packages