JP2520511B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP2520511B2 JP2520511B2 JP2289022A JP28902290A JP2520511B2 JP 2520511 B2 JP2520511 B2 JP 2520511B2 JP 2289022 A JP2289022 A JP 2289022A JP 28902290 A JP28902290 A JP 28902290A JP 2520511 B2 JP2520511 B2 JP 2520511B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- semiconductor element
- semiconductor device
- metal plate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波半導体装置に関し、特に接地インダ
クタンスを低減した高周波半導体装置に関する。
クタンスを低減した高周波半導体装置に関する。
従来の高周波半導体装置は、第２図（ａ），（ｂ）に
示すように、半導体素子11が積層セラミック20で形成さ
れるキャビティ内に搭載され、ボンディング線13及び積
層セラミック20の内部配線層により、その外部リードに
導通される構造となっている。一般に、高周波半導体装
置においては、素子およびパッケージの接地インダクタ
ンスを極小にするこにより良好な高周波特性が得られる
ことが知られている。
示すように、半導体素子11が積層セラミック20で形成さ
れるキャビティ内に搭載され、ボンディング線13及び積
層セラミック20の内部配線層により、その外部リードに
導通される構造となっている。一般に、高周波半導体装
置においては、素子およびパッケージの接地インダクタ
ンスを極小にするこにより良好な高周波特性が得られる
ことが知られている。
この従来の高周波半導体装置において、接地インダク
タンスは素子のインダクタンス（以下Ｌという），ボン
ディング線のインダクタンス，セラミック基板20の配線
層のインダクタンス，セラミック基板20の配線層と外部
リードを接続する側面メタライズ層のインダクタンスお
よび接地リードのインダクタンスの総和で与えられる。
タンスは素子のインダクタンス（以下Ｌという），ボン
ディング線のインダクタンス，セラミック基板20の配線
層のインダクタンス，セラミック基板20の配線層と外部
リードを接続する側面メタライズ層のインダクタンスお
よび接地リードのインダクタンスの総和で与えられる。
このインダクタンスは、物理的には導電体の長さに比
例し、断面積に反比例するので、従来の高周波半導体装
置において、接地インダクタンスがパッケージサイズに
大きく依存し、パッケージの小型化が高周波化の必要条
件となっていた。
例し、断面積に反比例するので、従来の高周波半導体装
置において、接地インダクタンスがパッケージサイズに
大きく依存し、パッケージの小型化が高周波化の必要条
件となっていた。
この従来の高周波半導体装置で高周波化を達成するた
めにはパッケージサイズの小型化が必要であるが、前述
を各インダクタンス成分の減少には自ずから限度が存在
する。例えば、セラミック基板20の配線層のイダクタン
スは、ワイヤーボンディングのスペース確保および積層
セラミックの気密性保持のための最小寸法の確保が必要
であり、その低減には制限がある。また、セラミック基
板20の側面メタライズ層のインダクタンスもパッケージ
の強度確保の点からその低減が制限される。このように
従来の高周波半導体装置では、接地インダクタンスの低
減には限度があり、より一層の高周波化が難しいという
問題点があった。
めにはパッケージサイズの小型化が必要であるが、前述
を各インダクタンス成分の減少には自ずから限度が存在
する。例えば、セラミック基板20の配線層のイダクタン
スは、ワイヤーボンディングのスペース確保および積層
セラミックの気密性保持のための最小寸法の確保が必要
であり、その低減には制限がある。また、セラミック基
板20の側面メタライズ層のインダクタンスもパッケージ
の強度確保の点からその低減が制限される。このように
従来の高周波半導体装置では、接地インダクタンスの低
減には限度があり、より一層の高周波化が難しいという
問題点があった。
本発明の目的は、これらの問題を解決し、インダクタ
ンス成分を減少させ、高周波化を図った高周波半導体装
置を提供することにある。
ンス成分を減少させ、高周波化を図った高周波半導体装
置を提供することにある。
本発明の構成は、セラミック基板に半導体素子が搭載
されて構成される高周波半導体装置において、前記セラ
ミック基板の素子搭載面に、前記半導体素子と同程度の
厚みをもった金属板がその半導体素子を囲むように配設
され、前記金属板と前記半導体素子の接地電極とがボン
ディング線により接続され、かつ前記金属板が前記セラ
ミック基板に設けられたスルーホールによって接地用外
部リードと接続されていることを特徴とする。
されて構成される高周波半導体装置において、前記セラ
ミック基板の素子搭載面に、前記半導体素子と同程度の
厚みをもった金属板がその半導体素子を囲むように配設
され、前記金属板と前記半導体素子の接地電極とがボン
ディング線により接続され、かつ前記金属板が前記セラ
ミック基板に設けられたスルーホールによって接地用外
部リードと接続されていることを特徴とする。
本発明において、金属板は、半導体素子の四角形の四
辺に密着した形状からなり、この半導体素子の信号用外
部リードは、この半導体素子の四角形の各隅部から延長
して接続されたものとすることができる。
辺に密着した形状からなり、この半導体素子の信号用外
部リードは、この半導体素子の四角形の各隅部から延長
して接続されたものとすることができる。
次に本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の一実施例の平面図お
よびそのＡ−Ａ′断面図である。本実施例は、セラミッ
ク基板10上に金属板12が取り付けられ、このセラミック
基板10の裏面に接地リード14,バイアスリード15,入力リ
ード16,出力リード17が取付けられて構成されるパッケ
ージに、半導体素子11が搭載され、半導体素子11は金属
板12及びセラミック基板20のメタライズパターンにボン
ディング線13により接続されている。
よびそのＡ−Ａ′断面図である。本実施例は、セラミッ
ク基板10上に金属板12が取り付けられ、このセラミック
基板10の裏面に接地リード14,バイアスリード15,入力リ
ード16,出力リード17が取付けられて構成されるパッケ
ージに、半導体素子11が搭載され、半導体素子11は金属
板12及びセラミック基板20のメタライズパターンにボン
ディング線13により接続されている。
セラミック基板10にはスルーホール19が設けられる
が、その位置は金属板12の下側でかつ半導体素子11の近
傍部に設けられている。半導体素子11はボンデング線1
3,金属板12,セラミック基板10のスルーホール19を介し
て接地リード14に接続されている。
が、その位置は金属板12の下側でかつ半導体素子11の近
傍部に設けられている。半導体素子11はボンデング線1
3,金属板12,セラミック基板10のスルーホール19を介し
て接地リード14に接続されている。
本実施例において、接地インダクタンスは、素子11の
インダクタンス、ボンディング線13のインダクタンス，
金属板12のインダクタンス，スルーホール19のインダク
タンス、接地リード14のインダクタンスの総和で計算さ
れる。
インダクタンス、ボンディング線13のインダクタンス，
金属板12のインダクタンス，スルーホール19のインダク
タンス、接地リード14のインダクタンスの総和で計算さ
れる。
素子11のインダクタンスとボンディング線13のインダ
クタンスは従来例と同様のインダクタンス値であるが、
金属板12のインダクタンスはワイヤボンディング部から
スルーホール部までの長さでほぼ規定され、従来例の配
線層のＬの約1/7〜1/8になっている。このスルーホール
部19のインダクタンスは、従来例の側面メタライズのイ
ンダクタンスの約1/2になっている。また、接地リード1
4のインダクタンスは実装基板上に接続される接地リー
ド14の位置によって大きく左右されるが、本実施例の構
造であれば、スルーホール14の直下の位置で実装基板の
接地パターンと接続することができ、接地リード14のイ
ンダクタンスはほとんど無視できる程度の小さな値とな
る。以上をまとめると次の第１表のようになる。
クタンスは従来例と同様のインダクタンス値であるが、
金属板12のインダクタンスはワイヤボンディング部から
スルーホール部までの長さでほぼ規定され、従来例の配
線層のＬの約1/7〜1/8になっている。このスルーホール
部19のインダクタンスは、従来例の側面メタライズのイ
ンダクタンスの約1/2になっている。また、接地リード1
4のインダクタンスは実装基板上に接続される接地リー
ド14の位置によって大きく左右されるが、本実施例の構
造であれば、スルーホール14の直下の位置で実装基板の
接地パターンと接続することができ、接地リード14のイ
ンダクタンスはほとんど無視できる程度の小さな値とな
る。以上をまとめると次の第１表のようになる。
本実施例において、実際には各部のインダクタンスを
精度良く測定することは困難であるので、高周波半導体
装置の高周波特性で比較した所、従来例に比べて20〜30
％増の利得が得られ、また雑音指数は10％程度の改善が
見られた。
精度良く測定することは困難であるので、高周波半導体
装置の高周波特性で比較した所、従来例に比べて20〜30
％増の利得が得られ、また雑音指数は10％程度の改善が
見られた。
以上説明したように本発明は、接地インダクタンスの
小さい構造としているので高周波特性の改善およびより
一層の高周波化が量られるという効果がある。
小さい構造としているので高周波特性の改善およびより
一層の高周波化が量られるという効果がある。
第１図（ａ），（ｂ）は本発明の一実施例のキャップを
除去した状態の平面図およびそのＡ−Ａ′断面図、第２
図（ａ），（ｂ）は従来の高周波半導体装置の一例のキ
ャップを除去した状態の平面図およびそのＢ−Ｂ′断面
図である。 10,20……セラミック基板、11……半導体素子、12……
金属板、13……ボンディング線、14……接地リード、15
……バイアスリード、16……入力リード、17……出力リ
ード、18,28……キャップ、19……スルーホール、22…
…メタライズパターン。
除去した状態の平面図およびそのＡ−Ａ′断面図、第２
図（ａ），（ｂ）は従来の高周波半導体装置の一例のキ
ャップを除去した状態の平面図およびそのＢ−Ｂ′断面
図である。 10,20……セラミック基板、11……半導体素子、12……
金属板、13……ボンディング線、14……接地リード、15
……バイアスリード、16……入力リード、17……出力リ
ード、18,28……キャップ、19……スルーホール、22…
…メタライズパターン。
Claims (2)
- 【請求項１】セラミック基板に半導体素子が搭載されて
構成される高周波半導体装置において、前記セラミック
基板の素子搭載面に、前記半導体素子と同程度の厚みを
もった金属板がその半導体素子を囲むように配設され、
前記金属板と前記半導体素子の接地電極とがボンディン
グ線により接続され、かつ前記金属板が前記セラミック
基板に設けられたスルーホールによって接地用外部リー
ドと接続されていることを特徴とする高周波半導体装
置。 - 【請求項２】金属板は、半導体素子の四角形の四辺に密
着した形状からなり、この半導体素子の信号用外部リー
ドは、この半導体素子の四角形の各隅部から延長して接
続されたものである請求項（１）記載の高周波半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289022A JP2520511B2 (ja) | 1990-10-26 | 1990-10-26 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289022A JP2520511B2 (ja) | 1990-10-26 | 1990-10-26 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162751A JPH04162751A (ja) | 1992-06-08 |
| JP2520511B2 true JP2520511B2 (ja) | 1996-07-31 |
Family
ID=17737815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289022A Expired - Lifetime JP2520511B2 (ja) | 1990-10-26 | 1990-10-26 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520511B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2666588B2 (ja) * | 1991-02-27 | 1997-10-22 | 日本電気株式会社 | 半導体装置 |
| JP3220264B2 (ja) * | 1992-12-01 | 2001-10-22 | 株式会社東芝 | 半導体装置 |
-
1990
- 1990-10-26 JP JP2289022A patent/JP2520511B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162751A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786460A (ja) | 半導体装置 | |
| JP4054188B2 (ja) | 半導体装置 | |
| JP3674780B2 (ja) | 高周波半導体装置 | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US7067743B2 (en) | Transmission line and device including the same | |
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JP2728322B2 (ja) | 半導体装置 | |
| JPH06181289A (ja) | 半導体装置 | |
| JP2690709B2 (ja) | 半導体装置 | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| JPH0720920Y2 (ja) | Ｉｃパツケ−ジ | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH02135802A (ja) | 混成集積回路装置 | |
| JP2762858B2 (ja) | マイクロ波ｉｃ | |
| JPH0767055B2 (ja) | 高周波半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH0312465B2 (ja) | ||
| JPS62269349A (ja) | 半導体装置 | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPS61168939A (ja) | マイクロ波集積回路用外囲器 | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JP2977519B2 (ja) | マイクロ波パッケージ | |
| JPS647682B2 (ja) | ||
| JPH05211279A (ja) | 混成集積回路 | |
| JP2604138Y2 (ja) | カップリングコンデンサを用いたハイブリッドｉｃ |