JP2977519B2 - マイクロ波パッケージ - Google Patents
マイクロ波パッケージInfo
- Publication number
- JP2977519B2 JP2977519B2 JP9347793A JP34779397A JP2977519B2 JP 2977519 B2 JP2977519 B2 JP 2977519B2 JP 9347793 A JP9347793 A JP 9347793A JP 34779397 A JP34779397 A JP 34779397A JP 2977519 B2 JP2977519 B2 JP 2977519B2
- Authority
- JP
- Japan
- Prior art keywords
- bottom plate
- holes
- microwave
- package
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
ックマイクロ波集積回路(MMIC)等のマイクロ波集
積回路(MIC)や電界効果トランジスタ等の半導体チ
ップやマイクロ波回路基板を収納するのに用いられるマ
イクロ波パッケージに関する。
ジには、量産性と共に、低価格化の要請から、パッケー
ジ本体の底板をアルミナや窒化アルミ等の誘電体で形成
し、この底板の両面に金属膜を被着した接地導体が形成
される。そして、この底板の両面の接地導体は、スルー
ホールを介して電気的に接続される。このようなマイク
ロ波パッケージは、底板をグリーンシート状の誘電体か
ら多面取りでパッケージ形状に製造可能であるという特
徴を有する。
ケージを示すもので、底板1をアルミナ等の誘電体で形
成して、例えば同種の誘電体で形成したパッケージ本体
2の底面にロー付け等により取付けられる。このパッケ
ージ本体2には、接続パッド2aが形成され、この接続
パッド2aには、底板1に搭載された半導体チップ3が
ボンディングワイヤ4を介して配線接続される。
材5が取付けられ、このフレーム部材5上には、図示し
ないカバー部材が取付けられる。また、パッケージ本体
2と底板1の側壁には、半円スルーホールと称する複数
の外部接続部6が形成される。この外部接続部6は、上
記接続パッド2aにそれぞれ接続される。そして、パッ
ケージ本体2は、その底板1が図示しない外部基板上の
所定の位置に搭載されて、該外部基板(図示せず)の高
周波回路に外部接続部6を介してリフロー等により半田
接続される。
っては、底板1の両面に図5に示すように金属膜を形成
した接地導体1a,1aを形成して、この接地導体1
a,1a間を複数のスルーホール1bを介して電気的に
接続することにより、底板1の半導体チップ3を搭載す
るマウント面を接地面として、不要共振を抑制する方法
が採られている。
での不要共振を押さえることで、半導体チップ3の発振
現象などのパッケージ内での不安定動作を押さえること
が可能となる。具体的には、チップマウント面の不要共
振が底板1のスルーホール1bのピッチdと密接な関係
があり、スルーホール1bのピッチdを、使用するマイ
クロ波の波長に対して d≦λ/8 …(1) の関係が成立するように設定される(図5参照)。
板1の板厚をHとすると、 d=n×H(nは整数、n>1) …(2) の関係が成立すると、マイクロ波の波長と無関係に不要
共振が発生するという特徴を有する。
とスルーホール1bのピッチdの関係を計算機シミュレ
ーションする。このシミュレーションでは、その誘電体
として、アルミナを用いた底板1の板厚Hを0.5m
m、スルーホール1bのピッチdを1mmとして、パッ
ケージの対向する入出力端子をマウント面で短絡して入
出力端子間のアイソレーション特性を測定する。この測
定結果によれば、上記(2)式の関係を満足した状態で
もアイソレーション特性が悪化されることが確認され
る。
の直径φを0.3mm、入出力端間距離を10mm、周
波数fを10GHz とする。この原因は、底板1のマウ
ント面の電位が、接地面よりわずかに電位を持つためで
ある。即ち、底板1のスルーホール1bのある部分のマ
ウント面の電位は低く、他の部分は板厚Hに応じて高く
なり、これが周期的となった状態で、共振を起こしアイ
ソレーションを悪化させることとなる。
は、底板を含むパッケージ強度と量産性を考慮して、ス
ルーホール1bのピッチdを1mm、板厚を0.5mm
程度に設定すると、式(2)の関係により十分なアイソ
レーション特性を得ることが困難であるという問題を有
する。
制するために、スルーホール1bのピッチdを極力狭い
間隔に設定すると共に、底板の板厚を薄く形成する方法
が採られている。
では、底板の板厚の制約と、スルーホール1bのピッチ
dの制約により、底板のチップマウント面がマイクロ波
帯で最適な接地面に形成するのが困難であり、その製作
が非常に面倒であるという問題を有する。
を向上させには、スルーホール1bのピッチdを1m
m、板厚を0.5mm程度に設定して、堅牢に構成する
ことで実現されるが、これによると、チップマウント面
のアイソレーション特性が低下して、所望の特性を確保
するのが困難となるという問題を有する。
する手段としては、スルーホール1bのピッチdを狭く
したり、板厚を薄くする方法が採られる。しかし、ピッ
チdを狭くすると、底板の誘電体をグリーンシートから
焼結する際に、強度低下によるクラックや割れ等が発生
し易く、製造上の歩留まりが低下するとい問題が生じ
る。そして、底板の板厚を薄くすると、パッケージ機械
的強度が低下され、同様に製造上の歩留まりが低下する
という問題が生じる。
来のマイクロ波パッケージでは、製造が非常に面倒で歩
留まりが低いという問題を有する。この発明は上記の事
情に鑑みてなされたもので、構成簡易にして、マイクロ
波帯における高精度な特性を実現し得、且つ、簡便にし
て容易な製造を実現し得るようにしたマイクロ波パッケ
ージを提供することを目的とする。
底板が誘電体で形成されたパッケージ本体を備えたマイ
クロ波パッケージにおいて、前記底板を両面に接地導体
が形成された複数の誘電体層を積層して形成し、前記複
数の誘電体層にそれぞれ両面の接地導体を電気的に接続
する複数のスルーホールを、他の層のスルーホールと異
なる位置に配置されるように構成した。
スルーホールが他の誘電体層のスルーホールと異なる位
置に配置していることにより、マウント面のアイソレー
ション特性の共振特性が最適となるピッチで各層のスル
ーホールを形成することが可能となると共に、所望の板
厚が確保されて、機械的強度の促進が図れる。従って、
マイクロ波帯における高精度な特性を得、且つ、製造上
の簡略化が図れる。
体で形成されたパッケージ本体を備えたマイクロ波パッ
ケージにおいて、前記底板を両面に接地導体が形成され
た複数の誘電体層を積層して形成し、前記複数の誘電体
層にそれぞれ両面の接地導体を電気的に接続する複数の
スルーホールを、少なくとも一つが、他の層のスルーホ
ールと同一位置に配置されるように構成した。
少なくとも一つのスルーホールが、他の誘電体層のスル
ーホールと同一位置に配置されることにより、所望のマ
ウント面のみのアイソレーション特性の共振特性が最適
となるピッチで各層のスルーホールを形成することが可
能となると共に、所望の板厚が確保されて、機械的強度
の促進が図れる。従って、マイクロ波帯における高精度
な特性を得、且つ、製造上の簡略化が図れる。
いて、図面を参照して詳細に説明する。図1はこの発明
の一実施の形態に係るマイクロ波パッケージを示すもの
で、パッケージ本体10は、例えばアルミナ等の誘電体
で枠状に形成され、その底面には、この発明の特徴とす
る例えばアルミナで形成される底板11がロー付け等に
より取付けられる。このパッケージ本体10には、複数
の接続パッド10aが形成され、この接続パッド10a
には、底板11に搭載された、例えばトランジスタなど
の能動素子やMMICなどの半導体チップ12がボンデ
ィングワイヤ13を介して配線接続される。
部材14が取付けられ、このフレーム部材14上には、
例えば図示しないカバー部材が取付けられる。また、パ
ッケージ本体10と底板11の側壁には、半円スルーホ
ールと称する複数の外部接続部15が形成され、この外
部接続部15は、上記接続パッド10aに接続される。
これにより、パッケージ本体10は、その底板11が図
示しない外部基板上の所定の位置に搭載されて、該外部
基板(図示せず)の高周波回路に上記外部接続部15を
介してリフロー等で半田接続される。
即ち、底板11は、アルミナ等の誘電体で形成される複
数層、例えば第1及び第2の誘電体層20,21が積層
されて形成される。そして、この第1及び第2の誘電体
層20,21には、その両面に金属膜の接地導体20
a,20a及び21a,21aがそれぞれ被着され、こ
の接地導体20a,20a及び21a,21aがそれぞ
れ複数のスルーホール22,23を介して電気的に接続
される。このスルーホール22,23は、例えばタング
ステンで形成される。
複数のスルーホール22,23は、例え図2に示すよう
にピッチdを有して所定の間隔に配置され、互いの位置
が異なるように配置される。そして、これらスルーホー
ル22,23のピッチdは、底板11の厚さ寸法をH
(第1及び第2の誘電体層20,21の層厚h,h)と
して、上記式(2)が成立しないように設定される。
は、底板11を両面に接地導体20a,20a及び21
a,21aが形成された第1及び第2の誘電体層20,
21を積層して形成し、これら第1及び第2の誘電体層
20,21にそれぞれ両面の接地導体20a,20a及
び21a,21aを電気的に接続する複数のスルーホー
ル22,23を、互いの位置が一致しないように設けて
構成した。
の誘電体層20,21のスルーホール22,23が他の
誘電体層21,20のスルーホール23,22と異なる
位置に配置していることにより、マウント面のアイソレ
ーション特性の共振特性が最適となるピッチdで各層の
スルーホール22,23を形成することが可能となると
共に、底板11の板厚Hを所望の厚さに保つことが可能
となり、機械的強度の促進が図れる。この結果、マイク
ロ波帯における高精度なアイソレーション特性の取得が
可能となり、しかも、簡便にして、容易な製造が可能と
なり、製造上の歩留りの向上が図れる。
向する入出力端子をマウント面で短絡した場合の入出力
端子間のアイソレーション特性をスルーホール22,2
3ピッチd、及び底板11の板厚Hを変えて計算機シミ
ュレーションすると、図3に示すように底板11の板厚
H及びスルーホール22,23のピッチdが上記式
(2)を満足した状態で、共振が小さくなることが確認
される。
地面からの電位が、第1及び第2の誘電体層20,21
の相対電位の和となる。言い換えると、底板11は、共
振により、相対電位(共振電位)が高くなる第1の誘電
体層20の部分が、積重した第2の誘電体層21のスル
ーホール23となり、結果として相対電位が低い値とな
る。この結果、底板11の最大電位は、第1及び第2の
誘電他層20,21の各共振電位の最大値で略決定さ
れ、且つ、第1及び第2の誘電体層20,21の厚さ寸
法が、従来の如く単板の場合に比して積層数に応じて薄
くなることにより、共振電位も低く、合成される最大電
位が単板に比べて低くなる。
第1及び第2の誘電体層20,21で形成して、底板1
1の板厚Hを0.5mmとし、スルーホール22,23
のピッチdを1mmとした場合、図3中破線で示す従来
のアイソレーション特性と比較すると、その共振特性が
小さいことで、アイソレーション特性で10dB程度、
改善される。このように底板11は、アイソレーション
特性の改善を図ったうえで、その板厚Hを、0.5mm
の厚さに保つことが可能となり、容易に所望の機械的強
度が確保され、しかも、スルーホール22,23のピッ
チdを1mmに設定することが可能となることにより、
スルーホール製造上における歩留りの向上が図れる。
2の誘電体層20,21を、アルミナで各厚さ寸法h及
びピッチdを同一に形成して、前述した図6において示
した従来の底板1を板厚H=0.5で形成した場合のシ
ミュレート結果を破線で示して併記する。
第2の誘電体層20,21を積層して形成し、この第1
及び第2の誘電体層20,21のスルーホール22,2
3を所定のピッチdで所定の間隔に形成するように構成
した場合で説明したが、これに限ることなく、半導体チ
ップ12の搭載位置等に応じて、これら第1及び第2の
誘電体層20,21に対して複数のスルーホール22,
23を不規則なピッチdで形成するように構成してもよ
い。
の誘電体層20,21のスルーホール22,23を互い
に一致しないように配置したが、これに限ることなく、
第1の誘電体層20のスルーホール22と第2の誘電体
層21のスルーホール23とを少なくとも一つが一致す
るように配置構成してもよい。
構成する第1及び第2の誘電体層20,21を同じ厚さ
寸法hで形成するように構成した場合で説明したが、こ
れに限ることなく、第1及び第2の誘電体層20,21
の厚さ寸法を異なるように形成してもよい。
11を第1及び第2の誘電体層20,21の2層を積層
して形成した場合で説明したが、これに限ることなく、
底板11を3層以上の複数の誘電体層を積層して、各誘
電体層にそれぞれスルーホールを形成するように構成す
ることも可能である。
スルーホールとしては、使用目的に応じて、上記第1及
び第2の誘電体層20,21の2層と略同様に、例えば
各誘電体層の位置がすべて一致しないように配置した
り、少なくとも一つが一致するように配置構成される。
するスルーホールとしては、そのうちの複数層のスルー
ホールの位置を一致させ、他の誘電体層のスルーホール
のみの位置をずらせたり、中間に位置する誘電体層のス
ルーホールの位置を他の誘電体層のスルーホールと位置
をずらせて形成したり、その使用形態に応じて各種配置
構成される。
半導体チップ12を搭載するように構成した場合で説明
したが、これに限ることなく、マイクロ波回路基板を搭
載したり、あるいは底板11に直接的にマイクロ波回路
を形成するように構成することも可能である。
ーム部材14上にカバー部材を用いて封止するように構
成した場合で説明したが、これに限ることなく、カバー
部材に変えてフレーム部材14上に周知のポッティング
処理を施すように構成してもよい。
アルミナを用いて構成した場合で説明したが、誘電体と
しては、これに限ることなく、窒化アルミ等の各種材料
を用いて構成することが可能である。よって、この発明
は上記実施の形態に限ることなく、その他、この発明の
要旨を逸脱しない範囲で種々の変形を実施し得ることは
勿論である。
ば、構成簡易にして、マイクロ波帯における高精度な特
性を実現し得、且つ、簡便にして容易な製造を実現し得
るようにしたマイクロ波パッケージを提供することがで
きる。
ケージを示した図。
ーション特性を示した図。
り出して示した図。
ミュレーションによるアイソレーション特性を示した
図。
Claims (6)
- 【請求項1】 少なくとも底板が誘電体で形成されたパ
ッケージ本体を備えたマイクロ波パッケージにおいて、 前記底板を両面に接地導体が形成された複数の誘電体層
を積層して形成し、前記複数の誘電体層にそれぞれ両面
の接地導体を電気的に接続する複数のスルーホールを、
他の誘電体層のスルーホールと異なる位置に配置される
ように形成したことを特徴とするマイクロ波パッケー
ジ。 - 【請求項2】 少なくとも底板が誘電体で形成されたパ
ッケージ本体を備えたマイクロ波パッケージにおいて、 前記底板を両面に接地導体が形成された複数の誘電体層
を積層して形成し、前記複数の誘電体層にそれぞれ両面
の接地導体を電気的に接続する複数のスルーホールを、
少なくとも一つが、他の誘電体層のスルーホールと同一
位置に配置されるように形成したことを特徴とするマイ
クロ波パッケージ。 - 【請求項3】 前記複数のスルーホールは、底板の各誘
電体層に所定の間隔に形成されることを特徴とする請求
項1又は2記載のマイクロ波パッケージ。 - 【請求項4】 前記パッケージ本体の底板上には、半導
体チップが搭載されることを特徴とする請求項1乃至3
のいずれか記載のマイクロ波パッケージ。 - 【請求項5】 前記パッケージ本体の底板上には、マイ
クロ波回路基板が搭載されることを特徴とする請求項1
乃至3のいずれか記載のマイクロ波パッケージ。 - 【請求項6】 前記パッケージ本体の底板には、マイク
ロ波回路が形成されることを載されることを特徴とする
請求項1乃至3のいずれか記載のマイクロ波パッケー
ジ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347793A JP2977519B2 (ja) | 1997-12-17 | 1997-12-17 | マイクロ波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9347793A JP2977519B2 (ja) | 1997-12-17 | 1997-12-17 | マイクロ波パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11186457A JPH11186457A (ja) | 1999-07-09 |
JP2977519B2 true JP2977519B2 (ja) | 1999-11-15 |
Family
ID=18392623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9347793A Expired - Fee Related JP2977519B2 (ja) | 1997-12-17 | 1997-12-17 | マイクロ波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2977519B2 (ja) |
-
1997
- 1997-12-17 JP JP9347793A patent/JP2977519B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11186457A (ja) | 1999-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7239222B2 (en) | High frequency circuit module | |
JPH09321215A (ja) | マイクロ波回路用パッケージ | |
JPH09283700A (ja) | 高周波用電力増幅器 | |
US6466103B2 (en) | Saw filter duplexer device with optimal location of a phase matching line pattern and wire bonding pads | |
JP2003273277A (ja) | 高周波集積回路モジュール | |
JP2001085569A (ja) | 高周波回路装置 | |
JP2977519B2 (ja) | マイクロ波パッケージ | |
JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
JP3983456B2 (ja) | 多層基板モジュール | |
JP7392919B2 (ja) | 半導体装置 | |
JP2008035336A (ja) | 高周波回路装置 | |
JP3309056B2 (ja) | 高周波素子収納用パッケージ | |
JPH0998005A (ja) | 配線基板 | |
JP2004319650A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2001257415A (ja) | 光半導体装置 | |
JP4206185B2 (ja) | 高周波半導体装置 | |
JP2000133765A (ja) | 高周波集積回路装置 | |
JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
JPH09162692A (ja) | 弾性表面波装置 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
JP2006203542A (ja) | 分波器 | |
JP2000312103A (ja) | マイクロ波回路パッケージおよびその製造方法 | |
JPH0744023Y2 (ja) | マイクロ波集積回路用パツケ−ジ | |
JP3337016B2 (ja) | 高周波半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |