JPH09162692A

JPH09162692A - 弾性表面波装置

Info

Publication number: JPH09162692A
Application number: JP7325423A
Authority: JP
Inventors: Katsuhiro Ikada; 克弘筏; Keiji Ogawa; 圭二小川; Tadamasa Atomiya; 忠正後宮
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-12-14
Filing date: 1995-12-14
Publication date: 1997-06-20
Anticipated expiration: 2015-12-14
Also published as: KR100239993B1; KR970055317A; DE69628128T2; DE69628128D1; NO965354L; JP3152138B2; EP0779708A3; CN1159678A; CN1154230C; NO321231B1; EP0779708A2; EP0779708B1; CA2193012A1; NO965354D0; CA2193012C

Abstract

(57)【要約】【課題】位相器を内蔵した積層セラミック基板上に弾
性表面波素子を固定してなる弾性表面波装置において、
位相器における損失の増加を抑制しつつ低背化を図り得
る弾性表面波装置を得る。【解決手段】位相器が内蔵された積層セラミック基板
２上に弾性表面波素子３を固定してなり、積層セラミッ
ク基板３内において、信号線１１の上方に第１のアース
電極９を、下方に第２のアース電極１２を形成して位相
器を構成し、積層セラミック基板２を比誘電率が７以下
の低誘電率のセラミックスにより構成してなる、弾性表
面波装置１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層セラミック基
板をパッケージ材として用いた弾性表面波装置に関し、
より詳細には、積層セラミック基板内に位相器を内蔵さ
せた弾性表面波装置に関する。

【０００２】

【従来の技術】弾性表面波素子は、移動体通信機器など
の種々の分野で広く用いられている。弾性表面波素子を
実際の部品として構成するに際しては、金属よりなるハ
ーメチックシールケースや積層セラミック基板を用いた
パッケージなどの内部に弾性表面波素子を収納してなる
構造が用いられている。

【０００３】ところで、電子機器の小型化に伴って、弾
性表面波素子を用いた回路や装置においても小型化が強
く求められている。そこで、弾性表面波素子及び半導体
を含む混成集積回路において、多層回路基板をパッケー
ジ材として用いることにより機器の小型化を図ることが
試みられている（実願平２−８１４５号）。

【０００４】上記先行技術には、半導体及び弾性表面波
素子の少なくとも一方の素子をパッケージングするため
のパッケージ材として、内部に電子回路を備えた多層回
路基板を用い、収納されている素子と該電子回路とを電
気的に接続してなる混成集積回路が開示されている。

【０００５】上記混成集積回路では、パッケージ材とし
て、電子回路を有する多層回路基板が用いられている。
従って、従来はパッケージ材としての役割のみを果たし
ていた部分に、抵抗やコンデンサなどの電気的素子が形
成されて上記電子回路が構成されているので、機器の小
型化及び軽量化を果たすことができるとされている。

【０００６】また、弾性表面波素子のパッケージ材とし
て積層セラミック基板を用いた構造では、その材料とし
ては、信頼性やコストの面を考慮して、Ａｌ₂Ｏ₃系絶
縁性セラミックスが用いられている。

【０００７】

【発明が解決しようとする課題】ところで、弾性表面波
素子では、入出力端において位相器等を用いてインピー
ダンスマッチングをとることが必要な場合がある。そこ
で、従来、インピーダンスマッチング用の位相器が、弾
性表面波素子を収納してなる弾性表面波装置に対して、
該弾性表面波装置外で接続されていた。

【０００８】従って、位相器を、弾性表面波装置を構成
しているパッケージ材としての積層セラミック基板内に
構成すれば、弾性表面波装置の小型化を進めることがで
きると考えられる。しかしながら、位相器を積層セラミ
ック基板内に構成した場合には、弾性表面波装置の厚み
が増大したり、特性が劣化したりするという問題のある
ことが本願発明者により確かめられた。

【０００９】すなわち、セラミック基板内に、セラミッ
ク層を介して信号線とアース電極とを形成して位相器を
構成した場合、該位相器の特性インピーダンスは、セラ
ミックスの誘電率、信号線の幅、信号線とアース電極と
の間隔によって決定される。他方、弾性表面波装置で用
いられているパッケージ材としての積層セラミック基板
は、通常、高純度のアルミナからなり、その比誘電率は
約１０である。

【００１０】比誘電率が約１０と高いアルミナからなる
セラミック基板において位相器を構成すると、位相器を
構成する部分の厚みが厚くなり、かつ遅延時間に応じた
線路長が必要となる。従って、上記アルミナからなる積
層セラミック基板に位相器を構成すると、単に弾性表面
波素子のパッケージ材として用いられている積層セラミ
ック基板に比べて、厚みが大きくなり、弾性表面波装置
の低背化を妨げるという問題があった。

【００１１】また、上記積層セラミック基板の厚みを薄
くしようとすると、位相器の信号線の幅を狭くする必要
がある。この場合には、信号線の線路長の抵抗が増大
し、損失が大きくなり、その結果、弾性表面波装置の特
性が劣化するという問題もあった。

【００１２】よって、本発明の目的は、積層セラミック
基板をパッケージ材として用いた弾性表面波装置におい
て、積層セラミック基板に位相器を内蔵させたとして
も、位相器における挿入損失の増大を抑制することがで
き、かつ弾性表面波装置の低背化を図り得る弾性表面波
装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、上記課題を達
成するために成されたものであり、本発明によれば、比
誘電率７以下の誘電体セラミックスを用いて構成された
積層セラミック基板と、前記積層セラミック基板内に構
成された位相器と、前記積層セラミック基板上に固定さ
れており、かつ前記位相器に電気的に接続された弾性表
面波素子とを備える、弾性表面波装置が提供される。

【００１４】本発明の弾性表面波装置では、弾性表面波
素子がその上に固定される積層セラミック基板内に位相
器が構成されている。この場合、積層セラミック基板
は、弾性表面波装置を製品化する際のパッケージ材の一
部を構成するものである。従って、位相器がパッケージ
材としての積層セラミック基板に内蔵されているため、
弾性表面波装置を小型化し得る。

【００１５】しかも、上記積層セラミック基板が、比誘
電率７以下の誘電体セラミックスを用いて構成されてい
るため、アルミナよりなる積層セラミック基板に比べ
て、位相器を構成している部分の厚みを薄くすることが
でき、かつ損失の増大を抑制することができる。

【００１６】本発明の特定的な局面では、上記位相器
は、積層セラミック基板内に形成された信号線と、積層
セラミック基板において、信号線の上方及び下方にそれ
ぞれ形成された第１及び第２のアース電極とを有し、ア
ース電極の面積が信号線の面積よりも大きくされてい
る。このような構造の位相器では、積層セラミック基板
が比誘電率７以下の誘電体セラミックスを用いて構成さ
れているため、アルミナからなる積層セラミック基板を
用いた場合に比べて、信号線の線幅を同一としたまま、
上下のアース電極間の距離を近くすることができる。従
って、弾性表面波装置の損失の増大を抑制するととも
に、弾性表面波装置の全体の低背化を進めることができ
る。

【００１７】すなわち、本発明の弾性表面波装置は、比
誘電率７以下の低誘電率の誘電体セラミックスを用いて
パッケージ材の一部としての積層セラミック基板を構成
し、該積層セラミック基板内に位相器を内蔵させること
により、損失の増大を引き起こすことなく、パッケージ
の低背化を可能としたことに特徴を有する。

【００１８】また、本発明の別の特定的な局面では、積
層セラミック基板内に２個の位相器が構成されており、
２個の位相器の信号線が異なる高さ位置に形成されてお
り、上方の位相器の第２のアース電極と、下方の位相器
の第１のアース電極とが共通アース電極として形成され
ており、かつ一方の位相器のアース電極間距離が、他方
の位相器のアース電極間距離と異ならされる。

【００１９】この構造では、２個の位相器の信号線間に
位置するアース電極が共通化されるため、アース電極の
数を低減することができ、それによってコストダウン及
びパッケージのより一層の低背化が可能となる。加え
て、信号線の幅を狭くするには、加工精度上の限界があ
るが、この限界まで信号線の幅を狭くした場合、２個の
位相器のアース電極間の距離を異ならせることにより、
特性インピーダンスが異なる２個の位相器を積層方向に
構成した場合の位相器が構成されている部分の高さを最
も低くすることができる。

【００２０】本発明においては、上記のように、比誘電
率が７以下の誘電体セラミックスを用いて積層セラミッ
ク基板を構成している。この場合、比誘電率が７以下の
誘電体セラミックスとしては特に限定されるものではな
いが、好ましくは、特公平６−７６２５３号公報に開示
されているＢａＯ−ＳｉＯ₂−Ａｌ₂Ｏ₃系誘電体材料
が用いられる。すなわち、Ｓｉ成分がＳｉＯ₂に換算し
て２５〜８０重量％、Ｂａ成分がＢａＯに換算して１５
〜７０重量％、Ｂ成分がＢ₂Ｏ₃に換算して１．５〜５
重量％、Ａｌ成分がＡｌ₂Ｏ₃に換算して１〜３０重量
％、Ｃａ成分がＣａＯに換算して０重量％を超え、３０
重量％以下で含まれる組成物よりなるＢａＯ−ＳｉＯ₂
−Ａｌ₂Ｏ₃系誘電体材料を用いることが望ましく、比
誘電率６〜６．３の誘電体セラミックスを得ることがで
きる。

【００２１】また、比誘電率が７以下の誘電体セラミッ
クスの好ましい他の例としては、特公平６−２６１９号
公報に開示されているＭｇＯ−ＳｉＯ₂−Ａｌ₂Ｏ₃系
低誘電体材料が挙げられる。より詳細には、このＭｇＯ
−ＳｉＯ₂−Ａｌ₂Ｏ₃系低誘電体材料とは、コージラ
イトが６０〜９０重量％、Ｂ₂Ｏ₃が５〜２０重量％、
並びにＣａＯ、ＳｒＯ及びＢａＯの１種以上が１〜２５
重量％からなる成分に対し、銀または銀の化合物を金属
銀に換算して０．０１〜５重量％の割合で添加させてな
る組成物であり、比誘電率６〜７の誘電体セラミックス
を得ることができる。

【００２２】なお、本発明においては、上記低誘電率の
誘電体セラミックスを用いて構成された積層セラミック
基板内に位相器が内蔵されている。この場合、位相器が
構成される態様は特に限定されるものではないが、上記
のように信号線の上下にセラミック層を介して隔てられ
た第１及び第２のアース電極を形成した位相器が好まし
く用いられる。もっとも、位相器の数は、特に限定され
るものではなく、必要に応じて、積層セラミック基板内
に２以上の任意の数の位相器が構成されてもよい。

【００２３】また、複数の位相器を構成する場合には、
位相器のアース電極間距離を異ならせることにより、特
性インピーダンスが他と異なる１以上の位相器を容易に
構成し得る。

【００２４】また、上記積層セラミック基板は、パッケ
ージ材の一部を構成するものであり、従って、積層セラ
ミック基板上に弾性表面波素子を固定した構造におい
て、該弾性表面波素子を収納する空間を形成するため
に、通常は、積層セラミック基板に、さらに他のパッケ
ージ材が固定される。この他のパッケージ材について
も、構成される材料は特に限定されるものではないが、
好ましくは、セラミックスや金属からなるパッケージ材
が用いられる。

【００２５】また、本発明の弾性表面波層装置では、上
記積層セラミック基板内に位相器が内蔵されているが、
位相器を外部と電気的に接続するための外部電極は、好
ましくは、積層セラミック基板の側面にまたは側面及び
下面の双方に至るように形成される。同様に、弾性表面
波素子を位相器を介さないで外部と接続するための外部
電極が存在する場合においても、そのような外部電極
も、好ましくは、積層セラミック基板の側面にまたは側
面及び下面に至るように形成される。このように、積層
セラミック基板の側面にまたは側面及び下面に至るよう
に複数の外部電極を形成することにより、本発明の弾性
表面波装置を表面実装可能なチップ型の部品として構成
することができる。

【００２６】

【発明の実施の形態】第１の実施形態図１は、本発明の第１の実施形態にかかる弾性表面波装
置を示す模式的断面図である。図１は、弾性表面波装置
１の模式的断面図であるが、積層セラミック基板内にお
ける後述の信号線、アース電極、スルーホール電極の形
状及び位置は図１では必ずしも正確に図示はされていな
い。すなわち、これらの電極の高さ位置及び接続関係を
明確化するために、図１では、これらの電極の表面形状
が正確に図示されているものではなく、これらの各電極
の形状及び形成位置は、図２（ａ）〜（ｃ）に示す平面
形状により決定されるものであることを指摘しておく。

【００２７】弾性表面波装置１は、積層セラミック基板
２と、積層セラミック基板２上に固定された弾性表面波
素子３と、積層セラミック基板２と共にパッケージを構
成するためのパッケージ材４とを有する。すなわち、パ
ッケージ材４は、積層セラミック基板２上に固定されて
おり、該積層セラミック基板２とパッケージ材４とによ
り弾性表面波素子３を収納するための空間５が構成され
ている。

【００２８】弾性表面波素子３は、特に限定されるもの
ではなく、トランスバーサル型のＳＡＷフィルタ、ＳＡ
Ｗ共振子フィルタ、ＳＡＷ共振子など、用途に応じて適
宜の弾性表面波素子が用いられる。

【００２９】また、パッケージ材４についても、特に限
定されるものではなく、上記収納空間５を構成し得る限
り、アルミナや積層セラミック基板２を構成するセラミ
ック材料と同一のセラミック材料などのセラミックスま
たは金属などの適宜の材料で構成されている。

【００３０】本実施形態の特徴は、上記積層セラミック
基板２を構成しているセラミックス及び積層セラミック
基板２内に構成されている位相器にある。すなわち、積
層セラミック基板２は、比誘電率が７以下である低誘電
率の誘電体セラミックスにより構成されている。このよ
うな低誘電体セラミックスとしては、前述した適宜の誘
電体セラミックスを用いることができる。

【００３１】図２を併せて参照することにより、位相器
の構成を説明する。積層セラミック基板２は、上方から
順にセラミック層６〜８を順に積層した構造を有する。
セラミック層６上には、図２（ａ）に平面図で示すよう
に、第１のアース電極９が形成されている。第１のアー
ス電極９は、セラミック層６の両側縁６ａ，６ｂには至
らないように形成されているが、両端縁６ｃ，６ｄ間に
延ばされており、かつその幅が相対的に広くされてい
る。また、第１のアース電極９の一部には、電極欠落部
９ａが存在し、該欠落部９ａ内にスルーホール電極１０
が形成されている。スルーホール電極１０は、セラミッ
ク層６を貫通しており、下方の信号線１１に電気的に接
続されている。

【００３２】信号線１１は、セラミック層７の上面に形
成されている。図２（ｂ）から明らかなように、信号線
１１は、略コの字状の形状を有するように構成されてお
り、それによってセラミック層７の平面形状を増大させ
ることなく、ひいては積層セラミック基板２の平面形状
を増大させることなく十分な長さの線路長を有するよう
に構成されている。信号線１１の一端１１ａは、積層セ
ラミック基板２の一方端面２ａに引き出されている。

【００３３】セラミック層８の上面には、第２のアース
電極１２が形成されている（図２（ｃ））。第２のアー
ス電極１２は、セラミック層８の一方端縁８ａには至ら
ないように端縁８ｂから端縁８ａ側に向かって延ばされ
ている。また、第２のアース電極１２は、信号線１１に
比べて相対的に幅が広く形成されており、かつ第１のア
ース電極９と等しい幅を有するように形成されている。

【００３４】図１に戻り、積層セラミック基板２では、
一方端面２ａに外部電極１３が形成されている。外部電
極１３は、上記信号線１１に電気的に接続されている。
また、他方端面２ｂには、外部電極１４が形成されてい
る。外部電極１４は、上記第２のアース電極１２に電気
的に接続されている。また、第１，第２のアース電極
９，１２は、スルーホール電極１５により電気的に接続
されている。スルーホール電極１５は、セラミック層
６，７を貫通するように形成されている。

【００３５】上記信号線１１と、第１，第２のアース電
極９，１２とにより、積層セラミック基板２内に位相器
が構成されている。また、弾性表面波素子３と位相器と
の電気的接続は、図１に示すボンディングワイヤー１６
及びスルーホール電極１０により果たされている。ま
た、弾性表面波素子３のアース電位に接続される電極
は、ボンディングワイヤー１７により、第１のアース電
極９に電気的に接続されている。

【００３６】本実施形態の弾性表面波装置１では、積層
セラミック基板２内に上記位相器が構成されているた
め、弾性表面波装置１を用意すれば、弾性表面波素子３
のインピーダンスマッチングのための位相器を外部で接
続する必要がない。従って、弾性表面波素子３を含む回
路の小型化を図り得る。

【００３７】また、積層セラミック基板２が比誘電率７
以下の誘電率材料で構成されているため、従来のアルミ
ナ基板を用いた積層セラミック基板内に位相器を構成し
た場合に比べて、信号線１１の幅を同一としたまま、ア
ース電極９，１２間の距離を短くすることができる。従
って、損失の劣化を抑制しつつ、パッケージの低背化を
進めることができる。これを、具体的な実験例に基づき
説明する。

【００３８】いま、特性インピーダンス５０Ωの位相器
を積層セラミック基板２に構成した場合の弾性表面波装
置１の入出力端子におけるインピーダンススミスチャー
トを図３（ａ）及び（ｂ）に示す。なお、図３（ａ）
は、遅延時間が０．３ｎ秒の位相器を接続した側の特性
を示す。

【００３９】比較のために、上記位相器を弾性表面波素
子に接続しなかった場合の入出力端側におけるインピー
ダンススミスチャートを図３（ｃ）に示す。図３（ａ）
と、図３（ｃ）とを比較すれば明らかなように、通過域
（９３５〜９６０ＭＨｚ）よりも低周波数側における阻
止域（８９０〜９１５ＭＨｚ）におけるインピーダンス
が、図３（ａ）に示す特性では高くなっていることがわ
かる。

【００４０】また、比誘電率が７以下の材料を用いるこ
とにより、本発明の効果が得られることを、種々の誘電
率のセラミック材料からなる積層セラミック基板２に位
相器を内蔵させて確認した。すなわち、特性インピーダ
ンスが５０Ωの位相器を、種々のセラミック材料からな
る積層セラミック基板において、信号線の幅を１００、
１３０、１５０、２００μｍとして形成した場合の位相
器の第１，第２のアース電極間距離ｈを測定した。結果
を図４に示す。

【００４１】図４において、実線Ｐは信号線の幅が１０
０μｍの場合、実線Ｑ、Ｒ、Ｓは、それぞれ、１３０、
１５０、２００μｍの場合の結果を示す。図４から明ら
かなように、比誘電率が１０、すなわち高純度のアルミ
ナ基板を用いた場合に比べて、比誘電率が７以下の誘電
体セラミックスを用いて積層セラミック基板を構成する
ことにより、５０Ωの位相器を構成するに際して第１，
第２のアース電極間距離ｈを１／３以上低減し得ること
がわかる。言い換えれば、同じ厚みの位相器を構成した
場合であっても、比誘電率が７以下の誘電体材料を用い
ることにより、アルミナ基板を用いた場合に比べて、信
号線の幅を３／２以上拡大し得ることがわかる。すなわ
ち、信号線の幅を広くした場合には、それによって信号
線による抵抗を低減することができる。

【００４２】よって、上記のような低誘電率のセラミッ
クスを用いて積層セラミック基板を構成することによ
り、位相器を内蔵させたとしても、損失の増大を抑制す
ることができ、かつより小型であり、実装時における周
辺回路の影響を受け難い、位相器内蔵型の弾性表面波装
置を提供し得ることがわかる。

【００４３】なお、上記実験例では、位相器の特性イン
ピーダンスを５０Ωとしたが、他の値の特性インピーダ
ンスを有する位相器を構成する場合においても、同様の
効果が得られる。

【００４４】第２の実施形態図５は、本発明の第２の実施形態にかかる弾性表面波装
置の模式的断面図であり、図６（ａ）〜（ｃ）は積層セ
ラミック基板に形成されている位相器を構成するための
電極系統を説明するための各平面図である。図５は、弾
性表面波装置３１の模式的断面図であるが、第１の実施
形態の弾性表面波装置１についての図１と同様に、セラ
ミック多層基板３２内の信号線、アース電極及びスルー
ホール電極の形状や形成位置は、その高さ位置及び接続
関係を明瞭化するための略図的に図示されている。すな
わち、これらの電極形状及び形成位置は、図６（ａ）〜
（ｃ）に示す平面形状に示す通りであり、これらの平面
形状によって各電極の形状が決定されることを指摘して
おく。

【００４５】第２の実施形態にかかる弾性表面波装置３
１は、積層セラミック基板及びパッケージ材で構成され
るパッケージ構造が、第１の実施形態の弾性表面波装置
１と異なることを除いては、ほぼ同様に構成されてい
る。従って、同一部分について、同一の参照番号を付す
ることにより、その説明は省略する。

【００４６】弾性表面波装置３１では、積層セラミック
基板３２のパッケージ材３４とによりパッケージ構造が
構成されており、内部に形成された空間５内において弾
性表面波素子３が収納されている。

【００４７】積層セラミック基板３２は、セラミック層
６〜８を積層した構造を有する点において、第１の実施
形態で用いた積層セラミック基板２と同様である。しか
しながら、セラミック層６上に、さらに矩形枠状のセラ
ミック層３５，３６がセラミックスされている。すなわ
ち、収納空間５を構成するために、中央に開口を有する
矩形枠状のセラミック層３５，３６がセラミック層６上
に積層されており、該セラミック層３６上にパッケージ
材３４が固定されている。

【００４８】セラミック層３５，３６は、セラミック層
６〜８と同じように、比誘電率が７以下の誘電体セラミ
ックスにより構成されているが、比誘電率が７を超える
セラミックスにより構成されていてもよい。

【００４９】また、スルーホール電極１５は、セラミッ
ク層３５，３６を貫通してセラミック層３６の上面に至
るように形成されている。同様に、スルーホール電極１
０についても、本実施形態では、セラミック層３５の上
面に至るように形成されており、セラミック層３５の上
面に形成された電極パッド３７に電気的に接続されてい
る。

【００５０】電極パッド３７にはボンディングワイヤー
１６が接合されている。また、スルーホール電極１５に
電気的に接続されるように、セラミック層３５の上面に
は、電極パッド３８が形成されている。電極パッド３８
には、ボンディングワイヤー１７が電気的に接続されて
いる。

【００５１】さらに、第１のアース電極９に電気的に接
続されるように、スルーホール電極３９がセラミック層
３５，３６を貫通してセラミック層３６の上面に至るよ
うに形成されている。

【００５２】従って、スルーホール電極３９と、スルー
ホール電極１５がアース電位に接続されており、かつス
ルーホール電極１５，３９は、セラミック層３６の上面
において、パッケージ材３４に接合されている。よっ
て、パッケージ材３４として、例えば金属板からなるも
のを用いた場合には、空間５内を効果的に電磁シールド
することができる。もっとも、パッケージ材３４として
は、金属に限らず、少なくとも下面を導電膜で被覆した
セラミック基板や合成樹脂板により構成してもよい。あ
るいは、上記電磁シールド効果を求めない場合には、パ
ッケージ材３４はアルミナなどの適宜の絶縁性セラミッ
ク板や合成樹脂板により構成してもよい。

【００５３】第２の実施形態にかかる弾性表面波装置３
１は、上述した点を除けば第１の実施形態にかかる弾性
表面波装置１と同様に構成されている。すなわち、セラ
ミック多層基板３２内に、信号線１１及び第１，第２の
アース電極９，１２が構成されているため、セラミック
多層基板１２に位相器が内蔵されている。また、セラミ
ック層６〜８が比誘電率が７以下の低誘電率の誘電体セ
ラミックスにより構成されている。よって、位相器を内
蔵させたとしても、損失の増大を抑制することができ、
かつより小型であり、実装時における周辺回路の影響を
受け難い、位相器内蔵型の弾性表面波装置を提供し得る
ことがわかる。

【００５４】第３の実施形態図７は、第３の実施形態にかかる弾性表面波装置を示す
模式的断面図である。なお、積層セラミック基板５２内
の後述の信号線やアース電極は、図８（ａ）〜（ｅ）に
示す平面形状を有するが、図７の断面図では、その高さ
位置が明瞭となるように、各信号線、アース電極、スル
ーホール電極の形状を略図的に図示していることを指摘
しておく。すなわち、図７において、断面図で示されて
ている信号線、アース電極及びスルーホール電極の形状
及び位置は、明確なものではなく、実際には、図８
（ａ）〜（ｅ）に示す構造に相当する断面構造を有す
る。

【００５５】弾性表面波装置５１は、積層セラミック基
板５２上に、２個の弾性表面波素子５３，５４を固定し
た構造を有する。積層セラミック基板５２上には、収納
空間５５を構成するためにパッケージ材５６が固定され
ている。

【００５６】本実施形態では、セラミック多層基板５２
内に、アース電極間距離が異なる２個の位相器が内蔵さ
れている。これを、図８を併せて参照することにより説
明する。

【００５７】セラミック多層基板５２は、比誘電率が７
以下の誘電体材料により構成されており、上から順にセ
ラミック層５７〜６１を積層した構造を有する。図８
（ａ）に示すように、セラミック層５７の上面には、第
１のアース電極６２が形成されている。アース電極６２
には、電極欠落部６２ａ，６２ｂが形成されており、該
電極欠落部６２ａ，６２ｂ内にセラミック層５７を貫通
するスルーホール電極６３，６４が形成されている。な
お、スルーホール電極６４は、セラミック層５８，５９
をも貫通して下方に延びており、後述の信号線６９に電
気的に接続されている。第１のアース電極６２は、セラ
ミック層５７の両側縁には至らないが、ほぼ全幅に至る
ような幅の広い形状とされている。また、第１のアース
電極６２は、セラミック多層基板５２の両端面５２ａ，
５２ｂに至るように形成されている。

【００５８】図８（ｂ）に示すように、セラミック層５
８上には、信号線６５が形成されている。信号線６５は
アース電極６２に比べて細い幅のラインで形成されてい
る。もっとも、図８（ｂ）から明らかなように、セラミ
ック層５８の上面において矩形枠の一部を欠落したよう
な形状を有するように曲げられており、それによってセ
ラミック層５８の平面形状を増大させることなく十分な
線路長を有するように構成されている。

【００５９】信号線６５の内側端６５ａ近傍において、
信号線６５はスルーホール電極６３に電気的に接続され
ている。他方、信号線６５の他方端部は積層セラミック
基板５２の端面５２ａに引き出されており、外部電極６
６に電気的に接続されている。外部電極６６は、積層セ
ラミック基板５２の端面５２ａ上に形成されており、か
つ積層セラミック基板５２の下面にも至るように形成さ
れている。

【００６０】図８（ｃ）に示すように、セラミック層５
９の上面には、共通アース電極６７が形成されている。
共通アース電極６７は、第１のアース電極６２と等しい
幅を有するように構成されているが、積層セラミック基
板５２の端面５２ａには至らないように形成されてい
る。すなわち、共通アース電極６７は、端面５２ｂにの
み引き出されており、図７に示す外部電極６８に電気的
に接続されている。もっとも、共通アース電極６７は、
信号線と接触しない限り、端面５２ａに至ってもよい。
外部電極６８は、外部電極６６と同様に、積層セラミッ
ク基板５２の端面から下面に至るように形成されてい
る。

【００６１】なお、共通アース電極６７に、セラミック
層５７，５８を貫通しているスルーホール電極７６によ
り第１のアース電極６２が接続されている。また、共通
アース電極６７には、電極欠落部６７ａが形成されてお
り、該電極欠落部６７ａ内を、上述したスルーホール電
極６４が下方に貫通している。

【００６２】図８（ｄ）に示すように、セラミック層６
０の上面には、信号線６９が形成されている。信号線６
９は、共通アース電極６７に比べて、面積が小さくなる
ように、細いライン状の電極で構成されている。もっと
も、信号線６９は略コの字状の形状を有するように構成
されており、それによってセラミック層６４の平面形状
を増大させることなく十分な線路長を有するように構成
されている。

【００６３】信号線６９の内側端は、スルーホール電極
６４に電気的に接続されている。信号線６９の他方端
は、積層セラミック基板５２の端面５２ａに引き出され
ており、外部電極７０に電気的に接続されている。な
お、外部電極７０は、外部電極６６とは端面５２ａにお
いて異なる領域に形成されている。

【００６４】セラミック層６１の上面には、第２のアー
ス電極７１が形成されている。第２のアース電極７１
は、積層セラミック基板５２の端面５２ｂから端面５２
ａ側に向かって延ばされており、ただし端面５２ａには
至らないように形成されている。第２のアース電極７１
は、その幅が、共通アース電極６７と等しい幅とされて
いる。なお、第２のアース電極７１は、端面５２ａに至
ってもよい。

【００６５】従って、セラミック多層基板５２ｂ内に
は、共通アース電極６７により、アース電極を共通化す
ることにより、上下方向に２個の位相器が構成されてい
る。すなわち、信号線６５と、第１のアース電極６２
と、共通アース電極６７により１個の位相器が、信号線
６９と、共通アース電極６７と第２のアース電極７１と
によりさらに１個の位相器が構成されている。この場
合、上下の位相器のアース電極の各一方が共通アース電
極６７より共通化されているため、上下方向に２個の位
相器を構成したにも関わらず、セラミック多層基板５２
の厚みを比較的小さくし得ることがわかる。

【００６６】加えて、セラミック層５７，５８の厚みに
比べて、セラミック層５９，６０の厚みが薄くされてい
る。従って、両方に配置された位相器のアース電極間距
離（アース電極６２と共通アース電極６７との距離）ｈ
₁が、下方に配置された位相器におけるアース電極間距
離ｈ₂（共通アース電極６７と第２のアース電極７１と
の間の距離）に比べて大きくされている。

【００６７】よって、上下に配置された位相器における
アース電極間距離ｈ₁，ｈ₂が異ならされており、それ
によって２個の位相器の特性インピーダンスが異ならさ
れている。

【００６８】このように、本発明では、複数の位相器を
セラミック多層基板５２に構成するに際し、位相器のア
ース電極間距離を他の位相器のアース電極間距離と異な
らせることにより、特性インピーダンスが異なる位相器
を容易に構成することができる。従って、使用する弾性
表面波素子の特性に応じて、最適の特性インピーダンス
の位相器を容易に形成することができる。

【００６９】セラミック多層基板５２上に固定されてい
る弾性表面波素子５３は、ボンディングワイヤー７２を
用いてスルーホール電極６３に、すなわち上方に配置さ
れた位相器に電気的に接続されている。また、弾性表面
波素子５４は、ボンディングワイヤー７５を用いてスル
ーホール電極６４に、すなわち下方に配置された位相器
に電気的に接続されている。なお、弾性表面波素子５
３，５４は、ボンディングワイヤー７３，７４により、
それぞれ、アース電位に電気的に接続されている。

【００７０】本実施形態においても、上記のように、積
層セラミック基板５２内に位相器が内蔵されており、か
つ積層セラミック基板５２が比誘電率７以下の誘電体セ
ラミックスを用いて構成されているため、第１，第２の
実施形態にかかる弾性表面波装置と同様に、損失の増大
を抑制することがき、より小型であり、実装に際しての
周辺回路の影響を受け難い位相器内蔵型の弾性表面波装
置を提供し得る。

【００７１】第４の実施形態図９は、本発明のが第４の実施形態にかかる弾性表面波
装置を示す模式的断面図である。また、図１０は、図９
に示した弾性表面波装置に用いられている積層セラミッ
ク基板内において位相器を構成する各セラミック層の上
面の電極形状を示す平面図である。

【００７２】なお、図９の断面構造は、図７の場合と同
様に、信号線、アース電極及びスルーホール電極などの
高さ位置と接続関係の把握を容易とするために略図的に
記載されているものであり、必ずしも正確な断面形状で
はないことを指摘しておく。すなわち、後述の信号線、
アース電極及びスルーホール電極の平面形状は、図１０
（ａ）〜（ｂ）に示す通りであることを指摘しておく。

【００７３】弾性表面波装置８１は、第３の実施形態に
かかる弾性表面波装置５１と、積層セラミック基板とパ
ッケージ材とによるパッケージング構造が異なることを
除いては、同様に構成されている。従って、第３の実施
形態の弾性表面波装置５１と共通する部分については、
同一の参照番号を付することにより、その詳細な説明は
省略する。

【００７４】弾性表面波装置８１では、積層セラミック
基板８２と平板状のパッケージ材８３とによりパッケー
ジ構造が構成されており、収納空間５５内に２個の弾性
表面波素子５３，５４が収納されている。

【００７５】積層セラミック基板８２は、セラミック層
５７〜６１を積層した構造を有し、該セラミック層５７
〜６１の上面には、図１０に示すように、第３の実施形
態の弾性表面波装置５１の場合と同様にアース電極、信
号線、スルーホール電極等が形成されている。異なる点
は、セラミック層５７の上方に、さらに、セラミック層
８４，８５が形成されていることにある。

【００７６】セラミック層８４は、中央に２個の矩形の
開口を有する全体が略矩形枠状の平面形状を有する。一
方の開口に弾性表面波素子５３が、他方の開口内に弾性
表面波素子５４が配置されている。また、セラミック層
８５は、中央に大きな開口を有する矩形枠状の平面形状
を有する。セラミック層８４，８５は、それぞれ、セラ
ミック層５７〜６１と同じセラミック材料で構成されて
いてもよく、あるいは比誘電率が７を超える他の誘電体
セラミックスにより構成されていてもよい。

【００７７】また、スルーホール電極６３，６４は、セ
ラミック層８４の上面に至るように延ばされており、そ
れぞれ、セラミック層８４の上面において、ボンディン
グワイヤー７２，７５により弾性表面波素子５３，５４
に電気的に接続されている。また、セラミック層８４の
中央に設けられた仕切り壁８４ａにおいても、セラミッ
ク層８４を貫通するスルーホール電極８６が形成されて
いる。スルーホール電極８６は第１のアース電極６２に
電気的に接続されている。また、ボンディングワイヤー
７３，７４が該スルーホール電極８６に電気的に接続さ
れている。

【００７８】他方、セラミック層８４，８５を貫くよう
に、スルーホール電極８７，８８が形成されている。ス
ルーホール電極８７，８８は、セラミック層８４，８５
の上面において、矩形枠状に形成されたシールド電極８
９，９０に電気的に接続されている。また、スルーホー
ル電極８７，８８は下端において、第１のアース電極６
２に電気的に接続されている。

【００７９】パッケージ材８３は、好ましくは金属板あ
るいは下面が導電膜で被覆された絶縁板により構成さ
れ、それによって収納空間５５を電磁シールドし得るよ
うに構成されている。最も、パッケージ材８３は、合成
樹脂や絶縁性セラミック板により構成されていてもよ
い。

【００８０】第４の実施形態にかかる弾性表面波装置８
１は、上記のようなパッケージ構造を用いたことを除い
ては、第３の実施形態にかかる弾性表面波装置５１と同
様に構成されているため、やはり、位相器を内蔵させた
としても、損失の増大を抑制することができ、かつより
小型であり、実装時における周辺回路の影響を受け難い
位相器内蔵型の弾性表面波装置として構成されているこ
とがわかる。しかも、第３の実施形態の場合と同様に、
上方に配置された位相器と下方に配置された位相器の特
性インピーダンスを容易に変更し得るため、弾性表面波
素子に応じて最適な位相器を容易に構成し得ることもわ
かる。

【００８１】

【発明の効果】本発明の弾性表面波装置では、積層セラ
ミック基板内に位相器が内蔵されており、該積層セラミ
ック基板が比誘電率が７以下の低誘電率のセラミックス
で構成されているため、損失の劣化を抑制することがで
き、かつより小型で、実装に際しての周辺回路の影響を
受け難い位相器内蔵型パッケージ材を用いた弾性表面波
装置を提供することができる。

【００８２】また、本発明の特定的な局面によれば、上
記位相器が、信号線と、信号線の上下に配置された第
１，第２のアース電極とを有し、アース電極の面積が信
号線の面積よりも広くされているため、上記低誘電率の
誘電体セラミックスを用いた積層セラミック基板内にお
いて、信号線の幅を従来と同一とした場合には、上下の
アース電極間の距離を短くすることができる。従って、
損失の増大を抑制することができ、弾性表面波装置の低
背化を進めることができる。逆に、従来と同じ厚みの位
相器を構成した場合には、信号線の幅を広くすることが
できるため、信号線に起因する電気的抵抗を低減するこ
とができ、それによって損失の低減を図り得る。

【００８３】また、本発明の別の特定的な局面では、上
記積層セラミック基板内に２個の位相器が上下方向に配
置されており、２個の位相器の一方のアース電極が共通
化されているため、複数の位相器を積層セラミック基板
内に内蔵させた場合においても、積層セラミック基板、
ひいては弾性表面波装置の厚みの増大を抑えることがで
き、従って、特性に優れた弾性表面波装置の小型化をよ
り一層進めることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる弾性表面波装
置の模式的断面図。

【図２】（ａ）〜（ｃ）は、第１の実施形態で用いられ
た積層セラミック基板内の位相器の構成を説明するため
の各平面図。

【図３】（ａ）〜（ｃ）は、第１の実施形態の弾性表面
波装置の入出力端子のインピーダンススミスチャートで
あり、（ａ）は位相器を接続した側の端子におけるイン
ピーダンススミスチャート、（ｂ）は位相器を接続した
側とは反対側の端子におけるインピーダンススミスチャ
ート、（ｃ）は位相器を接続していない場合のインピー
ダンススミスチャートを示す。

【図４】特性インピーダンスが５０Ωの位相器を種々の
セラミック材料で構成した場合の比誘電率と、位相器に
おけるアース電極間距離ｈとの関係を示す図。

【図５】本発明の第２の実施形態にかかる弾性表面波装
置の模式的断面図。

【図６】（ａ）〜（ｃ）は、本発明の第２の実施形態で
用いられた積層セラミック基板の位相器の構成を説明す
るための各平面図。

【図７】本発明の第３の実施形態にかかる弾性表面波装
置の模式的断面図。

【図８】（ａ）〜（ｅ）は、本発明の第３の実施形態に
おいて用いられた積層セラミック基板内の位相器の構成
を説明するための各平面図。

【図９】本発明の第４の実施形態にかかる弾性表面波装
置の模式的断面図。

【図１０】（ａ）〜（ｅ）は、本発明の第４の実施形態
で用いられた積層セラミック基板内の位相器の構成を説
明するための各平面図。

【符号の説明】

１…弾性表面波装置２…積層セラミック基板３…弾性表面波素子９…第１のアース電極１１…信号線１２…第２のアース電極３１…弾性表面波装置３２…積層セラミック基板５１…弾性表面波装置５２…積層セラミック基板５３，５４…弾性表面波素子６２…第１のアース電極６５…信号線６７…共通アース電極６９…信号線７１…第２のアース電極８１…弾性表面波装置８２…積層セラミック基板

Claims

【特許請求の範囲】

【請求項１】比誘電率７以下の誘電体セラミックスを
用いて構成された積層セラミック基板と、前記積層セラミック基板内に構成された位相器と、前記積層セラミック基板上に固定されており、かつ前記
位相器に電気的に接続された弾性表面波素子とを備え
る、弾性表面波装置。
【請求項２】前記位相器は、積層セラミック基板内に
形成された信号線と、前記積層セラミック基板におい
て、前記信号線の上方及び下方にそれぞれ形成された第
１及び第２のアース電極とを有し、前記アース電極の面積が前記信号線の面積よりも大きく
されている、請求項１に記載の弾性表面波装置。
【請求項３】前記積層セラミック基板内に２個の前記
位相器が構成されており、２個の位相器の信号線が、異なる高さ位置に形成されて
おり、上方の位相器の第２のアース電極と、下方の位相
器の第１のアース電極とが共通アース電極として形成さ
れており、かつ一方の位相器のアース電極間距離が、他
方の位相器のアース電極間距離と異ならされている、請
求項１または２に記載の弾性表面波装置。
【請求項４】前記積層セラミック基板が、ＢａＯ−Ｓ
ｉＯ₂−Ａｌ₂Ｏ₃系誘電体材料を用いて構成されてい
る、請求項１〜３のいずれかに記載の弾性表面波装置。
【請求項５】前記積層セラミック基板か、ＭｇＯ−Ｓ
ｉＯ₂−Ａｌ₂Ｏ₃系誘電体材料を用いて構成されてい
る、請求項１〜３のいずれかに記載の弾性表面波装置。