KR100753319B1

KR100753319B1 - 분파기

Info

Publication number: KR100753319B1
Application number: KR1020050103776A
Authority: KR
Inventors: 쇼고 이노우에; 야스히데 이와모또; 다까시 마쯔다; 마사노리 우에다
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤; 후지쯔 가부시끼가이샤
Priority date: 2004-11-02
Filing date: 2005-11-01
Publication date: 2007-08-29
Also published as: KR20060052387A; US20060091977A1; EP1653615A1; US7479846B2; CN100444521C; CN1770628A; JP2006135447A

Abstract

소형이면서, 저삽입 손실과 고아이솔레이션 특성을 동시에 만족하는 필터 특성을 갖는 분파기를 제공한다. 공통 단자(12)에 접속되는 송신용 필터(10) 및 수신용 필터(11)와, 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 리액턴스 회로(18)를 구비하고, 리액턴스 회로(18)는, 절연체 기판(21)과 절연체 기판(21)의 표면에 직접 형성된 집중 상수형의 복수의 인덕터(22, 23)와 캐패시터(24)를 포함하는 분파기를 제공한다.

분파기, 송신용 필터, 수신용 필터, 리액턴스 회로, 절연체 기판, 인덕터, 캐패시터

Description

분파기{DUPLEXER}

도 1은 종래의 탄성 표면파 분파기의 일례를 도시하는 도면.

도 2는 종래의 탄성 표면파 분파기의 다른 예를 도시하는 도면.

도 3은 분파기의 구성을 도시하는 도면.

도 4는 도 3에 도시하는 정합 회로(17)와 정합 회로(18)에 이용하는 집중 상수 회로의 구성예를 도시하는 도면.

도 5는 본 발명의 분파기에서 이용되는 집중 상수형 정합 회로의 구성예를 도시하는 평면도(a) 및 정면도(b).

도 6은 본 발명의 분파기에서 이용되는 집중 상수형 정합 회로의 다른 구성예를 도시하는 평면도.

도 7은 도 3에 도시하는 정합 회로(15, 16 및 19)에 이용하는 집중 상수 회로의 구성예를 도시하는 평면도.

도 8은 본 발명의 분파기에서 이용되는 집중 상수형 정합 회로의 또 다른 구성예를 도시하는 평면도.

도 9는 도 3에 도시하는 정합 회로(18)만을 구비한 본 발명의 분파기의 일 구성예의 회로도.

도 10은 실시예 1에 따른 분파기의 분해 사시도.

도 11은 실시예 2에 따른 분파기의 회로도(a) 및 집중 상수형 정합 회로의 평면도(b).

도 12는 실시예 2에 따른 분파기의 분해 사시도.

도 13은 실시예 3에 따른 분파기에서 사용되는 칩의 평면도.

도 14는 실시예 3에 따른 분파기의 분해 사시도.

도 15는 실시예 3의 변형예에서 사용되는 압전 기판의 칩의 평면도.

도 16은 실시예 3의 다른 변형예에서 사용되는 압전 기판의 칩의 평면도.

도 17은 실시예 4에 따른 분파기에서 사용되는 압전 기판의 칩의 평면도.

도 18은 리액턴스 소자가 부가될 가능성이 있는 위치를 설명하기 위한 도면.

도 19는 실시예 5에 따른 분파기의 회로도.

도 20은 도 19에서 필터에 부가되는 리액턴스 소자를 절연 기판 표면에 형성한 예를 도시하는 도면.

도 21은 실시예 6의 분파기에서 사용되는 압전 기판의 칩의 평면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 송신용 필터

11 : 수신용 필터

12 : 안테나 단자

13 : 송신 단자

14 : 수신 단자

15∼19 : 정합 회로

20 : 송신용 필터와 수신용 필터의 접속점

21, 31, 81, 91 : 석영 기판(절연체 기판)

22, 23 : 병렬 인덕터(스파이럴 코일)

24, 24A : 직렬 캐패시터

25, 26 : 신호 패드

27, 28 : 그라운드 패드

41 : 세라믹 패키지

42 : 캐비티

43 : 메탈리드

51, 51A, 51B : 압전 기판

특허 문헌 1 : 일본특허 제3487692호

특허 문헌 2 : 일본특허공개 제2004-228911호

특허 문헌 3 : 미국특허 제5175518호

본 발명은 분파기에 관한 것으로, 특히 탄성 표면파(SAW)를 이용한 분파기에 관한 것이다.

현재, 많은 휴대 전화 단말기에는, 송수신 신호를 분리하기 위해서, 탄성 표 면파(SAW : Surface Acoustic Wave) 필터를 이용한 안테나 분파기가 탑재되어 있다. 이 탄성 표면파 분파기는, 송신용 탄성 표면파 필터와, 수신용 탄성 표면파 필터와, 송수신용 필터의 접속점과 수신용 필터 사이에 삽입되는 정합 회로로 구성되어 있다. 이 정합 회로는, 송신용 필터를 통과한 송신 신호가 수신용 필터로 흐르지 않고 안테나 단자로 출력되도록, 삽입되는 것이다. 통상적으로, 정합 회로는, 도 1에 도시한 바와 같이, 마이크로스트립 라인이나, 스트립 라인 등의 분포 상수 선로가 사용된다. 마이크로스트립 라인이나 스트립 라인은, 탄성 표면파 필터를 탑재하는 패키지 내에 조립되거나, 탄성 표면파 필터를 탑재하는 프린트 기판 상에 형성되거나 한다. 휴대 전화 단말기의 고기능화에 수반하여 디바이스의 소형화·저배화(低背化)가 요구되고 있는 한편, 분포 상수 선로를 이용한 종래의 분파기는 매우 긴 선로가 필요하여 디바이스의 소형화·저배화가 불가능하였다.

이 문제를 해결하는 하나의 수단으로서, 정합 회로를 분포 상수 선로로부터 집중 상수 회로로 치환하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1 및 특허 문헌 2). 도 2와 같이, 송수신용 필터의 접속점과 수신용 필터 사이에, 예를 들면 병렬 캐패시터-직렬 인덕터-병렬 캐패시터의 π형 회로를 선로 대신에 삽입하는 것이다. 이러한 구성으로 함으로써, 긴 선로가 불필요하게 되어 대폭적인 디바이스의 소형화·저배화가 실현 가능하다.

그러나, 종래의 집중 상수 회로를 정합 회로로서 이용하는 방법에서는, 인덕터나 캐패시터 등의 리액턴스 소자는, 벌크 부품(칩 인덕터나 컨덴서)을 사용하거 나, 탄성 표면파 필터를 수용하는 패키지 내에 만들어 넣거나 함으로써 실현되어 있어, 디바이스를 극한까지 소형·저배화하는 데에는 불충분하였다. 이에 대하여, 특허 문헌 3에는, 알루미나 등의 절연체 기판 상에 유전체막을 형성하고, 그 위에 패턴을 형성한 집중 상수형의 인덕터나, 절연체 기판 상의 유전체막을 전극 사이에 끼워 넣음으로써 형성된 캐패시터가 제안되어 있다. 그러나, 절연체 기판 상에 유전체막을 형성하고 있기 때문에, 유전체막의 큰 유전율에 의해 유전체막 상의 인접하는 인덕터 간의 용량 결합이 커서, 인접하는 인덕터 사이에 공진이 생겨 손실이 증가하거나, 인접하는 인덕터끼리 커플링되어 아이솔레이션이 악화되거나 하기 때문에, 대역 내의 저삽입 손실과 고아이솔레이션 특성이 동시에 요구되는 탄성 표면파 필터의 위상 정합 회로를 구성하는 데에는 부적절하다. 그 결과, 양호한 필터 특성의 분파기를 실현할 수 없다고 하는 과제가 있다.

본 발명은 상술한 바와 같은 사정을 고려하여 이루어진 것으로, 소형이면서 대역 내의 저삽입 손실과 높은 아이솔레이션 특성을 동시에 만족하는 필터 특성을 갖는 분파기를 제공하는 것을 과제로 하고 있다.

본 발명은, 공통 단자에 접속되는 송신용 필터 및 수신용 필터와, 그 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 리액턴스 회로를 구비하고, 상기 리액턴스 회로는, 절연체 기판과 그 절연체 기판의 표면에 직접 형성된 집중 상수형의 복수의 인덕터와 적어도 하나의 캐패시터를 포함하는 분파기이다. 상기 절연체 기판의 표면에 집중 상수형의 복수의 인덕터와 적어도 하나의 캐패시터가 직접 형성되어 있기 때문에, 리액턴스 소자 간의 용량 결합에 의한 간섭을 억제할 수 있어, 저손실이며 고아이솔레이션이 실현됨과 함께, 리액턴스 소자가 절연 기판에 집적화되어 있기 때문에, 소형화가 가능하게 된다.

본 발명은, 공통 단자에 접속되는 송신용 필터 및 수신용 필터와, 그 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 위상 정합용의 리액턴스 회로를 구비하고, 상기 리액턴스 회로는, 절연체 기판과 그 절연체 기판의 표면에 직접 형성된 집중 상수형의 인덕터 및 캐패시터 중 적어도 한 쪽을 포함하고, 상기 리액턴스 회로와는 별도로, 상기 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 설치되는 인덕터도 상기 절연체 기판의 표면에 직접 형성되어 있는 분파기를 포함한다. 집중 상수형의 복수의 인덕터와 적어도 하나의 캐패시터가 직접 형성되어 있고, 또한 위상 정합용의 리액턴스 회로와는 별도의 인덕터도 절연체 기판의 표면에 설치한 구성이므로, 분파기에 포함되는 여러 가지 리액턴스 소자 간의 용량 결합에 의한 간섭을 억제할 수 있어, 저삽입 손실과 고아이솔레이션 특성이 실현됨과 함께, 리액턴스 소자가 절연 기판에 집적화되어 있기 때문에, 소형화가 가능하게 된다.

본 발명은 또한, 공통 단자에 접속되는 송신용 필터 및 수신용 필터와, 그 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 리액턴스 회로를 구비하고, 상기 송신용 필터, 수신용 필터 및 리액턴스 회로는 압전 기판 상에 형성되어 있는 분파기를 포함한다. 압전 기판 상에 리액턴스 회로를 집적하였기 때문에, 더 소형인 분파기를 실현할 수 있다.

상기 분파기에서, 상기 인덕터는, 예를 들면, 상기 절연체 기판의 표면에 형 성된 도체 패턴으로 형성된다. 상기 리액턴스 회로는, 상기 공통 단자와 상기 수신용 필터 사이 및/또는 수신용 필터와 수신 단자 사이에 설치되어 있는 구성으로 할 수 있다. 또한, 상기 리액턴스 회로는, 상기 공통 단자와 상기 수신용 필터 사이 및/또는 수신용 필터와 수신 단자 사이에 설치되고, 상기 인덕터와 캐패시터의 양쪽을 포함하여 구성되는 제1 회로와, 공통 단자와 상기 송신용 필터 및 수신용 필터 사이, 상기 수신용 필터와 수신 단자 사이, 및 상기 송신용 필터와 송신 단자 사이 중 어느 하나에 적어도 설치되고, 또한 상기 인덕터와 캐패시터 중 어느 한 쪽을 적어도 포함하여 구성되는 제2 회로를 구비하는 구성으로 할 수도 있다. 상기 분파기는, 상기 송신용 필터, 상기 수신용 필터 및 상기 절연체 기판을 캐비티 내에 수용하는 패키지와, 상기 캐비티를 밀봉하는 리드를 포함하는 구성으로 할 수 있다. 상기 송신용 필터는, 제1 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하고, 상기 수신용 필터는, 제2 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하는 구성으로 할 수 있다. 또한, 상기 송신용 필터는, 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하고, 상기 수신용 필터는, 상기 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하는 구성으로 할 수도 있다. 리액턴스 회로를 압전 기판 상에 형성한 경우, 이 압전 기판은 상기 송신용 필터가 형성되는 제1 압전 기판과, 상기 수신용 필터가 형성되는 제2 압전 기판을 포함하고, 상기 리액턴스 회로는 상기 제1 및 제2 압전 기판 중 적어도 한 쪽에 형성되어 있는 구성으로 할 수도 있다. 또한, 상기 압전 기판은 단일의 압전 기판이고, 그 위에 상기 송신용 필터, 상기 수신용 필터 및 상기 리액턴스 회로가 형성되어 있는 구성으로 할 수도 있다. 압전 기판 상에 리액턴스 회로를 형성한 경우, 상기 분파기는, 상기 압전 기판을 캐비티 내에 수용하는 패키지와, 상기 캐비티를 밀봉하는 리드를 포함하는 구성으로 할 수도 있다. 상기 송신용 필터 및 상기 수신용 필터는 탄성 표면파 필터이다. 이 경우, 상기 송신용 필터는 래더형 탄성 표면파 필터이고, 상기 수신용 필터는 다중 모드형 탄성 표면파 필터로 할 수 있다.

<실시예>

이하, 본 발명의 실시예를, 첨부 도면을 참조하여 상세히 설명한다.

(실시예 1)

도 3은 본 발명의 실시예 1에 따른 분파기의 블록도이다. 분파기는, 송신용 필터(10), 수신용 필터(11), 안테나 단자(공통 단자)(12), 송신 단자(13) 및 수신 단자(14)를 구비한다. 송신용 필터(10) 및 수신용 필터(11)는 각각 탄성 표면파(SAW) 필터이다. 이하의 설명에서는, 송신용 필터(10) 및 수신용 필터(11)를 각각 송신용 SAW 필터(10) 및 수신용 SAW 필터(11)라고 하는 경우도 있다. 분파기는 또한, 위상 정합 회로(15∼19)를 구비하고 있다. 본 발명의 분파기는 이들 위상 정합 회로(15∼19)를 모두 구비하고 있을 필요는 없고, 원하는 특성이 얻어지는 범위 내에서 임의로 선택적으로 설치할 수 있다. 예를 들면, 정합 회로(18)만을 설치하여도 된다. 분파기 내의 정합 회로는, 집중 상수형 리액턴스 소자로 형성되는 리액턴스 회로이다.

정합 회로(15)는 안테나 단자(12)와 송신용 필터(10) 및 수신용 필터(11)의 접속점(20) 사이에 부가된다. 정합 회로(16)는 송신 단자(13)와 송신용 필터(10) 사이에 부가된다. 정합 회로(17)는 송신용 필터(10)와 접속점(20) 사이에 부가된다. 정합 회로(18)는 접속점(20)과 수신용 필터(11) 사이에 부가된다. 정합 회로(19)는 수신용 필터(11)와 수신 단자(14) 사이에 부가된다. 정합 회로(15)는 안테나 단자(12)의 임피던스 정합을 위해 부가된다. 정합 회로(16)는 송신 단자(13)의 임피던스 정합을 위해 부가된다. 정합 회로(17)는 안테나 단자(12)로부터 입력된 수신 신호가 송신용 필터(10)로 흐르는 것을 방지하기 위해 부가된다. 정합 회로(18)는 송신 단자(13)로부터 입력된 송신 신호가 수신용 필터(10)로 흐르는 것을 방지하기 위해 부가된다. 정합 회로(19)는 수신 단자(14)의 임피던스 정합을 위해 부가된다. 이들 정합 회로는 신호의 위상을 변화시키는 것으로서, 위상 정합용의 리액턴스 회로이다.

정합 회로(17)와 정합 회로(18)의 회로 구성으로서는, 예를 들면, 도 4의 (a)∼(d)에 도시한 바와 같은 구성이 생각된다. 도 4의 (a)∼(d)의 구성은, 리액턴스 소자(인덕터 및 캐패시터)를 3개 사용하고 있지만, 3 소자에 한정된 것이 아니라, 4 소자 이상 이용하여도 되고, 2 소자 이하이어도 된다. 구체적으로는, 도 4의 (a)는 2개의 병렬 캐패시터와 1개의 직렬 인덕터로 구성되는 π형의 집중 상수형 정합 회로를 도시한다. 도 4의 (b)는 1개의 직렬 캐패시터와 2개의 병렬 인덕터로 구성되는 π형의 집중 상수형 정합 회로를 도시한다. 도 4의 (c)는 1개의 병렬 캐패시터와 2개의 직렬 인덕터로 구성되는 T형의 집중 상수형 정합 회로를 도시한다. 도 4의 (d)는 2개의 직렬 캐패시터와 1개의 병렬 인덕터로 구성되는 T형의 집중 상수형 정합 회로를 도시한다.

본 발명은, 이들과 같은 집중 상수형 정합 회로를, 예를 들면, 글래스나 석영 등의 고저항의 칩(절연체 기판) 표면에 직접 형성함으로써 실현하고 있다. 도 5는, 도 4의 (b)의 회로 구성을, 석영 칩(이하, 석영 기판이라고 함)(21)의 표면에 직접 제작한 예를 도시하고 있다. 도 5의 (a)는 집중 상수형 정합 회로의 평면도, 도 5의 (b)는 정면도이다. 인덕터(도 4의 (b)의 구성에서는 병렬 인덕터)는, 석영 기판(21)의 표면에 직접 형성한 스파이럴 코일(22, 23)로 제공되어 있다. 스파이럴 코일(22, 23)은, 금속 등의 패터닝된 도전성 부재로 형성되어 있고, 원형에 한정되지 않고, 타원형이나 사각형 등, 형상은 임의이다. 캐패시터(도 4의 (b)의 구성에서는 직렬 캐패시터)(24)는, 상부 전극(24a)와 하부 전극(24c) 사이에 유전체막(24b)을 끼운 구조가 이용되고 있다. 유전체막(24b)으로서는, 예를 들면, SiO₂ 등을 사용한다. 캐패시터(24)는 이 구조에 한정되지 않고, 도 6에 도시하는 바와 같은 빗형 전극을 이용한 IDT(Interdigital Transducer)형의 캐패시터(24A)이어도 된다. 도 5를 다시 참조하면, 신호 패드(25, 26)와 그라운드 패드(27, 28)가 석영 기판(21) 상에 형성되어 있다. 스파이럴 코일(22, 23)의 인출선부는, 스파이럴 코일(22, 23) 상에 형성된 절연막(도시 생략) 위를 통해서, 그라운드 패드(27, 28)에 각각 접속되어 있다.

석영 기판(21)이나 다른 절연체로 형성되는 절연체 기판의 유전율은 작다. 따라서, 석영 기판(21)의 표면에 직접 형성된 인덕터인 스파이럴 코일(22 및 23) 간의 용량 결합은 작아서, 이들의 간섭을 경감시킬 수 있다. 그 결과, 저삽입 손실로 고아이솔레이션의 집중 상수형 정합 회로를 실현할 수 있어, 분파기의 특성을 향상시킬 수 있다. 분파기는 복수의 인덕터를 포함하기 때문에, 하나의 기판 상에 집적된 집중 상수형의 인덕터 간의 간섭을 억제할 수 있는 것은, 각별히 유효하다. 또한, 칩 형상의 석영 기판(21)의 표면에 정합 회로를 형성함으로써, 종래보다 대폭 소형·저배화한 분파기를 실현할 수 있다.

정합 회로(15, 16 및 17)의 회로 구성으로서는, 예를 들면, 도 7의 (a)∼(f)에 도시한 바와 같은 구성이 생각된다. 도 7의 (a)∼(d)는 1개의 리액턴스 소자를 이용한 구성을 도시하고, 도 7의 (e)와 (f)는 2개의 리액턴스 소자를 이용한 구성을 도시한다. 그러나, 정합 회로(15, 16 및 17)는 이에 한정되지 않고, 3개 이상의 리액턴스 소자를 이용하여 회로를 구성하여도 된다. 또한, 도 7의 (e) 및 (f)의 정합 회로를 부가할 때, 접속하는 회로의 방향은 임의이다.

도 8은 도 7의 (e)의 회로 구성을 석영 기판(31)의 표면 상에 제작한 예를 도시하고 있다. 직렬 인덕터(32)는 스파이럴 코일이 이용되고 있다. 스파이럴 코일(32)은 원형에 한정되지 않고, 타원형이나 사각형 등, 형상은 임의이다. 병렬 캐패시터(34)는, 도 5의 (b)에서 도시한 캐패시터(24)의 구성과 마찬가지로, 상부 전극과 하부 전극 사이에 유전체막을 끼운 구조가 이용되고 있다. 병렬 캐패시터(34)는 이 구조에 한정되지 않고, 도 6에 도시하는 캐패시터(24A)와 마찬가지로, 빗형 전극을 이용한 IDT형이어도 된다. 스파이럴 코일(32)의 양단은 각각, 석영 기판(31) 상에 설치된 신호 패드(35, 36)에 접속되어 있다. 또한, 병렬 캐패시터 (34)의 일단은, 석영 기판(31) 상에 설치된 그라운드 패드(38)에 접속되어 있다. 도 8에 도시하는 하나의 칩 표면에 제작한 정합 회로를 이용함으로써, 종래보다 대폭 소형·저배화한 분파기를 실현할 수 있다.

도 9에, 상술한 정합 회로(15∼19) 중 정합 회로(18)만을 구비한 분파기의 구성을 도시한다. 정합 회로(18)는 도 4의 (b)에 도시하는 회로 구성(편의상, 직렬 캐패시터를 C1이라고 하고, 2개의 병렬 인덕터를 L1, L2라고 함)을 갖고, 구체적으로는 도 5의 (a), (b)에 도시하는 구성을 갖는다.

도 10은 도 9에 도시하는 정합 회로(18)를 구비한 본 실시예의 분파기의 분해 사시도이다. 도시하는 구성에서는, 송신용 필터(10)(도 3)와 수신용 필터(11)를 각각 다른 SAW 필터 칩으로 구성한 예이다. 도 10에 도시하는 바와 같이, 송신용 필터(10)의 칩(송신용 SAW 필터 칩)과, 수신용 필터(11)의 칩(수신용 SAW 필터 칩)과, 정합 회로(18)의 칩(정합 회로 칩)을, 세라믹제의 패키지(41)의 캐비티(42) 내에 플립 칩 본딩에 의해 탑재한다. 세라믹 패키지(41)의 캐비티(42)의 저면에는 패드를 포함하는 배선 패턴이 형성되어 있고, 도 5의 (a)에 도시하는 신호 패드(25, 26) 및 그라운드 패드(27, 28)는 대응하는 패드에 본딩된다. 이에 의해, 세라믹 패키지(41)의 저면 등에 형성된 패턴으로 형성되는 안테나 단자(12), 송신 단자(13), 수신 단자 및 그라운드 단자와, 송신용 필터(10) 및 수신용 필터의 칩 상의 회로 및 정합 회로(18)의 칩 상의 회로의 전기적 접속이 형성된다. 캐비티(42)는 메탈리드(43)에 의해 기밀 밀봉되어 있다. 본 발명의 구성으로 함으로써, 탄성 표면파 분파기를 대폭 소형·저배화할 수 있음과 함께, 인접하는 인덕터 간의 용량 결합이 저감된 것에 의한 특성의 향상을 도모할 수 있다. 또한, 정합 회로(18) 대신에 다른 정합 회로의 칩을 구비한 분파기도 마찬가지로 구성할 수 있다.

(실시예 2)

도 11의 (a)는 수신용 필터(11)의 입력측의 정합 회로(18)와 출력측의 정합 회로(19)를 구비한 실시예 2의 분파기를 도시한다. 도 11의 (b)에 도시하는 바와 같이, 2개의 정합 회로(18 및 19)는, 절연체 기판인 석영 기판(21) 상에 형성되어 있다. 도 11의 (b)에 도시하는 석영 기판(21)을 구비한 필터 칩(44)은, 도 5의 (a)에 도시하는 구성 외에도, 정합 회로(19)를 구성하는 인덕터 L3와, 그 양단에 접속된 수신 단자 접속 패드(45)와 수신용 필터 접속 패드(46)를 구비하고 있다. 인덕터 L3는 인덕터(22)나 인덕터(23)와 마찬가지로 스파이럴 형상이고, 석영 기판(21)의 표면 상에 직접 형성되어 있다. 이 때문에, 정합 회로(18)를 구성하는 인덕터 L1과 L2의 용량 결합 뿐만 아니라, 정합 회로(18)의 인덕터 L1, L2와, 정합 회로(18)와는 별도의 정합 회로(19)의 인덕터 L3의 용량 결합도 경감시킬 수 있다. 따라서, 하나의 정합 회로 내의 간섭 뿐만 아니라, 다른 정합 회로 사이에서의 간섭도 억제할 수 있어, 소형이면서 고성능인 분파기를 실현할 수 있다. 또한, 도 11의 (a)에 도시하는 분파기에서는, 수신용 필터(11)는 다중 모드 SAW 필터를 2단 병렬로 접속한 구성이 이용되고, 송신용 필터(10)는 래더형 SAW 필터가 이용되고 있다. 그러나, 송신용 필터(10) 및 수신용 필터(11)는 이들 구성에 한정되는 것이 아니라, 다른 타입의 SAW 필터를 이용하여도 된다.

도 12는 도 11의 (a), (b)에 도시하는 분파기의 분해 사시도이다. SAW 필터 칩(47)은 단일의 압전 기판 상에 도 11의 (a)에 도시하는 송신용 필터(10)와 수신용 필터(11)의 IDT 패턴을 형성한 것이다. 이 SAW 필터 칩(47)과 정합 회로 칩(44)을 세라믹 패키지(41)의 캐비티(42) 내에 플립 칩 본딩에 의해 탑재하고, 캐비티(42)를 메탈리드(43)로 밀봉한다. 또한, 송신용 필터(10)와 수신용 필터(11)를 별개의 SAW 필터 칩으로 구성하여도 된다.

(실시예 3)

도 13은 실시예 3의 분파기의 평면도이다. 이 분파기는, 하나의 압전 기판(51) 상에, SAW 필터로 구성되는 송신용 필터(10) 및 수신용 필터(11)와, 병렬 인덕터(62, 63)와, 직렬 캐패시터(64)가 형성된 구성을 갖고 있다. 병렬 인덕터(62, 63)와 직렬 캐패시터(64)는, 도 4의 (b)의 회로 구성을 갖는 정합 회로(18)(도 3)를 형성한다. 병렬 인덕터(62, 63)는 스파이럴 형상이고, 직렬 캐패시터(64)는 예를 들면 도 5의 (b)에 도시하는 구성이다. 또한, 압전 기판(51) 상에는, 안테나 단자 접속 패드(52), 송신 단자 접속 패드(53), 수신 단자 접속 패드(54), 및 그라운드 패드(55, 56)가 형성되어 있다. 이와 같이, 송신용 필터(10), 수신용 필터(11)와 함께 정합 회로(18)를 하나의 압전 기판(51) 상에 형성함으로써, 사용하는 부품 점수가 감소하여, 저배화와 함께 한층 더한 소형화가 가능하게 된다. 또한, 압전 기판(51) 상의 정합 회로는 정합 회로(18)에 한정되는 것이 아니라, 다른 정합 회로이어도 된다.

도 14는 도 13의 압전 기판(51)을 세라믹 패키지(41)의 캐비티(42) 내에 플립 칩 본딩하고, 메탈리드(43)로 밀봉한 분파기의 분해 사시도이다.

도 15는 실시예 3의 변형예이다. 이 변형예에서는, 송신용 필터(10)와 수신용 필터(11)를 각각 다른 압전 기판(51B 및 51A) 상에 형성함과 함께, 정합 회로(18)를 압전 기판(51A)에 형성하여 놓는다. 즉, 정합 회로(18)는 2개의 압전 기판(51A 및 51B) 중 한 쪽에 설치되어 있다. 압전 기판(51A) 상에는, 수신용 SAW 필터(11), 스파이럴 코일로 형성된 2개의 병렬 인덕터(62, 63), 직렬 캐패시터(64), 안테나 단자 접속 패드(52A), 수신 단자 접속 패드(54) 및 그라운드 패드(57)가 형성되어 있다. 압전 기판(51B) 상에는 송신용 SAW 필터(10), 안테나 단자 접속 패드(52B) 및 송신 단자 접속 패드(53)가 설치되어 있다. 또한, 압전 기판(51A) 상에 형성되는 정합 회로는 정합 회로(18)에 한정되는 것이 아니라, 다른 정합 회로이어도 된다. 또한, 정합 회로에 따라서는 압전 기판(51B) 상에 형성하여도 된다.

도 16은 실시예 3의 다른 변형예이다. 이 변형예에서는, 송신용 필터(10)와 수신용 필터(11)를 각각 서로 다른 압전 기판(51B 및 51A) 상에 형성함과 함께, 정합 회로(18)가 분할되어 압전 기판(51A)과 압전 기판(51B) 상에 배치되어 있다. 구체적으로는, 정합 회로(18)의 구성 부품 중, 병렬 인덕터(62)를 압전 기판(51B) 상에 형성하고, 병렬 인덕터(63) 및 캐패시터(64)를 압전 기판(51A) 상에 형성하고 있다. 병렬 인덕터(62)의 일단에 접속되는 패드(58B)를 압전 기판(51B) 상에 설치하고, 캐패시터(64) 및 병렬 인덕터(63)의 일단에 접속되는 패드(58A)를 압전 기판(51A) 상에 설치하고, 이들을 세라믹 패키지에 형성된 배선 패턴으로 접속함으로써, 정합 회로(18)가 형성된다. 또한, 병렬 인덕터(63)의 타단에 접속되는 그라운드 패드(57B)가 압전 기판(51B) 상에 형성되고, 병렬 인덕터(62)의 타단에 접속되 는 그라운드 패드(57A)가 압전 기판(51A) 상에 형성되어 있다. 도 15의 구성에서는 압전 기판(51A)과 압전 기판(51B)의 크기가 서로 다른 데 대하여, 도 16의 구성에서는 대략 동일한 크기로 할 수 있다. 또한, 정합 회로(18)의 분할 방법은 도 16에 도시하는 예에 한정되는 것이 아니라, 다른 조합이어도 된다. 또한, 정합 회로(18) 이외의 정합 회로도 마찬가지로, 압전 기판(51A)와 압전 기판(51B) 상에 분할 배치할 수도 있다. 도 15와 도 16의 분파기의 구성으로부터 알 수 있듯이, 리액턴스 회로인 정합 회로를 2개의 압전 기판 중 적어도 한 쪽에 형성할 수 있다. 또한, 도 15나 도 16에 도시하는 구성 또는 이들의 변형예를, 상술한 바와 같이 하나의 패키지 내에 기밀 밀봉할 수 있다.

(실시예 4)

도 17은 도 11의 (a)에 도시하는 회로 구성을 하나의 압전 기판(51) 상에 실현한 분파기의 평면도이다. 도 17에 도시하는 분파기는, 도 13에 도시하는 압전 기판(51) 상에, 정합 회로(19)를 구성하는 직렬 인덕터(65)를 설치한 구성을 갖는다. 직렬 인덕터(65)는 스파이럴 형상이고, 일단이 수신 단자 접속 패드(66)에 접속되고, 타단은 수신용 SAW 필터(11)에 접속되어 있다. 하나의 압전 기판(51) 상에 송신용 SAW 필터(10)와 수신용 SAW 필터(11)를 형성함과 함께, 복수의 정합 회로를 형성하는 구성이므로, 분파기를 대폭 소형·저배화할 수 있다. 또한, 정합 회로(18 및 19) 대신에, 또는 이들 외에도, 다른 정합 회로를 압전 기판(51) 상에 형성할 수도 있다.

(실시예 5)

도 18은 상술한 정합 회로(15∼19) 이외에 리액턴스 소자가 부가될 가능성이 있는 위치를 나타낸 분파기의 도면이다. 송신용 필터 부가 회로(71)는 송신용 필터(10)의 입출력 단자 사이에 설치된다. 송신용 필터 그라운드 인덕턴스 회로(72)는 송신용 필터(10)의 그라운드측 전극과 그라운드 사이에 설치된다. 수신용 필터 부가 회로(73)는 수신용 필터(11)의 입출력 단자 사이에 설치된다. 수신용 필터 그라운드 인덕턴스 회로(74)는 수신용 필터(11)의 그라운드측 전극과 그라운드 사이에 설치된다.

도 19는, 상기 부가될 가능성이 있는 리액턴스 소자 중, 송신용 필터 그라운드 인덕턴스 회로(72)와 수신용 필터 부가 회로(73)와 수신용 필터 그라운드 인덕턴스 회로(74)를 구비한 분파기를 도시한다. 이 분파기는 정합 회로(18 및 19)를 구비한다. 송신용 필터 그라운드 인덕턴스 회로(72)는 인덕터 Lt1, Lt2 및 Lt3를 포함한다. 인덕터 Lt1 및 Lt2는, 송신용 필터(10)에 설치되는 2개의 병렬 공진기의 그라운드측 전극에 각각 접속되고, 인덕터 Lt3를 통하여 접지되어 있다. 수신용 필터 부가 회로(73)는 캐패시터 Cr1 및 Cr2를 포함한다. 도 19의 구성에서는 수신용 필터(11)를 모식적으로 도시하고 있는데, 실제로는, 예를 들면, 도 11의 (a)와 같이 구성된다. 전단의 IDT의 입출력 단자 사이에는 캐패시터 Cr1이 접속되고, 후단의 IDT의 입출력 단자 사이에는 캐패시터 Cr2가 접속되어 있다. 또한, 전단 및 후단의 IDT의 그라운드측 전극에는 각각 인덕터 Lr1 및 Lr2가 접속되고, 인덕터 Lr3를 통하여 그라운드에 접속되어 있다.

실시예 5에서는, 상기 부가적(임의)으로 사용되는 리액턴스 소자를 집중 상 수형 회로 소자로 구성한다. 이 구성의 일례를 도 20에 도시한다. 석영 글래스와 같은 절연체 기판(81)의 표면에 직접 인덕터 Lt1∼Lt3 및 Lr1∼Lr3와, 캐패시터 Cr1, Cr2가 형성된 칩이다. 또한, 외부와의 접속을 형성하기 위해, 패드(82)가 절연체 기판(81) 상에 복수개 설치되어 있다. 이러한 부가 회로의 칩이, SAW 필터 칩이나 정합 회로의 칩과 함께, 패키지 내에 기밀 밀봉된다.

(실시예 6)

도 21은 부가적으로 사용되는 리액턴스 소자를 정합 회로와 함께 동일 절연체 기판의 표면 상에 직접 형성한 구성의 칩을 도시하는 도면이다. 실시예 6에 따른 분파기가 구비한 절연체 기판(91) 상에는, 도 11의 (b)에 도시하는 리액턴스 소자와 도 20에 도시하는 리액턴스 소자가 형성되어 있다. 이러한 칩을 이용함으로써, 분파기의 한층 더한 소형화가 가능하게 됨과 함께, 제조 코스트를 억제할 수 있다.

이상, 본 발명의 실시예를 설명하였다. 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 범위 내에서 다른 실시예나 변형예가 가능하다.

소형이면서 저삽입 손실과 고아이솔레이션 특성을 동시에 만족하는 필터 특성을 갖는 분파기를 제공할 수 있다.

Claims

공통 단자에 접속되는 송신용 필터 및 수신용 필터와, 그 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 리액턴스 회로를 구비하고,

상기 리액턴스 회로는, 절연체 기판과 그 절연체 기판의 표면에 직접 형성된 집중 상수형의 복수의 인덕터와 적어도 하나의 캐패시터를 포함해서 상기 집중 상수형의 인덕터 또는 상기 적어도 하나의 캐패시터의 전극중 하나의 패터닝된 도전성 부재가 상기 절연체 기판의 표면에 직접 형성되며,

상기 절연체 기판은 글래스, 석영 및 석영 글래스 중 하나로 만들어지는 것을 특징으로 하는 분파기.
공통 단자에 접속되는 송신용 필터 및 수신용 필터와, 그 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 접속되는 위상 정합용의 리액턴스 회로를 구비하고,

상기 리액턴스 회로는, 절연체 기판과 그 절연체 기판의 표면에 직접 형성된 집중 상수형의 인덕터 및 캐패시터 중 적어도 한 쪽을 포함하고, 상기 리액턴스 회로와는 별도로, 상기 송신용 필터 및 수신용 필터 중 적어도 한 쪽에 설치되는 인덕터도 상기 절연체 기판의 표면에 직접 형성되어 있고,

상기 절연체 기판은 글래스, 석영 및 석영 글래스 중 하나로 만들어지는 것을 특징으로 하는 분파기.
삭제
제1항 또는 제2항에 있어서,

상기 인덕터는, 상기 절연체 기판의 표면에 형성된 도체 패턴을 포함하는 것을 특징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 리액턴스 회로는, 상기 공통 단자와 상기 수신용 필터 사이 및/또는 수신용 필터와 수신 단자 사이에 설치되어 있는 것을 특징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 리액턴스 회로는, 상기 공통 단자와 상기 수신용 필터 사이 및/또는 수신용 필터와 수신 단자 사이에 설치되고, 상기 인덕터와 캐패시터의 양쪽을 포함하여 구성되는 제1 회로와, 공통 단자와 상기 송신용 필터 및 수신용 필터 사이, 상기 수신용 필터와 수신 단자 사이, 및 상기 송신용 필터와 송신 단자 사이 중 어느 하나에 적어도 설치되고, 또한 상기 인덕터와 캐패시터 중 어느 한 쪽을 적어도 포함하여 구성되는 제2 회로를 구비하는 것을 특징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 분파기는, 상기 송신용 필터, 상기 수신용 필터 및 상기 절연체 기판을 캐비티 내에 수용하는 패키지와, 상기 캐비티를 밀봉하는 리드를 포함하는 것을 특 징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 송신용 필터는, 제1 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하고, 상기 수신용 필터는, 제2 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하는 것을 특징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 송신용 필터는, 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하고, 상기 수신용 필터는, 상기 압전 기판과, 그 위에 형성된 인터디지털 트랜스듀서를 포함하는 것을 특징으로 하는 분파기.
삭제
삭제
삭제
제1항 또는 제2항에 있어서,

상기 송신용 필터 및 상기 수신용 필터는 탄성 표면파 필터인 것을 특징으로 하는 분파기.
제1항 또는 제2항에 있어서,

상기 송신용 필터는 래더형 탄성 표면파 필터이고, 상기 수신용 필터는 다중 모드형 탄성 표면파 필터인 것을 특징으로 하는 분파기.