JP4331277B2

JP4331277B2 - 弾性表面波フィルタ

Info

Publication number: JP4331277B2
Application number: JP22657097A
Authority: JP
Inventors: 正敏小栗; 博美谷津田
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 2009-09-16
Anticipated expiration: 2017-08-22
Also published as: JPH1168512A

Description

【０００１】
【発明の属する技術分野】
本発明は、弾性表面波（ＳＡＷ）フィルタ、特に２入力１出力又は１入力２出力のＳＡＷフィルタに関する。
【０００２】
【従来の技術及びその問題点】
ＳＡＷフィルタは広く用いられているフィルタであり、例えば携帯電話機の高周波回路でも用いられている。他方、国内の携帯電話システムではデュアルバンドによるサービスが行われており、受信周波数の帯域が８２０ＭＨｚと８８０ＭＨＺという２帯域存している。そこで、デュアルバンドの携帯電話システムに対応できる１入力２出力のＳＡＷフィルタが、開発されている。
【０００３】
図１３に、１入力２出力ＳＡＷフィルタの一例構成を示す。この図に示すフィルタは、２個のＳＡＷフィルタＦｉｌ１及びＦｉｌ２、インピーダンス整合回路１０、並びに２個のインピーダンス変換器１２−１及び１２−２から構成されている。ＳＡＷフィルタＦｉｌ１及びＦｉｌ２の一端はインピーダンス変換器１２−１及び１２−２のうち対応するものを介して共通接続されており、この共通接続に係る端が、インピーダンス整合回路１０を介して、入力端として用いられている。また、ＳＡＷフィルタＦｉｌ１及びＦｉｌ２の他端は、それぞれ出力端として用いられている。
【０００４】
ＳＡＷフィルタＦｉｌ１及びＦｉｌ２は、その通過帯域の中心周波数がそれぞれｆ１，ｆ２（但しｆ１＜ｆ２）となるよう、設計されている。ｆ１は例えば８２０ＭＨｚ、ｆ２は例えば８８０ＭＨｚである。そのように設計した場合、ＳＡＷフィルタＦｉｌ１及びＦｉｌ２の入力インピーダンスＺｉｎ１ａ，Ｚｉｎ１ｂは、それぞれ図１４（ａ），（ｂ）に示すようなスミスチャートを描く。この図に示すように、周波数ｆ１即ち入力インピーダンスＺｉｎ１ａ＝Ｚ０となる周波数における入力インピーダンスＺｉｎ２ａと、周波数ｆ２即ち入力インピーダンスＺｉｎ２ａ＝Ｚ０となる周波数における入力インピーダンスＺｉｎ１ａとの間には、通常は相違がある（但しＺ０は特性インピーダンス例えば５０Ω）。このような相違があると、インピーダンス整合回路１０のみでは十分なインピーダンス整合を実現することができない。インピーダンス変換器１２−１及び１２−２を設けているのは、上述のインピーダンス特性差の影響を抑えるためである。なお、インピーダンス変換器１２−１及び１２−２は具体的にはジャイレータであり、ＬＣのπ型回路等で実現できる。
【０００５】
インピーダンス整合回路１０並びにインピーダンス変換器１２−１及び１２−２は、プリント回路基板を用いて形成した伝送線路や、或いはプリント回路基板を利用して組み立てたＬＣ回路等として、実現できる。しかし、このような実現手法をとると、製品寸法、製造コスト、損失発生等の問題が生じる。即ち、伝送線路乃至ＬＣ回路として実現するには、ある程度の寸法を有するプリント回路基板が必要であるし、またプリント回路基板上の回路乃至部品にて損失も発生する。ＬＣ回路として実現する際には、インダクタやコンデンサの多さ＝部品点数の多さ、ひいては多大な部品コストの発生という問題も生じる。加えて、ＳＡＷフィルタＦｉｌ１及びＦｉｌ２は従来はそれぞれ単独のチップにて実現されていたため、この面でも、部品点数が多いという問題が生じる。
【０００６】
ＳＡＷフィルタＦｉｌ１及びＦｉｌ２やその周辺の回路を単独のチップ上に形成できれば、上述の問題は解消される。しかし、インピーダンス変換器１２−１及び１２−２は、通常はインダクタ等、圧電性基板上では（十分小さくなるようには）実現困難な成分を必要とするため、図１３に示される回路構成を単一チップ化することは、事実上不可能である。
【０００７】
【発明の概要】
本発明の目的の一つは、共振周波数では短絡、反共振周波数では開放、それ以外の周波数では容量性のインピーダンスを呈するというＳＡＷ共振器の特徴を利用して、小型かつ低損失な１入力２出力又は２入力１出力のＳＡＷフィルタを、小部品点数、従って低コストにて実現することにある。
【０００８】
かかる目的を達成すべく、本発明においては、まず、第１，第２ＳＡＷフィルタ素子を、その通過帯域の中心周波数がそれぞれｆ１，ｆ２（ｆ１≠ｆ２）となるよう設計し、さらに、周波数ｆ２，ｆ１が、それぞれ、上記第１，第２ＳＡＷフィルタ素子の通過帯域外の周波数となるよう、上記第１，第２ＳＡＷフィルタ素子を設計した上で、第１，第２ＳＡＷフィルタ素子のうち対応するものに縦続接続すべき第１，第２ＳＡＷ共振器を、その共振周波数がそれぞれｆ１，ｆ２となるよう、かつ、第１ＳＡＷ共振器の一端から第１ＳＡＷ共振器を介し第１ＳＡＷフィルタ素子側を見た入力インピーダンスの周波数ｆ２における値が第２ＳＡＷ共振器の一端から第２ＳＡＷ共振器を介し第２ＳＡＷフィルタ素子側を見た入力インピーダンスの周波数ｆ１における値と等しくなるよう、設計する。更に、単一の圧電性基板の同一の面に、第１ＳＡＷフィルタ素子を構成する電極、第２ＳＡＷフィルタ素子を構成する電極、第１ＳＡＷ共振器を構成しかつ第１ＳＡＷフィルタ素子を第１ＳＡＷ共振器に接続する電極、第２ＳＡＷ共振器を構成しかつ第２ＳＡＷフィルタ素子を第２ＳＡＷ共振器に接続する電極、並びに第１及び第２ＳＡＷ共振器を共通接続する電極を形成することにより、２入力１出力又は１入力２出力のＳＡＷフィルタ用チップを製造する。尚、より好ましくは、同じ圧電性基板の同じ面に、第１及び第２ＳＡＷ共振器に共通接続されかつ整合回路用コンデンサを形成する電極を、形成する。更に、このようにして製造されたＳＡＷフィルタ用チップを、フェースダウンボンディングによりパッケージに収納固定し、更に整合回路又は整合回路用インダクタを接続することにより、２入力１出力又は１入力２出力のＳＡＷフィルタを製造する。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施形態に関し図面に基づき説明する。
【００１０】
図１に、本発明の一実施形態に係り１入力２出力のＳＡＷフィルタのブロック構成を示す。この図に示すように、本実施形態では、ＳＡＷフィルタＦｉｌ１及びＦｉｌ２とインピーダンス整合回路１０との間に、それぞれ共振周波数がｆ１，ｆ２のＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２が接続されている。ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２は、それぞれその共振周波数では等価的に短絡であり、反共振周波数では等価的に開放であり、それ以外の周波数では容量性インピーダンスを呈する。従って、図１に示すフィルタの周波数ｆ１における等価回路は図２のような回路となり、周波数ｆ２における等価回路は図３のような回路となる。図中、Ｃ１は周波数ｆ２におけるＳＡＷ共振器Ｒｅｓｏ１の等価容量、Ｃ２は周波数ｆ１におけるＳＡＷ共振器Ｒｅｓｏ２の等価容量である。
【００１１】
本発明の特徴の一つは、ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２を、その共振周波数や反共振周波数における特性ではなく、それ以外の周波数での特性を利用していることにある。即ち、対応するＳＡＷフィルタとは別のＳＡＷフィルタの通過帯域中心周波数にて、静電容量として動作させ、この静電容量にてスミスチャート上で入力インピーダンスの特性を回転させるところにある。これによって、インピーダンス整合回路１０中のインダクタＬをのぞけば全ての回路を単一のＳＡＷチップの上に作成することが可能になっており、ひいては部品点数低減、コスト削減、小型化、低損失等を達成している。
【００１２】
図４に、容量Ｃ１及びＣ２による特性回転の効果を、ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２を介して見たＳＡＷフィルタＦｉｌ１及びＦｉｌ２の入力インピーダンスＺｉｎ１ｃ及びＺｉｎ２ｃにより、示す。周波数ｆ１におけるＳＡＷフィルタＦｉｌ２の入力インピーダンスＺｉｎ２ｃは容量Ｃ２に応じて、また周波数ｆ２におけるＳＡＷフィルタＦｉｌ１の入力インピーダンスＺｉｎ１ｃは容量Ｃ１に応じて、それぞれスミスチャート上で回転するから、周波数ｆ１におけるＳＡＷフィルタＦｉｌ２の入力インピーダンスＺｉｎ２ｃと周波数ｆ２におけるＳＡＷフィルタＦｉｌ１の入力インピーダンスＺｉｎ１ｃとを互いに一致させる容量Ｃ１及びＣ２が生じるよう、ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２を設計することによって、上述のような効果が得られる。
【００１３】
図５に、図１に示すフィルタを実現するために用いることができるチップ１４、すなわちＳＡＷフィルタＦｉｌ１及びＦｉｌ２、ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２並びにインピーダンス整合回路１０中のコンデンサＣをその表面にて実現したチップ１４の一例構成を示す。この図に示すチップ１４は、圧電性基板１６の表面に、前述のＳＡＷフィルタＦｉｌ１及びＦｉｌ２を構成する電極（櫛歯状電極対）、ＳＡＷ共振器Ｒｅｓｏ１及びＲｅｓｏ２を構成する電極（櫛歯状電極対）、コンデンサＣを実現する電極（櫛歯状電極対）、入力端子１８、出力端子２８−１及び２８−２、ＧＮＤ端子２２を形成した構成を有している。
【００１４】
また、このチップ１４は、図６に示されているように、ケース２４の凹部に図５の面を下にして収納固定される（フェースダウンボンディング）。図５及び図６中、黒丸の箇所２８は、圧電性基板１６表面の電極とケース２４の凹部底面のパッドと電気的に接続し固定するためのバンプである。ケース２４の凹部底面には、例えば図７に示されているような態様で、入力パッド３０、出力パッド３２−１及び３２−２並びにＧＮＤパッド３４を形成しておく。図中、破線の丸は、バンプ２８が当接する部位である。このような態様にて各パッドを形成することにより、比較的ラフな作業にて高精度位置決め固定を実現することができる。尚、図７は、理解の簡単化のため、左右を反転して描いている。このようにして得られるフィルタ３６は、例えば、図８に示すように入力導体４０、出力導体４２−１及び４２−２並びにＧＮＤ導体４４を有する基板３８の表面において、外付けのインダクタ４６と接続され、これにより図１に示す回路が実現される。
【００１５】
図９乃至図１２に、本願発明の発明者により試作された１入力２出力フィルタの特性測定結果を示す。これらの図から明らかなように、本実施形態によれば、例えばデュアルバンドサービスに対応した携帯電話機の高周波回路において利用しうる１入力２出力フィルタが実現されている。
【００１６】
尚、本発明は、１入力２出力フィルタとしてのみでなく、２入力１出力フィルタとしても実現できることは、いうまでもない。さらに、前述の構成は、本発明の要旨を逸脱しない範囲において、様々に変形することができる。また、本発明は、ＳＡＷチップの製造方法やＳＡＷフィルタとしてのみでなく、他のカテゴリーにおいても把握及び理解することができる。かかる把握及び理解は、本願の開示内容を参照した当業者にとっては一意かつ自明であろう。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＳＡＷフィルタのブロック構成を示すブロック図である。
【図２】この実施形態におけるＳＡＷ共振器の機能を示す図である。
【図３】この実施形態におけるＳＡＷ共振器の機能を示す図である。
【図４】ＳＡＷ共振器の等価容量の作用を示す図であり、特に（ａ）は入力インピーダンスＺｉｎ１ｃを、（ｂ）は入力インピーダンスＺｉｎ２ｃをそれぞれ示すチャートである。
【図５】この実施形態を実現する際に用いるＳＡＷチップの構成を示す電極配置図である。
【図６】この実施形態に係るフィルタの構成を示す分解断面図である。
【図７】この実施形態におけるパッド配置図である。
【図８】この実施形態における整合回路用インダクタの外付け態様を示す図である。
【図９】本実施形態に係るフィルタの特性測定結果、特に出力２を５０Ω（＝Ｚ０）で終端し入力から出力１を見たときの挿入損失特性を示す図である。
【図１０】本実施形態に係るフィルタの特性測定結果、特に出力１を５０Ω（＝Ｚ０）で終端し入力から出力２を見たときの挿入損失特性を示す図である。
【図１１】本実施形態に係るフィルタの特性測定結果を８５０ＭＨｚを中心とした２００ＭＨｚの周波数範囲について示す図であり、特に（ａ）は出力１及び２をそれぞれ５０Ω（＝Ｚ０）で終端し入力から見たときの整合回路のＬを含む全体の入力インピーダンスを示すスミスチャート、（ｂ）は入力及び出力２をそれぞれ５０Ω（＝Ｚ０）で終端し出力１から見た入力インピーダンスを示すスミスチャートである。
【図１２】本実施形態に係るフィルタの特性測定結果を８５０ＭＨｚを中心とした２００ＭＨｚの周波数範囲について示す図であり、特に（ａ）は出力１及び２をそれぞれ５０Ω（＝Ｚ０）で終端し入力から見たときの整合回路のＬを含む全体の入力インピーダンスを示すスミスチャート、（ｂ）は入力及び出力１をそれぞれ５０Ω（＝Ｚ０）で終端し出力２から見た入力インピーダンスを示すスミスチャートである。
【図１３】従来技術に係るＳＡＷフィルタのブロック構成を示すブロック図である。
【図１４】ＳＡＷフィルタの特性を示す図であり、特に（ａ）はＳＡＷフィルタＦｉｌ１単体での入力インピーダンスを、（ｂ）はＳＡＷフィルタＦｉｌ２単体での入力インピーダンスをそれぞれ示すスミスチャートである。
【符号の説明】
１０インピーダンス整合回路、Ｆｉｌ１，Ｆｉｌ２ＳＡＷフィルタ、Ｒｅｓｏ１，Ｒｅｓｏ２ＳＡＷ共振器、ｆ１，ｆ２ＳＡＷフィルタＦｉｌ１，Ｆｉｌ２の通過帯域の中心周波数、Ｚｉｎ１，Ｚｉｎ２ＳＡＷフィルタＦｉｌ１，Ｆｉｌ２単体での入力インピーダンス、Ｚｉｎ１ｃ，Ｚｉｎ２ｃＳＡＷ共振器Ｒｅｓｏ１，Ｒｅｓｏ２を介してみたＳＡＷフィルタＦｉｌ１，Ｆｉｌ２の入力インピーダンス、Ｃ，Ｌ整合回路用コンデンサ，インダクタ。

Claims

第１，第２弾性表面波フィルタ素子を、その通過帯域の中心周波数がそれぞれｆ１，ｆ２（ｆ１≠ｆ２）となるよう設計し、さらに、周波数ｆ２，ｆ１が、それぞれ、上記第１，第２弾性表面波フィルタ素子の通過帯域外の周波数となるよう、上記第１，第２弾性表面波フィルタ素子を設計し、上記第１，第２弾性表面波フィルタ素子のうち対応するものに縦続接続すべき第１，第２弾性表面波共振器を、その共振周波数がそれぞれｆ１，ｆ２となるよう、かつ、上記第１弾性表面波共振器の一端から当該第１弾性表面波共振器を介し上記第１弾性表面波フィルタ素子側を見た入力インピーダンスの周波数ｆ２における値が上記第２弾性表面波共振器の一端から当該第２弾性表面波共振器を介し上記第２弾性表面波フィルタ素子側を見た入力インピーダンスの周波数ｆ１における値に等しくなるよう、設計し、
単一の圧電性基板の同一の面に、上記第１弾性表面波フィルタ素子を構成する電極、上記第２弾性表面波フィルタ素子を構成する電極、上記第１弾性表面波共振器を構成しかつ上記第１弾性表面波フィルタ素子を上記第１弾性表面波共振器に接続する電極、上記第２弾性表面波共振器を構成しかつ上記第２弾性表面波フィルタ素子を上記第２弾性表面波共振器に接続する電極、並びに上記第１及び第２弾性表面波共振器を共通接続する電極を形成することにより、２入力１出力又は１入力２出力の弾性表面波フィルタ用チップを製造することを特徴とする製造方法。
上記圧電性基板の上記面に、上記第１及び第２弾性表面波共振器に共通接続されかつ整合回路用コンデンサを形成する電極を、形成することを特徴とする請求項１記載の製造方法。
請求項１又は２記載の方法により製造された弾性表面波フィルタ用チップをフェースダウンボンディングによりパッケージに収納固定し、更に整合回路又は整合回路用インダクタを接続することにより製造される２入力１出力又は１入力２出力の弾性表面波フィルタ。