CN114556783A - 弹性波滤波器以及通信装置 - Google Patents

弹性波滤波器以及通信装置 Download PDF

Info

Publication number
CN114556783A
CN114556783A CN202080065592.9A CN202080065592A CN114556783A CN 114556783 A CN114556783 A CN 114556783A CN 202080065592 A CN202080065592 A CN 202080065592A CN 114556783 A CN114556783 A CN 114556783A
Authority
CN
China
Prior art keywords
chip
filter
elastic wave
acoustic
wave filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080065592.9A
Other languages
English (en)
Inventor
伊藤干
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN114556783A publication Critical patent/CN114556783A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6489—Compensation of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezo-electric or electrostrictive material including passive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers

Abstract

弹性波滤波器具有第1芯片和与第1芯片电连接的第2芯片。这些芯片分别具有依次层叠配置的支撑基板、多个声膜、压电膜和激励电极。多个声膜依次层叠在支撑基板上，在相互重叠的彼此之间材料彼此不同。

Description

弹性波滤波器以及通信装置
技术领域
本公开涉及利用弹性波的弹性波滤波器、以及包含该弹性波滤波器的通信装置。
背景技术
已知有对压电体上的激振电极施加电压而产生在压电体传播的弹性波的弹性波滤波器(例如专利文献1)。在专利文献1中，公开了双工器，该双工器将构成第1弹性波滤波器的第1激振电极，和构成第2弹性波滤波器的第2激振电极设置在同一压电膜上。压电膜在第1弹性波滤波器中的部分和第2弹性波滤波器中的部分的厚度不同。由此，能够容易地调整第1以及第2弹性波滤波器的相对带宽。
现有技术文献
专利文献
专利文献1：日本特开2016-072808号公报
发明内容
本公开的一种实施方式的弹性波滤波器，具有：第1芯片；第2芯片，所述第2芯片与所述第1芯片电连接。所述第1芯片以及所述第2芯片分别具有：支撑基板；多个声膜，所述多个声膜依次层叠在所述支撑基板上，且相互重叠的彼此之间材料互不相同；压电膜，所述压电膜位于所述多个声膜上；激励电极，所述激励电极位于所述压电膜上。
本公开的一种实施方式的通信装置，具有：上述的弹性波滤波器；天线，所述天线与所述弹性波滤波器电连接；集成电路元件，所述集成电路元件经由所述弹性波滤波器与所述天线电连接。
附图说明
图1(a)以及图1(b)是表示实施方式涉及的弹性波滤波器的外观的从上表面侧以及下表面侧观察的立体图。
图2是图1(b)的Ⅱ-Ⅱ线处的剖视图。
图3是示意性地表示图1(a)的弹性波滤波器的电气结构的概要的电路图。
图4是用于说明带通滤波器中的谐振频率的设定例的图。
图5是用于说明带阻滤波器中的谐振频率的设定例的图。
图6是示意性地表示图2的两个芯片的结构的俯视图。
图7是表示图6的芯片的谐振器的结构的俯视图。
图8是沿图7的Ⅷ-Ⅷ线的剖视图。
图9是示意地表示作为图1(a)的弹性波滤波器的应用例的分波器的结构的电路图。
图10是示意地表示作为图1(a)的弹性波滤波器的应用例的通信装置的结构的电路图。
图11(a)是示意性地表示作为图1(a)的弹性波滤波器的应用例的滤波器的结构的框图，图11(b)以及图11(c)是说明图11(a)的滤波器的特性的图。
图12是表示压电膜的厚度对阻抗的相位的最大值的影响的图。
图13是表示声膜的厚度对阻抗的相位的最大值的影响的图。
具体实施方式
在本申请中，对于国际公开WO2019/009246号(PCT/JP2018/025071号。以下称在先申请1。)的内容，作为参考而引用(通过引用并入)。在先申请1是本申请人的申请，并且一些发明人与本申请共通。
以下，参照附图对实施方式的弹性波滤波器进行说明。另外，以下的说明中使用的图是示意性的附图，附图上的尺寸比例等和现实的情况未必一致。
＜弹性波滤波器＞
(弹性波滤波器的整体结构)
图1(a)是表示实施方式的弹性波滤波器1(以下，有时仅称为“滤波器1”。)的外观的从上表面侧观察的立体图。图1(b)是表示滤波器1的外观的从下表面侧观察的立体图。另外，滤波器1可以使任意方向为上方或下方，但为了方便，有时将图1(b)的纸面上方侧设为上方，使用上表面或下表面等术语。
滤波器1例如作为表面安装型的芯片型部件而构成。在图示的例子中，滤波器1的外形大致为长方体状。在其下表面，多个外部端子3以适当的形状以及适当的数量露出。滤波器1的大小也可以为适当的大小。例如，滤波器1的一边的长度为1mm～十几mm。
滤波器1例如配置为使下表面与未图示的电路基板对置，通过使设置于电路基板的多个焊盘与多个外部端子3经由导电性的接合材料(例如焊料)接合，从而安装于电路基板。并且，滤波器1例如经由多个外部端子3中的任一个输入信号，对输入的信号实施规定的处理(例如滤波)并从多个外部端子3中的其它任一个输出。
图2是图1(b)的Ⅱ-Ⅱ线处的剖视图。
滤波器1具有安装基板5，安装于该安装基板5上的多个芯片7(在图示例中为两个芯片7A及7B)、以及密封多个芯片7的密封部9。各芯片7通过处于芯片7和安装基板5之间的凸起物11接合到安装基板5。
芯片7是直接有助于利用了弹性波的滤波的部分。安装基板5例如构成封装芯片7的封装的一部分，有助于芯片7与外部(安装有滤波器1的未图示的电路基板)的电中介。密封部9例如与安装基板5一起构成封装芯片7的封装。
(安装基板)
安装基板5例如由刚性的印刷线路板构成。安装基板5例如具有绝缘基体13和设置于绝缘基体13的各种导体。各种导体例如包含与绝缘基体13大致平行的多个导体层(15A～15C)和在上下方向贯通绝缘基体13的全部或者一部分的贯通导体17。多个导体层例如包含：重叠于绝缘基体13的上表面的上表面导体层15A，埋设于绝缘基体13的内部的1层以上(在图示的例子中为1层)的内部导体层15B，和重叠于绝缘基体13的下表面的下表面导体层15C。
绝缘基体13例如形成为大致薄型的长方体状。此外，绝缘基体13例如包含：树脂、陶瓷和/或非晶状态的无机材料而形成。绝缘基体13既可以由单一的材料构成，也可以由使树脂浸渍于基材(加强材料)而成的基板那样的复合材料构成。
上表面导体层15A例如包含用于将芯片7安装于安装基板5的焊盘19。下表面导体层15C例如包含已述的外部端子3。贯通导体17以及内部导体层15B例如包含：将焊盘19与外部端子3连接的布线、以及将芯片7A的焊盘19与芯片7B的焊盘19连接的布线。上表面导体层15A、内部导体层15B、下表面导体层15C以及贯通导体17例如由Cu等金属构成。
另外，安装基板5的结构能够根据图示的例子进行各种变更。例如，也可以不设置内部导体层15B。芯片7A的焊盘19与芯片7B的焊盘19也可以不通过内部导体层15B以及贯通导体17连接而通过上表面导体层15A连接，或者除通过内部导体层15B以及贯通导体17之外还通过上表面导体层15A连接。上表面导体层15A、内部导体层15B、下表面导体层15C或者贯通导体17、或者它们中的两个以上的组合，也可以构成电感器、电容器或者执行适当的处理的电路。
(芯片的概述)
芯片7例如具有大致长方体状的形状，以与安装基板5的上表面对置的方式进行配置。两个以上的芯片7的形状及尺寸既可以相互相同，也可以相互不同。在图示的例子中，芯片7A比芯片7B薄。进而，从安装基板5(绝缘基体13)的上表面到芯片7A的与安装基板5相反侧的面的高度h1，低于从安装基板5(绝缘基体13)的上表面到芯片7B的与安装基板5相反侧的面的高度h2。
(凸起物)
凸起物11处于芯片7与焊盘19之间，并将两者接合。由此，芯片7固定于安装基板5，并且与安装基板5电连接。凸起物11例如由焊料构成。焊料可以是包含铅的焊料，也可以是无铅焊料。另外，凸起物11也可以由导电性粘接剂形成。通过使凸起物11处于芯片7与焊盘19之间，从而在芯片7与绝缘基体13之间形成有间隙(空间S)。
(密封部)
密封部9例如以将两个以上的芯片7共同覆盖的方式设置在安装基板5上，此外，与各芯片7的外周面以及上表面紧贴。但是，密封部9基本上不填充芯片7与绝缘基体13的间隙，该间隙成为空间S。由此，例如使芯片7的后述的压电膜的振动(在其他观点中为弹性波的传播)更容易。空间S既可以封入适当的气体(例如空气或者惰性气体)，也可以使其为真空状态。另外，与图示的例子不同，密封部9也可以从芯片7的外周面的一部分(例如安装基板5的一侧的部分)或者全部分离，或者不覆盖芯片7的上表面而仅覆盖外周面。
密封部9的外形例如形成为大致长方体状。其俯视视角的形状及大小例如与安装基板5的俯视形状相同，密封部9的侧面与安装基板5的侧面大致共面。密封部9的上表面(与安装基板5相反侧的表面)例如为平面状。在其他观点中，从安装基板5的上表面到密封部9的上表面的高度在芯片7A的位置和芯片7B的位置相同。
密封部9例如由树脂构成。树脂例如是热固性树脂。热固性树脂例如是环氧树脂、酚醛树脂或聚酰亚胺树脂。在树脂中也可以加入由以热膨胀系数比该树脂低的材料形成的绝缘性粒子构成的填料。绝缘性粒子的材料例如是二氧化硅、氧化铝、酚醛、聚乙烯、玻璃纤维或石墨。另外，密封部9也可以由树脂以外的材料、例如非晶状态的无机材料构成。
芯片7、密封部9及安装基板5的线膨胀系数及杨氏模量等的相对大小可以适当地设定。例如，密封部9与芯片7相比，线膨胀系数大且杨氏模量小。
(梯型滤波器的结构)
图3是示意性地表示滤波器1的电气结构的概要的电路图。
已述的多个外部端子3例如包括：从外部(例如安装有滤波器1的未图示的电路基板)输入信号的输入用外部端子3A；向外部输出信号的输出用外部端子3B；和被赋予基准电位的基准电位用外部端子3G。滤波器1从输入到输入用外部端子3A的信号中去除不需要的信号(使不需要的信号衰减)并输出到输出用外部端子3B。被去除的不需要的信号向基准电位用外部端子3G释放。
滤波器1例如既可以是带通滤波器，也可以是带阻滤波器。作为带通滤波器的滤波器1使特定的频带(通带)的信号从输入用外部端子3A向输出用外部端子3B通过。作为带阻滤波器的滤波器1使从输入用外部端子3A向输出用外部端子3B通过的信号中的特定的频带(阻带)的信号衰减(去除)。
滤波器1例如由梯型滤波器构成，其中，该梯型滤波器是多个谐振器21(更详细地说是21S以及21P)连接成梯型的梯型滤波器。具体而言，例如，滤波器1具有：在输入用外部端子3A与输出用外部端子3B之间串联连接的多个(在图示的例子中为4个)串联谐振器21S，和将该串联的线与基准电位部(在此为基准电位用外部端子3G)连接的多个(在图示的例子中为3个)并联谐振器21P。
有时将包含从输入用外部端子3A到输出用外部端子3B的多个串联谐振器21S的线称为串联臂23。此外，有时将包含从串联臂23到基准电位部的一个并联谐振器21P的线称为并联臂25。串联臂23有助于通带内或阻带外的信号的传输。并联臂25有助于使通带外或阻带内的信号向基准电位用外部端子3G流动。
串联谐振器21S的数量以及并联谐振器21P(并联臂25)的数量可以适当地设定。在图示的例子中，串联谐振器21S以及并联谐振器21P分别为多个，但也可以分别为一个。此外，在图示的例子中，最接近输入用外部端子3A的谐振器21为串联谐振器21S，但也可以为并联谐振器21P。关于输出用外部端子3B也同样。从芯片7内或滤波器1内的观点来看，多个并联谐振器21P的一部分或全部既可以与同一基准电位部连接，也可以分别与相互短路的多个基准电位部连接，也可以分别与相互未短路的多个基准电位部连接。
另外，在本实施方式的说明中，在多个谐振器21连接成梯型的情况下，例如，如上所述，是指在输入用外部端子3A与输出用外部端子3B之间电连接有串联臂23(在其他观点下为一个串联谐振器21S或串联连接的多个串联谐振器21S)，在一个以上的串联谐振器21S的输入侧或输出侧与基准电位部之间电连接有一个以上的并联臂25(在其他观点下为一个以上的并联谐振器21P)的状态。
滤波器1也可以包含除谐振器21以外的结构。例如，也可以在适当的位置具有电感器和/或电容器。在图示的例子中，示例了与串联谐振器21S并联连接的电感器26。电感器26例如可以由设置于安装基板5的导体(例如如图2所示的内部导体层15B)构成，也可以由设置于芯片7的导体构成。这种电感器26例如有助于扩大作为带通滤波器的滤波器1的通带、或者作为带阻滤波器的滤波器1的阻带。
在作为带通滤波器的滤波器1和作为带阻滤波器的滤波器1中，串联谐振器21S的谐振频率与并联谐振器21P的谐振频率的关系不同。以下，按照带通滤波器、带阻滤波器的顺序，对串联谐振器21S的谐振频率与并联谐振器21P的谐振频率的关系进行说明。
(带通滤波器)
图4是用于说明作为带通滤波器的滤波器1中的谐振频率的设定例的图。
在图4的上部的图表中，横轴表示频率f(Hz)，纵轴表示阻抗的绝对值|Z|(Ω)。线LS表示串联谐振器21S的阻抗。线LP表示并联谐振器21P的阻抗。在图4的下部的图表中，横轴表示频率f(Hz)，纵轴表示衰减量A(dB)。线LF表示滤波器1的衰减量。图4的上部的图表的横轴与图4的下部的图表的横轴一致。
在由弹性波谐振器构成的谐振器21所涉及的阻抗的频率特性中，出现阻抗成为极小值的谐振点，和阻抗成为极大值的反谐振点。将出现谐振点以及反谐振点的频率设为谐振频率(fsr、fpr)以及反谐振频率(fsa、fpa)。在谐振器21中，反谐振频率例如比谐振频率高。
串联谐振器21S和并联谐振器21P以使串联谐振器21S(线LS)的谐振频率fsr与并联谐振器21P(线LP)的反谐振频率fpa大致一致的方式设置谐振频率和反谐振频率。由此，滤波器1(线LF)作为带通滤波器而起作用，该带通滤波器将比从并联谐振器21P的谐振频率fpr到串联谐振器21S的反谐振频率fsa的频率范围(衰减区域)稍窄的范围设为通带PB。多个串联谐振器21S基本上谐振频率彼此相等，此外，反谐振频率彼此相等。对于多个并联谐振器21P也是同样的。
从上述可知，在作为带通滤波器的滤波器1中，串联谐振器21S的谐振频率比并联谐振器21P的谐振频率高。对于反谐振频率也是同样的。
(带阻滤波器)
图5是用于说明作为带阻滤波器的滤波器1中的谐振频率的设定例的图。
图5是与图4相同的图。与图4同样地，线LS表示串联谐振器21S的阻抗，线LP表示并联谐振器21P的阻抗，线LF表示滤波器1的衰减量。
在作为带阻滤波器的滤波器1中，以使并联谐振器21P(线LP)的谐振频率fpr与串联谐振器21S(线LS)的反谐振频率fsa大致一致的方式设置谐振频率和反谐振频率。由此，滤波器1(线LF)作为带阻滤波器而起作用，该带阻滤波器将比从串联谐振器21S的谐振频率fsr到并联谐振器21P的反谐振频率fpa的频率范围稍窄的范围设为阻带EB。多个串联谐振器21S基本上谐振频率彼此相等，此外，反谐振频率彼此相等。对于多个并联谐振器21P也是同样的。
从上述可理解，在作为带阻滤波器的滤波器1中，和作为带通滤波器的滤波器1相反，串联谐振器21S的谐振频率比并联谐振器21P的谐振频率低。对于反谐振频率也是同样的。
(谐振器的分配)
如上所述，在电气的观点中，滤波器1具有连接成梯型的多个谐振器21。该多个谐振器21被分配到滤波器1所包含的两个以上的芯片7。并且，多个谐振器21例如经由安装有芯片7的安装基板5而电连接。具体而言，如下所述。
图6是示意性地表示芯片7A和7B的与安装基板5对置的表面的俯视图。
该图所示的芯片7S以及7P中的一个是图2所示的芯片7A和7B中的一个。芯片7S和7P中的另一个是芯片7A和7B中的另一个。
芯片7例如具有构成芯片7外形的大部分的、基本上绝缘性的固定基板27。在固定基板27的与安装基板5对置的表面(功能面27a)上，存在有谐振器21、多个芯片端子29(更详细地说是29A～29C以及29G)、和将它们连接的多个布线31。
芯片端子29以及布线31例如由位于功能面27a的导体层35构成。多个芯片端子29例如通过与安装基板5的焊盘19(图2)对置并处于两者之间的凸起物11与焊盘19接合。由此，各芯片端子29与外部端子3(图1～图3)或其他芯片端子29电连接。
多个芯片端子29例如具有输入用芯片端子29A、输出用芯片端子29B、基准电位用芯片端子29G和连接用芯片端子29C。输入用芯片端子29A经由焊盘19与输入用外部端子3A(图3)电连接。输出用芯片端子29B经由焊盘19与输出用外部端子3B电连接。基准电位用芯片端子29G经由焊盘19与基准电位用外部端子3G(图3)电连接。芯片7S的连接用芯片端子29C经由焊盘19与芯片7P的连接用芯片端子29C电连接。在图6中，用虚线表示的布线33示意性地表示由凸起物11和安装基板5的导体构成的电气路径。
从图3与图6的比较可理解，全部(在图示的例子中为4个)的串联谐振器21S设置于芯片7S。此外，全部(在图示的例子中为3个)的并联谐振器21P设置于芯片7P。并且，多个谐振器21例如通过多个布线31、多个连接用芯片端子29C以及多个布线33而连接成梯型。
因此，芯片7S(芯片7A以及7B中的一个)所具有的谐振器21的谐振频率，与芯片7P(芯片7A以及7B中的另一个)所具有的谐振器21的谐振频率彼此不同。更加具体地，在作为带通滤波器的滤波器1中，芯片7S的谐振频率高于芯片7P的谐振频率。相反地，在作为带阻滤波器的滤波器1中，芯片7S的谐振频率低于芯片7P的谐振频率。
另外，图6只不过是用于说明串联谐振器21S以及并联谐振器21P被分配到两个芯片7的示意图。而且，为了容易地图解，多个谐振器21的大小被设为相同，多个谐振器21以恒定的间距排列成1列，布线31的形状被简化。实际上，谐振器21、芯片端子29以及布线31的形状、大小以及配置等可以设为与图示的例子不同的任意的形状、大小以及配置等。此外，在图6中，省略了用于将图3所示的电感器26与串联谐振器21S并联连接的芯片端子29以及布线31等的一部分的结构的图示。但是，在如图6地能够将谐振器21配置成一列的情况下，由于其他的谐振器21没有位于弹性波的传播方向，因此能够抑制噪声等。特别地，在处理需要声膜的这种超过5GHz的高频信号时，由于不是使用以往的在表面传播的弹性波而使用板波，因此有可能在谐振器于弹性波的传播方向重叠的情况的影响变得更大，因此是有效的。
此外，当串联谐振器21S排列成一列时，布线31的宽度可以宽到与谐振器在传播方向的长度相同的程度。其结果是，由于能够使布线的电阻变小因此能够减少损耗。特别地，在处理超过5GHz的这种高频信号的下一代设备中，由于设想输入功率也变大，因此是有用的。
如此地，在一个滤波器中，通过将芯片7分割为两个以上，能够对每个芯片使设计最优化。
(谐振器的结构)
图7是示意性地表示谐振器21的结构的俯视图，相当于放大地表示图6所示的功能面27a的一部分的图。
在图7中，为了方便，标注了由D1轴、D2轴以及D3轴构成的正交坐标系。在参照图7以及后述的图8来对谐振器21进行说明的情况下，将D3轴的正侧设为上方，有时使用上表面或下表面等用语。另外，D1轴被定义为和沿着功能面27a传播的弹性波的传播方向平行，D2轴被定义为和功能面27a平行且和D1轴正交，D3轴被定义为和功能面27a正交。
谐振器21由所谓的单端口弹性波谐振器构成。谐振器21例如将从纸面两侧所示的两个布线31的一者输入的信号从两个布线31的另一者输出。此时，谐振器21进行从电信号向弹性波的转换以及从弹性波向电信号的转换。
谐振器21例如包括已述的固定基板27(其至少是功能面27a侧的一部分)、位于功能面27a上的激励电极37和位于激励电极37的两侧的一对反射器39。如图6所示例地，固定基板27有时被多个谐振器21共用。在以下的说明中，为了方便，有时将激励电极37以及一个反射器39的组合(谐振器21的电极部)表现为例如谐振器21。激励电极37以及反射器39由已述的导体层35构成。
功能面27a具有压电性。激励电极37例如有助于在功能面27a产生具有与输入到谐振器21的电信号的波形对应的波形的弹性波。通过利用该弹性波的谐振现象，可实现图4以及图5所示的阻抗的频率特性。反射器39有助于减少弹性波的泄漏并提高电信号与弹性波之间的转换效率。
(谐振器的电极部)
激励电极37由IDT(Interdigital Transducer：叉指换能器)电极构成，包含一对梳齿电极41。另外，为了改善可视性，对一边的梳齿电极41赋予剖面线。各梳齿电极41例如包含：汇流条43、从汇流条43相互并排延伸的多个电极指45、以及在多个电极指45间从汇流条43突出的虚设电极47。一对梳齿电极41被配置为多个电极指45相互啮合(交错)。
汇流条43例如被形成为以大致一定的宽度在弹性波的传播方向(D1方向)直线状延伸的长条状。并且，一对汇流条43在和弹性波的传播方向正交的方向(D2方向)相互对置。另外，汇流条43也可以宽度是变化的，或者相对于弹性波的传播方向而倾斜。
各电极指45例如被形成为以大致一定的宽度在与弹性波的传播方向正交的方向(D2方向)直线状延伸的长条状。在各梳齿电极41中，多个电极指45沿弹性波的传播方向排列。此外，一个梳齿电极41的多个电极指45和另一个梳齿电极41的多个电极指45基本上交替排列。
多个电极指45的间距p(例如彼此相邻的2个电极指45的中心间距离)在激励电极37内基本上是一定的。另外，激励电极37也可以在一部分具有与间距p相关的特别部分。作为特别部分，例如可以列举：间距p比大部分(例如8成以上)窄的窄间距部、间距p比大部分宽的宽间距部、以及少量电极指45被实质上间隔剔除的间隔剔除部。
以下，在间距p的这种情况下，只要没有特别说明，则是指将上述的这种去除了特别部分的部分(多个电极指45的大部分)的间距。此外，在去除了特别部分的大部分的多个电极指45中，在间距发生变化的情况下，也将大部分的多个电极指45的间距的平均值用作为间距p的值。
电极指45的数量可以根据谐振器21所要求的电特性等而适当设定。图7是示意图，因此电极指45的数量表示得较少。实际上，可以排列比图示多的电极指45。对于后述的反射器39的条状电极51也是同样的。
多个电极指45的长度例如是彼此相同的。另外，激励电极37也可以被实施多个电极指45的长度(在其他观点中为交错宽度)根据传播方向的位置而变化的、所谓的切趾(apodize)。电极指45的长度以及宽度也可以根据所要求的电特性等而适当设定。
虚设电极47例如以大致一定的宽度沿与弹性波的传播方向正交的方向突出。其宽度例如与电极指45的宽度相等。此外，多个虚设电极47以与多个电极指45相等的间距排列，一个梳齿电极41的虚设电极47的远端与另一个梳齿电极41的电极指45的远端隔着间隙而相对。另外，激励电极37也可以不包含虚设电极47。
一对反射器39在弹性波的传播方向位于多个激励电极37的两侧。各反射器39例如可以设为电浮置状态，或者可以被赋予基准电位。各反射器39例如形成为格子状。即，反射器39包含：相互对置的一对汇流条43和在一对汇流条43间延伸的多个条状电极51。多个条状电极51的间距、以及彼此邻接的电极指45和条状电极51的间距基本上和多个电极指45的间距相等。
若向一对梳齿电极41施加电压，则由多个电极指45向具有压电性的功能面27a施加电压，功能面27a进行振动。由此，激励出在D1方向传播的弹性波。弹性波被多个电极指45反射。并且，出现将多个电极指45的间距p设为大致半波长(λ/2)的驻波。由驻波在压电膜57中产生的电信号通过多个电极指45被取出。根据这种原理，谐振器21作为谐振器发挥作用，该谐振器以将间距p作为半波长的弹性波的频率作为谐振频率。反谐振频率由谐振频率以及容量比来规定。
从上述内容可以理解，原理上和/或原则上，若减小间距p，则谐振频率(以及反谐振频率)变高。更加详细地，谐振频率与间距p之间的关系接近于反比例关系。在其他观点中，谐振频率高的谐振器21的间距p比谐振频率低的谐振器21的间距p短。然而，从下面的描述中可以理解，在本实施例中，间距p不一定是这种情况。
虽然没有特别图示，但一个谐振器21也可以将图7所示的结构分割为两个以上。例如，谐振器21也可以具有多组由激励电极37以及一对反射器39构成的组合，并将该多个激励电极37串联地连接而构成。在该情况下，例如，能够降低施加于一个激励电极37的电压，提高作为谐振器21整体的耐电性。各串联谐振器21S是否具有多个激励电极37，例如可以以与并联臂25的连接位置为基准来确定。例如，如果在相互串联连接的两个激励电极37之间没有连接并联臂25，则该两个激励电极37构成同一串联谐振器21S。
(固定基板及导体层)
图8是沿图7的Ⅷ-Ⅷ线的剖视图。在此，将芯片7A的剖面在纸面右侧表示，将芯片7B的剖面在纸面左侧表示。两者的比例尺一致。
首先，对芯片7A及芯片7B共同的事项进行说明。固定基板27例如具有：支撑基板53、位于支撑基板53上的多层膜55、和位于多层膜55上的压电膜57。压电膜57的上表面构成已述的功能面27a。即，导体层35(激励电极37等)位于压电膜57上。
压电膜57例如是直接有助于电信号与弹性波之间的转换的部分。多层膜55例如有助于反射在压电膜57上传播的弹性波，从而将弹性波的能量局限在压电膜57。支撑基板53例如有助于加强多层膜55以及压电膜57的强度。
在这样构成的固定基板27中，例如作为弹性波可以利用平板模式的弹性波。平板模式的弹性波的传播速度(声速)比一般的SAW(Surface Acoustic Wave、声表面波)的传播速度快。例如，相对于一般的SAW的传播速度为3000～4000m/s，平板模式的弹性波的传播速度为10000m/s以上。其结果是，可容易地实现在较高频率区域中的谐振和/或滤波。例如，也能够以1μm以上的间距p实现5GHz以上的谐振频率。
尽管没有特别图示，压电膜57的上表面可以从导体层35(除了芯片端子29之外)上方被绝缘性的保护膜覆盖。保护膜的材料例如是SiO2或Si3N4。此外，保护膜也可以是包含这些材料的多层的层叠体。保护膜既可以是仅用于减少导体层35的腐蚀的保护膜,也可以是有助于温度补偿的保护膜。在设置有保护膜的情况等，可以在激励电极37以及反射器39的上表面或者下表面，设置包含绝缘体或者由金属构成的附加膜，以提高弹性波的反射系数。
芯片7的各层的具体构成例如如下。
(支撑基板)
支撑基板53不直接对谐振器21的电特性带来影响。因此，支撑基板53的材料以及尺寸可以适当被设定。支撑基板53的材料例如是绝缘材料，绝缘材料例如是树脂或者陶瓷。另外，支撑基板53可以通过热膨胀系数比压电膜57等低的材料构成。该情况下，能够减少由于温度变化而谐振器21的频率特性发生变化的可能性。作为这种材料，能够列举例如硅等的半导体、蓝宝石等的单晶以及氧化铝质烧结体等的陶瓷。另外，支撑基板53可以层叠包含彼此不同的材料的多个层而构成。支撑基板53的厚度例如比压电膜57厚。
(多层膜)
多层膜55通过依次层叠多个声膜59而构成。多个声膜59在相互重叠的彼此之间材料互不相同。在其他观点中，多个声膜59在相互重叠的彼此之间声阻抗互不相同。由此，例如，在相互重叠的声膜59的界面使弹性波反射变得容易。在图示的例子中，第1声膜59A和由与该第1声膜59A的材料不同的材料构成的第2声膜59B交替地层叠。即，多层膜55由两种材料构成。当然，与图示的例子不同，多层膜55也可以由三种以上的材料构成。
可以从声阻抗等观点来适当设定多个声膜59的材料。例如，可以使第2声膜59B的材料的声阻抗比第1声膜59A的材料的声阻抗高。由此，例如，在两者的界面处弹性波的反射率变得相对较高。具体而言，例如，第1声膜59A的材料可以是二氧化硅(SiO2)。在该情况下，第2声膜59B的材料可以是例如五氧化二钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)或者氧化镁(MgO)。
在第1声膜59A与第2声膜59B的声阻抗的关系如上所述的情况下，与压电膜57接触的层例如可以是第1声膜59A。与支撑基板53接触的层可以是第1声膜59A，也可以是第2声膜59B。
多层膜55的层叠数(声膜59的层数)可以被适当地设定。若举一个例子，则层叠数为3层以上且12层以下。当然，层叠数既可以为2层，也可以为13层以上。另外，层叠数既可以为偶数，也可以为奇数。
声膜59的厚度可以被适当地设定。例如，在各芯片7中，所有的声膜59的厚度既可以彼此相同，也可以在一部分或全部的声膜59中厚度彼此不同。在图示的例子中，在各芯片7中，多个第1声膜59A的厚度彼此相同，并且多个第2声膜59B的厚度彼此相同。此外，在该例子中，第1声膜59A的厚度和第2声膜59B的厚度彼此不同。换言之，由彼此相同的材料构成的声膜59彼此具有相同的厚度，并且由彼此不同的材料构成的声膜59具有彼此不同的厚度。然而，与图示的例子不同，第1声膜59A的厚度和第2声膜59B的厚度可以彼此相同，第1声膜59A彼此的厚度可以不同，第2声膜59B彼此的厚度可以不同。
在彼此重叠的声膜59之间可以插入用于两者的附着性的提高和/或扩散的减少的附加层。附加层的厚度薄至对特性的影响可以忽略不计的程度。例如，附加层的厚度可以大致为2p的1％以下。在本公开的描述中，即使在设有这种附加层的情况下，也可以忽略附加层的存在。这对于压电膜57和多层膜55之间等也是一样的。
(压电膜)
压电膜57例如由具有压电性的单晶构成。更加具体地，例如，压电膜57由钽酸锂(LiTaO3)的单晶或铌酸锂(LiNbO3)的单晶构成。压电膜57的切角也可以是包括公知的切角的各种切角。例如，压电膜57可以是旋转Y切X传播的压电膜。即，弹性波的传播方向(D1方向)与X轴可以大致一致(例如两者的差为±10°)。此时的Y轴相对于压电膜57的法线(D3轴)的倾斜角可以适当设定。
(导体层)
导体层35如以上所述，例如构成激励电极37、反射器39、布线31及芯片端子29。另外，这些各部位的任一个部位，其全部或一部分也可以由导体层35以外的导体层构成。例如，激励电极37、反射器39及布线31的全部厚度可以由导体层35构成，另一方面，芯片端子29可以由导体层35和重叠在其上的其他导体层构成。
导体层35例如由金属形成。金属可以设为适当的种类，例如是铝(Al)或者将Al作为主成分的合金(Al合金)。Al合金例如是铝-铜(Cu)合金。另外，导体层35也可以包含多个金属层。例如，也可以在Al或者Al合金、和压电膜57之间，设置用于强化它们的接合性的包含钛(Ti)的比较薄的层。
(厚度的一个例子)
各层的具体厚度可以适当地设定。以下示出其中一个例子。如上所述，将电极指45的间距设为p。此时，压电膜57的厚度可以为0.3p以上且0.6p以下。第1声膜59A的厚度可以为0.10p以上或0.14p以上，另外，可以为0.28p以下或0.26p以下，上述的下限和上限可以适当地组合。此外，第2声膜59B的厚度可以为0.08p以上或1.90p以上，此外，可以为2.00p以下或0.20p以下，上述的下限和上限只要不矛盾，则可以适当地组合。导体层35的厚度例如可以为0.04p以上且0.17p以下。
(芯片彼此的异同)
如上所述，芯片7A及7B的谐振器21的谐振频率互不相同。在此，设为芯片7A所具有的谐振器21的谐振频率比芯片7B所具有的谐振器21的谐振频率高。因此，例如，在作为带通滤波器的滤波器1中，具有串联谐振器21S的芯片7S为芯片7A，具有并联谐振器21P的芯片7P为芯片7B。相反地，在作为带阻滤波器的滤波器1中，具有并联谐振器21P的芯片7P为芯片7A，具有串联谐振器21S的芯片7S为芯片7B。
芯片7A和芯片7B的多个声膜59及压电膜57的合计的层叠数、层叠方向的材料的排列顺序及膜彼此的厚度的比、彼此相同。另一方面，芯片7A和芯片7B的多个声膜59及压电膜57的合计厚度彼此不同。具体而言，芯片7A中的多个声膜59及压电膜57的合计厚度比芯片7B中的多个声膜59及压电膜57的合计厚度薄。换言之，若在维持膜彼此的比率的状态下，在厚度方向缩小芯片7B的多层膜55及压电膜57的结构，则成为芯片7A的多层膜55及压电膜57的结构。
例如，在图示的例子中，在任一个芯片7中，合计的层叠数均为7层(声膜59的6层及压电膜57的1层)。因此，芯片7A和芯片7B的多个声膜59及压电膜57的合计的层叠数相同。
对于图示的例子，进一步地，作为第1声膜59A的材料，以SiO2为例；作为第2声膜59B的材料，以Ta2O5为例；作为压电膜57的材料，以LiTaO3为例。此时，在任一个芯片7中，都从下依次按Ta2O5、SiO2、Ta2O5、SiO2、Ta2O5、SiO2、LiTaO3的顺序层叠。并且，LiTaO3的切角在芯片7A和芯片7B中相同。因此，芯片7A和芯片7B的多个声膜59和压电膜57的、在其层叠方向的材料的排列顺序相同。
另外，如上所述，在切角相同的情况下，切角影响滤波器1的频率特性的层(压电膜57)也可以是相同的材料。相反地，在各层中，判断是否是相同的材料时，可以不考虑能忽略切角对滤波器1的频率特性的影响的因素。
在图示的例子中，如下所示的从下侧的层起的厚度比、第2声膜59B(最下层)的厚度：第1声膜59A的厚度(从下数第二层)：第2声膜59B的厚度(从下数第三层)：第1声膜59A的厚度(从下数第四层)：第2声膜59B的厚度(从下数第五层)：第1声膜59A的厚度(从下数第六层)：压电膜57的厚度在芯片7A和芯片7B中相同。因此，芯片7A和芯片7B的多个声膜59及压电膜57的膜彼此的厚度比相同。
另外，虽然芯片7A中的膜彼此的比与芯片7B中的膜彼此的比相同，但是当然也可以存在由制造精度引起的差异及鉴于本公开的主旨而可容许的差异等。例如，在芯片7A中的比(设为第1膜的厚度/第2膜的厚度。)与芯片7B中的比(设为与上述第1膜对应的膜的厚度/与上述第2膜对应的膜的厚度。)的差异，在芯片7A中的比与芯片7B中的比的平均为5％以内的情况下，可以认为芯片7A中的比与芯片7B中的比彼此相同。
即使在膜厚比的差异为5％以内的范围内各膜的厚度发生变化，也能够维持作为谐振器21的特性。例如，在图12、图13中表示对压电膜的厚度以及声膜的厚度对阻抗的相位的最大值产生的影响进行仿真而得到的结果。
(压电膜的厚度)
分别设定电极指45的间距p及压电膜57的厚度t0，通过仿真计算求出谐振器21的特性。间距p及厚度t0以外的仿真条件如下。
压电膜：
材料：LiTaO3
欧拉角：(0°，16°，0°)
厚度：t0
第1声膜：
材料：SiO2
厚度(t1)：根据t0的值设定为t0：t1＝0.40：0.20
第2声膜：
材料：HfO2
厚度(t2)：根据t0的值设定为t0：t2＝0.40：0.16
图12是表示阻抗的相位的最大值θmax的计算结果的等高线图。在该图中，线L21以及线L22是表示最大值θmax大致为82°以上的范围的直线。
在图12中，若关注到相同间距的一个值，则可知最大值θmax的值成为规定的大小或以上(例如82°以上)的厚度t0的值具有宽度。例如，可知可以是±5％左右的变化。
(声膜的厚度)
接着，选择上述仿真中的第1声膜59A的厚度t1以及第2声膜59B的厚度t2的相对压电膜7的厚度t0的值的比率，以使阻抗的相位的最大值θmax变大。具体而言，如下所述。
将厚度t0的值设为一定的值，并分别设定厚度t1和厚度t2的值来进行仿真计算，通过仿真计算来求出谐振器21的特性。该仿真条件与图12的仿真条件大致相同。以下，表示与图12的仿真条件不同的条件。
压电膜的厚度t0：0.40μm
第1层的厚度t1：0.16μm～0.24μm
第2层的厚度t2：0.06μm～0.28μm
图13是表示通过上述仿真计算出的阻抗的相位的最大值θmax的图。
如该图所示，当t1＝0.20μm且t2＝0.16μm时，最大值θmax取大的值。此时的厚度t0～t2的比率为也在图12的仿真条件的说明中进行了说明的、下述的比率。
t0：t1：t2＝0.40：0.20：0.16
在图13中，可知即使厚度t1和/或厚度t2的值与成为上述比率的值相差0.02μm左右，作为最大值θmax也可得到大的值。0.02μm是t0(0.40μm)的5％。因此，可知与第1构成例中一样地，厚度t1以及t2可以设在上述比率±5％以内的范围内。
此外，各膜的厚度可以是，根据膜彼此的厚度比彼此相同时的值，所述压电膜的厚度为97％以上且103％以下，所述多个声膜的厚度分别为95％以上且105％以下。通过设为这样的值，能够稳定地实现频率特性。
在图示的例子中，芯片7A中的从支撑基板53的上表面到压电膜57的上表面的厚度比芯片7B中的从支撑基板53的上表面到压电膜57的上表面的厚度薄。因此，芯片7A和芯片7B的多个声膜59及压电膜57的合计厚度彼此不同。
导体层35(激励电极37以及反射器39)的厚度与多层膜55以及压电膜57的厚度的比率在芯片7A和芯片7B中既可以相同(图示的例子)，也可以不同。同样地，支撑基板53厚度的厚度与多层膜55以及压电膜57的厚度的比率在芯片7A和芯片7B中既可以相同(图示的例子)，也可以不同。此外，芯片7A中的多个声膜59以及压电膜57的合计厚度与芯片7B中的多个声膜59以及压电膜57的合计厚度的比既可以和芯片7A的间距p与芯片7B的间距p的比相等(图示的例子)，也可以不同。
如上所述，在本实施方式中，弹性波滤波器1具有第1芯片(芯片7A)、和与芯片7A电连接的第2芯片(芯片7B)。这些芯片7分别具有依次层叠配置的支撑基板53、多个声膜59、压电膜57以及激励电极37。多个声膜59依次层叠在支撑基板53上，在相互重叠的彼此之间材料彼此不同。芯片7A和芯片7B的多个声膜59及压电膜57的、合计的层叠数、层叠方向的材料的排列顺序及膜彼此的厚度的比、彼此相同。此外，芯片7A以及芯片7B的多个声膜59及压电膜57的合计厚度彼此不同。
因此，例如，与通过一个芯片7构成弹性波滤波器的情况相比，能够减少滤波器1的插入损耗和杂波。具体而言，例如，如下所述。
通常通过使串联谐振器21S与并联谐振器21P的激励电极37的间距P不同来实现串联谐振器21S与并联谐振器21P之间的频率差。另一方面，在如滤波器1那样地使用了多层膜55以及压电膜57的高频设备中，即使减小间距p，谐振器21的频率也难以升高。其结果是，难以确保串联谐振器21S与并联谐振器21P之间的频率差。
此外，例如，基于仿真和/或实验来对多层膜55以及压电膜57的材料以及厚度等进行最优设计，以减少插入损耗和杂波(需要最优设计值)。例如，该设计值与间距p高度相关。因此，若想要通过增大串联谐振器21S与并联谐振器21P之间的间距p的差异来确保两者的频率差，则在至少一个谐振器21中插入损耗和/或杂波会增加。
这里，如在先申请1所示，若压电膜57和/或多层膜55变薄，则谐振频率变高。另一方面，在本实施方式中，使芯片7A的膜厚比芯片7B的膜厚薄。因此，容易使芯片7A的频率比芯片7B的频率高。进而，容易确保串联谐振器21S与并联谐振器21P之间的频率差。
此外，在芯片7A和芯片7B之间，压电膜57以及多层膜55的层叠数、材料的层叠顺序以及膜厚度比分别彼此相同。因此，例如，在各芯片7中，可以采用在间距p的相关性方面接近于最佳设计的压电膜57以及多层膜55的结构。其结果是，作为滤波器1整体，可以减少插入损耗和/或杂波。
另外，从上述说明可以理解，基本上，在间距p相对小的芯片7(在此为7A)中，压电膜57以及多层膜55的合计厚度被减薄。但是，如已经提及那样，芯片7A与芯片7B之间的间距p之比、和芯片7A与芯片7B之间的压电膜57与多层膜55的合计厚度的比并不一定相同。例如，在各芯片7的设计中，针对各种参数综合地求出最佳值，其结果是，多层膜55以及压电膜57的合计厚度相对间距p的比在两个芯片7彼此之间有时会彼此不同。此外，根据两个芯片7(不限定是7S以及7P)的频率差的程度和/或各种层的厚度，芯片7A的间距p与芯片7B的间距p也可以相等。
此外，在本实施方式中，滤波器1也可以包含带通滤波器。具体而言，芯片7A也可以具有多个串联谐振器21S(也可以是芯片7S)。芯片7B也可以具有多个并联谐振器21P(也可以是芯片7P)。多个串联谐振器21S的谐振频率也可以比多个并联谐振器21P的谐振频率高。多个串联谐振器21S以及多个并联谐振器21P也可以相互电连接从而构成梯型的带通滤波器。芯片7A中的多个声膜59及压电膜57的合计厚度也可以比芯片7B中的多个声膜59及压电膜57的合计厚度薄。
在该情况下，例如能够实现在相对高的频带(例如5GHz)具有通带的带通滤波器。并且，在这样的带通滤波器中，能够减少插入损耗及杂波。
此外，在本实施方式中，滤波器1也可以包括带阻滤波器。具体而言，芯片7A也可以具有多个并联谐振器21P(也可以是芯片7P)。芯片7B也可以具有多个串联谐振器21S(也可以是芯片7S)。多个串联谐振器21S的谐振频率也可以比多个并联谐振器21P的谐振频率低。多个串联谐振器21S以及多个并联谐振器21P也可以相互电连接从而构成梯型的带通滤波器。芯片7A中的多个声膜59及压电膜57的合计厚度也可以比芯片7B中的多个声膜59及压电膜57的合计厚度薄。
在该情况下，例如，可以实现在相对高的频带(例如5GHz)中具有通带的带阻滤波器。并且，在这种带阻滤波器中，能够减少插入损耗以及杂波。
关于上述带通滤波器以及带阻滤波器的记述能够如下归纳。在本实施方式中，芯片7A以及7B可以分别具有谐振器21。芯片7A的谐振器21的谐振频率可以比芯片7B的谐振器21的谐振频率高。芯片7A中的多个声膜59及压电膜57的合计厚度也可以比芯片7B中的多个声膜59及压电膜57的合计厚度薄。
此外，在本实施方式中，例如，芯片7A的支撑基板53的厚度比芯片7B的支撑基板53的厚度薄。
支撑基板53例如通过在支撑基板53与多层膜55(以及压电膜57)之间产生的热应力而对激励电极37(谐振器21)的温度特性产生影响。因此，通过在多层膜55以及压电膜57相对薄的芯片7A中使支撑基板53相对薄，从而容易使两个芯片7之间的温度特性同等。在其他观点中，容易在两个芯片双方中使温度特性提高。
另外，在本实施方式中，滤波器1还具有安装基板5以及密封部9。安装基板5具有安装有芯片7A以及7B的第1面(安装基板5的上表面)。密封部9从芯片7A以及7B的上方覆盖安装基板5的上表面。从安装基板5的上表面到芯片7A的与安装基板5相反侧的面的高度h1，低于从安装基板5的上表面到芯片7B的与安装基板5相反侧的面的高度h2。从安装基板5的上表面到密封部9的与安装基板5相反侧的面的高度在芯片7A的位置和芯片7B的位置相同。
在该情况下，例如，与高度h1和高度h2相同的方式(该方式也包含于本公开涉及的技术。)相比，滤波器1的温度上升时的芯片7A的频率的变化量小。即，芯片7A的温度特性得以提高。另一方面，与高度h1和高度h2相同的方式相比，芯片7B的温度特性降低。这通过发明人等的实验得到确认。作为产生这样作用的理由，例如可以举出：若高度h1低，则密封部9的芯片7A上的部分变厚，抑制芯片7A的翘曲的效果得以提高。此外，例如可以举出：若高度h1低，则密封部9中的位于芯片7A的上方的部分位于芯片7B的侧方，对芯片7B的侧面赋予应力，促进芯片7B的翘曲。在此，在忽略上述这种密封部9的影响时，频率相对高的芯片7A与芯片7B相比温度特性容易降低。因此，在考虑了密封部9的影响时，通过使芯片7A的温度特性优先于芯片7B的温度特性而提高，作为滤波器1整体，能够使温度特性提高。
此外，虽然在本实施方式中，支撑基板53和多层膜55直接接合，但是也可以在它们之间包含追加层。作为追加层，可以是紧贴层、绝缘层，也可以是由与多层膜相同的材料构成的层叠膜。而且，这种追加层既可以设置在芯片7A和芯片7B双方，也可以仅设置在任意一方。
此外，在本实施方式中，虽然示例了通过在芯片7A和芯片7B中将声膜和压电膜的厚度的比率设为相同并使总厚度不同，来实现频率差并抑制杂波的结构，但是当然不是非要使层厚度不同。通过由一个滤波器分割芯片来构成，能够如先前所述地调整谐振器的布局，例如，也可以在两个芯片中使电极材料或电极的层结构不同，或者仅提高需要耐功率的谐振器的耐功率性。此外，也可以在两个芯片中使向安装基板的安装方法不同。即，也可以仅一者的芯片作为所谓的晶圆级封装，另一者的芯片如图2所示地安装。由于能够在一般由树脂构成的晶圆级封装中对Cu布线等高精度地进行图案形成，因此也可以仅在晶圆级封装的芯片制作需要高精度地制作电感器或电容的谐振器。
＜弹性波滤波器的应用例＞
以下，例示几个包含上述滤波器1的各种电子部件以及电子设备。
(分波器)
图9是示意地表示滤波器1的应用例的分波器101的结构的电路图。根据该图的纸面左上方所示的符号可以理解，在该图中，梳齿电极41示意性地表示为双叉的叉形状，反射器39用两端弯曲的1根线表示。
更详细地，图示的分波器101构成为双工器。分波器101例如具有：发送滤波器109，对来自发送端子105的发送信号进行滤波，并输出至天线端子103；和接收滤波器111，对来自天线端子103的接收信号进行滤波，并输出至1对接收端子107。
在图示的例子中，作为带通滤波器的滤波器1被用于发送滤波器109。尽管没有特别地图示，但作为带通滤波器的滤波器1可以不被用于发送滤波器109而是被用于接收滤波器111，或者除了被用于发送滤波器109之外还被用于接收滤波器111。
例如，可以将构成发送滤波器109的芯片(在此是芯片7)和构成接收滤波器111的芯片安装在同一安装基板5上来构成分波器101。在此情况下，滤波器1(在此为发送滤波器109)的一部分和其他滤波器(在此为接收滤波器111)的一部分或全部也可以设置在同一芯片上。或者，例如，发送滤波器109以及接收滤波器111可以相互独立地具有安装基板5以及芯片(独立地封装)，并一起安装在未图示的电路基板上。
根据上述说明可以理解，天线端子103、发送端子105和/或接收端子107既可以被认为是芯片端子29(图6)，也可以被认为是外部端子3(图1～图3)，也可以被认为是设置在安装有滤波器1的未图示的电路基板的端子。在基准电位部108为端子的情况下，该端子也是同样的。例如，在图示的例子中，发送端子105(对于作为发送滤波器109的滤波器1)可以被认为是输入用芯片端子29A或者输入用外部端子3A。天线端子103也可以被认为是输出用芯片端子29B或输出用外部端子3B。基准电位部108也可以被认为是基准电位用芯片端子29G或者基准电位用外部端子3G。
如上所述，在图示的例子中，发送滤波器109由滤波器1构成。关于滤波器1的结构如上所述。另外，如上所述，串联谐振器21S以及并联谐振器21P的数量可以适当地设定，在图9中，以与图3以及图6不同的数量表示串联谐振器21S以及并联谐振器21P。
在图示的例子中，接收滤波器111例如包含谐振器21和多模式型滤波器(设为包含双模式型滤波器。)113。多模式型滤波器113具有在弹性波的传播方向排列的多个(图示的例子为3个)的激励电极37、和被配置在其两侧的一对反射器39。
(通信装置)
图10是表示作为滤波器1的应用例的通信装置151的主要部分的框图。通信装置151进行使用电波的无线通信，例如包含上述的分波器101。
在通信装置151中，包含要发送的信息的发送信息信号TIS由RF-IC(RadioFrequency Integrated Circuit：射频集成电路)153进行调制以及频率的提升(向具有载波频率的高频信号的变换)而形成为发送信号TS。发送信号TS由带通滤波器155除去发送用的通带以外的不必要分量，由放大器157进行放大并输入至分波器101(发送端子105)。然后，分波器101(发送滤波器109)从被输入的发送信号TS除去发送用的通带以外的不必要分量，将该除去后的发送信号TS从天线端子103输出至天线159。天线159将被输入的电信号(发送信号TS)转换为无线信号(电波)进行发送。
此外，在通信装置151中，由天线159接收到的无线信号(电波)被天线159转换为电信号(接收信号RS)并输入至分波器101(天线端子103)。分波器101(接收滤波器111)从被输入的接收信号RS除去接收用的通带以外的不必要分量，从接收端子107输出至放大器161。被输出的接收信号RS由放大器161进行放大，由带通滤波器163除去接收用的通带以外的不必要分量。然后，接收信号RS由RF-IC153进行频率的降低以及解调从而形成为接收信息信号RIS。
另外，发送信息信号TIS以及接收信息信号RIS可以是包含适当的信息的低频信号(基带信号)，例如是模拟的声音信号或者被数字化的信号。无线信号的通带可以适当被设定，在本实施方式中，比较高的频率的通带(例如5GHz以上)也可以。调制方式可以是相位调制、振幅调制、频率调制或者这些的任意两个以上的组合中的任意一种。电路方式，在图10中例示了直接变换方式，但是也可以设为其他的适当的方式，例如可以是双超外差方式。此外，图10是仅示意地表示主要部分的图，也可以在适当的位置追加低通滤波器、隔离器等，此外，也可以变更放大器等的位置。
(复合滤波器)
图11(a)是示意地表示作为图1的滤波器的应用例的复合滤波器201的结构的框图。
复合滤波器201例如构成为将输入到输入端子203A的信号中的规定的通带的信号从输出端子203B输出的带通滤波器。复合滤波器201具有：在输入端子203A与输出端子203B之间串联连接的宽带滤波器205、和作为带阻滤波器的滤波器1(以下，称为“滤波器1E”)。另外，宽带滤波器205以及滤波器1E的从输入端子203A侧向输出端子203B侧的连接顺序也可以与图示的例子相反。
宽带滤波器205既可以是弹性波滤波器，也可以是不使用弹性波的滤波器。作为后者，能够列举例如：使用包括电感器(线圈)以及电容器(电容)的并联谐振电路的滤波器，以及使用在导体间配置了电介质的电介质谐振器的滤波器(电介质滤波器)。使用并联谐振电路的滤波器能够列举例如：在由陶瓷构成的层叠基板配置了成为电感器以及电容器的导体的LTCC(Low Temperature Co-fired Ceramics、低温共烧陶瓷)滤波器。
与图9所示的各种端子相同，输入端子203A和输出端子203B既可以被认为是芯片端子29，也可以被认为是外部端子3，也可以被认为是设置在安装有宽带滤波器205以及滤波器1的未图示的电路基板的端子。在其他观点中，宽带滤波器205以及滤波器1E例如可以一部分构成在同一芯片上，也可以构成在彼此不同的芯片上并一起被封装，也可以相互独立地被封装并安装在未图示的电路基板上。
图11(b)是表示宽带滤波器205及滤波器1E的滤波特性的图，是与图4及图5的下部的图表类似的图。线LW表示宽带滤波器205的特性。线LE表示滤波器1E的特性。
例如，宽带滤波器205的通带PBw比滤波器1E的阻带EB的带宽要宽。此外，宽带滤波器205的通带PBw两侧的衰减量的变化率(在此仅关注绝对值。以下同样。)比滤波器1E的阻带EB两侧的衰减量的变化率小(斜率平缓)。通常，该变化率越大滤波器的特性越好。阻带EB相对于通带PBw与其低频侧邻接。
图11(c)是表示复合滤波器201的滤波特性的图，是与图11(b)类似的图。
如该图所示，复合滤波器201的滤波特性，在宽带滤波器205的滤波特性中，使通带PBw的低频侧的衰减量的变化率变大。该变化率与滤波器1E的阻带EB的高频侧的变化率大致相等。这样，通过组合滤波器1E和其他滤波器，例如，能得到通带比较宽、且使通带的端部的衰减量的变化率变大的滤波特性。
另外，在图示的例子中，虽然设置了具有与通带PBw的低频侧邻接的阻带EB的滤波器1E，但也可以不设置该滤波器1E而设置具有与通带PBw的高频侧邻接的阻带EB的滤波器1E，或者除了设置该滤波器1E之外还设置具有与通带PBw的高频侧邻接的阻带EB的滤波器1E。通带PBw和阻带EB的端部的频率既可以一致，也可以分开，也可以重复，此外，端部的频率差(邻接的程度)也可以适当设定。复合滤波器201例如可以应用于分波器101中的发送滤波器109和/或接收滤波器111，也可以应用于通信装置151的带通滤波器155和/或163。
本公开涉及的技术并不限定于以上的实施方式，可以按各种的方式实施。
在滤波器是梯型谐振器滤波器的情况下，被分配到两个以上的芯片的多个谐振器不限于串联谐振器以及并联谐振器。例如，原则上，多个串联谐振器具有彼此相同的谐振频率。但是，为了提高滤波特性，有时以在串联谐振器彼此中谐振频率稍微偏移的方式进行调整。在这种情况下，也可以将谐振频率相互偏移的多个串联谐振器分配到膜厚的绝对值彼此不同的多个芯片。对于多个并联谐振器也是同样的。
具有膜厚的绝对值彼此不同的多个芯片的滤波器不限于梯型谐振器滤波器。例如，在图9中示出了具有谐振器21和多模式型滤波器113的接收滤波器111。该谐振器21和多模式型滤波器113也可以分配到两个芯片。此外，例如，滤波器也可以在图3所示的梯型谐振器滤波器中代替并联谐振器而设置电感器。并且，多个串联谐振器也可以分配到膜厚的绝对值彼此不同的多个芯片。
滤波器的封装可以具有实施方式所示的结构以外的各种结构。例如，各芯片可设为箱状的盖以覆盖激励电极37的方式盖在固定基板27(所谓的晶圆级封装型弹性波芯片)。并且，芯片也可以将盖的顶面朝向安装基板5而安装。
在实施方式中，支撑基板53、多层膜55以及压电膜57被图示为具有相同的宽度。但是，它们的宽度也可以彼此不同。例如，也可以使压电膜57的面积比多层膜55的面积小而使多层膜55的上表面的一部分露出。此外，例如，也可以使多层膜55(以及压电膜57)的面积比支撑基板53的面积小而使支撑基板53的上表面的一部分露出。另外，在这样情况下，芯片端子29也可以不位于压电膜57上，而位于多层膜55或者支撑基板53的上表面。
包含多个滤波器的分波器不限于双工器。例如，分波器(多路复用器)可以是包括三个滤波器的三路复用器，或者包括四个滤波器的四路复用器。根据技术领域，多路复用器的术语有时被用于狭义的意思。例如，多路复用器的术语可以用作仅指代混合两个以上信号并输出的设备的术语。在本公开中，多路复用器的术语广义地使用，例如可以是不具有混合信号的功能。
符号说明
1、弹性波滤波器；7A、第1芯片；7B、第2芯片；37、激励电极；53、支撑基板；57、压电膜；59、声膜。

Claims (10)

1.弹性波滤波器，具有：
第1芯片；
第2芯片，所述第2芯片与所述第1芯片电连接；
所述第1芯片以及所述第2芯片分别具有：
支撑基板；
多个声膜，所述多个声膜依次层叠在所述支撑基板上，且相互重叠的彼此之间材料互不相同；
压电膜，所述压电膜位于所述多个声膜上；
激励电极，所述激励电极位于所述压电膜上。
2.根据权利要求1所述的弹性波滤波器，所述第1芯片或者所述第2芯片中的至少一个，具有分别包含所述激励电极的多个串联谐振器；
这些多个串联谐振器电串联连接，且沿着一个方向依次配置。
3.根据权利要求1所述的弹性波滤波器，所述第1芯片以及所述第2芯片中，
所述多个声膜以及所述压电膜的合计的层叠数、层叠方向的材料的排列顺序彼此相同，并且膜彼此的厚度的比的差异为5％以内；
所述多个声膜以及所述压电膜的合计厚度彼此不同。
4.根据权利要求3所述的弹性波滤波器，
所述第1芯片具有分别包含所述激励电极的多个串联谐振器；
所述第2芯片具有分别包含所述激励电极的多个并联谐振器；
所述多个串联谐振器的谐振频率比所述多个并联谐振器的谐振频率高；
所述多个串联谐振器以及所述多个并联谐振器相互电连接而构成梯型的带通滤波器；
所述第1芯片中的所述多个声膜以及所述压电膜的所述合计厚度比所述第2芯片中的所述多个声膜以及所述压电膜的所述合计厚度薄。
5.根据权利要求3所述的弹性波滤波器，
所述第1芯片具有分别包含所述激励电极的多个并联谐振器；
所述第2芯片具有分别包含所述激励电极的多个串联谐振器；
所述多个串联谐振器的谐振频率比所述多个并联谐振器的谐振频率低；
所述多个串联谐振器以及所述多个并联谐振器相互电连接而构成梯型的带阻滤波器；
所述第1芯片中的所述多个声膜以及所述压电膜的所述合计厚度比所述第2芯片中的所述多个声膜以及所述压电膜的所述合计厚度薄。
6.根据权利要求3所述的弹性波滤波器，
所述第1芯片以及所述第2芯片分别具有包含所述激励电极的谐振器；
所述第1芯片的所述谐振器的谐振频率比所述第2芯片的所述谐振器的谐振频率高；
所述第1芯片中的所述多个声膜以及所述压电膜的所述合计厚度比所述第2芯片中的所述多个声膜以及所述压电膜的所述合计厚度薄。
7.根据权利要求6所述的弹性波滤波器，所述第1芯片的所述支撑基板的厚度比所述第2芯片的所述支撑基板的厚度薄。
8.根据权利要求7所述的弹性波滤波器，还具有：
安装基板，具有安装有所述第1芯片以及所述第2芯片的第1面；
密封部，从所述第1芯片以及所述第2芯片之上覆盖所述第1面；
从所述第1面到所述第1芯片的与所述第1面相反侧的面的高度比从所述第1面到所述第2芯片的与所述第1面相反侧的面的高度低；
从所述第1面到所述密封部的与所述第1面相反侧的面的高度在所述第1芯片的位置和所述第2芯片的位置相同。
9.根据权利要求1至8中任一项所述的弹性波滤波器，所述第1芯片以及所述第2芯片中的至少一者在所述支撑基板与所述声膜之间包含追加层。
10.通信装置，具有：
权利要求1至9中任一项所述的弹性波滤波器；
天线，所述天线与所述弹性波滤波器电连接；
集成电路元件，所述集成电路元件经由所述弹性波滤波器与所述天线电连接。
CN202080065592.9A 2019-09-27 2020-09-25 弹性波滤波器以及通信装置 Pending CN114556783A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-177210 2019-09-27
JP2019177210 2019-09-27
PCT/JP2020/036201 WO2021060444A1 (ja) 2019-09-27 2020-09-25 弾性波フィルタ及び通信装置

Publications (1)

Publication Number Publication Date
CN114556783A true CN114556783A (zh) 2022-05-27

Family

ID=75166236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080065592.9A Pending CN114556783A (zh) 2019-09-27 2020-09-25 弹性波滤波器以及通信装置

Country Status (4)

Country Link
US (1) US20220345112A1 (zh)
JP (2) JP7372983B2 (zh)
CN (1) CN114556783A (zh)
WO (1) WO2021060444A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199860A1 (ja) * 2022-04-12 2023-10-19 株式会社村田製作所 高周波モジュール、通信装置及びフィルタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013128636A1 (ja) 2012-03-02 2013-09-06 太陽誘電株式会社 弾性波フィルタ
EP2974013B1 (en) 2013-03-15 2022-11-23 SnapTrack, Inc. Reactance filter comprising acoustic waves resonators
CN110710106B (zh) 2017-07-04 2023-10-31 京瓷株式会社 弹性波装置、分波器及通信装置
CN111066246B (zh) 2017-09-14 2023-08-22 京瓷株式会社 弹性波器件及通信装置

Also Published As

Publication number Publication date
JP7372983B2 (ja) 2023-11-01
JPWO2021060444A1 (zh) 2021-04-01
US20220345112A1 (en) 2022-10-27
WO2021060444A1 (ja) 2021-04-01
JP2023134855A (ja) 2023-09-27

Similar Documents

Publication Publication Date Title
JP6856825B2 (ja) 弾性波装置、分波器および通信装置
JP6710161B2 (ja) 弾性波装置
US9231557B2 (en) Duplexer
JP6651643B2 (ja) 弾性波フィルタ、分波器および通信装置
US8072118B2 (en) Surface acoustic wave device
JP6555270B2 (ja) 受動素子付フィルタ部品および高周波モジュール
JP7278305B2 (ja) 弾性波装置、分波器および通信装置
WO2019107280A1 (ja) 弾性波フィルタ、分波器および通信装置
JP2023134855A (ja) 弾性波フィルタ及び通信装置
JP2020053876A (ja) 弾性波装置、分波器および通信装置
JP7352638B2 (ja) フィルタデバイス及び通信装置
WO2010007805A1 (ja) 分波器
WO2023248823A1 (ja) フィルタデバイス、多層基板及び通信装置
JP2020115616A (ja) フィルタおよびマルチプレクサ
JP7055503B1 (ja) 弾性波デバイス
US11751480B2 (en) Electronic device
WO2024101346A1 (ja) 複合フィルタ、モジュール及び通信装置
JP7417487B2 (ja) 弾性波デバイス及び通信装置
WO2024034528A1 (ja) 弾性波装置、複合フィルタ及び通信装置
JP7421557B2 (ja) 弾性波装置及び通信装置
WO2023210524A1 (ja) 弾性波素子及び通信装置
WO2024043225A1 (ja) 複合フィルタ及び通信装置
CN110089031B (zh) 弹性波装置、分波器以及通信装置
JP2024003954A (ja) 複合フィルタ及び通信装置
JP2022183454A (ja) 弾性波デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination