JP7352638B2 - フィルタデバイス及び通信装置 - Google Patents

Description

本開示は、信号をフィルタリングするフィルタデバイス、及び当該フィルタデバイスを有している通信装置に関する。

信号をフィルタリングするフィルタと、当該フィルタに信号を入力するポート（端子）と、当該フィルタから信号を出力するポート（端子）とを有しているフィルタデバイスが知られている（例えば特許文献１及び２）。

特許文献１では、マルチプレクサ（別の観点ではマルチプレクサが含むフィルタ）よりも端子（ポート）側に２つのインダクタを設けたデバイスが開示されている（特許文献１の図１１Ｄ）。第１のインダクタは、ポートとフィルタとの間でこれらに直列に接続されている。第２のインダクタは、一端が第１のインダクタとフィルタとの間に接続されるとともに、他端が基準電位部に接続されている。

特許文献２では、フィルタに対してポート側に接続されている整合素子（インダクタ又はキャパシタ）と、フィルタのうち整合素子から離れている一部に並列接続されているインダクタとを誘導性結合させたデバイスが開示されている。特許文献２では、誘導性結合により、信号を伝搬させる副伝搬経路が構成される。特許文献２は、フィルタ全体を経由する主伝搬経路に加えて、上記の副伝搬経路が構成されることによって、減衰特性を向上させることができることを開示している。

特開２０１８－１３７６５５号公報 国際公開第２０１５／１０４８８２号

本開示の一態様に係るフィルタデバイスは、ポートと、基準電位部と、フィルタと、シグナルラインと、第１インダクタと、第２インダクタとを有している。前記ポートは、信号の入力及び信号の出力の少なくとも一方がなされる。前記基準電位部は、基準電位が付与される。前記フィルタは、信号をフィルタリングする。前記シグナルラインは、前記ポートと前記フィルタとを接続している。前記第１インダクタは、前記シグナルラインの少なくとも一部を構成している。前記第２インダクタは、前記シグナルラインと前記基準電位部とを接続している。前記第１インダクタと前記第２インダクタとは誘導性結合している。前記第２インダクタは、弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、前記第１インダクタよりも前記フィルタ側において前記シグナルラインに接続している。本開示の一態様に係るフィルタデバイスは、信号の入力及び信号の出力の少なくとも一方がなされるポートと、基準電位が付与される基準電位部と、信号をフィルタリングするフィルタと、前記ポートと前記フィルタとを接続しているシグナルラインと、前記シグナルラインの少なくとも一部を構成している第１インダクタと、前記シグナルラインと前記基準電位部と接続している第２インダクタと、を有し、前記第１インダクタと前記第２インダクタとが誘導性結合しており、前記第２インダクタは、弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、前記フィルタの少なくとも一部を有しているチップと、前記チップが実装されている基板と、前記基板に実装されており、前記第１インダクタ又は前記第２インダクタを構成しているチップインダクタと、を有している。本開示の一態様に係るフィルタデバイスは、信号の入力及び信号の出力の少なくとも一方がなされるポートと、基準電位が付与される基準電位部と、信号をフィルタリングするフィルタと、前記ポートと前記フィルタとを接続しているシグナルラインと、前記シグナルラインの少なくとも一部を構成している第１インダクタと、前記シグナルラインと前記基準電位部と接続している第２インダクタと、を有しており、前記第１インダクタは第１ラインを有しており、前記第２インダクタは、弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、第２ラインを有しており、前記第１ラインは第１結合部を有しており、前記第２ラインは前記第２結合部を有しており、前記第１結合部及び前記第２結合部において、前記第１インダクタと前記第２インダクタが誘導性結合しており、前記第１結合部における前記ポートからフィルタへの向きと、前記第２結合部における前記シグナルラインから前記基準電位部への向きとが逆である。

本開示の一態様に係る通信装置は、上記フィルタデバイスと、前記ポートに接続されているアンテナと、前記フィルタに対して前記ポートとは反対側に接続されている集積回路素子と、を有している。

実施形態に係るフィルタデバイスの構成を模式的に示すブロック図である。 図２（ａ）、図２（ｂ）及び図２（ｃ）は図１のフィルタデバイスが含む第１インダクタ及び第２インダクタの第１構成例を示す平面図である。 図３（ａ）、図３（ｂ）及び図３（ｃ）は図１のフィルタデバイスが含む第１インダクタ及び第２インダクタの第２構成例を示す平面図である。 図４（ａ）及び図４（ｂ）は比較例及び実施例に係るフィルタデバイスのインピーダンスを示すスミスチャートである。 図５（ａ）及び図５（ｂ）は比較例及び実施例に係るクアッドプレクサの透過特性を示す図である。 図６（ａ）及び図６（ｂ）は図５（ａ）及び図５（ｂ）の一部拡大図である。 図７（ａ）、図７（ｂ）、図７（ｃ）及び図７（ｄ）は比較例及び実施例に係るクアッドプレクサの電圧定在波比を示す図である。 図８（ａ）及び図８（ｂ）は第１及び第２変形例に係るフィルタデバイスの構成を示すブロック図である。 第３変形例に係るフィルタデバイスの構成を示すブロック図である。 図１のフィルタデバイスに用いられるＳＡＷ共振子の構成を示す平面図である。 図１のフィルタデバイスの一例としてのデュプレクサの構成を模式的に示す回路図である。 図１のフィルタデバイスの第１構造例を示す模式的な断面図である。 図１のフィルタデバイスの第２構造例を示す模式的な断面図である。 図１のフィルタデバイスの第３構造例を示す模式的な断面図である。 図１のフィルタデバイスの利用例としての通信装置の要部を示すブロック図である。

（フィルタデバイスの基本構成の概要）
図１は、実施形態に係るフィルタデバイス１の構成を模式的に示すブロック図である。

フィルタデバイス１は、例えば、１つの電子部品として構成されている。当該電子部品は、例えば、チップ型のものとされてよい。従って、例えば、フィルタデバイス１は、外表面１ａを有しており、また、外表面１ａから露出している複数の端子（３及び５）を有している。外表面１ａの形状は、概略直方体状等の適宜な形状とされてよい。

図示の例では、フィルタデバイス１は、互いに周波数帯が異なる複数の信号の送信及び／又は受信に供されるマルチプレクサとして構成されている。例えば、フィルタデバイス１は、共通端子３と、複数の信号端子５とを有している。共通端子３には、例えば、互いに周波数帯が異なる複数の信号に共用される第１の要素（例えばアンテナ）が電気的に接続される。複数の信号端子５には、例えば、前記複数の信号に個別に設けられた複数の第２の要素（例えば複数の高周波回路）が電気的に接続される。フィルタデバイス１は、例えば、複数の第２の要素による第１の要素の供用を許容しつつ、複数の第２の要素間の相互影響（例えば複数の第２の要素が扱う信号同士の意図されていない重畳）を低減する。

より詳細には、例えば、フィルタデバイス１がデュプレクサである場合は、共通端子３には、例えば、送信信号の送信及び受信信号の受信に共用されるアンテナが接続される。また、複数の信号端子５のいずれかには、例えば、送信信号を生成してデュプレクサに入力する送信回路が電気的に接続される。複数の信号端子５の他のいずれかには、例えば、デュプレクサから受信信号を受信する受信回路が電気的に接続される。そして、デュプレクサは、互いに周波数帯が異なる送信信号及び受信信号が送信回路及び受信回路において意図されていない重畳を生じる蓋然性を低減する。

マルチプレクサの具体例として、互いに周波数帯が異なる２つの信号を扱うデュプレクサを挙げた。ただし、マルチプレクサが扱う信号の数は任意である。例えば、マルチプレクサは、互いに周波数帯が異なる３つの信号を扱うトリプレクサであってもよいし、互いに周波数帯が異なる４つの信号（２つの送信信号及び２つの受信信号）を扱うクアッドプレクサであってもよい。

フィルタデバイス１が扱う信号の種類も任意であり、例えば、送信信号及び受信信号の双方を扱わなくてもよい。すなわち、フィルタデバイス１は、送信信号のみを通過させるものであってもよいし、受信信号のみを通過させるものであってもよい。また、フィルタデバイス１における１つの周波数帯は、フィルタデバイス１に対して信号の入力及び／又は信号の出力を行う他のデバイスにおいて互いに異なる周波数帯として扱われる２以上の周波数帯を含んでいてもよい。

技術分野によっては、マルチプレクサの語は、狭義の意味に用いられることがある。例えば、マルチプレクサの語は、２以上の信号を混合して出力するデバイスのみを指す用語として用いられることがある。本開示においては、上記の説明から理解されるように、マルチプレクサの語は、広義に用いられる。

フィルタデバイス１は、マルチプレクサとしての動作を実現するために、例えば、共通端子３と、複数の信号端子５との間に位置している複数のフィルタ７を有している。

各フィルタ７は、共通端子３と、自己に対応する信号端子５との間で、これらに直列に接続されている。そして、フィルタ７は、共通端子３及び信号端子５の一方から入力された信号をフィルタリングして共通端子３及び信号端子５の他方から出力する。すなわち、フィルタ７は、自己に対応する周波数帯の信号のみを通過させる。

図示の例では、１つのフィルタ７に対応する信号端子５は、１つとされている。ただし、１つのフィルタ７に対応する信号端子５は、２つであってもよい。前者の場合においては、信号端子５に入力される信号又は信号端子５から出力される信号は、例えば、基準電位との電位差を信号レベルとする不平衡信号である。後者の場合においては、信号端子５に入力される信号又は信号端子５から出力される信号は、例えば、互いに逆の位相を有するとともに互いの電位の差を信号レベルとする２つの信号からなる平衡信号である。本実施形態の説明では、便宜上、基本的に、１つのフィルタ７に対応する信号端子５が１つである場合を例に取る。

複数のフィルタ７は、共通端子３に並列に接続されている。より詳細には、複数のフィルタ７は、共通端子３から見て分岐するように共通端子３に接続されている。また、複数のフィルタ７は、信号を通過させる周波数帯（通過帯域）が互いに異なっている。これにより、互いに周波数帯が異なる複数の信号によって共通端子３が共用されつつ、複数の信号端子５において複数の信号の意図されていない重畳が生じる蓋然性が低減される。

複数のフィルタ７の数は、フィルタデバイス１が扱う信号の数（周波数帯の数）に応じて適宜に設定されてよい。例えば、デュプレクサにおいては、フィルタ７の数は２つとされてよい。トリプレクサにおいては、フィルタ７の数は３つとされてよい。クアッドプレクサにおいては、フィルタ７の数は４つとされてよい。

フィルタデバイス１は、共通端子３と１以上のフィルタ７とを接続するシグナルライン９を有している。シグナルライン９は、後述する第１インダクタ１１を含んでおり、一端が共通端子３に接続されている。他端側は、分岐点９ａにおいて分岐して複数のフィルタ７に接続されている。分岐点９ａの数及び位置等は適宜に設定されてよい。図示の例では、分岐点９ａで２つのラインに分岐し、そのうち一方は１つのフィルタ７に接続され、他方は次の分岐点９ａで更に２つに分岐するという構成が繰り返されている（最後は２つのラインとも互いに異なるフィルタ７に接続される。）。この他、例えば、１つの分岐点９ａから３つ以上のラインが分岐して３つ以上のフィルタ７に接続されたりしてもよい。フィルタデバイス１がデュプレクサの場合は、分岐点９ａは１つである。

シグナルライン９（第１インダクタ１１）は、フィルタ７と同様の構成のフィルタの一部（例えば後述する弾性波フィルタの直列共振子）と並列に接続されるものではない。例えば、フィルタデバイス１において、共通端子３とフィルタ７とを接続し、シグナルライン９と並列接続されている経路は存在しない。また、そのような経路が存在したとしても、当該経路には、フィルタの一部又は全部は位置していない。フィルタの一部又は全部が位置していたとしても、フィルタ７と同様の構成のフィルタの一部又は全部は位置していない。

また、シグナルライン９は、フィルタ７と同様の構成のフィルタの一部（例えば後述する弾性波フィルタの直列共振子）を含むものでもない。さらに、シグナルライン９は、フィルタ７と異なるフィルタの一部又は全部を含まないものとされてよい。例えば、シグナルライン９は、第１インダクタ１１を除き（あるいは後述のように第１インダクタ１１も含め）、単なる配線によって構成されてよい。ただし、シグナルライン９に適宜な電子素子（例えば抵抗体、キャパシタ又は第１インダクタ１１以外のインダクタ）が接続され、当該電子素子がフィルタデバイス１のフィルタ特性に影響を及ぼしてもよい。

（インダクタ）
フィルタデバイス１は、フィルタ７よりも共通端子３側に位置している第１インダクタ１１及び第２インダクタ１３を有している。第１インダクタ１１及び第２インダクタ１３は、矢印ａ１で示されているように誘導性結合している。これにより、例えば、フィルタデバイス１のインピーダンスが調整されている。具体的には、以下のとおりである。

第１インダクタ１１は、シグナルライン９に含まれている。すなわち、第１インダクタ１１は、共通端子３とフィルタ７との間でこれらに直列に接続されている。より詳細には、第１インダクタ１１は、全てのフィルタ７（別の観点では全ての分岐点９ａ）よりも共通端子３側に位置しており、いずれのフィルタ７に対しても直列に接続されている。ただし、第１インダクタ１１は、いずれかの分岐点９ａよりも共通端子３とは反対側に位置して、複数のフィルタ７のうちの特定のフィルタ７に対してのみ直列に接続されていてもよい。

第２インダクタ１３は、シグナルライン９と基準電位部１５とを接続している。第２インダクタ１３とシグナルライン９との接続位置９ｂは、例えば、図１に例示されているように、第１インダクタ１１とフィルタ７との間に位置している。ただし、接続位置９ｂは、共通端子３と第１インダクタ１１との間に位置していてもよい（図８（ａ）参照）。

第１インダクタ１１のインダクタンス及び第２インダクタ１３のインダクタンスは、適宜に設定されてよい。例えば、これらのインダクタンスは、後述する誘導性結合による作用効果を考慮して設定されてもよいし、当該作用効果とは無関係に設定されてもよい。例えば、これらのインダクタンスは、後述する誘導性結合を考慮せずに、フィルタデバイス１の共通端子３側のインピーダンスを整合させるときと同様の大きさとされてよい。第１インダクタ１１及び第２インダクタ１３は、フィルタの一種の全部又は一部として機能するものであってもよい。第１インダクタ１１及び第２インダクタ１３は、単なる配線であってもよい。すなわち、第１インダクタ１１及び第２インダクタ１３それぞれのインダクタンスは、配線が不可避的に有しているインダクタンスと同等の大きさであっても構わない。

基準電位部１５は、フィルタデバイス１内の適宜な部位とされてよい。例えば、基準電位部１５は、信号端子５と同様に、フィルタデバイス１の外部に露出し、基準電位が付与される基準電位端子とされてよい。基準電位は、例えば、信号端子５と接続される高周波回路（送信回路及び／又は受信回路）から基準電位端子に付与されてよい。

特に図示しないが、共通端子３とフィルタ７との間には、第１インダクタ１１に対して直列に又は並列に接続される他の電子素子が設けられても構わない。また、接続位置９ｂと基準電位部１５との間には、第２インダクタ１３に対して直列に又は並列に接続される他の電子素子が設けられても構わない。他の電子素子としては、例えば、抵抗体、他のインダクタ及びキャパシタが挙げられる。

図１では、概念上、複数の要素同士を接続する配線を図示しているが、そのような配線は設けられていなくてもよい。例えば、端子３が第１インダクタ１１の端部に位置したり、端子５がフィルタ７の端部に位置したり、接続位置９ｂが第１インダクタ１１及び／又は第２インダクタ１３の端部に位置したりしてもよい。

（インダクタの第１構成例）
図２（ａ）～図２（ｃ）は、第１インダクタ１１及び第２インダクタ１３の第１構成例を示す平面図である。

第１インダクタ１１及び第２インダクタ１３は、例えば、導体層によって構成されている。図２（ａ）は、第１インダクタ１１を含む第１導体層１７を示す平面図となっている。図２（ｂ）は、第２インダクタ１３を含む第２導体層１９を示す平面図となっている。第１導体層１７及び第２導体層１９は、積層的に配置されている。図２（ｃ）は、第１導体層１７及び第２導体層１９を平面透視した図となっている。第１導体層１７及び第２導体層１９の材料及び厚さ等は適宜に設定されてよい。

この例では、第１導体層１７は、第１インダクタ１１と、基準電位ライン１０とを有している。基準電位ライン１０は、図１において示しているように、第２インダクタ１３と基準電位部１５とを接続する配線である。基準電位ライン１０は、紙面右側の端部１０ａ側が基準電位部１５に接続される。

第１インダクタ１１は、第１ライン１１ａを有している。第１ライン１１ａは、端部１１ｂ側が共通端子３に接続される。また、第１ライン１１ａは、端部１１ｃ側がフィルタ７に接続される。図２（ａ）及び図２（ｃ）における矢印ａ１１は、第１ライン１１ａにおける共通端子３からフィルタ７への方向を示している。端部１１ｂと共通端子３との接続、端部１１ｃとフィルタ７との接続は、例えば、第１導体層１７に直交する導体（円で示す。符号省略。）等の適宜な導体を介してなされてよい。

第２インダクタ１３は、第２ライン１３ａを有している。第２ライン１３ａは、端部１３ｂ側がシグナルライン９に接続される。また、第２ライン１３ａは、端部１３ｃ側が基準電位部１５に接続される。図２（ｂ）及び図２（ｃ）における矢印ａ１２は、第２ライン１３ａにおけるシグナルライン９から基準電位部１５への方向を示している。端部１３ｂとシグナルライン９との接続は、例えば、第２導体層１９に直交する導体（円で示す。符号省略）を介して端部１３ｂと第１インダクタ１１の端部１１ｃとが接続されることによりなされる。従って、端部１１ｃは、接続位置９ｂとなっている。また、端部１３ｃと基準電位部１５との接続は、例えば、第２導体層１９に直交する導体（円で示す。符号省略）を介して端部１３ｃと基準電位ライン１０の端部１０ｂとが接続されることによりなされる。

第１ライン１１ａ及び第２ライン１３ａは、長尺形状である。ここでの長尺形状は、信号が流れる方向（長さ）が当該方向に直交する方向（幅及び厚み）に対して長い形状であり、例えば、長さは、幅（及び厚み）の５倍以上である。第１ライン１１ａ及び第２ライン１３ａは、一定の幅（及び厚み）で延びていてもよいし、幅が変化する部分が存在してもよい。第１ライン１１ａ及び第２ライン１３ａの具体的な寸法等は適宜に設定されてよい。第１ライン１１ａ及び第２ライン１３ａは、その材料、幅及び／又は厚み等が互いに同等とされていてもよいし、互いに異なっていてもよい。図示の例では、第１ライン１１ａの幅及び第２ライン１３ａの幅は互いに同等（例えば、両者の差は、両者のうち広い方の幅の１割以下）となっている。

第１ライン１１ａ及び第２ライン１３ａは、図示の例のように周回する部分（図示の例では各ラインの全部となっている）を有していてもよいし、図示の例とは異なり、周回する部分を有さず、例えば、直線状に延びていてもよい。また、第１ライン１１ａ及び第２ライン１３ａが周回する部分を有している場合において、その周回数は、図示の例の第１ライン１１ａのように１周未満であってもよいし、図示の例の第２ライン１３ａのように１周以上であってもよい。１周未満である場合の周回する角度及び１周以上である場合の周回数も任意である。周回する場合の径等は適宜に設定されてよい。径は、第１ライン１１ａと第２ライン１３ａとで異なっていてもよいし、同等であってもよい。

周回しているか否かは、適宜に判断されてよい。例えば、図示の例の第２ライン１３ａのように、周回数が１周以上であれば、周回していることは明らかである。周回数が１周未満の場合においては、例えば、ラインの一端から他端までのラインが延びる方向の変化量が所定角度以上（例えば９０°以上又は１８０°以上）であれば、周回していると判断されてよい。例えば、図示の例の第１ライン１１ａは、側方一方側へ９０°屈曲し、さらに前記一方側へ９０°屈曲しているから、ラインが延びる方向が合計で１８０°変化している。従って、第１ライン１１ａは周回していると判断されてよい。この他、例えば、９０°の屈曲が一回だけであっても周回していると判断されてよい。また、例えば、ラインが全体として湾曲することによって（ラインが延びる方向が徐々に変化していることによって）、一端から他端までのラインが延びる方向の変化量が所定角度以上となっている場合も周回していると判断されてよい。

（第１構成例における誘導性結合）
既述のように、第１インダクタ１１及び第２インダクタ１３は誘導性結合している。例えば、第１ライン１１ａ及び第２ライン１３ａは、互いに並列に延びている第１結合部１１ｅ及び第２結合部１３ｅを有している。第１結合部１１ｅ及び第２結合部１３ｅが互いに並列に延びていることによって誘導性結合が生じる。

より詳細には、図示の例では、第１結合部１１ｅ及び第２結合部１３ｅは、これらを構成する導体層の平面透視において互いに重なっている部分を有している。誘導性結合は、例えば、主としてこの互いに重なっている部分においてなされてよい。重なりは、第１結合部１１ｅ及び／又は第２結合部１３ｅの幅の略全体に亘っていてもよいし、幅の一部であってもよい。図示の例では、第１結合部１１ｅ及び第２結合部１３ｅは、略全幅（例えばいずれの結合部についてもその幅の８割以上）に亘って互いに重なる部分を有している。

第１結合部１１ｅ及び第２結合部１３ｅが互いに並列に延びる長さ及び／又は互いに重なる長さは、適宜に設定されてよい。例えば、第１ライン１１ａ及び／又は第２ライン１３ａが周回する部分を有している場合において、並列に延びる部分及び／又は重なる部分は、その周回する部分の一部であってもよいし（図示の例）。全体であってもよい。

また、例えば、並列に延びる部分及び／又は重なる部分は、直線状に延びているだけであってもよいし、周回していてもよい。図示の例では、第１ライン１１ａ及び第２ライン１３ａは、互いに並列に周回している（第１ライン１１ａにおける端部１１ｂから２つ目の屈曲部までの部分）。具体的には、両者は、互いに並列に延びている状態で９０°の屈曲を１回以上（図示の例では１回）経ている。また、図示の例では、第１ライン１１ａ及び第２ライン１３ａの略全幅に亘って互いに重なっている部分は、概略、直線状である。

矢印ａ１１及びａ１２によって示すように、第１結合部１１ｅにおける共通端子３（端部１１ｂ）からフィルタ７（端部１１ｃ）への向きと、第２結合部１３ｅにおけるシグナルライン９（端部１３ｂ）から基準電位部１５（端部１３ｃ）への向きとは、互いに同一となっている。このような関係での誘導性結合を本実施形態の説明では正方向の誘導性結合ということがある。

上記のように向きが同じという場合、第１結合部１１ｅと第２結合部１３ｅとは必ずしも平行である必要は無い。例えば、両者は、４５°未満、３０°未満又は１５°未満で互いに傾斜していてもよい。両者が１５°未満、１０°未満又は５°未満で互いに傾斜している状態は、両者が略平行であると捉えられてもよい。後述する第２構成例において、向きが逆という場合についても同様である。向きは、例えば、インダクタのラインの中心線を基準に判断されてよい。

第１結合部１１ｅと第２結合部１３ｅとの距離（及び／又は第１導体層１７と第２導体層１９との距離。本段落において、以下、同様。）、及び両者が並列に延びる長さ等の具体的な値は、例えば、後述する作用効果の観点から適宜に設定されてよい。ただし、第１結合部１１ｅと第２結合部１３ｅとの距離は、誘導性結合が生じ得る距離以下とされる。誘導性結合が生じる距離は、信号の強度及びインダクタ間に介在する材料の特性（例えば誘電率）等によって適宜に設定されてよい。例えば、第１結合部１１ｅと第２結合部１３ｅとの距離は、２００μｍ以下、１００μｍ以下、５０μｍ以下又は３０μｍ以下とされてよい。

（インダクタの第２構成例）
図３（ａ）～図３（ｃ）は、第１インダクタ１１及び第２インダクタ１３の第２構成例を示す平面図である。

第２構成例の説明においては、基本的に、第１構成例との相違部分について述べる。特に言及がない事項については、第１構成例と同様とされたり、第１構成例から類推されたりしてよい。第１構成例の要素に対応する要素については、第１構成例との相違が存在しても、同一の符号を付すことがある。

第２構成例においては、誘導性結合の方向が第１構成例と逆になっている。すなわち、第２構成例においては、矢印ａ１１及びａ１２によって示すように、第１結合部１１ｅにおける共通端子３（端部１１ｂ）からフィルタ７（端部１１ｃ）への向きと、第２結合部１３ｅにおけるシグナルライン９（端部１３ｂ）から基準電位部１５（端部１３ｃ）への向きとは、互いに逆となっている。このような関係での誘導性結合を本実施形態の説明では負方向の誘導性結合ということがある。

図示の例では、第２構成例において、第２インダクタ１３の構成は、第１構成例におけるものと同様である。第２構成例において、第１インダクタ１１の構成は、端部１１ｂ及び端部１１ｃに対する中途部分の紙面上下方向の位置が第１構成例のものと逆になっている以外は、第１構成例のものと同様である。もちろん、第２構成例における第２インダクタ１３及び第１インダクタ１１の形状、寸法及び位置等は、第１構成例のものと異なっていても構わない。

図示の例では、第１結合部１１ｅ及び第２結合部１３ｅが互いに並列に延びる長さ及び／又は互いに重なる長さ等は、第１構成例と異なっている点がある。具体的には、第２構成例においては、第１ライン１１ａは、その全部が第２ライン１３ａ（の一部）に並列に延びている。第１ライン１１ａ及び第２ライン１３ａは、互いに並列に延びている状態で９０°の屈曲を２回経ている。また、第１ライン１１ａ及び第２ライン１３ａの略全幅に亘って互いに重なっている部分（第１ライン１１ａにおける端部１１ｃ側の部分）は、９０°の屈曲を１回経ており、周回するように延びているといってよい。

（誘導性結合の作用例）
第１構成例（図２（ｃ））のように、第１インダクタ１１及び第２インダクタ１３が正方向の誘導性結合を生じると、例えば、誘導性結合を生じていない態様に比較して、シグナルライン９と基準電位部１５との結合が強くなる。ひいては、シグナルライン９の特性インピーダンスは小さくなる。その結果、共通端子３におけるフィルタデバイス１のインピーダンスは大きくなる。

逆に、第２構成例（図３（ｃ））のように、第１インダクタ１１及び第２インダクタ１３が負方向の誘導性結合を生じると、例えば、誘導性結合を生じていない態様に比較して、シグナルライン９の特性インピーダンスは大きくなる。その結果、共通端子３におけるフィルタデバイス１のインピーダンスは小さくなる。

従って、第１インダクタ１１及び第２インダクタ１３の誘導性結合の正負及びその程度を調整することによって、共通端子３におけるインピーダンスを調整することができる。このインピーダンスの調整においては、以下に例示するように、インピーダンスは、スミスチャートの実軸方向において調整される。

（シミュレーション結果の例）
フィルタデバイス１について具体的な条件等を設定して、その特性についてシミュレーション計算を行った。以下に、その結果の例を示す。

ここでは、フィルタデバイス１として、クアッドプレクサを想定した。対応する周波数帯は、ＵＭＴＳ（Universal Mobile Telecommunications System）のＢａｎｄ１（送信帯域：１９２０～１９８０ＭＨｚ、受信帯域：２１００～２１７０ＭＨｚ）及びＢａｎｄ３（送信帯域：１７１０～１７８５ＭＨｚ、受信帯域：１８０５～１８８０ＭＨｚ）を想定した。

第１実施例として、第１構成例を想定した。第２実施例として、第２構成例と想定した。第１実施例と第２実施例との相違は、基本的には、第１インダクタ１１及び第２インダクタ１３の誘導性結合の方向のみである。比較例として、第１実施例及び第２実施例において、第１インダクタ１１及び第２インダクタ１３が誘導性結合していない構成を想定した。

実際の製品の設計においては、例えば、比較例のインピーダンスが目標値よりも小さければ、第１構成例を採用してインピーダンスを大きくし、比較例のインピーダンスが目標値よりも大きければ、第２構成例を採用してインピーダンスを小さくする。ここでは、比較例のインピーダンスが目標値よりも小さい場合を想定した。

図４（ａ）及び図４（ｂ）は、共通端子３におけるインピーダンスを示すスミスチャートである。インピーダンスは、周波数によって異なる。図４（ａ）は、想定したクアッドプレクサにおいて最も低い周波数帯であるＢａｎｄ３の送信帯域におけるインピーダンスを例示している。図４（ｂ）は、想定したクアッドプレクサにおいて最も高い周波数帯であるＢａｎｄ１の受信帯域におけるインピーダンスを例示している。

インピーダンスは周波数によって異なるから、周波数帯のインピーダンスはスミスチャートにおいて線によって表される。線Ｌ０は、比較例の値を示している。線Ｌ１は、実施例１の値を示している。線Ｌ２は、実施例２の値を示している。なお、線Ｌ０～線Ｌ２と、比較例、実施例１及び実施例２との対応関係は、後述する図５（ａ）～図７（ｄ）においても同様である。

図４（ａ）及び図４（ｂ）から、実施例１のインピーダンスは、比較例のインピーダンスに対して、値が大きくなる側に実軸方向に沿ってシフトすることが確認された。また、実施例２のインピーダンスは、比較例のインピーダンスに対して、値が小さくなる側に実軸方向に沿ってシフトすることが確認された。

図５（ａ）、図５（ｂ）、図６（ａ）及び図６（ｂ）は、比較例及び実施例に係るクアッドプレクサの透過特性を示す図である。これらの図において、横軸は周波数（ＭＨｚ）を示している。縦軸は、透過特性（ｄＢ）を示している。図５（ａ）は、Ｂａｎｄ３が含まれる周波数範囲における透過特性を示している。図５（ｂ）は、Ｂａｎｄ１が含まれる周波数範囲における透過特性を示している。図６（ａ）は、図５（ａ）の一部拡大図となっている。図６（ｂ）は、図５（ｂ）の一部拡大図となっている。

図７（ａ）～図７（ｄ）は、比較例及び実施例に係るクアッドプレクサのＶＳＷＲ（Voltage Standing Wave Ratio）を示す図である。これらの図において、横軸は周波数（ＭＨｚ）を示している。縦軸は、ＶＳＷＲ（単位無し）を示している。図７（ａ）は、共通端子３におけるＶＳＷＲをＢａｎｄ３が含まれる周波数範囲において示している。図７（ｂ）は、信号端子５におけるＶＳＷＲをＢａｎｄ３が含まれる周波数範囲において示している。図７（ｃ）は、共通端子３におけるＶＳＷＲをＢａｎｄ１が含まれる周波数範囲において示している。図７（ｄ）は、信号端子５におけるＶＳＷＲをＢａｎｄ１が含まれる周波数範囲において示している。

上述のように、図示のシミュレーションにおいては、比較例においてインピーダンスが目標値よりも小さい場合を例にとっている。従って、第１実施例（線Ｌ１）においては、比較例（線Ｌ０）に比較して、インピーダンス整合が図られ、ひいては、ＶＳＷＲが低くなるとともに、挿入損失が低減されている。逆に、第２実施例（線Ｌ２）においては、比較例に比較して、インピーダンスのずれが大きくなり、ひいては、ＶＳＷＲが高くなるとともに、挿入損失が悪化している。

（変形例）
以下、変形例について説明する。変形例の説明においては、基本的に、実施形態のフィルタデバイス１との相違部分について述べる。特に言及がない事項については、変形例の説明の後に説明する事項も含め、実施形態と同様とされたり、実施形態から類推されたりしてよい。実施形態の要素に対応する要素については、実施形態との相違が存在しても、同一の符号を付すことがある。

（第１変形例）
図８（ａ）は、第１変形例に係るフィルタデバイス２０１の構成を示すブロック図である。

実施形態のフィルタデバイス１は、複数のフィルタ７を有していた。これに対して、フィルタデバイス２０１は、１つのフィルタ７のみを有している。すなわち、フィルタデバイス２０１は、単なるフィルタとして構成されている。本変形例においては、共通端子３及び信号端子５に対応する端子を単に端子３及び端子５というものとする。フィルタデバイス２０１は、端子３及び端子５のいずれが入力側及び出力側であってもよい。換言すれば、第１インダクタ１１及び第２インダクタ１３は、フィルタ７に対して、入力側に設けられていてもよいし、出力側に設けられていてもよい。

（第２変形例）
図８（ｂ）は、第２変形例に係るフィルタデバイス３０１の構成を示すブロック図である。ここでは、２つのフィルタ７のみが示されているが、フィルタ７の数は、３以上であって構わない。

実施形態のフィルタデバイス１は、フィルタ７に対して共通端子３側に第１インダクタ１１及び第２インダクタ１３が位置していた。これに対して、フィルタデバイス３０１においては、フィルタ７に対して信号端子５側に第１インダクタ１１及び第２インダクタ１３が位置している。

より詳細には、第１インダクタ１１は、複数のフィルタ７のうちのいずれか１つと、当該フィルタ７に対応する信号端子５とを接続するシグナルライン８に含まれている。第２インダクタ１３は、シグナルライン８と基準電位部１５とを接続している。平衡信号を出力するように２本のシグナルライン８が設けられている場合においては、例えば、２本のシグナルライン８それぞれに対して、第１インダクタ１１及び第２インダクタ１３が接続されてよい。

（第３変形例）
図９は、第３変形例に係るフィルタデバイス４０１の構成を示すブロック図である。ここでは、２以上のフィルタ７が示されているが、フィルタ７の数は、第１変形例と同様に、１つであっても構わない。

実施形態のフィルタデバイス１は、第１インダクタ１１に対して共通端子３側又はフィルタ７側に第２インダクタ１３が接続されていた。これに対して、フィルタデバイス４０１においては、第１インダクタ１１に対して共通端子３側及びフィルタ７側のそれぞれに第２インダクタ１３が接続されている。そして、２つの第２インダクタ１３のいずれも第１インダクタ１１に対して誘導性結合している。

２つの第２インダクタ１３は、第１インダクタ１１のうち互いに異なる部位（例え第１ライン１１ａの長さ方向における互いに異なる部位）に対して誘導性結合してもよいし、互いに同一の部位に対して誘導性結合してもよい。後者の場合においては、２つの第２インダクタ１３は、例えば、第１インダクタ１１を含む第１導体層１７に対して互いに逆側に積層的に配置された２つの第２導体層１９に設けられてよい。

（フィルタの構成例）
フィルタ７の構成（種類）は適宜なものとされてよい。例えば、フィルタ７は、弾性波フィルタ、ＬＣフィルタ、空洞共振器フィルタ、ヘリカルフィルタ又は誘電体フィルタとされてよい。弾性波フィルタは、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＢＡＷ（Bulk Acoustic Wave）フィルタ、弾性境界波フィルタ（ただし、ＳＡＷフィルタの一種と捉えられてもよい。）又は圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonators）フィルタとされてよい。

以下では、フィルタ７の構成の一例として、ＳＡＷフィルタについて説明する。なお、以下において、ＳＡＷは、その上位概念の弾性波に読み替えられてもよい。ＳＡＷ共振子等のＳＡＷを一部に含む用語についても同様である。

（ＳＡＷ共振子の構成）
図１０は、ＳＡＷフィルタに用いられるＳＡＷ共振子２１の構成を示す平面図である。

ＳＡＷ共振子２１（フィルタ７）は、いずれの方向が上方または下方とされてもよいものであるが、以下の説明では、便宜的に、Ｄ１軸、Ｄ２軸およびＤ３軸からなる直交座標系を定義し、Ｄ３軸の正側（図１の紙面手前側）を上方として、上面等の語を用いることがあるものとする。なお、Ｄ１軸は、後述する基板２５の上面（紙面手前側の面。通常は最も広い面（主面）。）に沿って伝搬するＳＡＷの伝搬方向に平行になるように定義され、Ｄ２軸は、基板２５の上面に平行かつＤ１軸に直交するように定義され、Ｄ３軸は、基板２５の上面に直交するように定義されている。

ＳＡＷ共振子２１は、いわゆる１ポートＳＡＷ共振子を構成しており、例えば、模式的に示す２つの端子２３の一方から所定の周波数の電気信号が入力されると共振を生じ、その共振を生じた信号を２つの端子２３の他方から出力する。なお、端子２３は、例えば、共通端子３、信号端子５又は基準電位部１５に対応する。

このようなＳＡＷ共振子２１は、例えば、基板２５と、基板２５の主面２５ａに位置する励振電極２７と、主面２５ａにて励振電極２７の両側に位置する１対の反射器２９とを有している。

上記のように、厳密には、ＳＡＷ共振子２１は、基板２５を含んでいる。ただし、後述するように、一の基板２５上に、励振電極２７及び１対の反射器２９の組み合わせが複数設けられ、複数のＳＡＷ共振子２１が構成されることがある（図１１参照）。そこで、以下の説明では、便宜上、励振電極２７及び１つの反射器２９の組み合わせ（ＳＡＷ共振子２１の電極部）をＳＡＷ共振子２１ということがある。

基板２５は、少なくとも主面２５ａのうちの所定領域２５ａａに圧電性を有している。このような基板２５としては、例えば、基板全体が圧電体によって構成されているもの（すなわち圧電基板）を挙げることができる。また、例えば、いわゆる貼り合わせ基板を挙げることができる。貼り合わせ基板は、主面２５ａを有する圧電体からなる基板（圧電基板）と、この圧電基板の主面２５ａとは反対側の面に、接着剤を介して、又は接着剤を介さずに直接に貼り合わされた支持基板とを有している。また、所定領域２５ａａに圧電性を有している基板２５としては、例えば、支持基板と、支持基板の＋Ｄ３側の主面の一部領域又は主面の全面に、圧電体からなる膜（圧電膜）又は圧電膜を含む多層膜が形成されたものを挙げることができる。

基板２５のうちの少なくとも所定領域２５ａａを構成している圧電体は、例えば、圧電性を有する単結晶によって構成されている。このような単結晶を構成する材料としては、例えば、タンタル酸リチウム（ＬｉＴａＯ_３）、ニオブ酸リチウム（ＬｉＮｂＯ_３）及び水晶（ＳｉＯ_２）を挙げることができる。カット角、平面形状および各種の寸法は適宜に設定されてよい。

励振電極２７および反射器２９は、基板２５上に設けられた層状導体によって構成されている。励振電極２７および反射器２９は、例えば、互いに同一の材料および厚さで構成されている。これらを構成する層状導体は、例えば、金属である。金属は、例えば、ＡｌまたはＡｌを主成分とする合金（Ａｌ合金）である。Ａｌ合金は、例えば、Ａｌ－Ｃｕ合金である。層状導体は、複数の金属層から構成されていてもよい。層状導体の厚さは、ＳＡＷ共振子２１に要求される電気特性等に応じて適宜に設定される。一例として、層状導体の厚さは５０ｎｍ以上６００ｎｍ以下である。

励振電極２７は、１対の櫛歯電極３１（一方には視認性をよくする便宜上ハッチングを付す）を有している。各櫛歯電極３１は、例えば、バスバー３３と、バスバー３３から互いに並列に延びる複数の電極指３５と、複数の電極指３５の間においてバスバー３３から突出する複数のダミー電極３７とを有している。そして、１対の櫛歯電極３１は、複数の電極指３５が互いに噛み合うように（交差するように）配置されている。

１対の櫛歯電極３１に電圧が印加されると、電極指３５によって所定領域２５ａａに電圧が印加され、Ｄ１軸方向に伝搬する所定のモードのＳＡＷが励起される。励起されたＳＡＷは、電極指３５によって機械的に反射される。その結果、電極指３５のピッチを半波長とする定在波が形成される。反射器２９は、この定在波を構成するＳＡＷの漏れを低減する。定在波は、当該定在波と同一周波数の電気信号に変換され、電極指３５によって取り出される。このようにしてＳＡＷ共振子２１は共振子として機能する。その共振周波数は、電極指ピッチを半波長として所定領域２５ａａを伝搬するＳＡＷの周波数と概ね同一の周波数である。

図１０は、励振電極２７の構成の一例を模式的に示しているに過ぎず、励振電極２７の具体的な構成は適宜に設定及び／又は変形されてよい。例えば、電極指３５の数及び各種の寸法等は適宜に設定されてよい。電極指３５のピッチは、一定であってもよいし、微小な量で変動してもよいし、特異なピッチ（例えば狭ピッチ部）が一部に存在してもよい。バスバー３３は、図示の例のようにＤ１方向に平行であってもよいし、図示の例とは異なり、Ｄ１方向に傾斜していてもよい。励振電極２７は、ダミー電極３７を有していなくてもよい。隣り合う２本の電極指の先端同士のＤ２方向における距離（いわゆる交差幅）は、図示の例のように一定であってもよいし、図示の例とは異なり、Ｄ１方向の位置によって異なっていてもよい（いわゆるアポダイズが施されていてもよい。）。少数の電極指３５が実質的に間引かれた部分が存在してもよい。

基板２５の主面２５ａは、励振電極２７および反射器２９の上から、ＳｉＯ_２等からなる不図示の保護膜によって覆われていてもよい。当該保護膜は、励振電極２７よりも薄くてもよいし、厚くてもよい。また、保護膜が設けられる場合等において、励振電極２７および反射器２９の上面または下面には、ＳＡＷの反射係数を向上させるために、絶縁体または金属からなる付加膜が設けられてもよい。

（ＳＡＷフィルタ及びデュプレクサ）
図１１は、フィルタデバイス１としてのデュプレクサの構成を模式的に示す回路図である。

この図は、ＳＡＷフィルタの構成例を示す趣旨のものであることから、第１インダクタ１１及び第２インダクタ１３の図示は省略されている。この図の紙面左上に示された符号から理解されるように、この図では、櫛歯電極３１が二叉のフォーク形状によって模式的に示され、反射器２９は両端が屈曲した１本の線で表わされている。

この図において、送信フィルタ７Ａ及び受信フィルタ７Ｂは、それぞれフィルタ７の一例である。送信端子５Ａ及び受信端子５Ｂは、それぞれ端子５の一例である。送信フィルタ７Ａは、送信端子５Ａからの送信信号をフィルタリングして共通端子３へ出力する。受信フィルタ７Ｂは、共通端子３からの受信信号をフィルタリングして１対の受信端子５Ｂに出力する。

送信フィルタ７Ａは、例えば、いわゆるラダー型のＳＡＷフィルタによって構成されている。すなわち、送信フィルタ７Ａは、送信端子５Ａと共通端子３との間で、互いに直列に接続されている複数の直列共振子２１Ｓ（１つとすることも可能である）と、その直列のラインと基準電位部１５とを接続している１以上の並列共振子２１Ｐとを含んでいる。直列共振子２１Ｓおよび並列共振子２１Ｐそれぞれは、例えば、図１０を参照して説明したＳＡＷ共振子２１と同様の構成である。

受信フィルタ７Ｂは、例えば、ＳＡＷ共振子２１と、このＳＡＷ共振子２１に直列に接続されている多重モード型のＳＡＷフィルタ４１とを含んで構成されている。ＳＡＷフィルタ４１は、弾性波の伝搬方向に配列された複数（図示の例では３つ）の励振電極２７と、その両側に配置された１対の反射器２９とを有している。

送信フィルタ７Ａ及び受信フィルタ７Ｂ（換言すれば複数のフィルタ７）は、例えば、共に１つの基板２５に設けられていてもよいし、互いに別個の基板２５に設けられていてもよい。また、１つのフィルタ７が複数の基板２５に分散されて設けられても構わない。

図１１は、あくまでフィルタデバイス１の構成の一例であり、例えば、受信フィルタ７Ｂが送信フィルタ７Ａと同様にラダー型フィルタによって構成されるなどしてもよい。フィルタデバイスにおいて、フィルタ７が１つのみ設けられたり、３以上設けられたりしてもよいことは既に述べたとおりである。

（フィルタデバイスの構造例）
フィルタデバイス１のパッケージの構造は、公知の構造も含め、種々の構造とされてよい。同様に、第１インダクタ１１及び第２インダクタ１３の構造（導体層か否か等）は、公知の構造も含め、種々の構造とされてよい。以下では、パッケージ及びインダクタの構造の例を挙げる。

（第１構造例）
図１２は、フィルタデバイス１の第１構造例を示す模式的な断面図である。

この例においては、フィルタデバイス１は、１又は複数のフィルタ７の少なくとも一部を有しているチップ５１と、チップ５１が実装されている基板５３と、チップ５１を封止している封止部５５とを有している。

チップ５１は、既述の基板２５を有しており、主面２５ａにフィルタ７を有している。チップ５１は、主面２５ａを基板５３の主面５３ａに隙間を介して対向している。そして、チップ５１は、主面２５ａに設けられた端子（符号省略）と、主面５３ａに設けられたパッド５７とがバンプ５９（例えばはんだ）によって接合されることによって、基板５３に実装されている。封止部５５は、例えば、チップ５１の基板５３への実装後、未硬化の樹脂が供給されて硬化されることによって構成されている。なお、図示の例では、１つのチップ５１のみ基板５３に実装されているが、複数のチップ５１が基板５３に実装されていても構わない。

基板５３は、例えば、多層基板によって構成されている。より詳細には、基板５３は、例えば、２以上の絶縁層６１と、１つ以上の絶縁層６１を貫通する貫通導体６３と、いずれかの絶縁層６１のいずれかの面に重なる導体層（１７及び１９）を有している。共通端子３及び信号端子５（並びにここでは不図示の基準電位用の端子）は、例えば、基板５３のチップ５１とは反対側の主面５３ｂに重なる導体層（符号省略）によって構成されている。そして、例えば、シグナルライン９（その一部）、第１インダクタ１１及び第２インダクタ１３は、基板５３が有する導体層及び／又は貫通導体６３によって構成され、パッド５７を介してフィルタ７に電気的に接続されている。

より詳細には、図示の例では、第１導体層１７（第１インダクタ１１）及び第２導体層１９（第２インダクタ１３）それぞれは、互いに重なる絶縁層６１の間に位置している。すなわち、第１導体層１７及び第２導体層１９は、基板５３の内部に位置している。第１導体層１７及び第２導体層１９は、１つの絶縁層６１を介して互いに対向している。

特に図示しないが、第１導体層１７と第２導体層１９の上下関係は、図示の例とは逆であっても構わない。第１導体層１７及び第２導体層１９は、２以上の絶縁層６１を介して互いに対向してもよい。第１導体層１７及び第２導体層１９の一方は、基板５３の主面５３ａ又は５３ｂに位置していても構わない。第１導体層１７及び第２導体層１９の双方が基板５３の互いに異なる主面に位置していても構わない。基板５３は、主面５３ａ及び５３ｂに導体層を有し、内部に導体層を有さないもの（両面基板）であっても構わない。

ここでは、第１インダクタ１１と第２インダクタ１３とが互いに積層的な導体層によって構成される態様を例示した。ただし、１層の導体層内に第１インダクタ１１及び第２インダクタ１３が設けられ、その導体層内で両者の結合部が互いに並列に延びていてもよい。また、貫通導体６３及び／又は基板５３の側面に位置する導体層によって第１インダクタ１１及び第２インダクタ１３を構成するなど、Ｄ２－Ｄ３平面に平行な同一平面内で互いに並列に延びる結合部が構成されていてもよい。第１インダクタ１１及び第２インダクタ１３の一方をチップ５１に設け、他方を基板５３に設けてもよい。

（第２構造例）
図１３は、フィルタデバイス１の第２構造例を示す模式的な断面図である。なお、この図では、図中の１点鎖線の左右で、Ｄ１－Ｄ２平面における位置及び／又は傾きが互いに異なる断面が示されている。

この例においては、フィルタデバイス１は、いわゆるＷＬＰ（Wafer Level Package）型のチップとされている。具体的には、フィルタデバイス１は、１又は複数のフィルタ７の少なくとも一部を有しているチップ５１と、チップ５１の主面２５ａを覆っているカバー６５と、カバー６５を貫通している貫通導体６７とを有している。

チップ５１は、第１構造例（図１２）と同様に、既述の基板２５を有しており、主面２５ａにフィルタ７を有している。カバー６５は、例えば、主面２５ａに重なる枠部６５ａと、枠部６５ａに重なって枠部６５ａの開口を塞ぐ蓋部６５ｂとを有している。枠部６５ａの開口によって、フィルタ７上には空間が構成されている。カバー６５を構成する絶縁層（枠部６５ａ及び蓋部６５ｂ）は、例えば、熱硬化性樹脂によって構成されている。貫通導体６７は、例えば、主面２５ａ上に位置する端子（符号省略）上に位置して、枠部６５ａ及び蓋部６５ｂを貫通している。

共通端子３及び信号端子５（並びにここでは不図示の基準電位用の端子）は、例えば、蓋部６５ｂ上に位置する導体層によって構成されている。これらの端子は、貫通導体６７の上端に接続されることによって、フィルタ７と電気的に接続されている。シグナルライン９は、例えば、主面２５ａ上の導体層（図示の例では第１導体層１７）及び貫通導体６７によって構成されている。

第１インダクタ１１及び第２インダクタ１３の少なくとも一方は、カバー６５の内部又は表面（ただし、ここでは主面２５ａに重なる面は除外する。）に位置する導体によって構成されている。図示の例では、第２インダクタ１３は、枠部６５ａと蓋部６５ｂとの間に位置する第２導体層１９によって構成されている。また、第１インダクタ１１は、主面２５ａ上に位置する第１導体層１７によって構成されている。そして、第２インダクタ１３と第１インダクタ１１とは、枠部６５ａを介して対向している。

特に図示しないが、第１導体層１７と第２導体層１９の上下関係を図示の例とは逆にすることも可能である。例えば、枠部６５ａを貫通する貫通導体と、蓋部６５ｂを貫通する貫通導体とをＤ１－Ｄ２平面に平行な方向に互いにずらし、両者を繋ぐ第１インダクタ１１を枠部６５ａと蓋部６５ｂとの間に位置する導体層によって構成してもよい。カバー６５は、３層以上の絶縁層が重ねられて構成されてもよい。第１導体層１７及び第２導体層１９の一方は、カバー６５の上面に位置してもよい。第１導体層１７及び第２導体層１９の双方がカバー６５の内部（又は内部及び上面）に位置してもよい。第１導体層１７及び第２導体層１９は、カバー６５を構成する２層以上の絶縁層及び／又はカバー全体の厚みを介して対向してもよい。カバー６５は、内部に導体層を有さないものであってもよい。

ここでは、第１インダクタ１１と第２インダクタ１３とが互いに積層的な導体層によって構成される態様を例示した。ただし、１層の導体層内に第１インダクタ１１及び第２インダクタ１３が設けられ、その導体層内でインダクタの結合部が互いに並列に延びていていてもよい。また、貫通導体６７及び／又はカバー６５の側面に位置する導体層によって第１インダクタ１１及び第２インダクタ１３を構成するなど、両者はＤ２－Ｄ３平面内で互いに配列に延びていてもよい。フィルタデバイス１において、端子（３及び５等）は、主面２５ａに設けられ、カバー６５の貫通孔から露出する態様とされてもよい。

（第３構造例）
図１４は、フィルタデバイス１の第３構造例を示す模式的な断面図である。

この例においては、フィルタデバイス１は、第１構造例と同様に、１以上のフィルタ７を有しているチップ５１と、チップ５１が実装されている基板５３と、チップ５１を封止している封止部５５とを有している。チップ５１は、基板５３の内部の導体によって共通端子３及び信号端子５と電気的に接続されるが、ここでは、基板５３の内部の導体の図示は省略されている。特に説明が無い事項については、第１構造例と同様とされたり、第１構造例から類推されたりしてよい。

第１構造例では、第１インダクタ１１及び第２インダクタ１３は、基板５３が有する導体によって構成された。これに対して、第３構造例では、第１インダクタ１１及び第２インダクタ１３の少なくとも一方（図示の例では双方）は、基板５３に実装されたチップインダクタによって構成されている。これらのチップインダクタは、例えば、互いに離れて位置している２つの端子（符号省略。図示の例では２つの端子の一方は他方に隠れて不図示。）が２つのバンプ５９によって２つのパッド５７に接合されることによって、基板５３に実装されている。

チップインダクタの内部構造は、公知の構造も含め、種々の構造とされてよい。例えば、特に図示しないが、チップインダクタは、２つの端子間の方向（図示の例ではＤ２方向）に見て周回している導電性の線材（不図示）を有しているものであってもよいし、Ｄ３方向に見て周回している導電性の線材を有しているものであってもよい。線材の周回数は１周未満であってもよいし、１周以上であってもよい（一般的なチップインダクタでは複数周）。また、線材は、周回の中心軸に沿う方向に多層で巻かれていてもよいし、１層で巻かれていてもよい。

チップインダクタによって構成された第１インダクタ１１及び第２インダクタ１３は、互いに隣接して実装されている。ひいては、第１インダクタ１１の内部に位置する線材のうち第２インダクタ１３側に位置する部分と、第２インダクタ１３の内部に位置する線材のうち第１インダクタ１１側に位置する部分とは、互いに並列に延びている。これにより、第１インダクタ１１と第２インダクタ１３との誘導性結合が実現される。第１インダクタ１１の線材と第２インダクタ１３の線材との距離については、例えば、図２（ｃ）及び図３（ｃ）を参照して説明した第１結合部１１ｅと第２結合部１３ｅとの距離の説明が援用されてよい。第１インダクタ１１及び第２インダクタ１３を含む特注のチップインダクタが作製されて基板５３に実装されてもよい。

＜通信装置＞
図１５は、フィルタデバイス１の利用例としての通信装置１５１の要部を示すブロック図である。通信装置１５１は、電波を利用した無線通信を行うものであり、フィルタデバイス１を含んでいる。ここでは、フィルタデバイス１として、図１１を参照して説明したデュプレクサを例に取る。

通信装置１５１において、送信すべき情報を含む送信情報信号ＴＩＳは、ＲＦ－ＩＣ（Radio Frequency Integrated Circuit）１５３によって変調および周波数の引き上げ（搬送波周波数を有する高周波信号への変換）がなされて送信信号ＴＳとされる。送信信号ＴＳは、バンドパスフィルタ１５５によって送信用の通過帯以外の不要成分が除去され、増幅器１５７によって増幅されてフィルタデバイス１（送信端子５Ａ）に入力される。そして、フィルタデバイス１（送信フィルタ７Ａ）は、入力された送信信号ＴＳから送信用の通過帯以外の不要成分を除去し、その除去後の送信信号ＴＳを共通端子３からアンテナ１５９に出力する。アンテナ１５９は、入力された電気信号（送信信号ＴＳ）を無線信号（電波）に変換して送信する。

また、通信装置１５１において、アンテナ１５９によって受信された無線信号（電波）は、アンテナ１５９によって電気信号（受信信号ＲＳ）に変換されてフィルタデバイス１（共通端子３）に入力される。フィルタデバイス１（受信フィルタ７Ｂ）は、入力された受信信号ＲＳから受信用の通過帯以外の不要成分を除去して受信端子５Ｂから増幅器１６１へ出力する。出力された受信信号ＲＳは、増幅器１６１によって増幅され、バンドパスフィルタ１６３によって受信用の通過帯以外の不要成分が除去される。そして、受信信号ＲＳは、ＲＦ－ＩＣ１５３によって周波数の引き下げおよび復調がなされて受信情報信号ＲＩＳとされる。

なお、送信情報信号ＴＩＳおよび受信情報信号ＲＩＳは、適宜な情報を含む低周波信号（ベースバンド信号）でよく、例えば、アナログの音声信号もしくはデジタル化された音声信号である。無線信号の通過帯は、適宜に設定されてよく、公知の各種の規格に従ってよい。変調方式は、位相変調、振幅変調、周波数変調もしくはこれらのいずれか２つ以上の組み合わせのいずれであってもよい。回路方式は、ダイレクトコンバージョン方式を例示したが、それ以外の適宜なものとされてよく、例えば、ダブルスーパーヘテロダイン方式であってもよい。また、図１５は、要部のみを模式的に示すものであり、適宜な位置にローパスフィルタやアイソレータ等が追加されてもよいし、また、増幅器等の位置が変更されてもよい。

以上のとおり、フィルタデバイス１は、ポート（例えば共通端子３）と、基準電位部１５と、フィルタ７と、シグナルライン９と、第１インダクタ１１と、第２インダクタ１３とを有している。共通端子３は、信号の入力及び信号の出力の少なくとも一方がなされる。基準電位部１５は、基準電位が付与される。フィルタ７は、信号をフィルタリングする。シグナルライン９は、共通端子３とフィルタ７とを接続している。第１インダクタ１１は、シグナルライン９の少なくとも一部を構成している。第２インダクタ１３は、シグナルライン９と基準電位部１５とを接続している。第１インダクタ１１と第２インダクタ１３とは誘導性結合している。

従って、例えば、図４（ａ）～図７（ｄ）を参照して説明したように、インピーダンスを実軸方向において調整することができる。従来は、インピーダンスを実軸方向において調整したい場合においては、例えば、１以上のインダクタ及び１以上のキャパシタを組み合わせた回路を設けていた。この場合、例えば、当該回路をフィルタデバイスに設けることによってフィルタデバイスが大型化する。別の観点では、前記回路をフィルタデバイスの外部に設ける必要性が生じる。一方、本実施形態では、例えば、必然的に存在するシグナルライン９の一部を第２インダクタ１３に対して誘導性結合することなどによって実現することができ、必ずしもインダクタを追加する必要は無い。従って、上記回路を設ける従来の態様に比較して、小型化に有利である。別の観点では、フィルタデバイスの外部にインピーダンス整合のための回路を設ける必要性を低減できる。コストの面でも有利となる蓋然性が高い。さらに、上記の従来の態様では、回路の追加によって挿入損失が生じるが、本実施形態では、そのような蓋然性を低減することができる。

また、本実施形態では、第１インダクタ１１は、第１ライン１１ａを有している。第２インダクタ１３は、第２ライン１３ａを有している。第１ライン１１ａ及び第２ライン１３ａは、互いに並列に延びている第１結合部１１ｅ及び第２結合部１３ｅを有しており、当該結合部において誘導性結合している。

この場合、例えば、第１インダクタ１１及び第２インダクタ１３の少なくとも一方は、単なる配線又は単なる配線に近い構成とされてよい。その結果、上述した小型化、コスト低減及び／又は挿入損失の低減の効果が奏される蓋然性が向上する。

また、本実施形態では、フィルタデバイス１は、互いに積層的な位置関係の第１導体層１７及び第２導体層１９を有している。第１ライン１１ａは、第１導体層１７によって構成されている。第２ライン１３ａは、第２導体層１９によって構成されている。第１結合部１１ｅ及び第２結合部１３ｅは、第１導体層１７及び第２導体層１９の平面透視において互いに重なっている。

この場合、例えば、第１インダクタ１１及び第２インダクタ１３を導体層のパターニングによって構成できることから、フィルタデバイス１としてのチップに第１インダクタ１１及び第２インダクタ１３に作り込むことが容易化される。また、例えば、図１２の基板５３内の導体層によってこれらのインダクタを構成したり、図１３の基板２５の主面２５ａ上の導体層又はカバー６５の上面上の導体層によってインダクタを構成したりすることができる。すなわち、元から存在する導体層を利用してインダクタを構成することができる。その結果、例えば、上述した小型化及び／又はコスト低減の効果が奏される蓋然性が高くなる。また、第１インダクタ１１と第２インダクタ１３との距離を導体層間の絶縁性の厚さで調整し、誘導性結合の程度を調整することができる。

また、本実施形態では、第２ライン１３ａは、平面視において周回している部分を有している。その周回している部分の少なくとも一部によって第２結合部１３ｅが構成されている。

この場合、例えば、第２ライン１３ａは、比較的長く形成されているということができる。従って、例えば、第１ライン１１ａと誘導性結合させる長さを第２ライン１３ａに確保することが容易である。その結果、例えば、インピーダンスを調整できる幅が広くなり、設計の自由度が向上する。

また、本実施形態では、第２ライン１３ａだけでなく、第１ライン１１ａも平面視において周回している部分を有している。そして、その周回している部分の少なくとも一部によって第１結合部１１ｅが構成されている。

この場合、例えば、第２ライン１３ａ及び第１ライン１１ａの双方に誘導性結合のための長さを確保することが容易化される。その結果、例えば、インピーダンスを調整できる幅が広くなる効果が向上する。

また、本実施形態では、第１結合部１１ｅ及び第２結合部１３ｅが互いに並列に延びつつ共に周回している。

この場合、例えば、ライン同士が並列に延びていることによる誘導性結合だけでなく、コイル同士の相互誘導によっても第１結合部１１ｅ及び第２結合部１３ｅを誘導性結合させることができる。その結果、例えば、インピーダンスを調整できる幅が広くなる。

また、本実施形態では、第１構成例（図２（ｃ））によって説明したように、第１結合部１１ｅにおける共通端子３からフィルタ７への向きと、第２結合部１３ｅにおけるシグナルライン９から基準電位部１５への向きとは同じにされてよい。

この場合、例えば、フィルタデバイス１のインピーダンスが目標値よりも小さいときに、誘導性結合によってインピーダンスを目標値に近づけることができる。

また、本実施形態では、第２構成例（図３（ｃ））によって説明したように、第１結合部１１ｅにおける共通端子３からフィルタ７への向きと、第２結合部１３ｅにおけるシグナルライン９から基準電位部１５への向きとは逆にされてよい。

この場合、例えば、フィルタデバイス１のインピーダンスが目標値よりも大きいときに、誘導性結合によってインピーダンスを目標値に近づけることができる。

また、本実施形態では、図１に例示したように、第２インダクタ１３は、第１インダクタ１１よりもフィルタ７側においてシグナルライン９に接続されてよい。

この場合、例えば、フィルタデバイス１の構成によっては、第２ライン１３ａの長さを確保しやすい。具体的には、例えば、図１２に示す構造例においては、基準電位が付与される端子（不図示）が基板５３の主面５３ｂに位置しているから、接続位置９ｂ（図１）がフィルタ７（主面５３ａ）に近いほど、接続位置９ｂから基準電位端子までの距離が長くなる。ひいては、第２ライン１３ａを長くしやすくなる。その結果、例えば、共通端子３と信号端子５との間を通過させることを意図している信号までが第２ライン１３ａを介して基準電位端子に流れてしまう蓋然性を低減できる。

また、本実施形態では、図８（ａ）に例示したように、第２インダクタ１３は、第１インダクタ１１よりも共通端子３側においてシグナルライン９に接続されてよい。

この場合、例えば、フィルタデバイス１の構成によっては、構成を簡素化できる。具体的には、例えば、図１３に示す構造例において、第１インダクタ１１と第２インダクタ１３との位置を逆にして、第２インダクタ１３を第１インダクタ１１よりもフィルタ７側（主面２５ａ側）にてシグナルライン９に接続する場合を考える。この場合、枠部６５ａを貫通する貫通導体と、蓋部６５ｂを貫通する貫通導体のＤ１－Ｄ２平面における位置を互いにずらして、両者を接続する第１ライン１１ａを設けることになる。しかし、第２インダクタ１３を第１インダクタ１１よりも共通端子３側に接続するのであれば、そのような変形の必要性は低減される。

また、本実施形態では、図９に例示したように、フィルタデバイス４０１は、２つの第２インダクタ１３を有していてよい。一方の第２インダクタ１３は、第１インダクタ１１よりも共通端子３側においてシグナルライン９に接続されている。他方の第２インダクタ１３は、第１インダクタ１１よりもフィルタ７側においてシグナルライン９に接続されている。

この場合、例えば、第１インダクタ１１と基準電位部１５との結合を強くしやすい。その結果、例えば、インピーダンスを調整できる幅が広くなり、設計の自由度が向上する。

また、本実施形態では、図１２に例示したように、フィルタデバイス１は、フィルタ７の少なくとも一部を有しているチップ５１と、チップ５１が実装されている基板５３とを有していてよい。そして、第１インダクタ１１及び第２インダクタ１３の少なくとも一方は、基板５３が有している導体によって構成されてよい。

この場合、例えば、チップ５１に第１インダクタ１１及び第２インダクタ１３を設ける場合に比較して、これらのインダクタを設けることが容易化される。具体的には、図１２に例示した構成では、チップ５１にインダクタを設ける場合、例えば、基板２５の主面２５ａにインダクタが設けられる。しかし、主面２５ａを広くすると、フィルタデバイス１の大型化を招く。一方、基板５３は、多層基板とされてよく、また、通常、チップ５１よりも広い面積を有している。従って、導体を設けることが容易であるし、積層的な導体層によって第１インダクタ１１及び第２インダクタ１３を実現することも容易化される。

また、本実施形態では、図１３に例示したように、フィルタデバイス１は、第１面（主面２５ａ）にフィルタ７の少なくとも一部を有しているチップ５１と、主面２５ａを覆っているカバー６５と、を有していてよい。そして、第１インダクタ１１及び第２インダクタ１３の少なくとも一方は、カバー６５の内部及びカバー６５の表面上の少なくとも一方に位置している導体によって構成されてよい。

この場合、例えば、チップ５１に第１インダクタ１１及び第２インダクタ１３を設ける場合に比較して、これらのインダクタを設けることが容易化される。具体的には、例えば、既に述べたように、チップ５１にインダクタを設ける場合、基板２５の主面２５ａが広くなり、フィルタデバイス１の大型化を招く。しかし、カバー６５を導体の配置位置として利用することによって、チップ５１の大型化を抑制することができる。また、カバー６５は、主面２５ａに積層的に配置されるし、カバー６５自体も絶縁層の積層によって構成されることが多いから、積層的な導体層によって第１インダクタ１１及び第２インダクタ１３を実現することも容易化される。

また、本実施形態では、図１４に例示したように、フィルタデバイス１は、フィルタ７の少なくとも一部を有しているチップ５１と、チップ５１が実装されている基板５３とを有してよい。そして、第１インダクタ１１及び第２インダクタ１３は、基板５３に実装されているチップインダクタによって構成されてよい。

この場合、例えば、チップ５１及び基板５３にインダクタを作り込む必要性がないから、チップ５１及び基板５３の設計が容易化される。また、例えば、試作品において、チップインダクタ同士の距離を異ならせつつインピーダンスを計測し、誘導性結合の影響を調べることができるから、試作品に基づく設計変更が容易である。

また、本実施形態では、フィルタデバイス１は、マルチプレクサであってよい。すなわち、フィルタデバイス１は、共通端子３から互いに分岐するように共通端子３に接続されている、通過帯域が互いに異なる複数のフィルタ７を有していてよい。そして、第１インダクタ１１は、全てのフィルタ７よりも共通端子３側に位置してよい。第２インダクタ１３は、全てのフィルタ７よりも共通端子３側に接続されていてよい。

この場合、例えば、インピーダンス整合が図られたマルチプレクサが得られ、ひいては、複数の通過帯域において、ＶＳＷＲを低くし、また、挿入損失を低減できる。

実施形態において、共通端子３はポートの一例である。また、図８（ｂ）に示した第２変形例においては信号端子５がポートの一例である。図１３の第２構造例における主面２５ａは第１面の一例である。ＲＦ－ＩＣ１５３は集積回路素子の一例である。

本開示に係る技術は、以上の実施形態及び変形例等に限定されず、種々の態様で実施されてよい。例えば、本開示に係るフィルタデバイスは、インピーダンス整合のためのＬＣ回路の必要性を低減することができるが、ＬＣ回路を有していても構わない。

１…フィルタデバイス、３…共通端子（ポート）、７…フィルタ、９…シグナルライン、１１…第１インダクタ、１３…第２インダクタ、１５…基準電位部。

Claims (13)

1. 信号の入力及び信号の出力の少なくとも一方がなされるポートと、
   基準電位が付与される基準電位部と、
   信号をフィルタリングするフィルタと、
   前記ポートと前記フィルタとを接続しているシグナルラインと、
   前記シグナルラインの少なくとも一部を構成している第１インダクタと、
   前記シグナルラインと前記基準電位部とを接続している第２インダクタと、
   を有し、
   前記第１インダクタと前記第２インダクタとが誘導性結合しており、
   前記第２インダクタは、
   弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、
   前記第１インダクタよりも前記フィルタ側において前記シグナルラインに接続されている
   フィルタデバイス。
2. 前記第１インダクタよりも前記ポート側において前記シグナルラインに接続されている第２の第２インダクタ、を更に有し、
   前記第２の第２インダクタは、弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続している
   請求項１に記載のフィルタデバイス。
3. 信号の入力及び信号の出力の少なくとも一方がなされるポートと、
   基準電位が付与される基準電位部と、
   信号をフィルタリングするフィルタと、
   前記ポートと前記フィルタとを接続しているシグナルラインと、
   前記シグナルラインの少なくとも一部を構成している第１インダクタと、
   前記シグナルラインと前記基準電位部と接続している第２インダクタと、
   を有し、
   前記第１インダクタと前記第２インダクタとが誘導性結合しており、
   前記第２インダクタは、弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、
   前記フィルタの少なくとも一部を有しているチップと、
   前記チップが実装されている基板と、
   前記基板に実装されており、前記第１インダクタ又は前記第２インダクタを構成しているチップインダクタと、
   を有している
   フィルタデバイス。
4. 信号の入力及び信号の出力の少なくとも一方がなされるポートと、
   基準電位が付与される基準電位部と、
   信号をフィルタリングするフィルタと、
   前記ポートと前記フィルタとを接続しているシグナルラインと、
   前記シグナルラインの少なくとも一部を構成している第１インダクタと、
   前記シグナルラインと前記基準電位部と接続している第２インダクタと、
   を有しており、
   前記第１インダクタは、第１ラインを有しており、
   前記第２インダクタは、
   弾性波フィルタの共振子を介さずに、前記シグナルライン及び前記基準電位部と接続し、
   第２ラインを有しており、
   前記第1ラインは、第１結合部を有しており、
   前記第２ラインは、第２結合部を有しており、
   前記第１結合部及び前記第２結合部において、前記第１インダクタと前記第２インダクタが誘導性結合しており、
   前記第１結合部における前記ポートから前記フィルタへの向きと、前記第２結合部における前記シグナルラインから前記基準電位部への向きとが逆である、
   フィルタデバイス。
5. 前記第１インダクタは、第１ラインを有しており、
   前記第２インダクタは、第２ラインを有しており、
   前記第1ラインは、第１結合部を有しており、
   前記第２ラインは、第２結合部を有しており、
   前記第１結合部及び前記第２結合部において、前記第１インダクタと前記第２インダクタが誘導性結合しており、
   前記第１結合部における前記ポートから前記フィルタへの向きと、前記第２結合部における前記シグナルラインから前記基準電位部への向きとが同じである、
   請求項１～３のいずれか１項に記載のフィルタデバイス。
6. 互いに積層的な位置関係の第１導体層及び第２導体層を有しており、
   前記第１ラインは前記第１導体層によって構成されており、
   前記第２ラインは前記第２導体層によって構成されており、
   前記第１結合部及び前記第２結合部は、前記第１導体層及び第２導体層の平面透視において互いに重なっている、
   請求項４または５に記載のフィルタデバイス。
7. 前記第２ラインは、平面視において周回している部分を有しており、
   その周回している部分の少なくとも一部によって前記第２結合部が構成されている、
   請求項６に記載のフィルタデバイス。
8. 前記第1ラインは、平面視において周回している部分を有しており、
   その周回している部分の少なくとも一部によって前記第1結合部が構成されている、
   請求項７に記載のフィルタデバイス。
9. 前記第１結合部及び前記第２結合部が互いに並列に延びつつ共に周回している、
   請求項４～８のいずれか１項に記載のフィルタデバイス。
10. 前記フィルタの少なくとも一部を有しているチップと、
    前記チップが実装されている基板と、
    を有しており、
    前記第１インダクタ及び前記第２インダクタの少なくとも一方は、前記基板が有している導体によって構成されている
    請求項１～９のいずれか１項に記載のフィルタデバイス。
11. 第１面に前記フィルタの少なくとも一部を有しているチップと、
    前記第１面を覆っているカバーと、
    を有しており、
    前記第１インダクタ及び前記第２インダクタの少なくとも一方は、前記カバーの内部及び前記カバーの表面上の少なくとも一方に位置している導体によって構成されている
    請求項１～１０のいずれか１項に記載のフィルタデバイス。
12. 前記ポートから互いに分岐する態様で前記ポートに接続されている、通過帯域が互いに異なる複数の前記フィルタを有しており、
    前記第１インダクタは、全ての前記フィルタよりも前記ポート側に位置しており、
    前記第２インダクタは、全ての前記フィルタよりも前記ポート側に接続されている
    請求項１～１１のいずれか１項に記載のフィルタデバイス。
13. 請求項１～１２のいずれか１項に記載のフィルタデバイスと、
    前記ポートに接続されているアンテナと、
    前記フィルタに対して前記ポートとは反対側に接続されている集積回路素子と、
    を有している通信装置。

Images