KR20230087562A - 필터 및 멀티플렉서 - Google Patents

필터 및 멀티플렉서 Download PDF

Info

Publication number
KR20230087562A
KR20230087562A KR1020237016134A KR20237016134A KR20230087562A KR 20230087562 A KR20230087562 A KR 20230087562A KR 1020237016134 A KR1020237016134 A KR 1020237016134A KR 20237016134 A KR20237016134 A KR 20237016134A KR 20230087562 A KR20230087562 A KR 20230087562A
Authority
KR
South Korea
Prior art keywords
metal film
filter
sub
wiring
electrode
Prior art date
Application number
KR1020237016134A
Other languages
English (en)
Inventor
토시아키 타카타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20230087562A publication Critical patent/KR20230087562A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/566—Electric coupling means therefor
    • H03H9/568—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6436—Coupled resonator filters having one acoustic track only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezoelectric or electrostrictive material including passive elements

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

필터(1)는 제1 필터 회로(10)와 부가 회로(20)를 포함한다. 제1 필터 회로(10)는 공진자 전극과 메인 배선(110)을 가진다. 메인 배선(110)은 제1 금속막(111)과, 제1 금속막과 접하여 제1 금속막(111) 상에 마련된 제2 금속막(112)에 의해 구성된다. 부가 회로(20)는 복수개의 IDT 전극(31, 32)을 가지는 IDT 전극군(25)과, IDT 전극군(25) 및 제1 필터 회로(10)를 접속하는 서브 배선(120)을 가진다. 서브 배선(120)의 적어도 일부는 IDT 전극군(25)에 접속된 제3 금속막(123)에 의해 구성된다. 제3 금속막(123)은 제3 금속막(123) 상에 마련된 절연층(130)을 개재하여 제4 금속막(140)에 의해 덮인다. 제4 금속막(140)은 기판(100)에 마련된 그라운드 단자에 접속되어 있다.

Description

필터 및 멀티플렉서
본 발명은 필터 및 이 필터를 포함하는 멀티플렉서에 관한 것이다.
종래, 소정의 주파수 대역을 통과 대역으로 하는 필터가 알려져 있다. 이 종류의 필터의 일례로서 특허문헌 1에는 필터 회로와, 필터 회로에 병렬 접속된 부가 회로를 포함하는 필터가 개시되어 있다.
일본 공개특허공보 특개2018-166340호
특허문헌 1에 개시된 필터에서는 부가 회로를 이용하여 통과 대역 밖의 불요파를 캔슬하고 있다. 그러나 이 필터에서는 부가 회로의 배선과 필터 회로의 배선 사이에서 신호의 누설 경로(leakage path)가 발생하는 경우가 있다. 그 때문에 필터의 통과 대역 밖에서의 감쇠량을 확보할 수 없다는 문제가 있다.
본 발명은 상기 과제를 해결하기 위해 이루어지는 것으로, 필터의 통과 대역 밖에서의 감쇠량을 확보하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일양태에 따른 필터는 제1 주파수 대역을 통과 대역으로 하는 제1 필터 회로와, 제1 필터 회로의 적어도 일부에 병렬 접속된 부가 회로를 포함하고, 제1 필터 회로는 기판 상에 마련된 공진자 전극과, 공진자 전극에 접속된 메인 배선을 가지며, 메인 배선은 기판 상에 마련된 제1 금속막과, 제1 금속막과 접하여 제1 금속막 상에 마련된 제2 금속막에 의해 구성되고, 부가 회로는 기판 상에 마련된 복수개의 IDT 전극을 가지는 IDT 전극군과, 기판 상에 마련되며, IDT 전극군 및 제1 필터 회로를 접속하는 서브 배선을 가지며, 서브 배선의 적어도 일부는 IDT 전극군에 접속된 제3 금속막에 의해 구성되며, 제3 금속막은 제3 금속막 상에 마련된 절연층을 개재하여 제4 금속막에 의해 덮이고, 제4 금속막은 기판에 마련된 그라운드 단자에 접속되어 있다.
또한 본 발명의 일양태에 따른 멀티플렉서는, 제1 신호 단자 및 제2 신호 단자와, 제1 신호 단자 및 제2 신호 단자를 잇는 제1 경로 상에 마련된 제1항 내지 제11항 중 어느 한 항에 기재된 필터와, 제2 신호 단자에 접속된 공통 단자와, 제1 신호 단자, 제2 신호 단자 및 공통 단자와는 다른 제3 신호 단자와, 제1 필터 회로의 통과 대역과는 다른 통과 대역을 가지며, 공통 단자와 제3 신호 단자를 잇는 제2 경로 상에 마련된 제2 필터 회로를 포함한다.
본 발명에 따르면 필터의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
도 1은 실시형태에 따른 필터를 포함하는 멀티플렉서의 회로 구성도이다.
도 2는 실시형태에 따른 필터의 부가 회로에 포함되는 IDT 전극군을 나타내는 모식도이다.
도 3은 도 2에 나타내는 IDT 전극군의 구조를 모식적으로 나타내는 평면도 및 단면도이다.
도 4a는 실시형태에 따른 필터의 평면도이다.
도 4b는 실시형태에 따른 필터의 배선을 모식적으로 나타내는 도면이다.
도 5는 실시형태에 따른 필터의 부가 회로 일부의 확대도이다.
도 6은 실시형태에 따른 필터의 메인 배선 및 제1 서브 배선을 도 4a에 나타내는 VI-VI선에서 본 단면도이다.
도 7은 부가 회로의 제2 서브 배선을 도 5에 나타내는 VII-VII선에서 본 단면도이다.
도 8은 부가 회로를 구성하는 IDT 전극의 그라운드에 접속되는 버스바(bus bar) 전극을 도 5에 나타내는 VIII-VIII선에서 본 단면도이다.
도 9a는 비교예 1의 필터의 평면도이다.
도 9b는 비교예 1의 필터 배선을 모식적으로 나타내는 도면이다.
도 10은 비교예 1의 필터 배선을 도 9a에 나타내는 X-X선에서 본 단면도이다.
도 11a는 비교예 2의 필터의 평면도이다.
도 11b는 비교예 2의 필터 배선을 모식적으로 나타내는 도면이다.
도 12는 비교예 2의 필터 배선을 도 11a에 나타내는 XII-XII선에서 본 단면도이다.
도 13은 비교예 2의 필터 배선을 도 11a에 나타내는 XIII-XIII선에서 본 단면도이다.
도 14는 실시형태, 비교예 1, 비교예 2의 필터의 부가 회로를 구성하는 IDT 전극의 전극 파라미터를 나타내는 도면이다.
도 15는 실시형태, 비교예 1, 비교예 2의 필터의 부가 회로를 구성하는 용량 소자의 전극 파라미터를 나타내는 도면이다.
도 16은 실시형태, 비교예 1 및 비교예 2의 필터의 통과 특성을 나타내는 도면이다.
도 17은 실시형태, 비교예 1 및 비교예 2의 필터의 내전력 성능을 나타내는 도면이다.
이하, 본 발명의 실시형태에 대해 실시형태 및 도면을 이용하여 상세하게 설명한다. 한편, 이하에서 설명하는 실시형태는 모두 포괄적 또는 구체적인 예를 나타내는 것이다. 이하의 실시형태에서 나타내지는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치 및 접속 형태 등은 일례이며, 본 발명을 한정하는 주지가 아니다. 이하의 실시형태에서의 구성 요소 중 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는 임의 구성 요소로서 설명된다. 또한, 도면에 나타내지는 구성 요소의 크기, 또는 크기의 비는 반드시 엄밀하지는 않다. 또한, 각 도면에서 실질적으로 동일한 구성에 대하여는 동일한 부호를 붙이고, 중복되는 설명은 생략 또는 간략화하는 경우가 있다. 또한, 이하의 실시형태에서 "접속된다"란, 직접 접속되는 경우뿐만 아니라, 다른 소자 등을 개재하여 전기적으로 접속되는 경우도 포함된다.
(실시형태)
[1. 멀티플렉서의 구성]
실시형태에 따른 필터를 포함하는 멀티플렉서의 구성에 대해 도 1을 참조하면서 설명한다.
도 1은 실시형태에 따른 필터(1)를 포함하는 멀티플렉서(5)의 회로 구성도이다. 한편 도 1에는 안테나 소자(9)도 나타내져 있다.
멀티플렉서(5)는 통과 대역이 다른 복수개의 필터를 포함하는 분파기 또는 합파기이다. 도 1에 나타내는 바와 같이 멀티플렉서(5)는 제1 필터 회로(10) 및 부가 회로(20)를 가지는 필터(1)와 제2 필터 회로(50)를 포함하고 있다. 또한 멀티플렉서(5)는 제1 신호 단자(T1), 제2 신호 단자(T2), 제3 신호 단자(T3) 및 공통 단자(Tc)를 포함하고 있다.
제1 신호 단자(T1)는 필터(1)의 하나의 입출력 측에 마련된 단자이다. 제1 신호 단자(T1)는 멀티플렉서(5)의 외부에 마련된 증폭 회로 등(도시하지 않음)을 개재하여 RF 신호 처리 회로(도시하지 않음)에 접속된다.
제2 신호 단자(T2)는 필터(1)의 다른 하나의 입출력 측에 마련된 단자이다. 제2 신호 단자(T2)는 공통 단자(Tc)에 접속되어 있다.
공통 단자(Tc)는 필터(1) 및 제2 필터 회로(50) 각각에 접속되는 단자이다. 구체적으로 공통 단자(Tc)는 필터(1)와 제2 필터 회로(50)의 접속 노드인 노드(n0)를 개재하여 필터(1)에 접속되고, 또한 노드(n0)를 개재하여 제2 필터 회로(50)에 접속되어 있다. 또한 공통 단자(Tc)는 멀티플렉서(5)의 외부에 마련된 안테나 소자(9)에 접속된다. 공통 단자(Tc)는 멀티플렉서(5)의 안테나 단자이기도 하다.
제3 신호 단자(T3)는 제1 신호 단자(T1), 제2 신호 단자(T2) 및 공통 단자(Tc)와는 다른 단자이다. 제3 신호 단자(T3)는 제2 필터 회로(50)에 접속되어 있다. 또한 제3 신호 단자(T3)는 멀티플렉서(5)의 외부에 마련된 증폭 회로 등(도시하지 않음)을 개재하여 RF 신호 처리 회로(도시하지 않음)에 접속된다.
필터(1)는 제1 신호 단자(T1)와 제2 신호 단자(T2)를 잇는 제1 경로(r1) 상에 배치되어 있다. 필터(1)는 예를 들면 상향 주파수대(송신 대역)를 통과 대역으로 하는 송신 필터이며, 제2 필터 회로(50)보다 통과 대역이 낮아지도록 설정된다. 필터(1)는 제1 주파수 대역을 통과 대역으로 하는 제1 필터 회로(10)와, 제1 필터 회로(10)에 부가 접속된 부가 회로(20)를 포함한다. 부가 회로(20)는 제1 필터 회로(10)의 통과 대역 밖의 불요파를 캔슬하기 위한 회로이다. 부가 회로(20)에 대해서는 후술한다.
제2 필터 회로(50)는 공통 단자(Tc)와 제3 신호 단자(T3)를 잇는 제2 경로(r2) 상에 배치되어 있다. 제2 필터 회로(50)는 제1 필터 회로(10)의 통과 대역과는 다른 통과 대역(제2 주파수 대역)을 가진다. 제2 필터 회로(50)는 예를 들면 하향 주파수대(수신 대역)를 통과 대역으로 하는 수신 필터이다.
필터(1) 및 제2 필터 회로(50) 각각에는 미리 정해진 주파수 대역을 통과시키고 상기 주파수 대역 외의 대역을 감쇠시키는 바와 같은 특성이 요구된다.
[2. 필터의 구성]
필터(1)의 구성에 대해 도 1 및 도 2를 참조하면서 설명한다.
도 1에 나타내는 바와 같이 필터(1)는 제1 필터 회로(10)와 부가 회로(20)를 포함하고 있다.
제1 필터 회로(10)는 탄성파 공진자인 직렬암(serial arm) 공진자(S1, S2, S3, S4) 및 병렬암(parallel arm) 공진자(P1, P2, P3)를 포함하고 있다. 직렬암 공진자(S1~S4) 및 병렬암 공진자(P1~P3) 각각은 예를 들면 기판 상에 마련된 IDT(InterDigital Transducer) 전극에 의해 구성된다. 직렬암 공진자(S1~S4) 및 병렬암 공진자(P1~P3)를 구성하는 IDT 전극은 후술할 공진자 전극의 일례이다.
직렬암 공진자(S1~S4)는 제1 신호 단자(T1)와 제2 신호 단자(T2)를 잇는 제1 경로(직렬암)(r1) 상에 배치되어 있다. 직렬암 공진자(S1~S4)는 제1 신호 단자(T1)에서 제2 신호 단자(T2)를 향하여 이 순서로 직렬로 접속되어 있다.
병렬암 공진자(P1~P3)는 제1 경로(r1) 상에서 이웃하는 직렬암 공진자(S1~S4) 사이의 각 노드(n1, n2, n3)와 그라운드를 잇는 경로(병렬암) 상에 서로 병렬로 접속되어 있다. 구체적으로는 병렬암 공진자(P1~P3) 중 제1 신호 단자(T1)에 가장 가까운 병렬암 공진자(P1)는 일단(一端)이 직렬암 공진자(S1와 S2) 사이의 노드(n1)에 접속되고, 타단(他端)이 그라운드에 접속되어 있다. 병렬암 공진자(P2)는 일단이 직렬암 공진자(S2와 S3) 사이의 노드(n2)에 접속되고 타단이 그라운드에 접속되어 있다. 병렬암 공진자(P3)는 일단이 직렬암 공진자(S3와 S4) 사이의 노드(n3)에 접속되고 타단이 그라운드에 접속되어 있다. 한편, 직렬암 공진자(S3)에는 교락(橋絡) 용량 소자(C10)가 병렬 접속되어 있다.
이와 같이 제1 필터 회로(10)는 제1 경로(r1) 상에 배치된 4개의 직렬암 공진자(S1~S4) 및 제1 경로(r1)와 그라운드를 잇는 경로 상에 배치된 3개의 병렬암 공진자(P1~P3)로 구성되는 T형 래더(ladder) 필터 구조를 가진다.
한편, 제1 필터 회로(10)를 구성하는 직렬암 공진자 및 병렬암 공진자의 수는 4개 또는 3개로 한정되지 않고 직렬암 공진자가 2개 이상이면서 병렬암 공진자가 하나 이상이면 된다. 또한 병렬암 공진자는 인덕터를 개재하여 그라운드에 접속되어 있어도 된다.
다음으로, 필터(1)의 부가 회로(20)에 대해 설명한다. 부가 회로(20)는 제1 필터 회로(10)에서 발생하는 통과 대역 밖의 불요파에 반대 위상을 가함으로써, 필터(1)로부터 불요파가 출력되는 것을 억제하는 회로이다.
부가 회로(20)는 제1 필터 회로(10)의 적어도 일부에 병렬 접속되도록 제1 경로(r1) 상의 다른 복수개의 노드(n1, n4)에 접속된다. 노드(n4)는 직렬암 공진자(S4)와 제2 신호 단자(T2) 사이에 위치하는 접속 노드이다. 부가 회로(20)는 제1 경로(r1)의 노드(n1)와 노드(n4) 사이를 우회하는 경로 상, 즉 노드(n1)와 노드(n4)를 잇는 부가 경로(rA) 상에 마련되어 있다. 부가 회로(20)는 부가 경로(rA) 상에 배치된 IDT 전극군(25)과 복수개의 용량 소자(C1, C2)를 가진다.
IDT 전극군(25)은 용량 소자(C1)를 개재하여 노드(n1)에 전기적으로 접속되고, 또한 용량 소자(C2)를 개재하여 노드(n4)에 전기적으로 접속되어 있다. 노드(n1) 및 노드(n4)는 부가 경로(rA) 상에서 IDT 전극군(25)을 개재하여 음향적 접속되어 있다.
도 2는 필터(1)의 부가 회로(20)에 포함되는 IDT 전극군(25)을 나타내는 모식도이다. 한편, 도 2에는 복수개의 반사기(28)가 나타내져 있다. 복수개의 반사기(28)는 탄성파 전파 방향(D1)에서 IDT 전극군(25)을 끼워 넣도록 IDT 전극군(25)의 양 외측에 배치되어 있다. 도 2에서는 전극 및 배선이 실선으로 표시되어 있다.
IDT 전극군(25)은 복수개의 IDT 전극(31 및 32)으로 이루어지는 탄성파 공진자군이다. IDT 전극군(25)은 예를 들면 종결합형 탄성파 공진기이다. 복수개의 IDT 전극(31, 32)은 탄성파 전파 방향(D1)을 따라 이웃하여 배치되어 있다.
복수개의 IDT 전극(31, 32)은 복수개의 제1 빗살 형상 전극(31a, 32a) 및 복수개의 제2 빗살 형상 전극(31b, 32b)을 가진다. 복수개의 IDT 전극(31, 32) 중 하나의 IDT 전극(31)은 서로 대향하는 한 쌍의 제1 빗살 형상 전극(31a) 및 제2 빗살 형상 전극(31b)에 의해 구성되어 있다. 다른 하나의 IDT 전극(32)은 서로 대향하는 한 쌍의 제1 빗살 형상 전극(32a) 및 제2 빗살 형상 전극(32b)에 의해 구성되어 있다. IDT 전극(31, 32)을 기판(100)(도 3 참조)에 수직인 방향에서 본 경우에 제1 빗살 형상 전극(31a) 및 제2 빗살 형상 전극(32b)은 서로 동일한 방향을 향해, 탄성파 전파 방향(D1)을 따라 나란히 배치되어 있다. 또한 제2 빗살 형상 전극(31b) 및 제1 빗살 형상 전극(32a)은 서로 동일한 방향을 향해, 탄성파 전파 방향(D1)을 따라 나란히 배치되어 있다.
[3. 부가 회로의 IDT 전극군의 구조]
부가 회로(20)의 IDT 전극군(25)의 구조에 대해 도 3을 참조하면서 설명한다. IDT 전극군(25)은 예를 들면 복수개의 탄성 표면파(SAW: Surface Acoustic Wave) 공진자에 의해 구성되어 있다.
도 3은 IDT 전극군(25)의 구조를 모식적으로 나타내는 평면도 및 단면도이다. 한편, 도 3에는 2개의 반사기(28)도 나타내져 있다. 도 3에 도시된 IDT 전극군(25)은 공진자의 전형적인 구조를 설명하기 위한 것으로서, IDT 전극 및 반사기에 포함되는 전극지(電極指)의 개수나 길이 등은 이에 한정되지 않는다.
IDT 전극군(25)은 압전성을 가지는 기판(100)과, 기판(100) 상에 형성된 복수개의 IDT 전극(31, 32)으로 구성된다. 도 3의 단면도에 나타내는 바와 같이 IDT 전극군(25)은 기판(100)과, 각 IDT 전극(31, 32)을 구성하는 전극층(102)과, 각 IDT 전극(31, 32)을 덮도록 기판(100) 상에 마련된 절연층(130)에 의해 형성된다.
기판(100)은 예를 들면 커트각 127.5°의 LiNbO3 기판(니오브산리튬 기판)이다. 기판(100) 내를 전파하는 탄성파로서 레일리파가 사용되는 경우, 기판(100)의 커트각은 120°±20°, 또는 300°±20°인 것이 바람직하다.
전극층(102)은 하나의 금속막 또는 복수개의 금속막에 의해 구성되어 있다. 금속막의 구조에 대해서는 후술한다.
절연층(130)은 예를 들면 이산화규소(SiO2)를 주성분으로 하는 유전막이다. 절연층(130)은 IDT 전극군(25)의 주파수 온도 특성을 조정하는 것, 전극층(102)을 외부 환경으로부터 보호하는 것, 또는 내습성을 높이는 것 등을 목적으로 하여 마련되어 있다.
도 3의 평면도에 나타내는 바와 같이 IDT 전극(31)은 서로 대향하는 한 쌍의 제1 빗살 형상 전극(31a) 및 제2 빗살 모양의 전극(31b)을 가진다. IDT 전극(32)은 서로 대향하는 한 쌍의 제1 빗살 형상 전극(32a) 및 제2 빗살 형상 전극(32b)을 가진다.
각 제1 빗살 형상 전극(31a, 32a)은 빗살 모양의 형상을 가지며, 서로 평행한 복수개의 전극지(36a)와, 복수개의 전극지(36a) 각각의 일단끼리를 접속하는 버스바 전극(37a)으로 구성되어 있다. 각 제2 빗살 형상 전극(31b, 32b)은 빗살의 형상을 가지며, 서로 평행한 복수개의 전극지(36b)와, 복수개의 전극지(36b) 각각의 일단끼리를 접속하는 버스바 전극(37b)으로 구성되어 있다. 각 버스바 전극(37a 및 37b)은 탄성파 전파 방향(D1)을 따라 연장되도록 형성되어 있다. 복수개의 전극지(36a 및 36b)는 탄성파 전파 방향(D1)의 직교 방향(D2)으로 연장되도록 형성되고 직교 방향(D2)으로 서로 맞물려 탄성파 전파 방향(D1)에 대향하고 있다.
도 2에 나타내는 바와 같이 제1 빗살 형상 전극(31a, 32a)은 제1 경로(r1) 상의 다른 복수개의 노드(n1, n4)에 전기적으로 접속된다. 구체적으로는 제1 빗살 형상 전극(31a)이 하나의 부가 경로(rA)를 개재하여 노드(n1)에 접속되고 제1 빗살 형상 전극(32a)이 다른 하나의 부가 경로(rA)를 개재하여 노드(n4)에 접속된다. 제2 빗살 형상 전극(31b, 32b) 각각은 소정의 그라운드 단자에 전기적으로 접속된다.
한편, 제1 빗살 형상 전극(31a, 32a) 각각은 제1 경로(r1) 상에서 이웃하는 2개 이상의 직렬암 공진자의 양 외측의 노드에 접속되어 있으면 된다. 예를 들면 제1 빗살 형상 전극(31a)은 제1 신호 단자(T1)와 직렬암 공진자(S1)를 잇는 제1 경로(r1) 상의 노드에 접속되어 있어도 되고, 노드(n2)에 접속되어 있어도 된다. 예를 들면 제1 빗살 형상 전극(32a)은 노드(n3)에 접속되어 있어도 된다.
[4. 필터의 배선 구조]
필터(1)의 배선 구조에 대해 도 4a~도 8을 참조하면서 설명한다.
도 4a는 실시형태에 따른 필터(1)의 평면도이다. 도 4b는 필터(1)의 배선을 모식적으로 나타내는 도면이다. 도 5는 필터(1)의 부가 회로(20) 일부의 확대도이다. 한편, 도 4b에는 배선 부근의 구조가 나타나 있고 이웃하는 배선 간의 구조는 도시되어 있지 않다. 또한 이들 도면을 포함하는 이후의 도면에서 반사기(28)의 도시를 생략한다.
도 4a 및 도 4b에 나타내는 바와 같이 필터(1)는 제1 필터 회로(10) 및 부가 회로(20)를 포함하고 있다. 또한 필터(1)는 신호가 입출력되는 제1 신호 단자(T1) 및 제2 신호 단자(T2)와 복수개의 그라운드 단자(G10), 하나의 그라운드 단자(G21) 및 다른 하나의 그라운드 단자(G22)를 가진다. 복수개의 그라운드 단자(G10)는 배선을 개재하여 서로 접속되어 있다.
제1 필터 회로(10)는 기판(100) 상에 마련된 공진자 전극과 기판(100) 상에 마련된 메인 배선(110)을 가진다.
공진자 전극은 전술한 직렬암 공진자(S1~S4) 및 병렬암 공진자(P1~P3)를 구성하는 IDT 전극이다. 공진자 전극은 후술할 제1 금속막(111) 등에 의해 형성되어 있다.
메인 배선(110)은 공진자 전극에 접속되는 배선이다. 메인 배선(110)은 고주파 신호를 전송하는 신호 배선(Ls1)과, 그라운드 단자(G10)에 접속되는 그라운드 배선(Lg1)과, 그라운드 단자(G21)에 접속되는 그라운드 배선(Lg2)을 가진다.
신호 배선(Ls1)은 제1 신호 단자(T1)와 직렬암 공진자(S1) 사이의 일부, 직렬암 공진자(S1와 S2) 사이, 직렬암 공진자(S2와 S3) 사이, 직렬암 공진자(S3와 S4) 사이, 직렬암 공진자(S4)와 제2 신호 단자(T2) 사이의 일부, 노드(n1)와 병렬암 공진자(P1) 사이, 노드(n2)와 병렬암 공진자(P2) 사이, 노드(n3)와 병렬암 공진자(P3) 사이, 교락 용량 소자(C10)와 노드(n2 및 n3) 사이에 있는 배선이다. 그라운드 배선(Lg1)은 병렬암 공진자(P2)와 그라운드 단자(G10) 사이, 병렬암 공진자(P3)와 그라운드 단자(G10) 사이에 있는 배선이다. 그라운드 배선(Lg2)은 병렬암 공진자(P1)와 그라운드 단자(G21) 사이에 있는 배선이다.
도 6은 필터(1)의 메인 배선(110) 및 제1 서브 배선(120a)을 도 4a에 나타내는 VI-VI선에서 본 단면도이다.
도 6에 나타내는 바와 같이 메인 배선(110)은 기판(100) 상에 마련된 제1 금속막(111)과, 제1 금속막(111)과 접하여 제1 금속막(111) 상에 마련된 제2 금속막(112)에 의해 구성되어 있다. 즉 메인 배선(110)은 제1 금속막(111) 상에 제2 금속막(112)이 적층됨으로써 형성된 다층막이다.
도 4a 및 도 4b에 나타내는 바와 같이 부가 회로(20)는 기판(100) 상에 마련된 복수개의 IDT 전극(31, 32)을 가지는 IDT 전극군(25)과, 기판(100) 상에 마련된 서브 배선(120)과, 기판(100) 상에 마련된 복수개의 용량 소자(C1, C2)를 가진다.
IDT 전극군(25)은 신호가 입출력되는 하나의 IDT 전극(31) 및 하나의 IDT 전극(31)과는 반대로 신호가 입출력되는 다른 하나의 IDT 전극(32)을 가진다.
복수개의 용량 소자(C1, C2)는 IDT 전극군(25)과 제1 필터 회로(10)를 잇는 부가 경로(rA) 상에 마련되어 있다. 복수개의 용량 소자(C1, C2) 중 하나의 용량 소자(C1)는 제1 필터 회로(10)와 하나의 IDT 전극(31)을 잇는 부가 경로(rA) 상에 마련되어 있다. 하나의 용량 소자(C1)와 상이한 다른 하나의 용량 소자(C2)는 제1 필터 회로(10)와 IDT 전극군(25)의 다른 하나의 IDT 전극(32)을 잇는 부가 경로(rA) 상에 마련되어 있다. 각 용량 소자(C1, C2)는 예를 들면 서로 대향하는 한 쌍의 빗살 형상 전극에 의해 구성된다. 용량 소자(C1)의 정전용량은 용량 소자(C1)가 접속되는 IDT 전극(31)의 정전용량보다 작고, 용량 소자(C2)의 정전용량은 용량 소자(C2)가 접속되는 IDT 전극(32)의 정전용량보다 작다.
서브 배선(120)은 IDT 전극군(25)과 제1 필터 회로(10)를 접속하는 배선이다. 서브 배선(120)은 용량 소자(C1 또는 C2)에서 보아 제1 필터 회로(10) 측에 위치하는 제1 서브 배선(120a)과 IDT 전극군(25) 측에 위치하는 제2 서브 배선(120b)을 가진다. 제1 서브 배선(120a)은 제1 금속막(111) 및 제2 금속막(112)에 의해 구성되어 있다(도 6 참조). 그에 반해 제2 서브 배선(120b)은 도 5에 나타내는 바와 같이 제3 금속막(123)에 의해 구성되어 있다. 즉 서브 배선(120)의 적어도 일부는 IDT 전극군(25)에 접속된 제3 금속막(123)에 의해 구성되어 있다.
도 7은 부가 회로(20)의 제2 서브 배선(120b)을 도 5에 나타내는 VII-VII선에서 본 단면도이다.
도 7에 나타내는 바와 같이 제3 금속막(123)은 제3 금속막(123) 상에 마련된 절연층(130)을 개재하여 제4 금속막(140)에 의해 덮여 있다. 절연층(130)은 예를 들면 SiO2를 포함하는 재료에 의해 형성되는 층이다. 절연층(130)이 있음으로써 제3 금속막(123) 및 제4 금속막(140)은 전기적으로 절연되어 있다. 제4 금속막(140)은 실드용 막이며 기판(100)에 마련된 소정의 그라운드 단자에 접속된다. 제4 금속막(140)은 제3 금속막(123)보다 폭이 넓으며 기판(100)에 대하여 수직인 방향에서 본 경우에 제3 금속막(123)을 덮고 있다. 즉 제3 금속막(123)이 형성되어 있는 영역은 그라운드가 되는 제4 금속막(140)으로 덮인 실드 구조를 가진다.
이와 같이 제2 서브 배선(120b)을 구성하는 제3 금속막(123)은 절연층(130)을 개재하여 제4 금속막(140)에 덮여 있다. 한편, 신호 배선(Ls1), 그라운드 배선(Lg1, Lg2) 및 제1 서브 배선(120a)은 제4 금속막(140)에 덮여 있지 않다. 바꾸어 말하면, 제4 금속막(140)은 메인 배선(110) 및 제1 서브 배선(120a)을 덮고 있지 않다.
도 8은 부가 회로(20)를 구성하는 IDT 전극(31, 32)의 그라운드에 접속되는 버스바 전극(37b)을 도 5에 나타내는 VIII-VIII선에서 본 단면도이다.
도 8에 나타내는 바와 같이 IDT 전극(31, 32) 중 그라운드에 접속된 버스바 전극(37b)은 기판(100) 상에 마련된 제3 금속막(123)과, 제3 금속막(123)과 접하여 제3 금속막(123) 상에 마련된 제4 금속막(140)에 의해 구성되어 있다. 즉 버스바 전극(37b)은 제3 금속막(123) 상에 제4 금속막(140)이 적층됨으로써 형성된 다층막에 의해 구성되어 있다.
한편, 그라운드 단자(G21 및 G22)는 제4 금속막(140)에 의해 형성되어 있다. 또한 제1 신호 단자(T1), 제2 신호 단자(T2) 및 그라운드 단자(G10)는 제2 금속막(112)에 의해 형성되어 있다. 단, 제1 신호 단자(T1), 제2 신호 단자(T2) 및 그라운드 단자(G10)는 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 다층막으로 형성되어 있어도 된다.
도 6~도 8을 참조하여 각 금속막의 구조에 대해 설명한다.
제1 금속막(111) 및 제3 금속막(123)은 제1 포토리소그래피 공정에서 동시에 형성되는 금속막이며 동일한 재료 및 동일한 막 두께에 의해 구성된다. 제1 금속막(111) 및 제3 금속막(123)은 기판(100) 상의 동일한 높이 위치에 마련되고, 기판(100) 상에서 전기 소자 등을 개재하여 전기적으로 접속되어 있다. 제1 금속막(111) 및 제3 금속막(123) 각각은 예를 들면 아래에서부터 순서대로 NiCr층, Pt층, Ti층, AlCu층이 적층됨으로써 형성되어 있다. 제1 금속막(111) 및 제3 금속막(123) 각각의 막 두께는 예를 들면 330㎚이다.
제2 금속막(112) 및 제4 금속막(140)은 제1 금속막(111) 및 제3 금속막(123)의 형성 후의 제2 포토리소그래피 공정에서 동시에 형성되는 금속막이며 동일한 재료 및 동일한 막 두께에 의해 구성된다. 제2 금속막(112) 및 제4 금속막(140)은 기판(100) 상의 다른 높이 위치에 마련되어 있다. 제2 금속막(112) 및 제4 금속막(140) 각각은 예를 들면 아래에서부터 순서대로 Ti층, AlCu층, Ti층이 적층됨으로써 형성되어 있다. 제2 금속막(112) 및 제4 금속막(140) 각각의 막 두께는 예를 들면 2520㎚이다.
제1 금속막(111) 및 제2 금속막(112)의 합계 막 두께는 제3 금속막(123)의 막 두께보다 두껍다. 그 때문에 제1 금속막(111) 및 제2 금속막(112)에 의해 구성된 메인 배선(110)은 제3 금속막(123)에 의해 구성된 일부의 서브 배선(120)보다 전기 저항이 작아져 있다.
다음으로, 도 4a~도 5를 참조하여 그라운드 단자, 제4 금속막 및 빗살 형상 전극의 관계에 대해 설명한다.
그라운드 단자는 그라운드 단자(G10) 외에 서로 접속되어 있지 않은 하나의 그라운드 단자(G21) 및 다른 하나의 그라운드 단자(G22)를 가진다. 하나의 그라운드 단자(G21) 및 다른 하나의 그라운드 단자(G22)는 기판(100) 상에서 분리되어 배치되고 전기적으로 접속되어 있지 않다.
제4 금속막(140)은 서로 접속되어 있지 않은 하나의 제4 금속막(141) 및 다른 하나의 제4 금속막(142)을 가진다(도 5 참조). 하나의 제4 금속막(141)은 하나의 용량 소자(C1)와 하나의 IDT 전극(31)을 접속하는 제2 서브 배선(120b)의 제3 금속막(123)을 덮고 하나의 그라운드 단자(G21)에 접속되어 있다. 다른 하나의 제4 금속막(142)은 다른 하나의 용량 소자(C2)와 다른 하나의 IDT 전극(32)을 접속하는 제2 서브 배선(120b)의 제3 금속막(123)을 덮고 다른 하나의 그라운드 단자(G22)에 접속되어 있다.
복수개의 빗살 형상 전극 중 제3 금속막(123)에 접속된 제1 빗살 형상 전극(31a, 32a)의 버스바 전극(37a)은 버스바 전극(37a) 상에 마련된 절연층(130)을 개재하여 제4 금속막(140)에 의해 덮여 있다. 구체적으로는 제1 빗살 형상 전극(31a)의 버스바 전극(37a)을 덮는 제4 금속막(140)은 하나의 제4 금속막(141)이며 하나의 그라운드 단자(G21)에 전기적으로 접속되어 있다. 제1 빗살 형상 전극(32a)의 버스바 전극(37a)을 덮는 제4 금속막(140)은 다른 하나의 제4 금속막(142)이며 다른 하나의 그라운드 단자(G22)에 전기적으로 접속되어 있다.
또한 복수개의 빗살 형상 전극 중 제2 빗살 형상 전극(31b, 32b)의 버스바 전극(37b)은 소정의 그라운드 단자에 접속된다. 구체적으로는 제2 빗살 형상 전극(31b)의 버스바 전극(37b)은 그라운드 단자(G21)에 접속되고 제2 빗살 형상 전극(32b)의 버스바 전극(37b)은 그라운드 단자(G22)에 접속된다.
또한 탄성파 전파 방향(D1)으로 이웃하는 2개의 빗살 형상 전극(31a, 32b) 중 하나의 빗살 형상 전극(31a)은 제3 금속막(123)에 의해 구성되는 하나의 제2 서브 배선(120b)에 접속되고, 다른 하나의 빗살 형상 전극(32b)은 제2 서브 배선(120b)에 접속되지 않고 하나의 그라운드 단자(G21)에 접속되어 있다. 탄성파 전파 방향(D1)으로 이웃하는 2개의 빗살 형상 전극(31b, 32a) 중 하나의 빗살 형상 전극(32a)은 제3 금속막(123)에 의해 구성되는 다른 하나의 제2 서브 배선(120b)에 접속되고 다른 하나의 빗살 형상 전극(31b)은 제2 서브 배선(120b)에 접속되지 않고 다른 하나의 그라운드 단자(G22)에 접속되어 있다.
도 4b를 참조하여 필터(1)의 배선 구조를 정리하여 설명한다. 도 4b에 나타내는 오른쪽으로 올라가는 사선의 해칭 영역에 있는 신호 배선(Ls1) 및 제1 서브 배선(120a)은 제1 금속막(111) 및 제2 금속막(112)에 의해 구성되어 있다. 오른쪽으로 내려가는 사선의 해칭 영역에 있는 그라운드 배선(Lg1, Lg2)도 제1 금속막(111) 및 제2 금속막(112)에 의해 구성되어 있다. 폭이 넓은 해칭 영역 내에 나타내진 제2 서브 배선(120b)은 제3 금속막(123)에 의해 구성되어 있다. 이 제3 금속막(123)은 절연층(130)을 개재하여 제4 금속막(140)으로 덮이고, 제4 금속막(140)은 소정의 그라운드 단자에 접속되어 있다. 한편, 제1 신호 단자(T1), 제2 신호 단자(T2) 및 그라운드 단자(G10)는 제2 금속막(112)으로 형성된다. 그라운드 단자(G21 및 G22)는 제4 금속막(140)으로 형성된다.
이와 같이 본 실시형태의 필터(1)에서는 부가 회로(20)에서의 제3 금속막(123)이 그라운드 단자(G21, G22)에 접속된 제4 금속막(140)에 의해 덮여 있다. 이 구성에 따르면 부가 회로(20)의 배선과 제1 필터 회로(10)의 배선이 용량 결합하는 것을 억제할 수 있고 배선 간에서 신호의 누설 경로가 발생하는 것을 억제할 수 있다. 이로써 필터의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
[5. 배선 등의 제조 방법]
다음으로, 배선 등의 제조 방법에 대해 설명한다. 한편, 공진자 전극의 버스바 전극, 교락 용량 소자(C10), 용량 소자(C1, C2)의 제조 방법에 대한 설명은 생략한다.
전술한 바와 같이, 신호 배선(Ls1) 및 그라운드 배선(Lg1, Lg2) 각각은 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 다층막에 의해 구성된다. 노드(n1)와 용량 소자(C1) 사이에 위치하는 제1 서브 배선(120a) 및, 노드(n4)와 용량 소자(C2) 사이에 위치하는 제1 서브 배선(120a) 각각도 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 다층막에 의해 구성된다. 용량 소자(C1)와 IDT 전극(31)을 접속하는 제2 서브 배선(120b) 및, 용량 소자(C2)와 IDT 전극(32)을 접속하는 제2 서브 배선(120b) 각각은 제3 금속막(123)에 의해 구성된다.
우선, 제1 포토리소그래피 공정에 의해 기판(100) 상에 제1 금속막(111) 및 제3 금속막(123)이 동시에 형성된다. 구체적으로는 기판(100) 상에 메인 배선(110) 및 제1 서브 배선(120a)의 하층을 구성하는 제1 금속막(111) 및 제2 서브 배선(120b)의 하층을 구성하는 제3 금속막(123)이 형성된다. 이 때, 공진자 전극이 제1 금속막(111)에 의해 형성되어도 된다. 또한 IDT 전극(31, 32)이 제3 금속막(123)에 의해 형성되어도 된다.
다음으로, 제1 금속막(111) 및 제3 금속막(123)을 덮도록 절연층(130)이 형성된다. 이 때, 공진자 전극 및 IDT 전극(31, 32)도 절연층(130)에 의해 덮인다.
다음으로, 메인 배선(110) 및 제1 서브 배선(120a)을 구성하는 제1 금속막(111)의 상측 절연층(130)이 에칭 등으로 제거된다. 이 때, IDT 전극(31, 32)의 그라운드에 접속되는 버스바 전극(37b)의 상측 절연층(130)도 제거된다. 한편, 제2 서브 배선(120b)을 구성하는 제3 금속막(123) 상의 절연층(130)은 제거되지 않는다.
다음으로, 제2 포토리소그래피 공정에 의해 제2 금속막(112) 및 제4 금속막(140)이 동시에 형성된다. 구체적으로는 제1 금속막(111) 상에 제2 금속막(112)이 적층된다. 한편, 제3 금속막(123)의 상방에는 절연층(130)을 개재하여 제4 금속막(140)이 적층된다. 또한 IDT 전극(31, 32)의 버스바 전극(37b)에도 제4 금속막(140)이 적층된다. 한편, 제1 신호 단자(T1) 및 제2 신호 단자(T2)는 제2 금속막에 의해 형성되고 그라운드 단자(G10) 및 그라운드 단자(G21, 22)는 제4 금속막(140)에 의해 형성되어도 된다.
이들 제조 방법에 의해 기판(100) 상에 신호 배선(Ls1), 그라운드 배선(Lg1, Lg2), 제1 서브 배선(120a) 및 제2 서브 배선(120b)이 형성된다. 제2 서브 배선(120b)을 구성하는 제3 금속막(123) 상에 절연층(130)을 개재하여 제4 금속막(140)이 형성되고 제2 서브 배선(120b)은 실드 구조를 가지는 배선이 된다.
[6. 효과 등]
본 실시형태의 필터(1)의 효과 등을 비교예 1 및 2와 비교하여 설명한다. 한편, 비교예 1 및 2는 특정 실시형태와의 차이를 명확하게 하기 위해 예시한 것으로, 종래 예가 아니다.
우선, 비교예 1 및 2의 필터 구성에 대해 설명한다.
도 9a는 비교예 1의 필터(501)의 평면도이다. 도 9b는 필터(501)의 배선을 모식적으로 나타내는 도면이다. 도 10은 필터(501)의 배선을 도 9a에 나타내는 X-X선에서 본 단면도이다.
비교예 1의 필터(501)는 제1 필터 회로(510)의 메인 배선(610) 및 부가 회로(520)의 서브 배선(620) 모두가 제1 금속막(111) 및 제2 금속막(112)으로 구성되어 있다. 즉 비교예 1은 부가 회로(520)의 서브 배선(620)이 실드 구조로 되어 있지 않은 점에서 실시형태와 다르다.
또한 비교예 1의 부가 회로(520)에서는 도 9b에 나타내는 바와 같이 탄성파 전파 방향(D1)으로 이웃하는 2개의 제1 빗살 형상 전극(31a, 32a)이 각각에 대응하는 서브 배선(620)에 접속되고, 또한 탄성파 전파 방향(D1)으로 이웃하는 2개의 제2 빗살 형상 전극(31b, 32b) 모두가 하나의 그라운드 단자(G21)에 접속되어 있다. 즉 비교예 1은 제2 빗살 형상 전극(31b, 32b)의 접속처인 그라운드 단자가 분리되어 있지 않는 점에서도 실시형태와 다르다.
도 11a는 비교예 2의 필터(701)의 평면도이다. 도 11b는 필터(701)의 배선을 모식적으로 나타내는 도면이다. 도 12는 필터(701)의 배선을 도 11a에 나타내는 XII-XII선에서 본 단면도이다. 도 13은 필터(701)의 배선을 도 11a에 나타내는 XIII-XIII선에서 본 단면도이다.
비교예 2의 필터(701)는 제1 필터 회로(710)의 메인 배선(810) 및 부가 회로(720)의 서브 배선(820) 모두가 제3 금속막(123)으로 구성되고 제3 금속막(123)이 절연층(130)을 개재하여 제4 금속막(140)으로 덮여 있다. 즉 비교예 2는 제1 필터 회로(710)도 실드 구조로 되어 있는 점에서 실시형태와 다르다.
다음으로, 실시형태, 비교예 1 및 비교예 2의 부가 회로를 구성하는 IDT 전극(31, 32)의 전극 파라미터 및 용량 소자(C1, C2)의 전극 파라미터에 대해 설명한다.
도 14는 실시형태, 비교예 1, 비교예 2의 필터의 부가 회로를 구성하는 IDT 전극의 전극 파라미터를 나타내는 도면이다. 도 15는 실시형태, 비교예 1, 비교예 2의 필터의 부가 회로를 구성하는 용량 소자의 전극 파라미터를 나타내는 도면이다. 도 14에는 각 IDT 전극(31, 32)의 교차 폭 및 전극지의 개수가 나타내져 있다. 도 15에는 용량 소자를 구성하는 한 쌍의 빗살 형상 전극의 교차 폭 및 전극지의 개수가 나타내져 있다. 한 쌍의 빗살 형상 전극의 정전용량은 상기 교차 폭×전극지의 개수에 비례하므로 용량 소자(C1)의 정전용량은 IDT 전극(31)의 정전용량보다 작고 또한 용량 소자(C2)의 정전용량은 IDT 전극(32)의 정전용량보다 작게 되어 있다.
다음으로, 실시형태, 비교예 1 및 2의 필터의 통과 특성에 대해 도 16을 참조하면서 설명한다.
도 16은 실시형태, 비교예 1 및 비교예 2의 필터의 통과 특성을 나타내는 도면이다. 이 도면에는 필터를 송신 필터로 하고, 제2 필터 회로(50)를 수신 필터로 한 예가 나타나며, 또한 송신 필터의 통과 대역을 814㎒-849㎒로 하고, 수신 필터의 통과 대역을 859㎒-894㎒로 한 예가 나타내져 있다.
도 16에 나타내는 바와 같이 실시형태 및 비교예 2의 필터의 통과 대역 밖에서의 삽입 손실은 모두 60.2㏈이며 비교예 1의 필터의 통과 대역 밖에서의 삽입 손실은 56.7㏈이다. 이와 같이 실시형태에서는 비교예 1보다도 필터의 통과 대역 밖에서의 감쇠량이 충분히 확보되어 있다.
또한 도 16에 나타내는 바와 같이 실시형태 및 비교예 1의 필터의 통과 대역에서의 삽입 손실은 모두 2.3㏈이며 비교예 2의 필터의 통과 대역에서의 삽입 손실은 2.8㏈이다. 이와 같이 실시형태에서는 비교예 2보다도 필터의 통과 대역에서의 삽입 손실이 작게 되어 있다.
다음으로, 필터의 내전력 성능에 대해 도 17을 참조하면서 설명한다.
도 17은 실시형태, 비교예 1 및 비교예 2의 필터의 내전력 성능을 나타내는 도면이다. 이 도면에는 각 필터의 제1 신호 단자(T1)에 스텝 업 형식으로 고전력을 인가하여(제1 신호 단자(T1) 및 제2 신호 단자(T2) 사이에 고전압을 인가하여), 필터가 파괴되었을 때의 전력값이 나타내져 있다. 도 17에 나타내는 바와 같이 실시형태 및 비교예 1의 필터가 파괴된 것은 모두 전력값이 1250㎽이었을 때이며, 비교예 2의 필터가 파괴된 것은 전력값이 900㎽이었을 때이다. 이와 같이 실시형태에서는 비교예 2보다도 내전력 성능이 높게 되어 있다.
즉 실시형태는 통과 대역 밖에서의 감쇠 특성, 통과 대역에서의 손실, 내전력 성능의 종합적인 평가에서 비교예 1 및 2보다 뛰어나다.
예를 들면 부가 회로를 이용하여 불요파를 캔슬하는 경우, 제1 필터 회로에 부가 회로가 병렬 접속되고 제1 필터 회로의 신호 배선과 부가 회로의 신호 배선이 가까워진 상태로 배치된다. 이 경우, 제1 필터 회로의 신호 배선과 부가 회로의 신호 배선 사이에서 용량 결합이 일어나 부가 회로 측에 제1 필터 회로를 흐르는 신호의 일부가 누설되는 경우가 있다. 그 때문에 부가 회로에서의 캔슬 작용이 저해되고 필터의 통과 대역 밖에서의 감쇠량을 확보할 수 없다는 문제가 있다.
그에 반해 실시형태의 필터(1)에서는 부가 회로(20)의 배선의 적어도 일부인 제3 금속막(123)이 그라운드에 이어지는 제4 금속막(140)으로 덮여 있다. 그 때문에 부가 회로(20)의 배선의 적어도 일부가 실드 구조가 되고 부가 회로(20)의 배선과 제1 필터 회로(10)의 배선이 용량 결합하는 것을 억제할 수 있다. 이로써 실드 구조를 가지지 않는 비교예 1과 비교하여 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 실시형태의 필터(1)에서는 제1 필터 회로(10)의 메인 배선(110)이 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 다층막으로 구성되어 있다. 예를 들면 비교예 2의 필터(701)에서는 메인 배선(110)이 그라운드에 이어지는 제4 금속막(140)으로 덮여 있기 때문에, 메인 배선(110)에 용량 성분이 들어가기 쉽다. 메인 배선(110)에 용량 성분이 들어가면 임피던스의 어긋남이 발생하여 필터(701)의 통과 대역에서의 삽입 손실이 발생한다. 그에 반해, 실시형태의 필터(1)에서는 메인 배선(110)이 제4 금속막(140)으로 덮여있지 않기 때문에 메인 배선(110)에 용량 성분이 들어가기 어렵다. 그 때문에 임피던스의 어긋남이 발생하기 어려워 필터(701)의 통과 대역에서의 삽입 손실이 발생하는 것을 억제할 수 있다.
또한 실시형태의 필터(1)는 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 다층막으로 구성되어 있으므로, 제1 필터 회로(10)의 메인 배선(110)의 배선 저항이 작다. 그 때문에 제1 필터 회로(510)의 메인 배선(610)에도 실드 구조를 채용하고 있는 비교예 2에 비해 배선 로스를 억제할 수 있다. 이로써 필터(1)의 통과 대역에서의 삽입 손실이 발생하는 것을 억제할 수 있다.
(정리)
이상에서 설명한 바와 같이, 본 실시형태에 따른 필터(1)는 제1 주파수 대역을 통과 대역으로 하는 제1 필터 회로(10)와, 제1 필터 회로(10)의 적어도 일부에 병렬 접속된 부가 회로(20)를 포함한다. 제1 필터 회로(10)는 기판(100) 상에 마련된 공진자 전극과 상기 공진자 전극에 접속된 메인 배선(110)을 가진다. 메인 배선(110)은 기판(100) 상에 마련된 제1 금속막(111)과, 제1 금속막(111)과 접하여 제1 금속막(111) 상에 마련된 제2 금속막(112)에 의해 구성된다. 부가 회로(20)는 기판(100) 상에 마련된 복수개의 IDT 전극(31, 32)을 가지는 IDT 전극군(25)과, 기판(100) 상에 마련되고 IDT 전극군(25) 및 제1 필터 회로(10)를 접속하는 서브 배선(120)을 가진다. 서브 배선(120)의 적어도 일부는 IDT 전극군(25)에 접속된 제3 금속막(123)에 의해 구성된다. 제3 금속막(123)은 제3 금속막(123) 상에 마련된 절연층(130)을 개재하여 제4 금속막(140)에 의해 덮인다. 제4 금속막(140)은 기판(100)에 마련된 그라운드 단자에 접속되어 있다.
이와 같이 부가 회로(20)에서의 제3 금속막(123)이 그라운드 단자(예를 들면 그라운드 단자(G21, G22))에 접속된 제4 금속막(140)에 의해 덮여 있다. 이 구성에 따르면 부가 회로(20)의 배선과 제1 필터 회로(10)의 배선이 용량 결합하는 것을 억제할 수 있고, 배선 간에서 신호의 누설 경로가 발생하는 것을 억제할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 제4 금속막(140)은 기판(100)에 대하여 수직인 방향에서 본 경우에 메인 배선(110)을 덮지 않고, 제3 금속막(123)을 덮고 있어도 된다.
예를 들면 메인 배선(110)이 그라운드에 이어지는 제4 금속막(140)으로 덮여 있으면, 메인 배선(110)에 용량 성분이 들어가기 쉬워서 임피던스의 어긋남이 발생하여 필터의 통과 대역에서의 삽입 손실이 발생한다. 본 실시형태의 필터(1)에서는 메인 배선(110)이 제4 금속막(140)으로 덮여 있지 않다. 그 때문에 메인 배선(110)에 용량 성분이 들어가기 어렵고 임피던스의 어긋남이 발생하기 어렵다. 이로써 필터(1)의 통과 대역에서의 삽입 손실이 발생하는 것을 억제할 수 있다.
또한 제1 금속막(111) 및 제2 금속막(112)의 합계 막 두께는 제3 금속막(123)의 막 두께보다 두꺼워도 된다.
이에 따르면 제1 금속막(111) 및 제2 금속막(112)으로 이루어지는 메인 배선(110)의 배선 저항을 작게 할 수 있고 배선 로스를 작게 할 수 있다. 이로써 필터(1)의 통과 대역에서의 삽입 손실이 발생하는 것을 억제할 수 있다. 또한 필터(1)에 고전력이 인가된 경우에도, 메인 배선(110)이 용단되는 것 또는 제1 필터 회로(10)가 파괴되는 것을 억제할 수 있다.
또한 제1 금속막(111) 및 제3 금속막(123)은 동시에 형성된 동일한 막 두께의 금속막이며 기판(100) 상의 동일한 높이 위치에 마련되고, 제2 금속막(112) 및 제4 금속막(140)은 제1 금속막(111) 및 제3 금속막(123)의 형성 후에 동시에 형성된 동일한 막 두께의 금속막이며 기판(100) 상의 다른 높이 위치에 마련되어 있어도 된다.
이와 같이 필터(1)의 배선이 동시에 형성된 제1 금속막(111) 및 제3 금속막(123), 그리고 동시에 형성된 제2 금속막(112) 및 제4 금속막(140)에 의해 구성됨으로써 필터(1)의 제조 비용을 삭감할 수 있다.
또한 부가 회로(20)는 추가로 제1 필터 회로(10)와 IDT 전극군(25)을 잇는 부가 경로(rA) 상에 마련된, 적어도 하나의 용량 소자(C1)(또는 C2)를 가진다. 부가 경로(rA)에서의 서브 배선(120)은 제1 필터 회로(10)와 용량 소자(C1)를 접속하는 제1 서브 배선(120a)과 용량 소자(C1)와 IDT 전극군(25)을 접속하는 제2 서브 배선(120b)을 가진다. 제1 서브 배선(120a)은 제1 금속막(111) 및 제2 금속막(112)에 의해 구성되고 제4 금속막(140)에 덮여 있지 않고, 제2 서브 배선(120b)은 제3 금속막(123)에 의해 구성되고 절연층(130)을 개재하여 제4 금속막(140)에 덮여 있어도 된다.
이와 같이 제2 서브 배선(120b)이 그라운드인 제4 금속막(140)에 의해 덮여 있음으로써, 제2 서브 배선(120b)이 메인 배선(110)에 용량 결합하는 것을 억제할 수 있고 배선 간에서 신호의 누설 경로가 발생하는 것을 억제할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다. 또한 제1 서브 배선(120a)이 제1 금속막(111) 및 제2 금속막(112)에 의해 구성됨으로써, 제1 서브 배선(120a)의 배선 저항을 작게 할 수 있고 배선 로스를 작게 할 수 있다. 이로써 필터(1)의 통과 대역에서의 삽입 손실이 발생하는 것을 억제할 수 있다. 또한 부가 회로(20)에 고전력이 인가된 경우에도 부가 회로(20)가 파괴되는 것을 억제할 수 있다.
또한 부가 회로(20)는 복수개의 용량 소자(C1, C2)를 가지며, IDT 전극군(25)은 신호가 입출력되는 하나의 IDT 전극(31) 및 하나의 IDT 전극(31)과는 반대로 신호가 입출력되는 다른 하나의 IDT 전극(32)을 가진다. 복수개의 용량 소자(C1, C2) 중 하나의 용량 소자(C1)는 제1 필터 회로(10)와 하나의 IDT 전극(31)을 잇는 부가 경로(rA) 상에 마련되고, 하나의 용량 소자(C1)와 상이한 다른 하나의 용량 소자(C2)는 제1 필터 회로(10)와 다른 하나의 IDT 전극(32)을 잇는 부가 경로(rA) 상에 마련되어 있어도 된다.
이에 따르면 제2 서브 배선(120b)이 용량 소자(C1, C2)를 개재하여 제1 필터 회로(10)와 접속된다. 그 때문에 필터(1)에 고전력이 인가된 경우에도, 용량 소자(C1, C2)를 통과함으로써 전류가 저감되고 부가 회로(20)의 제2 서브 배선(120b)이 용단되는 것을 억제할 수 있다. 또한 제2 서브 배선(120b)의 용단을 억제할 수 있으므로, 제2 서브 배선(120b)을 제3 금속막(123)으로 구성하면서 제4 금속막(140)으로 덮인 실드 구조로 할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 그라운드 단자는 서로 접속되어 있지 않은 하나의 그라운드 단자(G21) 및 다른 하나의 그라운드 단자(G22)를 가지며, 제4 금속막(140)은 서로 접속되어 있지 않은 하나의 제4 금속막(141) 및 다른 하나의 제4 금속막(142)을 가진다. 하나의 제4 금속막(141)은 하나의 용량 소자(C1)와 하나의 IDT 전극(31)을 접속하는 제2 서브 배선(120b)의 제3 금속막(123)을 덮고 하나의 그라운드 단자(G21)에 접속되며, 다른 하나의 제4 금속막(142)은 다른 하나의 용량 소자(C2)와 다른 하나의 IDT 전극(32)을 접속하는 제2 서브 배선(120b)의 제3 금속막(123)을 덮고 다른 하나의 그라운드 단자(G22)에 접속되어 있어도 된다.
이와 같이 전기적으로 분리된 제4 금속막(141, 142)을 전기적으로 분리된 그라운드 단자(G21, G22)에 이음으로써, 하나의 IDT 전극(31)에 접속된 제2 서브 배선(120b)과 다른 하나의 IDT 전극(32)에 접속된 제2 서브 배선(120b)이 용량 결합하는 것을 억제할 수 있다. 이에 따르면 IDT 전극(31)에 접속된 제2 서브 배선(120b)과 IDT 전극(32)에 접속된 제2 서브 배선(120b) 사이에서 신호가 누설되는 것을 억제할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 용량 소자(C1)(또는 C2)의 정전용량은 IDT 전극(31)(또는 32)이 가지는 정전용량보다 작아도 된다.
예를 들면 부가 회로(20)에서 불요파를 캔슬하기 위해 부가 회로(20)에 필요한 진폭 특성은 결정되어 있고 그 진폭 특성은 용량 소자(C1, C2) 및 IDT 전극군(25)의 토탈 정전 용량으로 조정된다. 그 때문에 IDT 전극군(25)의 정전용량을 크게 하는 만큼 용량 소자(C1, C2)에 필요한 정전용량을 작게 할 수 있다. 본 실시형태와 같이 용량 소자(C1)(또는 C2)의 정전용량을 IDT 전극(31)(또는 C2)의 정전용량보다 작게 함으로써 서브 배선(120)에 흐르는 전류를 저하시킬 수 있고 제2 서브 배선(120b)이 용단되는 것을 억제할 수 있다. 또한 제2 서브 배선(120b)의 용단을 억제할 수 있으므로, 제2 서브 배선(120b)을 제3 금속막(123)으로 구성하면서 제4 금속막(140)으로 덮은 실드 구조로 할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 복수개의 IDT 전극(31, 32) 각각은 서로 대향하는 복수개의 빗살 형상 전극을 가진다. 복수개의 빗살 형상 전극 각각은 탄성파 전파 방향(D1)으로 교차하는 복수개의 전극지(36a, 36b)와 복수개의 전극지(36a, 36b)의 일단에 접속되어 있는 버스바 전극(37a, 37b)을 가진다. 복수개의 빗살 형상 전극 중 제2 서브 배선(120b)에 접속된 빗살 형상 전극(31a, 32a)의 버스바 전극(37a)은 버스바 전극(37a) 상에 마련된 절연층(130)을 개재하여 제4 금속막(140)에 의해 덮여 있어도 된다.
이와 같이 빗살 형상 전극(31a, 32a)의 버스바 전극(37a)이 제4 금속막(140)에 의해 덮여 있음으로써, 빗살 형상 전극(31a)의 버스바 전극(37a)과 빗살 형상 전극(32a)의 버스바 전극(37a)이 용량 결합하는 것을 억제할 수 있다. 이에 따르면 2개의 버스바 전극(37a) 사이에서 신호가 누설되는 것을 억제할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 복수개의 IDT 전극(31, 32)은 탄성파 전파 방향(D1)을 따라 배치되고 탄성파 전파 방향(D1)으로 이웃하는 2개의 IDT 전극(31, 32)은 동일한 방향을 항하면서 탄성파 전파 방향(D1)을 따라 나열되는 2개의 빗살 형상 전극(31a, 32b)을 가지며, 2개의 빗살 형상 전극(31a, 32b) 중 하나의 빗살 형상 전극(31a)은 제2 서브 배선(120b)에 접속되고 다른 하나의 빗살 형상 전극(32b)은 제2 서브 배선(120b)에 접속되지 않고 그라운드 단자(예를 들면 그라운드 단자(G21))에 전기적으로 접속되어 있어도 된다.
예를 들면 탄성파 전파 방향(D1)을 따라 나열되는 빗살 형상 전극(31a, 32b) 모두가 제2 서브 배선(120b)에 접속되어 있으면, 빗살 형상 전극(31a, 32b)끼리가 용량 결합되어 버린다. 본 실시형태와 같이 빗살 형상 전극(31a)을 제2 서브 배선(120b)에 접속하고 빗살 형상 전극(32b)을 그라운드 단자에 접속함으로써, 빗살 형상 전극(31a, 32b)끼리가 용량 결합하는 것을 억제할 수 있다. 이로써 IDT 전극군(25) 내에서 신호가 누설되는 것을 억제할 수 있고 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
또한 제1 필터 회로(10)는 송신 필터이어도 된다.
이에 따르면 고전력이 인가되는 송신 필터에서 높은 내전력 성능을 발휘할 수 있다.
또한 본 실시형태에 따른 멀티플렉서(5)는 제1 신호 단자(T1) 및 제2 신호 단자(T2)와, 제1 신호 단자(T1) 및 제2 신호 단자(T2)를 잇는 제1 경로(r1) 상에 마련된 상기 필터(1)와, 제2 신호 단자(T2)에 접속된 공통 단자(Tc)와, 제1 신호 단자(T1), 제2 신호 단자(T2) 및 공통 단자(Tc)와는 다른 제3 신호 단자(T3)와, 제1 필터 회로(10)의 통과 대역과는 다른 통과 대역을 가지며, 공통 단자(Tc)와 제3 신호 단자(T3)를 잇는 제2 경로(2) 상에 마련된 제2 필터 회로(50)를 포함한다.
이에 따르면 통과 대역 밖에서의 감쇠량이 확보된 필터(1)를 포함하는 멀티플렉서(5)를 제공할 수 있다.
(그 외 실시형태)
이상, 본 발명의 실시형태에 따른 필터 및 멀티플렉서에 대해 실시형태, 2를 들어 설명했으나, 본 발명은 상기 실시형태에서의 임의의 구성요소를 조합하여 실현되는 별도의 실시형태나, 상기 실시형태에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해내는 각종 변형을 실시하여 얻어지는 변형예나 본 발명에 따른 필터 또는 멀티플렉서를 포함하는 고주파 프론트엔드 회로 및 통신 장치도 본 발명에 포함된다.
예를 들면 실시형태에서의 제1 서브 배선(120a)은 제2 서브 배선(120b)보다 배선 길이가 짧아도 된다. 제1 서브 배선(120a)은 실드 구조를 가지고 있지 않기 때문에 제1 서브 배선(120a)의 배선 길이를 짧게 함으로써, 제1 서브 배선(120a)과 메인 배선(110) 사이에서 누설 경로가 발생하는 것을 억제할 수 있다. 이로써 필터(1)의 통과 대역 밖에서의 감쇠량을 확보할 수 있다.
상기의 실시형태에서는 부가 회로(20)의 하나의 서브 배선(120)이 노드(n1)에 접속되어 있는 예를 나타냈으나 그에 한정되지 않고, 하나의 서브 배선(120)은 제1 신호 단자(T1)와 직렬암 공진자(S1) 사이의 노드에 접속되어 있어도 된다. 단, 부가 회로(20)의 내전력 성능을 보다 높인다면, 하나의 서브 배선(120)은 신호가 입력되는 제1 신호 단자(T1)에 직접 접속되는 것이 아닌 입력 신호가 직렬암 공진자(S1)를 통과한 후의 위치에 있는 노드(n1)에 접속되는 것이 바람직하다.
상기의 실시형태에서는 각 용량 소자(C1, C2)가 한 쌍의 빗살 형상 전극에 의해 구성되어 있는 예를 나타냈으나, 각 용량 소자(C1, C2)는 표면파가 여진(勵振)되지 않도록 탄성파 전파 방향(D1)을 따라 연장되는 복수개의 전극지를 가지는 한 쌍의 빗살 형상 전극에 의해 구성되어도 된다. 또한 교락 용량 소자(C10)도 탄성파 전파 방향(D1)을 따라 연장되는 복수개의 전극지를 가지는 한 쌍의 빗살 형상 전극에 의해 구성되어도 된다.
상기의 실시형태에서는 부가 회로(20)의 IDT 전극군(25)이 2개의 IDT 전극을 포함하고 있는 예를 나타냈으나 그에 한정되지 않고, IDT 전극군(25)이 포함하는 IDT 전극의 수는 3개 이상이어도 된다.
상기의 실시형태에서는 병렬암 공진자(P1)의 그라운드 배선(Lg2)이 그라운드 단자(G21)에 접속되어 있는 예를 나타냈으나 그에 한정되지 않고, 병렬암 공진자(P1)의 그라운드 배선(Lg2)은 그라운드 단자(G10)에 접속되어 있어도 된다. 즉 제1 필터 회로(10)에서의 모든 그라운드 배선이 그라운드 단자(G10)에 접속되고 부가 회로(20)에 접속되는 그라운드 단자(G21, G22)와 분리되어 있어도 된다.
상기의 실시형태에서는 필터(1)의 통과 대역이 제2 필터 회로(50)의 통과 대역보다 낮아지도록 설정되어 있는 예를 나타냈으나 그에 한정되지 않고, 필터(1)의 통과 대역은 제2 필터 회로(50)의 통과 대역보다 높아지도록 설정되어 있어도 된다.
상기의 실시형태에서는 필터(1)가 송신 필터인 예를 나타냈으나 그에 한정되지 않고, 필터(1)는 수신 필터이어도 된다. 또한 멀티플렉서(5)는 송신 필터 및 수신 필터 모두를 포함하는 구성에 한정되지 않고, 송신 필터만 또는 수신 필터만을 포함하는 구성이어도 된다.
또한 제1 신호 단자(T1) 및 제2 신호 단자(T2)는 입력 단자 및 출력 단자 중 어느 하나이어도 된다. 예를 들면 제1 신호 단자(T1)가 입력 단자인 경우는 제2 신호 단자(T2)가 출력 단자가 되고 제2 신호 단자(T2)가 입력 단자인 경우는 제1 신호 단자(T1)가 출력 단자가 된다.
또한 제1 필터 회로(10) 및 제2 필터 회로(50)는 전술한 필터의 구성에 한정되지 않고 요구되는 필터 특성 등에 따라 적절히 설계될 수 있다. 구체적으로는 제1 필터 회로(10) 및 제2 필터 회로(50)는 래더형 필터 구조에 한정되지 않고, 종결합형 필터 구조이어도 된다. 또한 제1 필터 회로(10) 및 제2 필터 회로(50)를 구성하는 각 공진자는 SAW 공진자에 한정되지 않고, 예를 들면 BAW(Bulk Acoustic Wave) 공진자이어도 된다. 또한 제1 필터 회로(10) 및 제2 필터 회로(50)는 공진자를 이용하지 않고 구성되어 있어도 되고 예를 들면 LC 공진 필터 혹은 유전체 필터이어도 된다.
또한 IDT 전극(31, 32) 및 반사기(28)의 전극층(102) 및 절연층(130)을 구성하는 재료는 전술한 재료에 한정되지 않는다. 또한 IDT 전극(31, 32)은 상기 적층 구조가 아니어도 된다. IDT 전극(31, 32)은 예를 들면 Ti, Al, Cu, Pt, Au, Ag, Pd 등의 금속 또는 합금으로 구성되어도 되고 또한 상기의 금속 또는 합금으로 구성되는 복수개의 적층체로 구성되어도 된다.
또한 실시형태에서는 기판(100)으로서 압전성을 가지는 기판을 나타냈으나, 상기 기판은 압전체층의 단층으로 이루어지는 압전 기판이어도 된다. 이 경우의 압전 기판은 예를 들면 LiTaO3의 압전 단결정, 또는 LiNbO3 등의 다른 압전 단결정으로 구성된다. 또한 IDT 전극(31, 32)이 형성되는 기판(100)은 압전성을 가지는 한, 전체가 압전체층으로 이루어지는 것 외에 지지 기판 상에 압전체층이 적층되어 있는 구조를 이용해도 된다. 또한 상기 실시형태에 따른 기판(100)의 커트각은 한정되지 않는다. 즉 필터의 요구 통과 특성 등에 따라 적절히, 적층 구조, 재료 및 두께를 변경해도 되고, 상기 실시형태에 나타내는 커트각 이외의 커트각을 가지는 LiTaO3 압전 기판 또는 LiNbO3 압전 기판 등을 이용한 탄성 표면파 필터라도 동일한 효과를 발휘는 것이 가능해진다.
본 발명은 필터를 가지는 멀티플렉서, 프론트엔드 회로 및 통신 장치로서 휴대전화 등의 통신 기기에 널리 이용할 수 있다.
1: 필터 5: 멀티플렉서
9: 안테나 소자 10: 제1 필터 회로
20: 부가 회로 25: IDT 전극군
28: 반사기 31, 32: IDT 전극
31a, 31b, 32a, 32b: 빗살 형상 전극 36a, 36b: 전극지
37a, 37b: 버스바 전극 50: 제2 필터 회로
100: 기판 102: 전극층
110: 메인 배선 111: 제1 금속막
112: 제2 금속막 120, 120a, 120b: 서브 배선
123: 제3 금속막 130: 절연층
140: 제4 금속막 141: 하나의 제4 금속막
142: 다른 하나의 제4 금속막 C1, C2: 용량 소자
C10: 교락 용량 소자 D1: 탄성파 전파 방향
D2: 직교 방향 G10, G21, G22: 그라운드 단자
Lg1, Lg2: 그라운드 배선 Ls1: 신호 배선
n0, n1, n2, n3, n4: 노드 P1, P2, P3: 병렬암 공진자
r1: 제1 경로 r2: 제2 경로
rA: 부가 경로 S1, S2, S3, S4: 직렬암 공진자
T1: 제1 신호 단자 T2: 제2 신호 단자
T3: 제3 신호 단자 Tc: 공통 단자

Claims (12)

  1. 제1 주파수 대역을 통과 대역으로 하는 제1 필터 회로와,
    상기 제1 필터 회로의 적어도 일부에 병렬 접속된 부가 회로를 포함하고,
    상기 제1 필터 회로는 기판 상에 마련된 공진자 전극과, 상기 공진자 전극에 접속된 메인 배선을 가지며,
    상기 메인 배선은 상기 기판 상에 마련된 제1 금속막과, 상기 제1 금속막과 접하여 상기 제1 금속막 상에 마련된 제2 금속막에 의해 구성되고,
    상기 부가 회로는 상기 기판 상에 마련된 복수개의 IDT 전극을 가지는 IDT 전극군과, 상기 기판 상에 마련되며 상기 IDT 전극군 및 상기 제1 필터 회로를 접속하는 서브 배선을 가지며,
    상기 서브 배선의 적어도 일부는 상기 IDT 전극군에 접속된 제3 금속막에 의해 구성되며,
    상기 제3 금속막은 상기 제3 금속막 상에 마련된 절연층을 개재하여 제4 금속막에 의해 덮이고,
    상기 제4 금속막은 상기 기판에 마련된 그라운드 단자에 접속되는 필터.
  2. 제1항에 있어서,
    상기 제4 금속막은 상기 기판에 대하여 수직인 방향에서 본 경우에 상기 메인 배선을 덮지 않고, 상기 제3 금속막을 덮는 필터.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 금속막 및 상기 제2 금속막의 합계 막 두께는 상기 제3 금속막의 막 두께보다 두꺼운 필터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 금속막 및 상기 제3 금속막은 동시에 형성된 동일한 막 두께의 금속막이며 상기 기판 상의 동일한 높이 위치에 마련되고,
    상기 제2 금속막 및 상기 제4 금속막은 상기 제1 금속막 및 상기 제3 금속막의 형성 후에 동시에 형성된 동일한 막 두께의 금속막이며 상기 기판 상의 다른 높이 위치에 마련되는 필터.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 부가 회로는 추가로 상기 제1 필터 회로와 상기 IDT 전극군을 잇는 부가 경로 상에 마련된 적어도 하나의 용량 소자를 가지며,
    상기 부가 경로에서의 상기 서브 배선은 상기 제1 필터 회로와 상기 용량 소자를 접속하는 제1 서브 배선과, 상기 용량 소자와 상기 IDT 전극군을 접속하는 제2 서브 배선을 가지며,
    상기 제1 서브 배선은 상기 제1 금속막 및 상기 제2 금속막에 의해 구성되고 상기 제4 금속막에 덮이지 않으며,
    상기 제2 서브 배선은 상기 제3 금속막에 의해 구성되고 상기 절연층을 개재하여 상기 제4 금속막에 덮이는 필터.
  6. 제5항에 있어서,
    상기 부가 회로는 복수개의 상기 용량 소자를 가지며,
    상기 IDT 전극군은 신호가 입출력되는 하나의 IDT 전극 및 상기 하나의 IDT 전극과는 반대로 신호가 입출력되는 다른 하나의 IDT 전극을 가지며,
    복수개의 상기 용량 소자 중 하나의 용량 소자는 상기 제1 필터 회로와 상기 하나의 IDT 전극을 잇는 상기 부가 경로 상에 마련되고,
    상기 하나의 용량 소자와 상이한 다른 하나의 용량 소자는 상기 제1 필터 회로와 상기 다른 하나의 IDT 전극을 잇는 상기 부가 경로 상에 마련되는 필터.
  7. 제6항에 있어서,
    상기 그라운드 단자는 서로 접속되지 않은 하나의 그라운드 단자 및 다른 하나의 그라운드 단자를 가지며,
    상기 제4 금속막은 서로 접속되지 않은 하나의 제4 금속막 및 다른 하나의 제4 금속막을 가지며,
    상기 하나의 제4 금속막은 상기 하나의 용량 소자와 상기 하나의 IDT 전극을 접속하는 상기 제2 서브 배선의 상기 제3 금속막을 덮고 상기 하나의 그라운드 단자에 접속되며,
    상기 다른 하나의 제4 금속막은 상기 다른 하나의 용량 소자와 상기 다른 하나의 IDT 전극을 접속하는 상기 제2 서브 배선의 상기 제3 금속막을 덮고 상기 다른 하나의 그라운드 단자에 접속되는 필터.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 용량 소자의 정전용량은 상기 IDT 전극이 가지는 정전용량보다 작은 필터.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수개의 IDT 전극 각각은 서로 대향하는 복수개의 빗살 형상 전극을 가지며,
    상기 복수개의 빗살 형상 전극 각각은 탄성파 전파 방향으로 교차하는 복수개의 전극지(電極指)와, 복수개의 전극지의 일단(一端)에 접속되는 버스바(bus bar) 전극을 가지며,
    상기 복수개의 빗살 형상 전극 중 상기 제2 서브 배선에 접속된 빗살 형상 전극의 상기 버스바 전극은 상기 버스바 전극 상에 마련된 절연층을 개재하여 상기 제4 금속막에 의해 덮이는 필터.
  10. 제9항에 있어서,
    상기 복수개의 IDT 전극은 상기 탄성파 전파 방향을 따라 배치되고,
    상기 탄성파 전파 방향으로 이웃하는 2개의 상기 IDT 전극은 동일한 방향을 향하면서 상기 탄성파 전파 방향을 따라 나열되는 2개의 상기 빗살 형상 전극을 가지며,
    2개의 상기 빗살 형상 전극 중 하나의 빗살 형상 전극은 상기 제2 서브 배선에 접속되고, 다른 하나의 빗살 형상 전극은 상기 제2 서브 배선에 접속되지 않고 상기 그라운드 단자에 전기적으로 접속되는 필터.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 필터 회로는 송신 필터인 필터.
  12. 제1 신호 단자 및 제2 신호 단자와,
    상기 제1 신호 단자 및 상기 제2 신호 단자를 잇는 제1 경로 상에 마련된 제1항 내지 제11항 중 어느 한 항에 기재된 필터와,
    상기 제2 신호 단자에 접속된 공통 단자와,
    상기 제1 신호 단자, 상기 제2 신호 단자 및 상기 공통 단자와는 다른 제3 신호 단자와,
    상기 제1 필터 회로의 통과 대역과는 다른 통과 대역을 가지며, 상기 공통 단자와 상기 제3 신호 단자를 잇는 제2 경로 상에 마련된 제2 필터 회로를 포함하는 멀티플렉서.
KR1020237016134A 2020-11-17 2021-11-11 필터 및 멀티플렉서 KR20230087562A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020191178 2020-11-17
JPJP-P-2020-191178 2020-11-17
PCT/JP2021/041591 WO2022107681A1 (ja) 2020-11-17 2021-11-11 フィルタおよびマルチプレクサ

Publications (1)

Publication Number Publication Date
KR20230087562A true KR20230087562A (ko) 2023-06-16

Family

ID=81708921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016134A KR20230087562A (ko) 2020-11-17 2021-11-11 필터 및 멀티플렉서

Country Status (4)

Country Link
US (1) US20230261640A1 (ko)
KR (1) KR20230087562A (ko)
CN (1) CN116671008A (ko)
WO (1) WO2022107681A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166340A (ja) 2013-02-08 2018-10-25 スカイワークスフィルターソリューションズジャパン株式会社 高周波フィルタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6090416A (ja) * 1983-10-24 1985-05-21 Pioneer Electronic Corp 弾性表面波素子
JP5182437B2 (ja) * 2010-11-10 2013-04-17 株式会社村田製作所 弾性波装置及びその製造方法
JP6668213B2 (ja) * 2015-10-01 2020-03-18 スカイワークスフィルターソリューションズジャパン株式会社 分波器と通信機器
JP7055016B2 (ja) * 2017-12-28 2022-04-15 太陽誘電株式会社 マルチプレクサ
CN111727564B (zh) * 2018-12-28 2024-01-19 株式会社村田制作所 滤波器装置以及多工器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166340A (ja) 2013-02-08 2018-10-25 スカイワークスフィルターソリューションズジャパン株式会社 高周波フィルタ

Also Published As

Publication number Publication date
US20230261640A1 (en) 2023-08-17
WO2022107681A1 (ja) 2022-05-27
CN116671008A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
KR102166218B1 (ko) 필터
JP6651643B2 (ja) 弾性波フィルタ、分波器および通信装置
JP7132944B2 (ja) 弾性波フィルタ、分波器および通信装置
US11115001B2 (en) Receiving filter, multiplexer, and communication apparatus
US11916536B2 (en) Filter device and multiplexer
US11309868B2 (en) Multiplexer
US10951194B2 (en) Acoustic wave filter, multiplexer, and communication apparatus
CN211830723U (zh) 弹性波滤波器装置以及复合滤波器装置
KR102312724B1 (ko) 탄성파 필터 장치
WO2022019072A1 (ja) 弾性波フィルタおよびマルチプレクサ
KR20230087562A (ko) 필터 및 멀티플렉서
US20240080010A1 (en) Filter and multiplexer
WO2022059643A1 (ja) 弾性波フィルタ
WO2023032942A1 (ja) 高周波フィルタおよびマルチプレクサ
WO2018123545A1 (ja) マルチプレクサ
WO2022071185A1 (ja) マルチプレクサ
JP7298543B2 (ja) フィルタおよびマルチプレクサ
US20230198502A1 (en) Acoustic wave filter and multiplexer
WO2022014332A1 (ja) 弾性波フィルタおよびマルチプレクサ