JPH088674A - 高周波フィルタ装置 - Google Patents

高周波フィルタ装置

Info

Publication number
JPH088674A
JPH088674A JP6136200A JP13620094A JPH088674A JP H088674 A JPH088674 A JP H088674A JP 6136200 A JP6136200 A JP 6136200A JP 13620094 A JP13620094 A JP 13620094A JP H088674 A JPH088674 A JP H088674A
Authority
JP
Japan
Prior art keywords
matching circuit
holding container
filter
thin film
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6136200A
Other languages
English (en)
Inventor
Kenji Komine
賢二 小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP6136200A priority Critical patent/JPH088674A/ja
Publication of JPH088674A publication Critical patent/JPH088674A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【目的】 保持容器内にフィルタ整合回路を実装するこ
とにより小型化されたフィルタ装置を得る。 【構成】 保持容器１１の内部に薄膜状整合回路１８を
設け、その上部に接地されたシールド電極２０を介して
フィルタ素子１２を実装し、保持容器１１と薄膜状整合
回路１８・薄膜状整合回路１８とフィルタ素子１２の各
々をワイヤボンディング１９等により導通をとる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高周波フィルタ装置に係
り、特に高周波フィルタの実装方式と保持容器構造に関
する。
【０００２】
【従来の技術】無線通信機器内では、その通信方式によ
り各種高周波フィルタが使用される。フィルタを回路に
接続する場合、フィルタのインピーダンスと導波系のイ
ンピーダンスが等しいとき、すなわち整合条件にある場
合には入力電力はすべてフィルタに吸収される。しかし
フィルタと導波系のインピーダンスが異なる場合には、
加えられた電力の一部はフィルタ入力端で反射されるた
め、フィルタに導入される電力は減少する。
【０００３】よって効率良く電力を利用するためには、
導波系とフィルタの間のインピーダンス整合をとること
が必要となる。
【０００４】図１１に一般的なフィルタ装置の整合回路
例を示す。図１１において１ａ，１ｂは抵抗要素、２
ａ，２ｂはリアクタンス要素、３ａ，３ｂはキャパシタ
ンス要素、４はフィルタ素子であって、Ｒ0，Ｒ1は抵抗
値である。図示のように、フィルタ素子４の外部にイン
ダクタンス及びキャパシタンスを付加することにより構
成され、このためフィルタ素子の他に外部要素が必要と
なる。
【０００５】図６〜図１０は従来の弾性表面波フィルタ
装置を示すもので、図７は実装例を示し、図８は正面
図、図９は断面図、図１０は平面図である。
【０００６】図７〜図１０において、１１は保持容器、
１２は保持容器１１内に収納するフィルタ素子チップで
ある。保持容器１１はセラミックス層１３ａ〜１３ｃ、
コバールリング１４およびキャップ１５によって構成さ
れ、保持容器１１には内部電極１６と外部電極１７が設
けられている。かかる従来のフィルタ装置においては、
保持容器１１にフィルタ素子チップ１２を接着し、ワイ
ヤボンディングによって導通をとることによりフィルタ
を構成していた。この場合インピーダンス整合回路は保
持容器１１の外部に設けられる。
【０００７】
【発明が解決しようとする課題】インピーダンス整合を
とる方式としては以下の３種の方式が考えられる。
【０００８】（１）フィルタのインピーダンスを、導波
系のインピーダンスと一致するよう設計を行う。
【０００９】（２）フィルタのインピーダンスに一致す
るよう導波系の設計を行う。
【００１０】（３）フィルタと導波系との間に整合回路
を挿入し、導波系から見たインピーダンスをフィルタか
ら見たインピーダンスと同一にする。
【００１１】（１）の手法はフィルタの最適設計が必要
となること、また素子の構成上インピーダンスの設計が
自由に行えないため限界が生じる。（２）は回路系のイ
ンピーダンスをフィルタに合わせるため設計自由度が低
い。そこで一般的には（３）の手法が用いられる。
【００１２】整合回路の例を第１１図に示す。一般的に
整合回路は図に示されるように、フィルタの外部にイン
ダクタンス及びキャパシタンスを付加することにより構
成される。このためフィルタの他に外部素子が必要とな
る。また回路部品数も多くなるため実装面積が増加し機
器全体の小型化を阻害する。
【００１３】本発明は上述の問題点に鑑みてなされたも
ので、その目的は保持容器内にフィルタ整合回路を実装
することにより小型化されたフィルタ装置を提供するこ
とである。
【００１４】
【課題を解決するための手段と作用】上記目的を達成す
るために、本発明のフィルタ装置は、保持容器内部に薄
膜状整合回路を設け、該薄膜状整合回路に接地されたシ
ールド電極を介してフィルタ素子を実装し、前記保持容
器と薄膜状整合回路、および薄膜状整合回路とフィルタ
素子の各々を電気的に導通をとることを特徴とする。
【００１５】また、本発明の高周波フィルタ装置は、セ
ラミックスを用いた積層構造部を有する保持容器に、当
該積層構造部インダクタンス・キャパシタンス素子を構
成した整合回路を設け、前記保持容器内部に設置される
フィルタ素子と外部接続回路とのインピーダンス整合を
とることを特徴とする。
【００１６】さらに、本発明の高周波フィルタ装置は、
セラミックスを用いた表面実装形保持容器において、積
層構造部に保持容器内部に出力端子を持つインダクタン
ス・キャパシタンス素子を複数構成し、各素子間を直列
及び並列に接続することにより任意の定数を決定する整
合回路を設け、保持容器内部に設置されるフィルタと外
部接続回路とインピーダンス整合をとることを特徴とす
る。
【００１７】
【実施例】以下に本発明の実施例を図１〜図６を参照し
ながら説明する。
【００１８】図１〜図２は本発明の第１実施例による弾
性表面波フィルタとしてのフィルタ装置を示すもので、
本実施例においては従来外部に設けていた整合回路を薄
膜化して保持容器１１内に実装し、素子の小型化・高付
加価値化を実現する。すなわち、保持容器１１内部に薄
膜形インダクタンス・キャパシタンス素子１８を接着
し、さらにその上部にフィルタ素子チップ１２を接着・
実装する。
【００１９】フィルタ素子チップ１２とインダクタンス
・キャパシタンス素子チップ１８、素子チップ１８と保
持容器１１はそれぞれワイヤボンディング等により導通
をとる。例えば、保持容器１１の内面に予め蒸着等によ
って外部電極に連結する内部電極を設けておき、その内
部電極に導電接着剤で接続するなどワイヤボンディング
以外の方法またはワイヤボンディングとの併用で接続し
て導通をとっても良い。
【００２０】素子チップ１８とフィルタ素子チップ１２
の間にはシールド電極２０を設け接地することにより、
電磁的な結合を防ぐ。なお、素子チップ１８の表面に信
号が通過する場合は、素子チップ１８の表面に低誘電率
の絶縁物質をコーティグし、シールド電極２０を設ける
ことによりフィルタ装置を構成する。
【００２１】本実施例では弾性表面波フィルタを例にと
って説明したが、他の高周波フィルタについても適応可
能である。
【００２２】上記実施例によれば、整合回路を保持容器
内部に形成することにより、素子外部に接続する整合回
路が無くなるため、部品数の低減・実装の高密度化・そ
の結果機器の小型化が可能となるとともに、外部回路の
調整が必要なくなるため、工数の低減がはかれる。
【００２３】図３〜図４は本発明の第２実施例を示すも
のである。従来は、外部電極と内部電極は、各セラミッ
クス層のメタライズ電極及びスルーホールにより接続さ
れる。各セラミックス層には、メタライズ電極及びスル
ーホールが形成されており、重ね合わせ組み立てられた
後に焼結されていた。
【００２４】本実施例では、図３と図４に示すように、
底部セラミックス層１３ａを多層構造としその各層に薄
膜形インダクタンス・キャパシタンス素子を形成する。
薄膜形インダクタンス・キャパシタンスについては各方
式存在するが、一般的な概念であるため詳細説明は省略
する。各層間で形成されたインダクタンス・キャパシタ
ンス素子はメタライズ電極及びスルーホールにより接続
され整合回路を形成し、フィルタと外部接続回路との間
のインピーダンス整合をとる。
【００２５】上述の第２実施例によれば、素子外部に接
続する整合回路が無くなるため、部品数の低減・実装の
高密度化その結果機器の小型化が可能となるとともに、
外部回路の調整が必要なくなるため、工数の低減がはか
れる。
【００２６】図６〜図７は本発明の第３実施例を示すも
ので、底部セラミックス層１３ａを多層構造としインダ
クタンス・キャパシタンス素子を形成することは実施例
２と同様である。本実施例では、各層間に各種数値のイ
ンダクタンス・キャパシタンス素子を多数形成しそのそ
れぞれの素子出力を出力端子２２より取り出す。これら
の出力端子２２をワイヤボンディングにより直列・並列
に接続し、所望のインダクタンス・キャパシタンス値を
得る。これにより１種のパッケージにより各種数値の整
合条件に適合することが可能となる。
【００２７】上記第３実施例によれば、上述の第２実施
例の効果の他に、１種のパッケージで多種の整合条件を
得ることが可能となる。
【００２８】また、上述の第２実施例と第３実施例は、
弾性表面波フィルタの他に、他の高周波フィルタについ
ても適応可能である。
【００２９】
【発明の効果】請求項１の発明によれば、整合回路を保
持容器内部に形成することにより、素子外部に接続する
整合回路が無くなるため、部品数の低減・実装の高密度
化・その結果機器の小型化が可能となるとともに、外部
回路の調整が必要なくなるため、工数の低減がはかれ
る。
【００３０】請求項２の発明によれば、素子外部に接続
する整合回路が無くなるため、部品数の低減・実装の高
密度化その結果機器の小型化が可能となるとともに、外
部回路の調整が必要なくなるため、工数の低減がはかれ
る。
【００３１】請求項３の発明によれば、素子外部に接続
する整合回路が無くなるため、部品数の低減・実装の高
密度化その結果機器の小型化が可能となるとともに、外
部回路の調整が必要なくなるため、工数の低減がはかれ
る。さらに、１種のパッケージで多種の整合条件を得る
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例による高周波フィルタ装置
の正断面図。
【図２】第１図の高周波フィルタ装置の分解斜視図。
【図３】本発明の第２実施例による高周波フィルタ装置
における保持容器の正断面図。
【図４】本発明の第２実施例による高周波フィルタ装置
における保持容器の平面図。
【図５】本発明の第３実施例による高周波フィルタ装置
における保持容器の正断面図。
【図６】本発明の第３実施例による高周波フィルタ装置
における保持容器の平面図。
【図７】従来の高周波フィルタの分解斜視図。
【図８】従来の高周波フィルタにおける保持容器の正面
図。
【図９】従来の高周波フィルタにおける保持容器の正断
面図。
【図１０】従来の高周波フィルタにおける保持容器の平
面図。
【図１１】一般的な高周波フィルタの整合回路図。
【符号の説明】
１１…保持容器 １２…フィルタ素子チップ １３ａ〜１３ｃ…セラミックス層 １６…内部電極 １７…外部電極 １８…薄膜形素子 １９…ワイヤボンディング ２０…シールド電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 9/54 Ａ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 保持容器内部に薄膜状整合回路を設け、
    該薄膜状整合回路に接地されたシールド電極を介してフ
    ィルタ素子を実装し、前記保持容器と薄膜状整合回路、
    および薄膜状整合回路とフィルタ素子の各々を電気的に
    導通をとることを特徴とする高周波フィルタ装置。
  2. 【請求項２】 セラミックスを用いた積層構造部を有す
    る保持容器に、当該積層構造部インダクタンス・キャパ
    シタンス素子を構成した整合回路を設け、前記保持容器
    内部に設置されるフィルタ素子と外部接続回路とのイン
    ピーダンス整合をとることを特徴とする高周波フィルタ
    装置。
  3. 【請求項３】 セラミックスを用いた表面実装形保持容
    器において、積層構造部に保持容器内部に出力端子を持
    つインダクタンス・キャパシタンス素子を複数構成し、
    各素子間を直列及び並列に接続することにより任意の定
    数を決定する整合回路を設け、保持容器内部に設置され
    るフィルタと外部接続回路とインピーダンス整合をとる
    ことを特徴とする高周波フィルタ装置。
JP6136200A 1994-06-20 1994-06-20 高周波フィルタ装置 Pending JPH088674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6136200A JPH088674A (ja) 1994-06-20 1994-06-20 高周波フィルタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6136200A JPH088674A (ja) 1994-06-20 1994-06-20 高周波フィルタ装置

Publications (1)

Publication Number Publication Date
JPH088674A true JPH088674A (ja) 1996-01-12

Family

ID=15169682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6136200A Pending JPH088674A (ja) 1994-06-20 1994-06-20 高周波フィルタ装置

Country Status (1)

Country Link
JP (1) JPH088674A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831633B1 (en) 1999-07-23 2004-12-14 Seiko Epson Corporation Electro-optical device, method for driving the same, scanning line driving circuit, and electronic equipment
CN108886352A (zh) * 2016-04-11 2018-11-23 株式会社村田制作所 复合滤波器装置、高频前端电路以及通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831633B1 (en) 1999-07-23 2004-12-14 Seiko Epson Corporation Electro-optical device, method for driving the same, scanning line driving circuit, and electronic equipment
CN108886352A (zh) * 2016-04-11 2018-11-23 株式会社村田制作所 复合滤波器装置、高频前端电路以及通信装置
CN108886352B (zh) * 2016-04-11 2022-07-22 株式会社村田制作所 复合滤波器装置、高频前端电路以及通信装置

Similar Documents

Publication Publication Date Title
US5786738A (en) Surface acoustic wave filter duplexer comprising a multi-layer package and phase matching patterns
US6252778B1 (en) Complex electronic component
JP3222072B2 (ja) 分波器パッケージ
KR100643412B1 (ko) 프론트 엔드 모듈
JPS6352781B2 (ja)
JPH0730305A (ja) 誘電体フィルターおよび誘電体フィルターを用いたトランシーバー
JPH09321573A (ja) 弾性表面波フィルタ装置
JPH06501603A (ja) 遮蔽伝送線インダクタを内蔵する誘電ブロック・フィルタ
JP3161831B2 (ja) 回路素子モジュール
JP3145186B2 (ja) 弾性表面波分波器
JPH08191230A (ja) 分波器
JPS63311801A (ja) 誘電体フィルタ装置
JPH088674A (ja) 高周波フィルタ装置
JPS62200713A (ja) 集積コンデンサ
JPS60225449A (ja) 半導体集積回路パツケ−ジ
JPH06236815A (ja) 高周波回路装置および無線機
GB2370161A (en) Nonreciprocal circuit device with matching circuit
JPH0951206A (ja) 分波器及びその製造方法
JPH08288701A (ja) マイクロ波集積回路装置
JPH07176913A (ja) 誘電体共振器装置
JPH09162692A (ja) 弾性表面波装置
JP3176859B2 (ja) 誘電体フィルタ
JP2002110422A (ja) チップ型コイル部品
JPH10276117A (ja) 複合スイッチ回路部品
JP3368404B2 (ja) 共振器およびフィルタ