JPH0364033A - 半導体装置およびその製造に用いるリードフレーム - Google Patents

半導体装置およびその製造に用いるリードフレーム

Info

Publication number
JPH0364033A
JPH0364033A JP1199396A JP19939689A JPH0364033A JP H0364033 A JPH0364033 A JP H0364033A JP 1199396 A JP1199396 A JP 1199396A JP 19939689 A JP19939689 A JP 19939689A JP H0364033 A JPH0364033 A JP H0364033A
Authority
JP
Japan
Prior art keywords
tab
lead
package
semiconductor device
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1199396A
Other languages
English (en)
Inventor
Mamoru Ito
護 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1199396A priority Critical patent/JPH0364033A/ja
Publication of JPH0364033A publication Critical patent/JPH0364033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造に用いるリードフ
レーム、特に１２ＧＨｚ帯等の超高周波半導体装置の製
造に適用して有効な技術に関する。
〔従来の技術〕
低雑音、高遮断周波数、高出力等の特長を有するマイク
ロ波トランジスタとして、閃亜鉛鉱型結晶構造の基体を
基にして形成された砒化ガリウム電界効果トランジスタ
（ＧａＡｓ−ＦＥＴと略す。
）が広く知られている。また、このＧａＡｓ−ＦＥＴの
一つとして、ショットキ障壁ゲート形電界効果トランジ
スタ（ＭＥＳＦＥＴとも称する。）が知られている。Ｇ
ａＡｓ−ＭＥＳＦＥＴはｎ導電型の能動領域主面に設け
られたオー逅ツタ接触構造のソース・ドレイン電極と、
その中間に一つあるいは二つ設けられたショットキ接合
構造のゲート電極とからなり、シングルゲート構造ある
いはデュアルゲート構造を構成している。
近年、ＧａＡｓ−ＭＥＳＦＥＴは衛星放送受信用半導体
装置としても使用されている。衛星放送受信用のＳＨＦ
帯低雑音ＧａＡｓ−ＦＥＴ（超高周波半導体装置）につ
いては、たとえば、株式会社オーム社発行「ナシゴナル
　テクニカル　レボ）　（Ｎａｔｉｏｎａｌ　Ｔｅｃｈ
ｎｔｃａｌ　Ｒｅｐｏｒｔ　）　Ｊ　　１９８６年４月
号、昭和６１年４月１８日発行、Ｐ２６〜Ｐ３４に記載
されている。この文献には、低雑音化のためには、入力
容量の低減が重要であること、またパッケージ構造はセ
ラミック製のパッケージを採用していること等が記載さ
れている。
一方、特開昭６２−２７４６４５号公報には、超高周波
用ＦＦ、Ｔ等の樹脂封止型構造およびその組み立てに用
いられるリードフレームについて記載されている。
〔発明が解決しようとする課題〕
ＳＨＦ帯用Ｇ３ＡＳ−ＦＥＴ等の超高周波半導体装置は
、各社とも小型特殊セラ果ツタパッケージを用いて寄生
容量を低減させ、これにより高周波特性を向上させてい
る。また、このパッケージに封止された半導体素子（チ
ップ）とリードとを電気的に接続するワイヤにあっては
、ワイヤのインダクタンスを低くするために、同一間を
複数のワイヤで接続している。
一方、超高周波用トランジスタの原価低減対策の一環と
して従来の中空形セラミックパッケージからプラスチッ
ク封止（レジンモールドパッケージ）化への技術動向が
ある。レジンモールドパッケージは電極間をレジンで埋
める構造となっているため、中空形セラ果ツクパッケー
ジに比較して比誘電率が増加し、電極間静電容量（寄生
容量）が増大する。
この対策として、リードフレームの小型化、リードフレ
ームの薄形化、リードフレームにおけるリード（電極）
間隔の拡大化等を検討した。
しかし、前記リード間隔の拡大化はパッケージの大型化
を来し、前記リードフレームの小型化に反するとともに
、パッケージ容量の増大を来す。
また、半導体装置の組立にあっては、半導体素子（チッ
プ）やワイヤのボンディングに所定の面積を必要とする
ことから、リードフレーム各部の寸法の狭小化には限度
がある。さらに、リードフレームの薄形化は、前記チン
プボンディング時の応力によって変形したり、あるいは
取扱時に変形しないようにある程度の機械的強度を必要
とする。
リードフレームは０，１〜０．２ｍｍ程度と薄いものが
使用されている現状では、さらなる薄形化は難しい。
本発明の目的は、電極間静電容量の低減が達成できる超
高周波半導体装置を提供することにある。
本発明の他の目的は、リードフレーム強度の低下を来す
ことがなくかつ超高周波半導体装置の製造において電極
間静電容量の低減が達成できるリードフレームを提供す
ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の超高周波半導体装置は、その製造に
おいて半導体素子を固定するタブおよびこのタブに先端
を臨ませるポストリードを有するリードフレームが使用
されるが、このリードフレームにあっては、前記ポスト
リードの先端面に対面するタブの先端部はその内側の後
続部分に比較して薄くなっている。
〔作用〕
超高周波半導体装置の入力容量の一因子となるリードフ
レームの電極間容量ＣｆＬは、主にポストリードとタブ
の対向面積Ｓ、封止用プラスチック材料の比誘電率ε２
．真空中の誘電率ε。、フィティング定数Ｋに比例し、
タブとポストリードとの間隔見に反比例する。したがっ
て、本発明の超高周波半導体装置では、半導体素子が固
定されるタブのポストリードの先端に対面する先端部が
薄く形成されていることから、前記タブとポストリード
との対向面積Ｓが小さくなり、電極間静電容量の低減が
図れるため、中空セラミックパッケージに比較して比誘
電率ε、が高いレジンパッケージでも入力容量の増大を
抑えかつ低減することができる。
また、本発明のリードフレームは、ポストリードの先端
対向面に対向するタブの先端対向面を電極間静電容量低
減のために薄＜シて小さくしているが、タブ部分の薄肉
化はタブの先端部分のみであることから、リードフレー
ムの機械的強度低下は発生せず、組立に支障を来さなく
なる。
（実施例〕 以下図面を参照して本発明の一実施例について説明する
。
第１図は本発明の一実施例による超高周波半導体装置の
要部を示す断面図、第２図は同じく一部を切り欠いた超
高周波半導体装置を示す平面図、第３図は同じく本発明
の製造において用いられるリードフレームの一部を示す
平面図、第４図は同じく超高周波半導体装置の組立状態
を示す平面図である。
この実施例の半導体装置、すなわち、１２ＧＨ２帯の超
高周波半導体装置１は、第１図および第２図に示される
ような構造となっている。超高周波半導体装置１は、外
観的には略直方体からなるレジンパッケージ２と、この
レジンパッケージ、２の４辺中央部分からそれぞれ４方
向に突出するり−ド３とからなっている。これらリード
３において、長辺から突出する一対のり一部３は、第２
ｒｆ！Ｊに示されるように、レジンパッケージ２内中央
に−するタブ４の両端にそれぞれ連結された状態にあり
、タブリード５となっている。このタブリード５はソー
ス（Ｓ）リード６となる。また、前記レジンパッケージ
２の短辺から突出するリード３は、前記レジンパッケー
ジ２内において、その先端（内端）部分を前記タブ４の
周面の近傍に臨ませボストリード７となっている。この
一対のボストリード７は、それぞれゲート（Ｇ）リード
８゜ドレイン（Ｄ）リード９を構成している。また、こ
のゲートリード８およびドレインリード９は、前記レジ
ンパッケージ２から抜けないように、先端部分には側方
に張り出す張出部１０が設けられている。
一方、前記タブ４の主面には、銀ペースト等による接合
材１１を介して半導体素子（チップ）１２が固定されて
いる。この半導体素子１２はＧａＡｓ−ＭＥＳＦＥＴか
らなり、１２ＧＨｚ帯で使用可能となっている。また、
前記半導体素子１２の各電極とこれに対応するリード３
はワイヤ１３でそれぞれ接続されている。前記ワイヤ１
３はワイヤのインダクタンスを低減させるため、その接
続には１本以上が用いられている。
他方、これが本発明の特徴の一つであるが、前記タブ４
の側部、すなわち、第１図に示されるように、前記ポス
トリード７の先端対向面に対面する先端部分１４は薄く
なっている。この薄肉部１５は、先端対向面から見なる
長さに亘って設けられている。前記タブ４およびリード
３の厚さａが、たとえば、０．１〜０．１５ｍｍの場合
、前記薄肉部１５の厚さｂは、その半分の０．０５〜０
゜０７ｍｍ程度が選択される。また、前記薄肉部１５の
突出長さ庭は、前記タブ４の厚さ程度、すなわち、０．
１ｍｍ程度が選択される。また、前記タブ４の幅は０．
８ｍｍとなり、このタブ４上に一辺が０．３８ｍｍの半
導体素子１２が固定される。また、前記ポストリード７
の先端対向面とタブ４の先端対向面との間隔は、たとえ
ば、０．１〜０．２ｍｍ程度となっている。
このような超高周波半導体装置１は、前記タブ４とポス
トリード７の先端対向面の面積は、タブ４の先端では薄
肉部１５の先端対向面のみが電極間静電容量に大きく関
与する面となり、前記薄肉部１５とならない厚さ部分Ｃ
の先端面部分の面積が減少する。
一般に、超高周波半導体装置の入力容量の一囚子となる
リードフレームの電極間容量ｃｉは、主にポストリード
とタブリードの対向面積をＳとするとともに、両リード
間の間隔を庭とした場合、次式で表わされる。
Ｃｌｍｔ、　　・ε。・Ｓ／豆・Ｋ　　　　・・・（１
）ここで、ε、は封止用レジンの比誘電率、ε。
は真空中の誘電率、Ｋはフィティング定数である。
したがって、本実施例では、前記ポストリード７の先端
対向面に対面したタブ４の先端部を薄く加工して先端対
向面の面積を小さくしであることから、前記対向面積Ｓ
が小さくなり、電極間容量ＣｆＬが低減されることにな
り、パッケージを中空セラミックパッケージからレジン
モールドパッケージとしても入力容量の増大は発生しな
くなり、かつその低減も可能となる。
つぎに、このような半導体装置の製造方法について説明
する。
この実施例の超高周波半導体装置１の製造にあっては、
第３図に示されるようなリードフレーム２０が使用され
る。このリードフレーム２０は、特に限定はされないが
、たとえば、０．１〜０゜１５ｍｍ程度の厚さの銅系合
金板をエツチングにより、あるいは精密プレスによって
バターニングすることによって形成される。また、リー
ドフレーム２０の表面には銀メツキ膜が設けられている
。
このリードフレーム２０は単一の半導体装置を製造する
ための単位リードフレームパターンを複数直列に配した
形状となっている。すなわち、このリードフレーム２０
は、第３図に示されるように、平行に延在する一対の横
枠（連結体）２１と、この横枠２１に対して直交しかつ
一対の横枠２１を連結する縦枠（連結体）２２とを有し
ている。
前記横枠２１は一定間隔に配設されていることから、隣
合う一対の横枠２１と一対の縦枠２２によって枠が形成
されることになる。そして、この枠領域が単位リードフ
レームパターンを構成する。
前記枠の一方の対角線に沿って対面する一対の隅からタ
ブリード５が突出している。このタブリード５は、前記
枠の中央に位置する矩形のタブ４を支持する構造となっ
ている。前記タブ４はたとえば、０．８ｍｍの幅となっ
ている。また、枠の他の一対の隅からは、それぞれポス
トリード７が前記タブ４に向かって延在している。この
ポストリード７は、その先端を前記タブ４の側面に、た
とえば、０．１〜０．２ｍｍの間隔を隔てるようにして
臨ませている。また、ポストリード７の先端はその側方
に張出部１０が設けられている。この張出部１０はレジ
ンモールド後、ポストリード７が横枠２１および縦枠２
２から切り離された際、レジンパッケージ２からポスト
リード７が抜は出るのを防止するために設けられる。ま
た、前記横枠２１にはガイド孔２３や９字状の切り欠き
２４が設けられている。これらガイド孔２３や切り欠き
２４は、このリードフレーム２０の搬送や位置決め等に
利用される。
一方、第１図に示されるように、前記タブ４の側部の先
端部分、すなわち、前記ポストリード７の先端が望む部
分は、前述のように薄くなり、薄肉部１５が設けられて
いる。これによって、リードフレームの電極間静電容量
に関与するタブ４とポストリード７との対向面積Ｓの低
減が達成できることになる。
このようなリードフレーム２０を用いて超高周波半導体
装置１を組み立てる場合、第４図に示されるように、前
記タブ４の主面に半導体素子１２が固定される。この半
導体素子１２は、１２ＧＨ２帯で動作するＧａＡｓ−Ｆ
ＥＴチップである。
つぎに、前記半導体素子１２の図示しないゲート電極、
ソース電極、ドレインｉｉｉと、これに対応する各リー
ド部分がワイヤ１３でそれぞれ接続される。
つぎに、第４図の二点鎖線で示されるように、前記タブ
４．チップ１２．ポストリード７の内端部分等を含むモ
ールド領域はレジンでモールドされ、レジンパッケージ
２で被われる。その後、前記レジンパッケージ２から突
出するタブリード５やボストリード７等のり−１３は、
途中で切断され、第１図および第２図に示されるような
超高周波半導体装置１が製造される。
このような実施例によれば、つぎのような効果が得られ
る。
（１）本発明の超高周波半導体装置は、パッケージは中
空セラミックパッケージに比較して比誘電率ε２が高い
レジンパッケージとなっているが、ボストリードに対面
するタブの先端対向面積を小さくしていることから、ポ
ストリードとタブの対向面積Ｓが小さくなり、電極間静
電容量を低減できるという効果が得られる。
（２）上記（Ｌ）により、本発明の超高周波半導体装置
は、レジンパッケージ構造となっているが、ポストリー
ドとタブの対向面積Ｓが小さくなっているため、入出力
容量を中空セラミックパッケージ構造と同様あるいはそ
れ以下とすることができ、向上が達成できるという効果
が得られる。
（３）上記（１）により、本発明の超高周波半導体装置
は、パッケージコストが安価となるレジンパッケージ構
造となっていることから、生産コストが安価となるとい
う効果が得られる。
（４）本発明のリードフレームは、ポストリードの先端
対向面に対向するタブの先端対向面を薄くしであること
から、ポストリードとタブの対向面積Ｓを小さくするこ
とができるため、入出力容量の低減が達成できるという
効果が得られる。
（５）上記（４）により、本発明のリードフレームは、
ポストリードとタブの対向面積Ｓが小さくなり、入出力
容量が低減される構造となっているため、レジンパッケ
ージ構造の超高周波半導体装置を製造した場合でも、入
出力容量は中空セラミックパッケージ構造と同様あるい
はそれ以下とすることができ、雑音指数、電力利得等の
高周波特性が優れた超高周波半導体装置製造に好適なリ
ードフレームとなるという効果が得られる。
（６）本発明のリードフレームは、ポストリードの先端
対向面に対向するタブの先端対向面を電極間静電容量低
減のために薄くシて小さくしているが、タブ部分の薄肉
化はタブの先端部分のみであり、ポストリードやタブリ
ードは薄くならないため、リードフレームの機械的強度
低下は発生せず、組立に支障を来さなくなるという効果
が得られる。
（７）上記（１）〜（６）により、本発明によれば、外
形寸法が同一な半導体装置であっても電極間容量が低減
できるので、比誘電率の増大に起因するパッケージの損
失を低減でき、安価なプラスチック封止による低雑音、
高利得な超高周波半導体装置を提供することができると
いう相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例で
は、対向面積Ｓを小さくするために、タブの先端部分を
薄＜シて先端対向面積の低減を図ったが、このタブに対
面するポストリードの先端対向面積の低減あるいは両者
の先端対向面積の低減を図るようにしても前記実施例同
様な効果が得られる。
第５図は本発明の他の実施例によるリードフレーム等を
示す断面図である。この実施例では、前記タブ４に設け
る薄肉部１５を下面側とし、電極間静電容量の低減を図
っている例である。この構造では、前記タブ４の主面に
銀ペーストからなる接合材１１を使用してチップ１２を
固定した際、前記薄肉部１５の存在が段付面となること
から、二段による角３０の存在によって、接合材１１の
流出を確実に防ぐことができるという効果が得られる。
第６図は本発明の他の実施例によるリードフレームのタ
ブ部分を示す斜視図である。この実施例では、タブ４の
先端対向面３１に千鳥足跡状に窪み３２を設け、タブ４
の先端対向面積の低減を図るとともに、タブ４の先端部
分１４の機械的強度を維持できるようになっている。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるレジンパッケージ構
造の超高周波半導体装置の製造技術に適用した場合につ
いて説明したが、それに限定されるものではない、すな
わち、レジン材料の低廉による超高周波半導体装置のコ
スト低減を別とし、電極間Ｒ９電容量の低減のみを遠戚
する目的の場合には、中空セラ逅ツクパッケージ、中空
プラスチックパッケージ、キャンパッケージ等信のパッ
ケージ構造の超高周波半導体装置の製造にも適用できる
。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の超高周波半導体装置は、その製造においてリー
ドフレームが使用されるが、このリードフレームにあっ
ては、タブとこのタブに対面するポストリードの対向面
積Ｓを小さくするようになっていることから、入出力電
極間容量を低減できるため、比誘電率が高いレジンによ
るパッケージの適用も可能となり、安価で高周波特性の
優れたものとなる。
【図面の簡単な説明】
第１図は本発明の一実施例による超高周波半導体装置の
要部を示す断面図、 第２図は同じく一部を切り欠いた超高周波半導体装置を
示す平面図、 第３図は同じく本発明の製造において用いられるリード
フレームの一部を示す平面図、第４図は同じく超高周波
半導体装置の組立状態を示す平面図、 第５図は本発明の他の実施例によるリードフレーム等を
示す断面図、 第６図は本発明の他の実施例によるリードフレームのタ
ブ部分を示す斜視図である。 １・・・超高周波半導体装置、２・・・レジンパッケー
ジ、３・・・リード、４・・・タブ、５・・・タブリー
ド、６・・・ソースリード、７・・・ポストリード、８
・・・ゲートリード、９・・・ドレインリード、１０・
・・張出部、１１・・・接合材、１２・・・半導体素子
、１３・・・ワイヤ、１４・・・先端部分、１５・・・
薄肉部、２０・・・リードフレーム、２１・・・横枠（
連結体）、２２・・・縦枠（連結体）、２３・・・ガイ
ド孔、２４・・・切り欠き、３０・・・角、３１・・・
先端対向面、３２・・・窪み。 １ 図 第　　２ 図 ２−レジ′ンノで、ゲージ　３−リード４−り７゛ 第 ３ 図 第 図 ３２−窪み 第 図 第 図 ２

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子を固定するタブと、このタブを支持する
    タブリードと、前記タブの周面に先端を対面させるポス
    トリードと、前記タブおよび半導体素子ならびにポスト
    リード先端部分などを被うパッケージとを有する半導体
    装置であって、前記タブおよびポストリードの相互に対
    面する先端対向面の少なくとも一方の対向面の面積は後
    続部分の前記対向面に対応する断面部分の断面積よりも
    小さくなっていることを特徴とする半導体装置。 ２、前記タブおよびポストリードの相互に対面する先端
    部分にあっては、一部の先端部分は部分的に薄くなって
    いることを特徴とする特許請求の範囲第１項記載の半導
    体装置。 ３、前記先端対向面には窪みが設けられていることを特
    徴とする特許請求の範囲第１項記載の半導体装置。 ４、前記パッケージはレジンモールドパッケージで構成
    されていることを特徴とする特許請求の範囲第１項乃至
    第３項記載の半導体装置。 ５、半導体素子を固定するタブと、このタブを支持する
    タブリードと、前記タブの周面に先端を対面させるポス
    トリードと、前記タブリードおよびポストリードを連結
    する連結体とからなるリードフレームであって、前記タ
    ブおよびポストリードの相互に対面する先端対向面の少
    なくとも一方の対向面の面積は後続部分の前記対向面に
    対応する断面部分の断面積よりも小さくなっていること
    を特徴とするリードフレーム。
JP1199396A 1989-08-02 1989-08-02 半導体装置およびその製造に用いるリードフレーム Pending JPH0364033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1199396A JPH0364033A (ja) 1989-08-02 1989-08-02 半導体装置およびその製造に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1199396A JPH0364033A (ja) 1989-08-02 1989-08-02 半導体装置およびその製造に用いるリードフレーム

Publications (1)

Publication Number Publication Date
JPH0364033A true JPH0364033A (ja) 1991-03-19

Family

ID=16407091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1199396A Pending JPH0364033A (ja) 1989-08-02 1989-08-02 半導体装置およびその製造に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JPH0364033A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707798A1 (fr) * 1993-07-12 1995-01-20 Telecommunications Elect Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
JPH08139107A (ja) * 1994-11-11 1996-05-31 Nec Corp 半導体パッケージ
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
JP2020120118A (ja) * 2020-03-13 2020-08-06 ローム株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707798A1 (fr) * 1993-07-12 1995-01-20 Telecommunications Elect Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
JPH08139107A (ja) * 1994-11-11 1996-05-31 Nec Corp 半導体パッケージ
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
US9543239B2 (en) 2009-09-11 2017-01-10 Rohm Co., Ltd. Semiconductor device and production method therefor
US9837373B2 (en) 2009-09-11 2017-12-05 Rohm Co., Ltd. Semiconductor device and production method therefor
JP2020120118A (ja) * 2020-03-13 2020-08-06 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7312482B2 (en) Semiconductor device, power amplifier device and PC card
US8729682B1 (en) Conformal shield on punch QFN semiconductor package
US20100176499A1 (en) Semiconductor device with lead frame having lead terminals with wide portions of trapezoidal cross section
EP0393584B1 (en) High frequency semiconductor device
JP3220264B2 (ja) 半導体装置
KR101504871B1 (ko) 패키지
JPH0364033A (ja) 半導体装置およびその製造に用いるリードフレーム
KR100264924B1 (ko) 소형반도체용패키지및반도체용패키지에사용되는리드프레임의제조방법
US6982479B2 (en) Semiconductor package with leadframe inductors
US20200176402A1 (en) Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11367696B2 (en) Radio frequency amplifiers having improved shunt matching circuits
GB2059157A (en) Resin encapsulated field-effect transistor
JP2000340580A (ja) 半導体装置
US11869867B2 (en) Semiconductor device
JP2718405B2 (ja) 半導体装置
JP4164013B2 (ja) 半導体装置
JP3096046B2 (ja) マイクロ波半導体装置
JPH065636A (ja) マイクロ波半導体装置
KR200159002Y1 (ko) 적층내부 리드리드 프레임
JPH0340951B2 (ja)
JPS60109254A (ja) 半導体装置
JPH0578184B2 (ja)
JP2000311976A (ja) 高周波バイポーラトランジスタ
JPS6256684B2 (ja)
JPH02168632A (ja) 電界効果トランジスタ及び信号伝送線路