KR200168180Y1 - 반도체 전극용 리드 프레임 - Google Patents
반도체 전극용 리드 프레임 Download PDFInfo
- Publication number
- KR200168180Y1 KR200168180Y1 KR2019990018015U KR19990018015U KR200168180Y1 KR 200168180 Y1 KR200168180 Y1 KR 200168180Y1 KR 2019990018015 U KR2019990018015 U KR 2019990018015U KR 19990018015 U KR19990018015 U KR 19990018015U KR 200168180 Y1 KR200168180 Y1 KR 200168180Y1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- electrode
- chip
- lead
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000010521 absorption reaction Methods 0.000 claims abstract description 7
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 6
- 239000006185 dispersion Substances 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
리드 프레임의 일 측에 반도체 칩을 접착하기 위하여 리드의 다른 부분에 비하여 얇게 코이닝(coining)에 의하여 형성되는 전극 접착부를 구비하여, 이 전극 접착부에 칩의 전극을 직접 접착하고, 리드 프레임의 가장 또는 중앙부에 다수의 홈 또는 돌출부 등을 형성한다. 이와 같은 구성에 의하여 와이어 본딩을 생략함은 물론 칩에서 발생하는 열에 의하여 리드가 어느 정도 열을 받아도 몰드와 리드 프레임이 견고하게 고정되어 봉지용 수지와 열팽창 계수 차에 의한 응력 분산 흡수와 기밀성을 유지하여 제품의 내구성을 향상시키는 효과가 있다.
Description
본 고안은 반도체 전극용 리드 프레임에 관한 것으로, 더욱 상세하게는 반도체 칩과 리드 프레임을 직접 접합시켜 제조 공정을 줄이며, 봉지용 수지와 리드 프레임 사이에 열팽창계수 차에 의한 응력 분산 및 흡수와 기밀성을 강화시키는 반도체 전극용 리드 프레임에 관한 것이다.
도 4는 일반적인 리드 프레임에 반도체 칩(chip)이 결합되어 있는 상태를 나타내고 있는 평단면도로서, 복수의 리드 프레임(101, 103, 105)과, 상기 리드 프레임(101, 103, 105) 중의 어느 하나에 반도체 칩(107, 이하, 칩이라 함)이 결합되어 있는 상태를 도시하고 있다.
상기 리드 프레임(101, 임의의 하나만을 선택하여 설명함)에 안착되는 칩(107, chip)의 위면 및 저면에는 전극(109, 111)이 돌출되어 있다. 상기 전극(109, 111)은 리드 프레임(103, 105)의 일단과 와이어 본딩(wire bonding)을 거쳐 서로 전기적으로 연결되어 있는 구조를 가지고 있다. 그리고 칩의 저면에도 전극이 형성되어 있어 리드 프레임(101)과 연결되는 구조를 가지고 있다.
그리고 칩(107) 및 리드 프레임(101, 103, 105)의 일부는 몰드(113)로 성형되어 감싸여 패킹되는 구조를 이루고 있다.
이와 같이 이루어지는 반도체 전극용 리드 프레임은, 칩의 단자와 리드 프레임을 전기적으로 연결하기 위하여 와이어 본딩 작업이 반드시 필요하다. 그리고 칩이 지속적으로 작동하는 경우에는 리드 프레임의 열 변형으로 인하여 리드 프레임과 몰드 사이의 접착 부분에 틈새가 발생하여 칩 내부로 외부의 이물질(수분 등)이 침투할 우려가 있으며, 리드 프레임이 몰드와 결합되어 있는 상태가 변형되어 뒤틀릴 수 있다. 이와 같이 칩 내부로 수분 등의 이물질이 침투하면 칩이 손상되어 반도체 패키지의 정상적인 작동이 불가능한 상태가 되는 문제점이 있다. 또한 리드 프레임과 몰드가 견고하게 결합되어 있는 상태가 유지되지 못하면 리드 프레임의 흔들림으로 인하여 칩의 단자와 리드 프레임을 연결하고 있는 와이가 단락되어 역시 반도체 패키지의 작동불량을 초래하는 문제점이 있다.
따라서 본 고안은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 본 고안의 목적은 리드 프레임에 칩을 직접 장착하여 별도의 와이어 본딩을 생략함으로서 공정을 축소시켜 생산성을 향상시키며, 칩이 지속적으로 작동하여 발생하는 열에 의해 리드 프레임이 열 변형되는 것을 흡수하여 리드 프레임과 몰드(봉지용 수지) 사이에 밀착성을 유지시키고, 이에 따라 외부의 수분 등의 이물질이 반도체 패키지 내부로 인입되는 것을 방지하고, 와이어의 단락으로 인한 반도체 패키지의 작동 불량을 줄이는 반도체 전극용 리드 프레임을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 고안은,
적어도 하나 이상의 전극이 형성되어 있는 반도체 칩과;
상기 반도체 칩의 전극과 직접 접합되며 상기 반도체 칩의 안착 면이 연성을 가지며 상기 반도체 칩이 안착되지 않는 면보다 두께가 얇게 형성되는 전극 접착부와, 반도체 칩이 안착되지 않는 면에 형성되며, 봉지용 수지와 리드 프레임간의 열팽창 계수 차에 의한 응력 흡수 및 기밀성을 강화하기 위한 응력 흡수 및 기밀성 강화수단을 구비하고 있는 적어도 하나 이상의 리드 프레임;
을 포함하고 있는 반도체 전극용 리드 프레임을 제공한다.
도 1은 본 고안에 따른 실시예를 설명하기 위한 평단면도,
도 2는 도 1의 주요 부분을 상세하게 도시하고 있는 도면,
도 3은 도 2의 A-A 부를 절개하여 도시한 단면도,
도 4는 칩에 형성되어 있는 전극과 리드 프레임이 접합되는 전극 접합부를 도시하고 있는 칩의 저면도,
도 5는 종래 기술을 설명하기 위한 평단면도이다.
이하, 첨부 도면을 참조하여 본 고안의 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 고안에 따른 실시예를 설명하기 위한 리드 프레임의 구조를 나타내고 있는 평 단면도로서, 제1, 2, 3 리드 프레임(1, 3, 5)과, 상기 제1, 2, 3 리드 프레임(1, 3, 5)의 일부를 감싸 패키지 하기 위한 몰드(7)를 도시하고 있다.
상기 제1, 2, 3 리드 프레임(1, 3, 5)은 상기 몰드(7)의 내측에 배치되는 내부 리드와 외측에 배치되는 외부 리드로 나누어진다. 상기 내부 리드에는, 도 2에 도시하고 있는 바와 같이, 반도체 칩(9)이 접합될 수 전극 접합부(1a, 3a, 5a)가 마련되어 있다. 상기 전극 접합부(1a, 3a, 5a)의 두께(d)는, 도 3에 도시하고 있는 바와 같이, 리드 프레임(1, 3, 5)의 다른 측의 두께(D)에 비하여 얇게 형성되어 있으며, 별도의 코이닝(coining) 작업에 의하여 연성을 갖도록 제작한다. 상기 반도체 칩(9)에는, 도 4에 도시하고 있는 바와 같이, 복수의 전극(9a, 9b, 9c)이 형성되어 있으며, 이 전극(9a, 9b, 9c)과 리드 프레임의 전극 접합부(1a, 3a, 5a)는 다이 어태치(die attach) 공정에서 히트 블록(도시생략)에 의하여 접합된다.
상기 제1, 2, 3 리드 프레임(1, 3, 5)의 내부 리드에는 중앙부에 각각 클리핑 홈(1b, 3b, 5b)이 형성되어 있다. 이 클리핑 홈(1b, 3b, 5b)은 몰드 성형시에 봉지용 수지가 삽입되어 굳게 되어 리드 프레임을 견고하게 고정하는 역할을 한다.
또한 제1, 2, 3 리드 프레임(1, 3, 5)의 내부 리드에는 폭 방향으로 적어도 한 면에 장홈(1c, 3c, 5c)이 형성되어 있다. 상기 장홈(1c, 3c, 5c)은 몰드 성형시에 봉지용 수지가 삽입되며, 이러한 구조는 리드 프레임의 열변형으로 인하여 외부의 수분 및 이물질이 칩 내부로 침투하는 것을 저지하는 역할을 한다.
역시 상기 제1, 2, 3 리드 프레임(1, 3, 5)의 내부 리드에는 가장자리에 복수의 홈(1d, 3d, 3e, 3f, 5d, 5e, 5f)이 마련되어 있고, 상기 제2, 3 리드 프레임(3, 5)의 내부 리드에는 가장자리에 돌출부(3g, 5g)를 마련하고 있다. 이러한 홈(1d, 3d, 3e, 3f, 5d, 5e, 5f) 및 돌출부(3g, 5g)는 칩이 지속적으로 구동할 때 발생하는 열에 의하여 리드 프레임은 어느 정도 열팽창을 하게 되는데, 이 때 리드 프레임의 응력을 분산 및 흡수시키는 역할을 하기 위한 것이다.
상기 제2, 3 리드 프레임(3, 5)에 형성되어 있는 홈(3e, 3f 및 5e, 5f)은 서로 인접한 위치에서 엇갈리게 배치되어 있는 것이 바람직하다. 이는 리드 프레임의 강성을 유지시키면서 열팽창으로 인한 리드 프레임의 변형을 분산 및 흡수시키는 역할을 극대화시키기 위한 것이다.
또 한편으로, 상기 제1, 2, 3 리드 프레임(1, 3, 5)의 내부에는 리드 프레임 면에 대하여 상향 또는 하향 돌출되는 돌출부(1d, 3h, 5h)가 형성되어 있다. 상기 돌출부(1d, 3h, 5h)는 리드가 상술한 칩(9)의 열로 인하여 열변형이 일어날 때, 리드가 길이 방향으로 팽창하는 것을 흡수하거나 분산하는 역할을 하고 있다.
이와 같이 이루어지는 반도체 전극용 리드 프레임은, 제1, 2, 3 리드 프레임의 내부 리드의 일측은 칩(9)의 전극이 접착되도록 코이닝에 의하여 얇고 연성을 가지도록 전극 접착부(1a, 3a, 5a)를 제작하며, 히트 블록에 의하여 칩의 전극(9a, 9b)과 전극 접착부(1a, 3a, 5a)를 접착시킨 후 봉지용 수지를 이용하여 몰딩한다. 이와 같이 구성되어 제작되는 칩이 리드 프레임에 직접 접착되므로 와이어 본딩을 생략할 수 있음은 물론 전체적인 칩 어셈블리의 크기도 줄일 수 있게 된다. 이렇게 제작되는 반도체 전극용 리드 프레임은 칩(9)이 지속적으로 구동하여 열이 발생하면 리드 프레임(1, 3, 5)으로 전달되어 리드 프레임(1, 3, 5)이 열을 받아 팽창하게 되는데, 이때 상술한 홈 및 돌출부 그리고 장홈 등에 의하여 리드에 작용하는 응력을 분산 또는 흡수시킬 수 있게 되는 것이다.
이와 같이 본 고안의 반도체 전극용 리드 프레임은 반도체 칩의 전극이 직접 리드 프레임의 전극 접착부에 접합되도록 하여 와이어 본딩을 생략하여 간단 제조공정을 거치므로 생산성을 향상시킬 수 있다.
또한, 다수의 홈 및 돌출부 등을 리드 프레임의 가장자리에 형성하여 봉지용 수지와 리드 프레임간의 열팽창 계수 차에 의한 응력 분산 및 흡수 그리고 기밀성을 유지하여 외부의 수분 등의 이물질이 반도체 패키지 내부로 인입되는 것을 방지하고, 와이어의 단락으로 인한 반도체 패키지의 작동 불량을 줄임으로서 내구성을 증대시키는 효과가 있다.
Claims (5)
- 적어도 하나 이상의 전극이 형성되어 있는 반도체 칩과;상기 반도체 칩의 전극과 직접 접합되며 상기 반도체 칩의 안착 면이 연성을 가지며 상기 반도체 칩이 안착되지 않는 면보다 두께가 얇게 형성되는 전극 접착부와, 반도체 칩이 안착되지 않는 부분에 형성되며, 봉지용 수지와 리드 프레임간의 열팽창 계수 차에 의한 응력 흡수 및 기밀성을 강화하기 위한 응력 흡수 및 기밀성 강화수단을 구비하고 있는 적어도 하나 이상의 리드 프레임;을 포함하고 있는 반도체 전극용 리드 프레임.
- 제1항에 있어서, 상기 응력 흡수 및 기밀성 강화수단은 상기 리드 프레임에 형성되며 적어도 하나 이상의 홈 또는 클리핑 홀로 이루어지는 반도체 전극용 리드 프레임.
- 제1항에 있어서, 상기 응력 흡수 및 기밀성 강화수단은 상기 리드 프레임의 적어도 일면에 폭 방향으로 장홈이 형성되는 반도체 전극용 리드 프레임.
- 제2항에 있어서, 상기 홈은 상기 리드 프레임의 서로 다른 가장자리 부에 적어도 한 쌍이 서로 엇갈려 대응하도록 형성되어 있는 반도체 전극용 리드 프레임.
- 제1항에 있어서, 상기 리드 프레임의 내부에는 리드 프레임 면에 대하여 상향 또는 하향 돌출되는 돌출부를 구비하고 있는 반도체 전극용 리드 프레임.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990035896A KR20010019472A (ko) | 1999-08-27 | 1999-08-27 | 반도체 전극용 리드 프레임 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990035896A Division KR20010019472A (ko) | 1999-08-27 | 1999-08-27 | 반도체 전극용 리드 프레임 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200168180Y1 true KR200168180Y1 (ko) | 2000-02-15 |
Family
ID=19608959
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019990018015U KR200168180Y1 (ko) | 1999-08-27 | 1999-08-27 | 반도체 전극용 리드 프레임 |
KR1019990035896A KR20010019472A (ko) | 1999-08-27 | 1999-08-27 | 반도체 전극용 리드 프레임 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990035896A KR20010019472A (ko) | 1999-08-27 | 1999-08-27 | 반도체 전극용 리드 프레임 |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR200168180Y1 (ko) |
-
1999
- 1999-08-27 KR KR2019990018015U patent/KR200168180Y1/ko not_active IP Right Cessation
- 1999-08-27 KR KR1019990035896A patent/KR20010019472A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010019472A (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100214463B1 (ko) | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 | |
US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
US6703696B2 (en) | Semiconductor package | |
US5409866A (en) | Process for manufacturing a semiconductor device affixed to an upper and a lower leadframe | |
KR100298692B1 (ko) | 반도체패키지제조용리드프레임구조 | |
US6900524B1 (en) | Resin molded semiconductor device on a lead frame and method of manufacturing the same | |
US20020027273A1 (en) | Semiconductor package and fabricating method thereof | |
US6861735B2 (en) | Resin molded type semiconductor device and a method of manufacturing the same | |
US6476478B1 (en) | Cavity semiconductor package with exposed leads and die pad | |
JP3602997B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR200168180Y1 (ko) | 반도체 전극용 리드 프레임 | |
JPH05291467A (ja) | リードフレームおよび半導体装置 | |
US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
KR20140135443A (ko) | 반도체 모듈의 제조 방법 및 이에 따른 반도체 모듈 | |
KR100446277B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
KR0129198B1 (ko) | 반도체 패키지 | |
JP4247871B2 (ja) | リードフレームおよび半導体装置 | |
KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
JP2002057244A (ja) | 半導体装置およびその製造方法 | |
KR0119730Y1 (ko) | 버텀 리드형 반도체 패키지 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
KR200149912Y1 (ko) | 반도체 패키지 | |
KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 | |
KR100399709B1 (ko) | 반도체 조립 프레임의 제조 및 조립 방법 | |
JPH07101729B2 (ja) | マルチチップ半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
U107 | Dual application of utility model | ||
REGI | Registration of establishment | ||
T201 | Request for technology evaluation of utility model | ||
T701 | Written decision to grant on technology evaluation | ||
G701 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20021030 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |