KR100399709B1 - 반도체 조립 프레임의 제조 및 조립 방법 - Google Patents

반도체 조립 프레임의 제조 및 조립 방법 Download PDF

Info

Publication number
KR100399709B1
KR100399709B1 KR10-2001-0000108A KR20010000108A KR100399709B1 KR 100399709 B1 KR100399709 B1 KR 100399709B1 KR 20010000108 A KR20010000108 A KR 20010000108A KR 100399709 B1 KR100399709 B1 KR 100399709B1
Authority
KR
South Korea
Prior art keywords
frame
chip
lead wire
chip unit
tie bar
Prior art date
Application number
KR10-2001-0000108A
Other languages
English (en)
Other versions
KR20020057631A (ko
Inventor
윤석윤
Original Assignee
에쓰에쓰아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에쓰에쓰아이 주식회사 filed Critical 에쓰에쓰아이 주식회사
Priority to KR10-2001-0000108A priority Critical patent/KR100399709B1/ko
Publication of KR20020057631A publication Critical patent/KR20020057631A/ko
Application granted granted Critical
Publication of KR100399709B1 publication Critical patent/KR100399709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 조립 프레임의 제조 공정에 관한 것으로, 제 1 프레임에 리드선과 타이 바로 이루어진 칩 유닛을 금형 타발하여 형성하는 단계와, 상기 리드선과 타이 바의 일부분 상/하단면에 플라스틱으로 사출 몰딩하는 단계와, 상기 제 1 프레임의 몰드 하단에 부착할 방열판을 제 2 프레임에 별도로 형성한 후 상기 방열판을 제 1 프레임의 칩 유닛 하단에 부착하는 단계와, 상기 방열판의 상단에 칩을 부착하고 그 칩과 내측 리드선을 와이어로 본딩한 후 상기 칩 유닛의 상단에 캡을 부착하여 패키징하는 단계와, 상기 제 1 프레임에 연결된 각 칩 유닛의 리드선을 프레스로 눌러 절단하는 단계, 및 상기 칩 유닛을 제 1 프레임에 지지하고 있는 타이 바를 절단하여 각 칩 유닛을 제 1 프레임으로부터 완전히 분리시켜 적재하는 단계를 통하여, 리드선과는 별도로 칩 유닛을 프레임에 연결 및 지지하는 타이 바를 형성함으로써, 칩 유닛에 칩과 캡을 장착하여 패키지를 완성한 후 완제품을 적재하는 과정에서 프레임으로부터 리드선을 절단하게 되는 데, 이때 칩 유닛이 프레임으로부터 이탈되는 것을 방지하여 칩 유닛이 프레스에 눌러 파손되거나 그로 인해 프레스 금형이 훼손되는 등의 심각한 손실을 근본적으로 제거할 수 있는 반도체 조립 프레임의 제조 및 조립 방법을 제공한다.

Description

반도체 조립 프레임의 제조 및 조립 방법{Method for manufacturing and framing Semiconductor Assembly}
본 발명은 반도체 패키지의 조립 공정에 관한 것으로, 특히 리드 프레임의 칩 유닛에 칩과 캡을 장착하여 패키지를 완성한 후 리드선을 절단하는 트림(Trim)공정을 수행하게 되는 데, 이때 칩 유닛이 리드 프레임으로 이탈되는 것을 방지하기 위하여 칩 유닛에 리드선과는 별도로 타이 바(Tie Bar)를 형성하는 반도체 조립 프레임의 제조 및 조립 방법에 관한 것이다.
일반적으로 다수의 회로소자들이 집적된 IC 칩은 칩 구동시 그 내부에 구비된 소자의 고유 레지스턴스와 동작 전압으로 인해 많은 열이 발생되고, 그 열로 인해 회로 소자의 특성이 열화되거나 파괴될 우려가 있었다.
이러한, 문제들을 해결하기 위하여 비메모리형 칩의 하단에는 열 방출용 방열판을 부착하여 반도체를 조립하게 된다.
도 1은 종래 기술에 의한 반도체 조립 프레임의 구조와 그 조립 방법을 설명하기 위해 도시한 것으로, 리드 프레임(10)과 베이스 프레임(50)을 도시하였다.
리드 프레임(10)은 리드선(23; Lead)으로 이루어진 복수의 칩 유닛(20)과 가이드 홀(30)이 일렬로 배열되어 있으며, 상기 칩 유닛(20)은 방열판과 캡(Cap)을각각 결합시키기 위한 몰드(25; Mold)를 더 구비하고 있다.
상기 몰드(25)는 리드선(23)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출되어 있고, 이후 반도체 조립 공정에서 리드선(23)을 기준으로 하단 몰드(25)에는 방열판(60)을 부착하고, 상단 몰드(25)상에는 캡(Cap)을 부착하여 패키징하는 것이다.
그리고, 복수의 방열판(60)이 형성된 베이스 프레임(50)은 얇은 금속제로서, 프레임상에 복수의 방열판(60; Heat Sink)이 일렬로 형성되어 있고, 방열판(60)의 상단에는 칩 안착용 은도금(61)이 형성되어 있다.
이와 같은 구조로 이루어진 리드 프레임(10)과 베이스 프레임(50)을 각각의 프레임 가장자리에 형성된 가이드 홀(30)을 이용하여 정렬시킨 후 접착제를 이용하여 칩 유닛(20)의 하단에 방열판(60)의 상단을 부착시키고, 접착제가 경화된 다음 베이스 프레임(50)을 리드 프레임(10)으로부터 분리시키면 각 방열판(60)이 칩 유닛(20)의 하단에 장착되는 것이다.
이후, 방열판(60)의 은도금(61)상에 칩(미 도시)을 부착시키고, 그 칩과 은도금된 내측 리드선(23-1)을 와이어로 본딩시킨 후 캡(70; Cap)으로 패키징하면 도 2와 같이 리드 프레임(10) 상에 복수의 칩 유닛(20)이 조립 완성되는 것이다.
이어, 소정의 프레스로 완성된 칩 유닛(20)의 리드선(23)을 절단하는 트림(Trim) 공정을 진행하게 되는 데, 이때 리드선(23)의 절단으로 인해 칩 유닛(20)과 프레임(10)을 지지하는 부재가 없어 칩 유닛(20)이 프레임(10)으로부터 완전히 이탈되어 프레스의 금형을 훼손시키거나 이탈된 칩 유닛(20)이 프레스에 의해 완전히 파손되는 현상이 발생하게 된다.
따라서, 종래에는 칩 유닛의 패키지 후 리드선을 프레임으로부터 절단하는 공정에서 칩 유닛과 프레임을 지지하는 별도의 수단이 없어 칩 유닛이 프레임으로부터 완전히 이탈되어 칩 유닛이 파손되거나 그로 인해 프레스 금형이 훼손되는 등의 심각한 경제적인 손실이 발생함과 아울러 생산성이 크게 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 조립을 완성한 후 리드선을 절단하는 공정에서 칩 유닛이 프레임으로 완전히 이탈되는 것을 방지하기 위하여 리드선과는 별도로 칩 유닛을 프레임에 연결 및 지지시키는 타이 바(Tie Bar)를 형성하여 내측 리드선과 함께 몰딩시킴으로써, 리드선 절단시 칩 유닛이 프레임으로부터 완전히 이탈되어 발생하는 칩 패키지의 손실을 근본적으로 제거할 수 있는 반도체 조립 프레임의 제조 및 조립 방법을 제공하는 데 있다.
도 1 내지 도 2는 종래 기술에 의한 반도체 조립 프레임의 구조 및 그 조립 방법을 설명하기 위해 도시한 도면이고,
도 3은 본 발명의 일실시예에 의한 반도체 리드 프레임의 금형타발 상태를 나타낸 사시도이고,
도 4는 본 발명의 일실시예에 의한 칩 유닛의 구조를 도시한 것으로, 도 4a 는 칩 유닛의 세부 구조를 도시한 평면도이고, 도 4b는 타이 바의 세 부 구조를 나타낸 평면도 및 그 측면도이며,
도 5 내지 도 7은 칩 유닛의 조립 공정을 설명하기 위해 도시한 구조도이고,
도 8은 본 발명의 일실시예에 의한 반도체 프레임의 제조 및 조립 과정을 나 타낸 플로우챠트이다.
* 도면의 주요 부분에 대한 부호의 설명
100: 리드 프레임(제 1 프레임) 110: 칩 유닛
120: 리드선(Lead Wire) 125: 내측 리드선
130: 타이 바(Tie Bar) 131: 몰딩부
135: 지지부 137: 분리홈
140: 몰드(Mold) 200: 베이스 프레임(제 2 프레임)
210: 방열판 150, 230: 가이드 홀
310: 칩(Chip or Die) 350: 캡(Cap or Lid)
상기 목적을 달성하기 위한 본 발명의 기술적 방법은, 제 1 프레임에 리드선과 타이 바로 이루어진 칩 유닛을 금형 타발하여 형성하는 단계; 상기 리드선과 타이 바의 일부분 상/하단면에 플라스틱으로 사출 몰딩하는 단계; 상기 제 1 프레임의 몰드 하단에 부착할 방열판을 제 2 프레임에 별도로 형성한 후 상기 방열판을 제 1 프레임의 칩 유닛 하단에 부착하는 단계; 상기 방열판의 상단에 칩을 부착하고 그 칩과 내측 리드선을 와이어로 본딩한 후 상기 칩 유닛의 상단에 캡을 부착하여 패키징하는 단계; 상기 제 1 프레임에 연결된 각 칩 유닛의 리드선을 프레스로 눌러 절단하는 단계; 및 상기 칩 유닛을 제 1 프레임에 지지하고 있는 타이 바를 절단하여 각 칩 유닛을 제 1 프레임으로부터 완전히 분리시켜 적재하는 단계를 구비하는 반도체 조립 프레임의 제조 및 조립 방법에 있어서:상기 타이 바에는, 칩 유닛의 일면 리드선과 타면 리드선 사이의 모서리 부분에 대각선 방향으로 마주보도록 적어도 일대각선 이상 형성하며 내측 리드선과 함께 몰딩되는 몰딩부와 상기 몰딩부를 프레임에 지지하는 지지부로 이루어져 대략 평면 화살촉 형상인 것을 특징으로 한다.
아울러, 상기 타이 바는, 바람직하게는 칩 유닛의 일면 리드선과 타면 리드선 사이의 모서리 부분에 대각선 방향으로 마주보도록 적어도 일대각선 이상 형성하며, 내측 리드선과 함께 몰딩되는 몰딩부와 상기 몰딩부를 프레임에 지지하는 지지부로 이루어져 대략 평면 화살촉 형상으로 제조하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 3은 본 발명의 일실시예에 의한 반도체 리드 프레임의 금형타발 상태를 나타낸 사시도이고, 도 4는 본 발명의 일실시예에 의한 칩 유닛의 구조를 도시한 것으로, 도 4a는 칩 유닛의 세부 구조를 도시한 평면도이고, 도 4b는 타이 바의 세부 구조를 나타낸 평면도 및 그 측면도이다.
도면에 도시한 바와 같이 리드 프레임(100)은 금형타발시 복수의 칩 유닛(110)과 가이드 홀(150)이 일렬로 배열 형성되며, 상기 칩 유닛(110)은 복수의 리드선(120)과 복수의 타이 바(130)로 이루어져 있다.
상기 리드선(120)은 칩의 요구 핀 수에 따라 그 개수가 달라질 수 있으며, 사면으로 각각 복수개씩 형성된 리드선(120)의 사이에 복수의 타이 바(130; Tie Bar)가 형성되어 있다.
상기 타이 바(130)는 칩 유닛(110)의 대각선 방향으로 마주보도록 형성하는것이 바람직한 데, 두 대각선 중 일대각선 방향으로만 설치하는 것이 바람직하다. 이는 두 대각선 방향으로 모두 4개의 타이 바(130)를 형성하면 견고하기는 하지만 이후 타이 바(130)를 절단하는 공정에서 용이하지 않으므로 일대각선 방향으로만 타이 바(130)를 설치하는 것이 적절하다.
상기 타이 바(130)는 도 4a와 같이 대략 화살촉 형상(♤)으로 제조하여 몰드로 몰딩시 보다 많은 면적이 내측 리드선(125)과 함께 몰딩되어 칩 유닛(110)을 지지할 수 있도록 한다.
즉, 타이 바(130)는 내측 리드선(125)과 함께 몰딩되는 몰딩부(131)와 타이 바(130)를 프레임(100)에 지지하기 위한 지지부(135)로 나눌 수 있는 데, 몰딩부(131)는 인접 리드선(120)과 평행을 유지한 상태에서 몰딩시 최대한의 면적을 확보하기 위하여 삼각 형상으로 제조하며, 지지부(135)는 이후 리드선(120) 절단 공정 후 칩 유닛(110)을 단일 패키지로 적재하는 공정에서 프레임(100)으로부터 칩 유닛(110)을 보다 쉽게 분리시키기 위하여 몰딩부(131)보다 작은 폭으로 설계함과 아울러 상하면에 복수의 분리홈(137)을 형성하는 것이 바람직하다.
상기 분리홈(137)은 지지부(135)의 상/하면에 각각 형성하는 것이 바람직하지만, 일면에만 형성하거나 지지부(135)의 측면에 형성할 수도 있다.
아울러, 도 4a 및 도 4b와 같이 타이 바(130)의 몰딩부(131)의 최대폭(Tmw)은 리드선(120)의 폭(Lw)에 대비해 100% 내지 250% 정도로 설계하고, 지지부(135)의 홈(137)이 형성된 부분(Tnw)은 리드선(120)의 폭(Lw)에 대비해 30% 내지 50% 정도로 설계하고, 지지부(135)의 상하단 양측에 형성되는 분리홈(137)의 깊이(Td)는리드선의 두께(Lt; 프레임 두께와 동일)에 대비해 12.5% 내지 37.5% 정도인 바 상/하면의 총 홈의 깊이(Td×2)는 리드선 두께 대비 25% 내지 75% 정도로 설계하여 제조하는 것이 바람직하다. 따라서, 타이 바(130)의 몰딩부(131)는 그 폭이 넓고, 지지부(135)는 그 폭이 작아 대략 평면 화살촉의 형상을 갖게 되는 것이다.
상기와 같이 제조한 리드 프레임(100)의 내측 리드선(125)과 타이 바(130)에 몰딩을 한 후 베이스 프레임(200)에 별도로 형성한 방열판(210)을 부착하게 되는 데, 그 도면을 도 5에 도시하였다.
도 5에서 도시한 바와 같이 사출 몰딩시 내측 리드선(125)과 타이 바(130)의 몰딩부(131)는 몰드(140)로 동시에 몰딩된다.
이어, 상기 베이스 프레임(200)에 별도로 형성한 방열판(210)을 몰드하단(141)에 접착제를 이용하여 부착한 후 접착제가 경화된 후 리드 프레임(100)으로부터 베이스 프레임(200)을 분리하면 방열판(210)은 리드 프레임(100)의 칩 유닛(110)의 하단에 부착되는 것이다.
이와 같은 상태에서 방열판(210)의 상단에 칩(310)을 부착한 후 칩(310)과 내측 리드선(125)을 와이어(330)로 본딩한 후 몰드상단(145)에 접착제를 이용하여 캡(350)을 씌우면 도 6과 같이 리드 프레임(100)의 칩 유닛(110)의 패키지가 완성된다.
즉, 칩 유닛(110)의 세부 단면도에 나타낸 바와 같이 리드선(120)을 중심으로 몰드상단(145)에는 캡(350)이 부착되어 씌워져 있고, 리드선(120)을 중심으로 몰드하단(141)에는 방열판(210)이 부착되어 있으며, 상기 방열판(210)의 상단에칩(310)이 안착되어 있고, 칩(310)과 리드선(125)이 와이어(330)로 본딩된 구조로 이루어져 있다.
이후, 칩 유닛(110)을 프레임(100)으로부터 분리하여 적재하는 과정을 수행하게 되는 데, 이에 앞서 소정의 프레스로 리드선(120)을 눌러 절단하는 리드선 트림(Trim) 공정이 수반된다.
여기에서 리드선(120)을 절단하면 도 7과 같이 칩 유닛(110)은 타이 바(130)에 의해 프레임(100)에 지지되게 된다.
즉, 리드선(120)은 프레임(100)으로부터 절단되어 있으며, 타이 바(130)가 칩 유닛(110)을 프레임(100)에 연결 및 지지하고 있다.
이와 같은 타이 바(130)로 인해 리드선(120)을 절단하더라도 칩 유닛(110)은 프레임(100)으로부터 이탈되지 않게 되며, 만약 타이 바(130)가 없다면 칩 유닛(110)이 프레임(100)으로부터 완전히 이탈되어 프레스에 눌러 파손되거나 프레스의 금형을 훼손시킬 수도 있는 것이다.
상기와 같이 구성된 리드 및 베이스 프레임의 제조 및 조립 공정을 도 8의 플로우챠트를 참조하여 정리하면 다음과 같다.
먼저, 리드 프레임(100)에 복수개의 리드선(120)과 타이 바(130)로 이루어진 칩 유닛(110)을 금형 타발하여 일렬로 복수개씩 형성한다(S1).
여기에서, 타이 바(130)는, 칩 유닛(110)의 일면 리드선(120)과 타면 리드선(120) 사이의 모서리 부분에 대각선 방향으로 마주보도록 적어도 일대각선 이상 형성하며, 그 외형은 대략 화살촉 형상으로 형성한다.
그리고, 타이 바(130)는, 내측 리드선(125)과 함께 몰딩되는 몰딩부(131)와 상기 몰딩부(131)를 프레임(100)에 지지하는 지지부(135)로 이루어져 있는 데, 상기 지지부(135)의 양측면에 분리홈(137)을 형성한다. 상기 몰딩부(131)의 최대폭(Tmw)은 리드선(120)의 폭(Lw) 대비 100% 내지 250% 정도로 설계하고, 지지부(135)의 폭(Tnw)은 리드선(120)의 폭(Lw)에 대비해 30% 내지 50% 정도로 설계하며, 지지부(135)에 형성된 일측 분리홈(137)의 깊이(Td)는 리드선(120)의 두께(Lt) 대비 12.5% 내지 37.5%로 설계 형성하는 것이 바람직하다.
이어, 상기에서 형성된 칩 유닛(110)의 내측 리드선(125)과 타이 바(130)의 몰딩부(131)를 소정의 플라스틱 재료를 이용하여 사출 몰딩하며, 그 몰딩은 대략 사각링 형상을 갖게 된다(S2).
한편, 리드 프레임(100)을 금형 타발하여 제조하였으면, 상기 리드 프레임(100)과 한 조로 이루어져 칩 유닛(110)의 하단에 부착되는 방열판(210)을 베이스 프레임(200)에 형성한 후 방열판(210)의 상단에 은으로 도금(220)한다(S3).
이어, 리드 및 베이스 프레임(100, 200)을 가이드홀(150, 230)에 의해 정렬한 후 접착제를 이용하여 칩 유닛(110)의 몰드하단(141)에 베이스 프레임(200)에 형성된 방열판(210)을 부착시키고, 접착제가 경화되면 리드 프레임(100)으로부터 베이스 프레임(200)을 분리시키면 칩 유닛(110)의 하단에 방열판(210)이 부착하게 된다(S4).
그리고, 리드 프레임(100)에 부착된 방열판(210)의 상단에 칩(310)을 부착하고 그 칩(310)과 몰딩 사이로 돌출된 내측 리드선(125)을 와이어(330)로 본딩(S5)한 후 상기 칩 유닛(110)의 몰드상단(145)에 접착제를 이용하여 캡(350)을 부착함으로써, 반도체 조립체를 완성한다(S6).
이어, 상기 리드 프레임(100)에 형성된 반도체 조칩체를 프레임(100)으로부터 분리하여 적재하여야 하는 데, 이를 위해 칩 유닛(110)에 형성된 리드선(120)을 프레스로 눌러 절단하게 되는 데, 이때 칩 유닛(110)은 타이 바(130)에 의해 프레임에 지지되어 있다(S7).
그리고, 마지막으로 칩 유닛(110)을 프레임(200)에 지지하고 있는 타이 바(130)를 절단하는 공정을 통해 각 칩 유닛(110)을 리드 프레임(100)으로부터 완전히 분리시켜 적재하게 된다(S8). 여기에서 타이 바(130)에 형성된 분리홈(137)으로 인해 반도체 조립체에 별 영향을 주지 않고서도 쉽게 절단시킬 수 있다.
따라서, 본 발명에서는 리드선과는 별도로 칩 유닛을 프레임에 연결 및 지지하는 타이 바를 형성함으로써, 칩 유닛에 칩과 캡을 장착하여 패키지를 완성한 후 완제품을 적재하는 과정에서 프레임으로부터 리드선을 절단하게 되는 데, 이때 칩 유닛이 프레임으로부터 이탈되는 것을 방지하여 칩 유닛이 프레스에 눌러 파손되거나 그로 인해 프레스 금형이 훼손되는 등의 심각한 경제적인 손실을 근본적으로 제거함과 아울러 제품의 수율과 생산성을 보다 향상시킬 수 있는 이점이 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 제 1 프레임에 리드선과 타이 바로 이루어진 칩 유닛을 금형 타발하여 형성하는 단계; 상기 리드선과 타이 바의 일부분 상/하단면에 플라스틱으로 사출 몰딩하는 단계; 상기 제 1 프레임의 몰드 하단에 부착할 방열판을 제 2 프레임에 별도로 형성한 후 상기 방열판을 제 1 프레임의 칩 유닛 하단에 부착하는 단계; 상기 방열판의 상단에 칩을 부착하고 그 칩과 내측 리드선을 와이어로 본딩한 후 상기 칩 유닛의 상단에 캡을 부착하여 패키징하는 단계; 상기 제 1 프레임에 연결된 각 칩 유닛의 리드선을 프레스로 눌러 절단하는 단계; 및 상기 칩 유닛을 제 1 프레임에 지지하고 있는 타이 바를 절단하여 각 칩 유닛을 제 1 프레임으로부터 완전히 분리시켜 적재하는 단계를 구비하는 반도체 조립 프레임의 제조 및 조립 방법에 있어서:
    상기 타이 바에는, 칩 유닛의 일면 리드선과 타면 리드선 사이의 모서리 부분에 대각선 방향으로 마주보도록 적어도 일대각선 이상 형성하며 내측 리드선과 함께 몰딩되는 몰딩부와 상기 몰딩부를 프레임에 지지하는 지지부로 이루어져 대략 평면 화살촉 형상인 것을 특징으로 하는 반도체 조립 프레임의 제조 및 조립 방법.
  5. 청구항 4에 있어서,
    상기 타이 바의 몰딩부의 최대폭은 리드선의 폭 대비 100% 내지 250% 정도이고, 지지부의 폭은 리드선의 폭에 대비해 30% 내지 50% 정도인 것을 특징으로 하는 반도체 조립 프레임의 제조 및 조립 방법.
  6. 청구항 4에 있어서,
    상기 타이 바는 프레임과 연결되는 지지부의 상하면에 분리홈이 형성된 것을 특징으로 하는 반도체 조립 프레임의 제조 및 조립 방법.
  7. 청구항 6에 있어서,
    상기 지지부에 형성된 단일 분리홈의 깊이는 프레임 두께 대비 12.5% 내지 37.5%인 것을 특징으로 하는 반도체 조립 프레임의 제조 및 조립 방법.
KR10-2001-0000108A 2001-01-03 2001-01-03 반도체 조립 프레임의 제조 및 조립 방법 KR100399709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000108A KR100399709B1 (ko) 2001-01-03 2001-01-03 반도체 조립 프레임의 제조 및 조립 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000108A KR100399709B1 (ko) 2001-01-03 2001-01-03 반도체 조립 프레임의 제조 및 조립 방법

Publications (2)

Publication Number Publication Date
KR20020057631A KR20020057631A (ko) 2002-07-12
KR100399709B1 true KR100399709B1 (ko) 2003-09-29

Family

ID=27690570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000108A KR100399709B1 (ko) 2001-01-03 2001-01-03 반도체 조립 프레임의 제조 및 조립 방법

Country Status (1)

Country Link
KR (1) KR100399709B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195943A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置
JPH0613527A (ja) * 1992-06-26 1994-01-21 Oki Electric Ind Co Ltd リードフレーム形状
KR960026362U (ko) * 1994-12-16 1996-07-22 아남반도체주식회사 반도체 패키지 제조용 히트싱크구조
KR970030741A (ko) * 1995-11-13 1997-06-26 김광호 타이바(tie-bar)에 반도체 칩이 부착된 반도체 칩 패키지
JPH09312372A (ja) * 1996-05-22 1997-12-02 Hitachi Ltd 半導体装置の製造方法
KR970077602A (ko) * 1996-05-23 1997-12-12 김광호 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195943A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置
JPH0613527A (ja) * 1992-06-26 1994-01-21 Oki Electric Ind Co Ltd リードフレーム形状
KR960026362U (ko) * 1994-12-16 1996-07-22 아남반도체주식회사 반도체 패키지 제조용 히트싱크구조
KR970030741A (ko) * 1995-11-13 1997-06-26 김광호 타이바(tie-bar)에 반도체 칩이 부착된 반도체 칩 패키지
JPH09312372A (ja) * 1996-05-22 1997-12-02 Hitachi Ltd 半導体装置の製造方法
KR970077602A (ko) * 1996-05-23 1997-12-12 김광호 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지

Also Published As

Publication number Publication date
KR20020057631A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US6611047B2 (en) Semiconductor package with singulation crease
US6617197B1 (en) Multi row leadless leadframe package
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
US7173321B2 (en) Semiconductor package having multiple row of leads
JP3209696B2 (ja) 電子部品の製造方法
WO2007067330A3 (en) Leadless semiconductor package and method of manufacture
KR960015827A (ko) 반도체 장치 및 그 제조방법
KR20080076063A (ko) 반도체 패키지용 리드프레임
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
US11569152B2 (en) Electronic device with lead pitch gap
KR100399709B1 (ko) 반도체 조립 프레임의 제조 및 조립 방법
JPH01753A (ja) ばり無しインサート成形用リードフレームおよびその製造方法
US8643156B2 (en) Lead frame for assembling semiconductor device
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
US10079162B1 (en) Method for making lead frames for integrated circuit packages
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
KR100395673B1 (ko) 반도체 조립 프레임의 제조 방법 및 그 조립체
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100950505B1 (ko) 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법
KR100653041B1 (ko) 반도체 패키지 제조용 리드프레임
KR20020068208A (ko) 반도체 조립체의 방열판 구조 및 그 제조 방법
KR100458640B1 (ko) 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070917

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee