KR100950505B1 - 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법 - Google Patents

파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법 Download PDF

Info

Publication number
KR100950505B1
KR100950505B1 KR1020030023218A KR20030023218A KR100950505B1 KR 100950505 B1 KR100950505 B1 KR 100950505B1 KR 1020030023218 A KR1020030023218 A KR 1020030023218A KR 20030023218 A KR20030023218 A KR 20030023218A KR 100950505 B1 KR100950505 B1 KR 100950505B1
Authority
KR
South Korea
Prior art keywords
die pad
lead frame
raw material
lead
semiconductor
Prior art date
Application number
KR1020030023218A
Other languages
English (en)
Other versions
KR20040088840A (ko
Inventor
권경도
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020030023218A priority Critical patent/KR100950505B1/ko
Publication of KR20040088840A publication Critical patent/KR20040088840A/ko
Application granted granted Critical
Publication of KR100950505B1 publication Critical patent/KR100950505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법을 개시한다. 본 발명은 반도체 소자;와, 반도체 소자가 실장되는 다이 패드;와, 다이 패드와 연결된 히이터 싱크;와, 다이 패드의 적어도 일 가장자리를 따라 배치되는 복수개의 리이드부;를 포함하고, 리이드부가 형성되는 부분은 전체적으로 균일한 두께를 가지는 평판형의 원소재를 다이 패드나 히이터 싱크가 형성되는 부분보다 얇게 가공하여 오목하게 형성하는 것으로서, 발열량이 많은 파워 트랜지스터 패키지와 같은 전자 부품의 다이 패드가 형성되는 부분과, 리이드부가 형성되는 부분의 두께를 다르게 형성하는데 있어서, 균일한 두께를 가지는 평판형의 원소재를 공급하고, 공급된 원소재상에 두께가 얇게 형성되어도 가능한 리이드부가 형성되는 부분을 금형이나 롤러에 의한 압착이나 화학 약품에 의한 식각에 의하여 얇게 할 수 있다. 이에 따라, 평판형의 원소재를 공급하여서 두께를 다르게 하기 위하여 실시되는 이형 소재 제조 공정이 완전히 생략될 수 있다.

Description

파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법{Semiconductor lead frame for power transistor and the manufacturing method thereof}
도 1은 종래의 파워 트랜지스터용 반도체 리이드 프레임을 도시한 평면도,
도 2는 도 1의 반도체 리이드 프레임 원소재의 단면도,
도 3은 도 1의 반도체 리이드 프레임을 성형한 이후의 상태를 도시한 단면도,
도 4는 본 발명의 일 실시예에 따른 파워 트랜지스터 패키지를 도시한 평면도,
도 5는 본 발명의 제 1 실시예에 따른 파워 트랜지스터용 반도체 리이드 프레임 유니트를 일부 확대 도시한 사시도,
도 6은 도 5의 반도체 리이드 프레임 원소재의 단면도,
도 7은 도 5의 반도체 리이드 프레임을 성형한 이후의 상태를 일부 확대 도시한 단면도,
도 8은 본 발명의 제 2 실시예에 따른 파워 트랜지스터용 반도체 리이드 프레임 유니트를 일부 확대 도시한 사시도,
도 9는 도 8의 반도체 리이드 프레임을 성형한 이후의 상태를 일부 확대 도시한 단면도,
도 10은 본 발명의 제 3 실시예에 따른 파워 트랜지스터용 반도체 리이드 프레임 유니트를 일부 확대 도시한 사시도,
도 11은 도 10의 반도체 리이드 프레임을 성형한 이후의 상태를 일부 확대 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
50...반도체 리이드 프레임 유니트
51...타이 바 52...댐바
500...반도체 리이드 프레임 510...다이 패드
520...히이터 싱크 530...리이드부
540...다이 리이드 550....아우터 리이드
590...오목부
본 발명은 반도체 리이드 프레임에 관한 것으로서, 보다 상세하게는 발열량이 많은 파워 트랜지스터와 같은 전자 부품에 적용되는 반도체 리이드 프레임용 원소재의 두께가 균일하며, 가공에 의하여 다이 패드부와 리이드부의 두께가 다르도록 한 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법에 관한 것이다.
통상적으로, 스위칭 용도로 사용되는 트랜지스터 패키지는 하나의 패키지에 하나의 트랜지스터 소자가 실장되는 구조이다. 이에 반하여, 실질적으로 사용되는 전자 장치에서는 트랜지스터 소자와 전기적으로 연결되는 제어 소자가 이와 공히 실장되어야 한다.
최근에는, 전자 제품의 경박단소화를 위하여, 트랜지스터 소자와 제어 소자가 하나의 패키지내에 공히 실장되는 구조가 요구되는데, 이러한 구조를 가지는 반도체 패키지중 하나가 파워 트랜지스터 패키지(power transistor package)이다. 파워 트랜지스터 패키지는 웨이퍼 제조 공정에서 각각 제조된 트랜지스터 소자와 제어 소자를 하나의 패키지에 실장하는 반도체 패키지이다.
도 1은 종래의 파워 트랜지스터 패키지를 제조하기 위한 반도체 리이드 프레임(10)을 도시한 것이고, 도 2는 도 1의 반도체 리이드 프레임(10)의 원소재(20)를 도시한 것이고, 도 3은 도 1의 반도체 리이드 프레임(10)을 성형한 이후의 상태를 도시한 것이다.
도 1 내지 도 3을 참조하면, 상기 반도체 리이드 프레임(10)은 트랜지스터 소자와 제어 소자가 실장되는 다이 패드(11)와, 외부 회로 기판과 연결되는 복수개의 아우터 리이드(outer lead, 12)와, 열을 방출하는 히이터 싱크(heat sink, 13)를 포함하고 있다.
상기 반도체 리이드 프레임(10)은 평판형의 원소재(20)를 이용하여 스탬핑(stamping) 공정을 통하여 형상을 성형하게 되는데, 상기 원소재(20)가 스탬핑 공정시 도 1에 도시된 바와 같이 두개의 스트립으로 분할되어서 진행된다.
이러한 반도체 리이드 프레임(10)의 제조 공정을 살펴보면 다음과 같다.
상기 반도체 리이드 프레임(10)의 제조 공정은 크게 평판형 원소재를 제조하 는 단계와, 이형(異形) 원소재를 제조하는 두 단계로 나눌 수 있다.
먼저, 평판형 원소재(20)를 제조하는 단계를 간략하게 살펴보면, 원소재를 주조하고, 이를 직육면체 형태로 압연하고, 압연된 원소재를 열간 압연하고, 면깍기, 중간 압연하고, 소정 온도에서 어닐링하고, 원소재 표면에 잔존하는 이물질을 제거하기 위하여 산(酸) 용액에서 세척하고, 다시 중간 압연, 어닐링 및 세척하고, 원소재를 사상(絲狀) 압연하고, 소망하는 크기로 절단하여 완성하게 된다.
평판형으로 제조된 원소재(20)를 이형 소재로 제조하는 단계를 간략하게 살펴보면, 모재를 공급하고, 이를 이형, 즉, 원소재(20)의 두께가 부분별로 다르도록 압연하고, 원소재(20)를 소정 온도에서 어닐링하고, 산 용액에서 세척하고, 다시 이차 압연 또는 사상 압연하고, 스트레칭, 탈지 및 세척을 통하여사용가능하다.
상기와 같은 제조 공정을 통하여 완성된 반도체 리이드 프레임(10)의 원소재(20)는 도 2에 도시된 바와 같이 부분별로 두께를 달리하고 있다.
즉, 파워 트랜지스터 패키지는 발열량이 많은 전자 부품에 장착되기에 내열성이 뛰어난 특성을 가져야 하므로, 상기 원소재(20)는 트랜지스터 소자나 제어 소자가 실장되는 부분인 다이 패드(11)나 히이터 싱크(13)가 형성되는 부분은 두껍게 형성되어야 하고, 외부 회로 기판에 전기적으로 연결되는 아우터 리이드(12)가 형성되는 부분은 상대적으로 얇게 형성되어야 한다. 이에 따라, 원소재(20)의 중앙 부분의 두께(t1)는 가장자리 부분의 두께(t2)보다 상대적으로 두껍다.
이처럼, 상기 반도체 리이드 프레임(10)은 원소재(20)를 평판형으로 제조하는 단계와, 이형 원소재로 제조하는 단계를 거치고 난 다음에 소망하는 형상을 가 지도록 스탬핑 공정을 수행하게 된다.
그런데, 종래의 반도레 리이드 프레임(10)은 다음과 같은 문제점을 가지고 있다.
첫째, 반도체 리이드 프레임(10)의 원소재(20)는 평판형으로 제조하는 단계로부터 스탬핑 공정으로 진행되는 과정에 부분별로 두께를 달리하도록 하는 이형(異形) 소재로 제조하는 단계가 반드시 필요하므로, 제조 공정이 매우 복잡하고, 이에 따른 제조 원가가 상승하는 원인을 초래한다.
둘째, 트랜지스터 소자나 제어 소자가 실장되는 다이 패드(11) 부분의 두께가 상대적으로 두꺼우므로, 스탬핑 공정시 금형의 마모 및 파손의 주된 원인이 된다.
셋째, 이형의 원소재(20)를 사용하게 되므로, 두께가 두꺼운 부분과 얇은 부분의 계면에서 발생되는 이형 형상으로 인하여 스탬핑시 버어가 발생하는 원인이 되어서 반도체 리이드 프레임(10)의 제조가 용이하지 않다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 평판형 원소재를 이용하여 이형 형상으로 가공하지 않고 부분별로 두께를 달리하도록 반도체 리이드 프레임을 제조하여서 발열량이 많은 파워 트랜지스터에 적용가능한 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 일 측면에 따른 파워 트랜지스터 용 반도체 리이드 프레임은,
일면에 반도체 소자를 실장한 다이 패드;와,
상기 다이 패드의 적어도 일 가장자리를 따라 배치되는 복수개의 리이드부;를 포함하는 것으로서,
상기 리이드부가 형성되는 부분은 전체적으로 균일한 두께를 가지는 평판형의 원소재를 다이 패드가 형성되는 부분보다 얇게 형성한 것을 특징으로 한다.
게다가, 상기 리이드부가 형성되는 부분은 금형 또는 롤러에 의한 압착에 의하여 상기 다이 패드가 형성되는 부분보다 얇게 가공하여 형성한 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 파워 트랜지스터용 반도체 리이드 프레임의 제조 방법은,
전체적으로 균일한 두께를 가지는 평판형의 반도체 리이드 프레임용 원소재를 제조하는 단계;와,
스탬핑 공정에 의하여 다이 패드와, 상기 다이 패드의 일 가장자리를 따라 배치되는 복수개의 리이드부를 가지는 반도체 리이드 프레임의 형상을 성형하는 단계;를 포함하는 것으로서,
상기 리이드부가 형성되는 부분이 다이 패드가 형성되는 부분보다 얇게 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이하에서, 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법을 상세하게 설명하고자 한다.
도 4는 본 발명의 일 실시예에 따른 파워 트랜지스터 패키지(40)를 도시한 것이다.
도면을 참조하면, 상기 파워 트랜지스트 패키지(40)에는 다이 패드(die pad,41)가 마련되어 있다. 상기 다이 패드(41)의 윗면에는 반도체 소자인 트랜지스터 소자(42)와, 제어 소자(43)가 각각 실장되어 있다. 상기 트랜지스터 소자(42)는 도전성 접착제(45)에 의하여 다이 패드(41)에 접착되어 있으며, 상기 제어 소자(43)는 에폭시와 같은 절연성 접착제(46)에 의하여 다이 패드(41)에 접착되어 있다.
상기 다이 패드(41)에는 열을 방출하기 위한 히이터 싱크(44)가 연결되어 있으며, 상기 히이터 싱크(44)는 상기 다이 패드(41)와 일체로 제조되는 것이 바람직하다. 상기 히이터 싱크(44)에는 체결용 관통공(44a)이 형성되어 있다.
또한, 상기 다이 패드(41)에는 일 가장자리를 따라서 복수개의 리이드부(47)가 설치되어 있다. 상기 리이드부(47)는 상기 트랜지스터 소자(42)의 드레인과 연결된 다이 리이드(48)와, 외부 회로 기판과 접속되는 아우터 리이드(49)를 포함하고 있다.
상기 다이 리이드(48)는 별도의 본딩 와이어에 의하지 않고, 도전성 접착제(45)에 의하여 상기 트랜지스터 소자(42)의 드레인과 전기적으로 연결되어 있다. 그리고, 상기 아우터 리이드(49)는 소정 간격 이격되게 복수개 형성되어 있으며, 본딩 와이어(400)에 의하여 상기 트랜지스터 소자(42)의 본딩 패드부(42a) 및 제어 소자(43)의 본딩 패드(43a)와 연결되어서 전기적 신호를 전달하고 있다. 또한, 상기 트랜지스터 소자(42)의 본딩 패드부(42a)와 제어 소자(43)의 본딩 패드(43a)는 본딩 와이어(410)에 의하여 상호 전기적으로 연결되어 있다.
본 발명의 특징에 따르면, 상기 파워 트랜지스터 패키지(40)는 균일한 두께를 가지는 반도체 리이드 프레임용 원소재를 사용하여서, 반도체 소자인 트랜지스터 소자(42)나 제어 소자(43)가 실장되는 다이 패드(41)나, 이와 일체로 형성된 히이터 싱크(44)는 다른 부분보다 두껍게 형성되고, 리이드부(47)는 별도의 공정을 통하여 두께를 얇게 가공한데에 있다.
보다 상세하게는 후술하는 다양한 실시예에서 상세하게 설명될 것이다.
도 5는 본 발명의 제 1 실시예에 따른 파워 트랜지스터 패키지에 이용되는 반도체 리이드 프레임 유니트(50)를 도시한 것이고, 도 6은 도 5의 반도체 리이드 프레임 유니트(50)의 원소재(60)이고, 도 7은 도 5의 단위 반도체 리이드 프레임 (500)을 성형한 이후의 상태를 도시한 것이다.
도 5 내지 도 7을 참조하면, 상기 반도체 리이드 프레임 유니트(50)는 단위 반도체 리이드 프레임(500)이 다수개 배열되어 있으며, 상기 단위 반도체 리이드 프레임(500)은 두께가 상대적으로 두꺼운 다이 패드(510)와 히이터 싱크(520)가 형성된 부분이 중앙부를 향하도록 하여 좌우로 배치되어 있다. 상기 반도체 리이드 프레임 유니트(50)는 금형으로 스탬핑 공정시 좌우로 분리되어 2열의 단위 반도체 리이드 프레임(500)으로 공히 제조가능한 구조를 가지고 있다.
상기 반도체 리이드 프레임 유니트(50)는 인접한 단위 반도체 리이드 프레임(500)의 히이터 싱크(520)간에 타이 바아(51)에 의하여 상호 연결되어 있다. 그리고, 상기 다이 패드(510)로부터 인출된 다이 리이드(540)나, 복수개의 아우터 리이드(550)로 된 리이드부(530)는 댐바(52)에 의하여 지지되어 있다.
상기 타이 바아(51)는 스탬핑 공정시 절단되어서 각각의 단위 반도체 리이드 프레임(500)는 개별적으로 분리되고, 상기 댐바(52)도 제거되어서 상기 다이 리이드(540)나 아우터 리이드(550)는 전기적 단락없이 독립적으로 분리가능하다.
이때, 상기 다이 패드(510)나 히이터 싱크(520)의 두께에 비하여 리이드부(530)의 두께는 상대적으로 얇게 형성되어 있다.
즉, 도 6에 도시된 바와 같이, 상기 반도체 리이드 프레임 유니트(50)를 제조하기 위한 원소재(60)는 균일한 두께를 가진 평판형이다. 예컨대, 단위 반도체 리이드 프레임(500)을 제조하기 위하여 최초로 제공되는 원소재(60)는 다이 패드(510)나 히이터 싱크(520)가 형성될 부분의 두께(t3)나, 리이드부(530)가 형성될 부분의 두께(t4)가 공히 동일하다.
이렇게 평판형으로 제공된 원소재(60)는 금형이나 롤러로 압착하거나, 화학 약품을 사용한 식각 공정에 의하여 리이드부(530)가 형성된 부분에 소정 폭의 오목부(590)를 형성하고 있다. 상기 오목부(590)는 리이드 프레임의 아우터 리이드에 해당되며, 기판에 실장되거나 기판에 형성된 홀에 삽입되어지는 부분이다. 또한, 상기 오목부(590)를 형성시에는 리이드부만을 압착하여 형성하는 것이 바람직하다.
상기 오목부(590)는 도 7에 도시된 바와 같이 원소재(60)의 윗면(61)으로부터 소정 깊이(d1) 들어가 있으며, 또한, 이와 동시에 아랫면(62)으로부터도 소정 깊 이(d2) 들어가 있다. 이에 따라, 상기 오목부(590)의 전체 두께(t5)는 원소재(60)의 다른 부분의 두께(t6)보다 상대적으로 얇게 형성되어 있다. 상기 오목부(590)의 두께(t5)는 종래의 이형 소재로 제조될 경우의 리이드부(12, 도 2 참조)의 두께(t2)와 실질적으로 동일하다고 할 수 있다. 상기 오목부(590)에는 다이 패드(550)의 일 가장자리을 따라 배치되는 리이드부(530)가 소정 간격 이격되게 형성되어 있다.
상기와 같은 구조를 가지는 파워 트랜지스터 패키지에 이용되는 반도체 리이드 프레임(500)의 제조 과정을 살펴보면 다음과 같다.
상기 반도체 리이드 프레임(500)의 제조 공정은 평판형 원소재를 제조하는 단계와, 이를 이용하여 스탬핑 공정을 적용하여 두께를 달리하는 반도체 리이드 프레임(500)을 제조하는 두 단계로 나눌 수 있다. 즉, 종래의 경우와는 달리 평판형 원소재를 제조하는 단계로부터 스탬핑 공정으로 반도체 리이드 프레임의 형상을 성형하는 단계 과정에 수행되는 이형 원소재를 제조하는 단계가 생략되어 있다.
먼저, 균일한 두께를 가지는 평판형 원소재(60)를 주조하고, 이를 직육면체 형태로 압연하고, 압연된 금속재를 열간 압연하고, 면깍기, 중간 압연하고, 소정 온도에서 어닐링하고, 금속재 표면에 잔존하는 이물질을 제거하기 위하여 산 용액에서 세척하고, 다시 중간 압연, 어닐링 및 세척하고, 금속재를 사상 압연하고, 소망하는 크기로 절단하여 완성하게 된다.
완성된 원소재(60)는 금형을 이용한 스탬핑 공정을 통하여 반도체 리이드 프레임(500)의 형상을 제조하게 되고, 스탬핑 공정에 의하여 원소재(60)가 좌우로 분 리되어 2개의 단위 반도체 리이드 프레임(500)으로 분할되어서 최종 형상을 가지게 된다.
상기 반도체 리이드 프레임 유니트(50)가 각각의 단위 반도체 리이드 프레임(500)으로 분리되는 동안에는 각 히이터 싱크(520) 사이에 연결된 타이 바(51)는 절단되고, 리이드부(530)를 지지하고 있는 댐바(52)는 제거되어진다.
이때, 평판형 원소재를 제조하는 단계로부터 스탬핑 공정으로 진행되는 일련의 반도체 리이드 프레임의 제조 공정중, 상기 리이드부(530)가 형성된 부분은 금형에 의한 압착 공정이나 화학 약품을 사용한 식각 공정에 의하여 상기 다이 패드(510)나 히이터 싱크(520)가 형성된 부분보다 얇게 형성된다.
즉, 평판형 원소재(60)를 제조한 이후나, 스탬핑 공정중 상기 리이드부(530)의 형상이 성형된 이후의 공정에 있어서, 상기 리이드부(530)가 형성된 부분은 전술한 금형이나 롤러를 이용한 압착이나, 화학 약품을 이용한 식각법에 의하여 트랜지스터 소자나 제어 소자가 실장되는 부분인 다이 패드(510)나 히이터 싱크(520)가 형성된 부분보다 얇도록 원소재(60)의 상하면으로부터 소정 깊이 인입된 채로 형성하게 된다.
이처럼, 본 발명의 실시예에서는 다이 패드(510)나 히이터 싱크(520)가 형성된 부분과, 리이드부(530)가 형성된 부분의 두께를 달리하기 위하여 서로 다른 두께 부분을 가지는 원소재를 사용하는 것이 아니라, 균일한 두께를 가진 평판형 원소재를 이용하여서 리이드부(530)가 형성된 부분과 같이 두께가 얇게 하여야 할 부분을 금형이나 롤러에 의한 압착이나, 화학 약품을 이용한 식각법에 의하여 형성시 키게 된다.
도 8은 본 발명의 제 2 실시예에 따른 파워 트랜지스터 패키지에 이용되는 반도체 리이드 프레임(800)을 도시한 것이고, 도 9는 도 8의 반도체 리이드 프레임(800)을 성형한 이후의 상태를 도시한 것이다.
도 8 및 도 9를 참조하면, 상기 반도체 리이드 프레임(800)은 제 1 실시예에서 전술한 바와 같이 스탬핑 공정을 통하여 반도체 리이드 프레임 유니트로부터 2열의 단위 반도체 리이드 프레임으로 분리가능하다.
상기 반도체 리이드 프레임(800)은 반도체 소자인 트랜지스터 소자나 제어 소자가 실장되는 다이 패드(810)와, 상기 다이 패드(810)와 일체로 연결되는 히이터 싱크(820)와, 외부 회로 기판과 접속되는 리이드부(830)를 포함한다. 상기 리이드부(830)는 상기 다이 패드(810)로부터 일체로 연장되는 다이 리이드(840)와, 소정 간격 이격되게 배치된 복수개의 아우터 리이드(850)를 구비하고 있다. 상기 리이드부(830)는 댐바(82)에 의하여 서로 지지되어 있으며, 스탬핑 공정시 상호 독립적으로 분리된다.
여기서, 상기 다이 패드(810)나 히이터 싱크(820)의 두께에 비하여 리이드부(830)의 두께는 상대적으로 얇게 형성되어 있으며, 이러한 두께의 박형화는 금형이나 롤러에 의한 압착이나, 화학 약품에 의한 식각에 의하여 형성하는 것이 바람직하다.
즉, 상기 반도체 리이드 프레임(800)의 원소재는 균일한 두께를 가진 평판형으로 제공되고, 금형이나 롤러에 의한 압착 공정이나 식각 공정에 의하여 리이드부(830)가 형성된 부분에 소정 폭의 오목부(890)를 형성하고 있다.
상기 오목부(890)는 도 9에 도시된 바와 같이 원소재의 윗면(91)으로부터 소정 깊이(d3) 들어가 있고, 이에 의한 오목부(890)의 두께(t7)는 다른 부분의 두께(t8)보다 상대적으로 얇게 형성되어 있다. 상기 오목부(890)에는 다수개의 리이드부(830)가 소정 간격 이격되게 배치되어 있다.
도 10은 본 발명의 제 3 실시예에 따른 파워 트랜지스터 패키지에 이용되는 반도체 리이드 프레임 유니트(100)를 도시한 것이고, 도 11은 도 10의 단위 반도체 리이드 프레임(1000)을 성형한 이후의 상태를 도시한 것이다.
도 10 또는 도 11을 참조하면, 상기 반도체 리이드 프레임 유니트(100)는 다수개의 단위 반도체 리이드 프레임(1000)이 배열되어 있으며, 스탬핑 공정시 각 단위 반도체 리이드 프레임(1000)으로 분리가능하다.
상기 단위 반도체 리이드 프레임(1000)은 히이터 싱크(1120)간에 타이 바(110)에 의하여 연결되어 있으며, 다이 패드(1110)의 하단부에 위치한 리이드부(1130)가 댐바(120)에 의하여 서로 지지되어 있다.
이때, 상기 다이 패드(1110)나 히이터 싱크(1120)의 두께에 비하여 리이드부(1130)의 두께는 상대적으로 얇게 형성되어 있다.
도 9에 도시된 바와 같이, 단위 반도체 리이드 프레임(1000)은 리이드부(1130)가 형성되는 부분에 금형이나 롤러에 의한 압착 공정이나, 화학 약품을 이용한 식각 공정에 의하여 소정 폭의 오목부(1190)가 형성되어 있다.
상기 오목부(1190)는 원소재의 아랫면(111)으로부터 소정 깊이(d4) 들어가 있으며, 이에 따른 상기 오목부(1190)의 두께(t9)는 원소재의 다른 부분의 두께(t10)보다 상대적으로 얇게 형성되어 있다. 상기 오목부(1190)에는 다이 패드(1110)로부터 일체로 연장된 다이 리이드(1140)와, 외부 회로 기판과 접속되는 복수개의 아우터 리이드(1150)가 소정 간격 이격되게 배치되어 있다.
상기와 같은 단위 반도체 리이드 프레임(1000)의 제조 과정은 제 1 실시예에서 언급한 바가 있으므로, 여기서는 생략하기로 한다.
이상과 같이 본 발명의 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법은 다음과 같은 효과를 얻을 수 있다
첫째, 발열량이 많은 파워 트랜지스터 패키지와 같은 전자 부품의 다이 패드가 형성되는 부분과, 리이드부가 형성되는 부분의 두께를 다르게 형성하는데 있어서, 균일한 두께를 가지는 평판형의 원소재를 공급하고, 공급된 원소재상에 두께가 얇게 형성되어도 가능한 리이드부가 형성되는 부분을 금형이나 롤러에 의한 압착이나 화학 약품에 의한 식각에 의하여 얇게 할 수 있다. 이에 따라, 평판형의 원소재를 공급하여서 두께를 다르게 하기 위하여 실시되는 이형 소재 제조 공정이 완전히 생략될 수 있다.
둘째, 이형 소재 제조 공정이 없으므로, 두께를 달리하는 반도체 리이드 프레임을 제조하는 공정이 단순해지고, 이에 따른 제조 원가가 현저히 절감된다.
셋째, 이형 소재 제조 공정시, 두께가 두꺼운 부분과 얇은 부분의 계면에서 발생되는 이형 형상으로 인하여 발생되는 버어등을 미연에 발생시키지 않게 된다.
넷째, 이형 소재 제조 공정시에 다이 패드나 히이터 싱크의 두께를 이형으로 형성하기 위하여 금형의 스탬핑으로 인한 금형의 마모 및 파손을 원천적으로 방지할 수가 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명한 것이나, 당해 기술 분야의 통상의 지식을 가진 자들에게는 다양한 변형 및 다른 실시예가 가능하다는 점이 이해될 것이다. 따라서 본원 발명의 보호범위는 첨부된 청구범위에 의해서 정해질 것이다.

Claims (7)

  1. 일면에 반도체 소자를 실장한 다이 패드;와,
    상기 다이 패드의 적어도 일 가장자리를 따라 배치되는 복수개의 리이드부;를 포함하는 것으로서,
    상기 리이드부가 형성되는 부분은 전체적으로 균일한 두께를 가지는 평판형의 원소재를 다이 패드가 형성되는 부분보다 얇게 형성한 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임.
  2. 제 1 항에 있어서,
    상기 리이드부가 형성되는 부분은 금형 또는 롤러에 의한 압착에 의하여 상 기 다이 패드가 형성되는 부분보다 얇게 가공하여 형성한 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임.
  3. 제 1 항에 있어서,
    상기 리이드부가 형성되는 부분은 상기 원소재의 윗면으로부터 소정 깊이 얇게 가공하여 형성한 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임.
  4. 제 1 항에 있어서,
    상기 다이 패드에는 이와 두께가 동일하며, 상기 다이 패드로부터 일체로 연장된 히이터 싱크가 형성된 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임.
  5. 전체적으로 균일한 두께를 가지는 평판형의 반도체 리이드 프레임용 원소재를 제조하는 단계;와,
    스탬핑 공정에 의하여 다이 패드와, 상기 다이 패드의 일 가장자리를 따라 배치되는 복수개의 리이드부를 가지는 반도체 리이드 프레임의 형상을 성형하는 단계;를 포함하는 것으로서,
    상기 리이드부가 형성되는 부분이 다이 패드가 형성되는 부분보다 얇게 형성하는 단계를 더 포함하는 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임의 제조 방법.
  6. 제 5 항에 있어서,
    상기 리이드부가 형성되는 부분을 얇게 형성하는 단계에서는,
    금형 또는 롤러에 의한 압착에 의하여 상기 리이드부가 형성되는 부분이 상기 다이 패드가 형성되는 부분보다 얇게 가공되는 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임의 제조 방법.
  7. 제 5 항에 있어서,
    상기 리이드부가 형성되는 부분을 얇게 형성하는 단계에서는,
    상기 리이드부가 형성되는 부분은 상기 원소재의 윗면을 소정 깊이 얇게 가공하는 것에 의하여 상기 다이 패드가 형성되는 부분보다 얇게 형성하는 것을 특징으로 하는 파워 트랜지스터용 반도체 리이드 프레임의 제조 방법.
KR1020030023218A 2003-04-12 2003-04-12 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법 KR100950505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030023218A KR100950505B1 (ko) 2003-04-12 2003-04-12 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030023218A KR100950505B1 (ko) 2003-04-12 2003-04-12 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040088840A KR20040088840A (ko) 2004-10-20
KR100950505B1 true KR100950505B1 (ko) 2010-03-31

Family

ID=37370502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023218A KR100950505B1 (ko) 2003-04-12 2003-04-12 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100950505B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306837A (ja) * 1995-04-28 1996-11-22 Hitachi Cable Ltd トランジスタ用リードフレーム、プレス金型、及びデプレス加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306837A (ja) * 1995-04-28 1996-11-22 Hitachi Cable Ltd トランジスタ用リードフレーム、プレス金型、及びデプレス加工方法

Also Published As

Publication number Publication date
KR20040088840A (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US6798047B1 (en) Pre-molded leadframe
JP2009500841A (ja) 半導体デバイス
US20050287712A1 (en) Leadframe alteration to direct compound flow into package
KR20080076063A (ko) 반도체 패키지용 리드프레임
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
KR100950505B1 (ko) 파워 트랜지스터용 반도체 리이드 프레임과, 이의 제조 방법
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
JP3160584U (ja) 半導体装置
KR20020068208A (ko) 반도체 조립체의 방열판 구조 및 그 제조 방법
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
CN210073831U (zh) 半导体器件封装组件
KR100399709B1 (ko) 반도체 조립 프레임의 제조 및 조립 방법
US20240355714A1 (en) Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
JP3667315B2 (ja) 放熱板付きリードフレームの製造方法
EP4425537A2 (en) Hybrid multi-die qfp-qfn package
US12009286B2 (en) Methods of forming packaged semiconductor devices and leadframes for semiconductor device packages
WO2023286720A1 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100763962B1 (ko) 일방향 리드프레임의 제조방법
KR100395673B1 (ko) 반도체 조립 프레임의 제조 방법 및 그 조립체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 11