JPH06151487A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151487A JPH06151487A JP4302501A JP30250192A JPH06151487A JP H06151487 A JPH06151487 A JP H06151487A JP 4302501 A JP4302501 A JP 4302501A JP 30250192 A JP30250192 A JP 30250192A JP H06151487 A JPH06151487 A JP H06151487A
- Authority
- JP
- Japan
- Prior art keywords
- space
- bumps
- bump
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】 バンプ３を有する半導体素子１を、複数の金
型８、９から構成される空間内に配置する第１の工程
と、上記空間に樹脂６を注入・硬化することにより半導
体素子１を樹脂封止する第２の工程とを有する半導体装
置の製造方法において、第１の工程で、上記空間の高さ
をバンプ３の高さよりも低く構成し、バンプ３の上面を
金型８の内面に圧接させて半導体素子１を上記空間内に
配置することを特徴としている。 【効果】 バンプ３上に樹脂６から成る薄バリが発生し
ないという効果がある。
型８、９から構成される空間内に配置する第１の工程
と、上記空間に樹脂６を注入・硬化することにより半導
体素子１を樹脂封止する第２の工程とを有する半導体装
置の製造方法において、第１の工程で、上記空間の高さ
をバンプ３の高さよりも低く構成し、バンプ３の上面を
金型８の内面に圧接させて半導体素子１を上記空間内に
配置することを特徴としている。 【効果】 バンプ３上に樹脂６から成る薄バリが発生し
ないという効果がある。
Description
【０００１】
【産業上の利用分野】この発明は、バンプを有する半導
体素子を金型内に配置し、この半導体素子を樹脂封止す
る半導体装置の製造方法に関するものである。
体素子を金型内に配置し、この半導体素子を樹脂封止す
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】図６は、従来の半導体装置の製造方法を
示す断面図であり、電極２及び電極２の上にさらにバン
プ３が形成された半導体素子１（図７参照）をモールド
の上部金型４及び下部金型５から構成される空間内に配
置し、上部金型４及び下部金型５によって上下から金締
めした状態を示している。この状態で上記空間に樹脂を
注入・硬化することにより、半導体素子１を封止する。
ここで、上記空間の高さＨ1（図６参照）は、（半導体
素子１底面からの）バンプ３の高さＨ2（図７参照）と
等しくされているため、理論的にはバンプ３と上記空間
との間には隙間は生じないはずであるが、実際には下部
金型５の寸法やバンプ３の高さ等に誤差が発生し、バン
プ３の上面と上部金型４の下面との間に隙間ｇ（図６参
照）が生じる場合がある。このような隙間ｇが生じた状
態で樹脂６を注入すると、隙間ｇに樹脂６が入り込み、
図８に示すように、バンプ３上に樹脂６から成る薄バリ
７が形成された半導体装置が得られる。
示す断面図であり、電極２及び電極２の上にさらにバン
プ３が形成された半導体素子１（図７参照）をモールド
の上部金型４及び下部金型５から構成される空間内に配
置し、上部金型４及び下部金型５によって上下から金締
めした状態を示している。この状態で上記空間に樹脂を
注入・硬化することにより、半導体素子１を封止する。
ここで、上記空間の高さＨ1（図６参照）は、（半導体
素子１底面からの）バンプ３の高さＨ2（図７参照）と
等しくされているため、理論的にはバンプ３と上記空間
との間には隙間は生じないはずであるが、実際には下部
金型５の寸法やバンプ３の高さ等に誤差が発生し、バン
プ３の上面と上部金型４の下面との間に隙間ｇ（図６参
照）が生じる場合がある。このような隙間ｇが生じた状
態で樹脂６を注入すると、隙間ｇに樹脂６が入り込み、
図８に示すように、バンプ３上に樹脂６から成る薄バリ
７が形成された半導体装置が得られる。
【０００３】
【発明が解決しようとする課題】以上のように、従来の
半導体装置の製造方法においては、上部及び下部金型
４、５から構成される空間の高さＨ1をバンプ３の高さ
Ｈ2と一致させているため、誤差が生じた場合には、バ
ンプ３の上面に樹脂６から成る薄バリ７が形成されてし
まうという課題があった。
半導体装置の製造方法においては、上部及び下部金型
４、５から構成される空間の高さＨ1をバンプ３の高さ
Ｈ2と一致させているため、誤差が生じた場合には、バ
ンプ３の上面に樹脂６から成る薄バリ７が形成されてし
まうという課題があった。
【０００４】この発明は、上記のような課題を改善する
ためになされたもので、樹脂封止の際にバンプ上に樹脂
から成る薄バリができることのない半導体装置の製造方
法を得ることを目的とする。
ためになされたもので、樹脂封止の際にバンプ上に樹脂
から成る薄バリができることのない半導体装置の製造方
法を得ることを目的とする。
【０００５】
【課題が解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、バンプを有する半導体素子
を、複数の金型から構成される空間内に配置する第１の
工程と、上記空間に樹脂を注入・硬化することにより半
導体素子を樹脂封止する第２の工程とを有する半導体装
置の製造方法において、第１の工程で、上記空間の高さ
をバンプの高さよりも低く構成し、バンプの上面を金型
の内面に圧接させて半導体素子を上記空間内に配置する
ものである。
る半導体装置の製造方法は、バンプを有する半導体素子
を、複数の金型から構成される空間内に配置する第１の
工程と、上記空間に樹脂を注入・硬化することにより半
導体素子を樹脂封止する第２の工程とを有する半導体装
置の製造方法において、第１の工程で、上記空間の高さ
をバンプの高さよりも低く構成し、バンプの上面を金型
の内面に圧接させて半導体素子を上記空間内に配置する
ものである。
【０００６】この発明の請求項２に係る半導体装置の製
造方法は、バンプを有する半導体素子を、複数の金型か
ら構成される空間内に配置する第１の工程と、上記空間
に樹脂を注入・硬化することにより半導体素子を樹脂封
止する第２の工程とを有する半導体装置の製造方法にお
いて、第１の工程で、上記空間の高さをバンプの高さよ
りも低く構成し、バンプの上面を金型の内面に圧接させ
て半導体素子を上記空間内に配置し、第２の工程の後
に、バンプの上にさらにバンプを積む第３の工程を備え
たものである。
造方法は、バンプを有する半導体素子を、複数の金型か
ら構成される空間内に配置する第１の工程と、上記空間
に樹脂を注入・硬化することにより半導体素子を樹脂封
止する第２の工程とを有する半導体装置の製造方法にお
いて、第１の工程で、上記空間の高さをバンプの高さよ
りも低く構成し、バンプの上面を金型の内面に圧接させ
て半導体素子を上記空間内に配置し、第２の工程の後
に、バンプの上にさらにバンプを積む第３の工程を備え
たものである。
【０００７】
【作用】この発明の請求項１に係る半導体装置の製造方
法においては、複数の金型から構成される空間の高さを
バンプの高さよりも低くし、バンプの上面を金型の内面
に圧接させて半導体素子を空間内に配置しているので、
空間内に注入される樹脂のバンプの上面への入り込みが
防止される。
法においては、複数の金型から構成される空間の高さを
バンプの高さよりも低くし、バンプの上面を金型の内面
に圧接させて半導体素子を空間内に配置しているので、
空間内に注入される樹脂のバンプの上面への入り込みが
防止される。
【０００８】この発明の請求項２に係る半導体装置の製
造方法においては、複数の金型から構成される空間の高
さをバンプの高さよりも低くし、バンプの上面を金型の
内面に圧接させて半導体素子を空間内に配置し、空間内
に樹脂を注入・硬化し、さらに、このバンプの上に別の
バンプを積んでいるので、封止樹脂面から突出したバン
プが形成される。
造方法においては、複数の金型から構成される空間の高
さをバンプの高さよりも低くし、バンプの上面を金型の
内面に圧接させて半導体素子を空間内に配置し、空間内
に樹脂を注入・硬化し、さらに、このバンプの上に別の
バンプを積んでいるので、封止樹脂面から突出したバン
プが形成される。
【０００９】
実施例１．この実施例１は、この発明の請求項１に係る
一実施例である。図１は実施例１を示す断面図であり、
図において、図６に示した従来の半導体装置の製造方法
と同一又は相当部分には同一符号を付し、その説明は省
略する。電極２及びバンプ３が形成された半導体素子１
（図２参照）は、前述と同様に、モールドの上部金型
８、及び下部金型９により金締めされ、注入された樹脂
６によって封止される。この半導体素子１は図７に示し
たものと同じものである。このとき、上部金型８及び下
部金型９から構成される空間の高さＨ3（図１参照）は
バンプ３の高さＨ2（図２参照）より１μｍ〜１０μｍ
小さく作られている。この結果、電極２及びバンプ３が
形成された半導体素子１を上部金型８及び下部金型９に
よって上下から挟んで金締めすることになり、上部金型
８及び下部金型９がバンプ３を押さえ込むことになる。
そして、バンプ３が変形するとともに、バンプ３と上部
金型８との間が完全に密着することになる。この状態で
上記空間に樹脂６を注入すれば、バンプ３の上面と上部
金型８の下面との間には隙間がないため、バンプ３上面
に樹脂バリ７が発生することはなく、図３に示す半導体
装置を得ることができる。
一実施例である。図１は実施例１を示す断面図であり、
図において、図６に示した従来の半導体装置の製造方法
と同一又は相当部分には同一符号を付し、その説明は省
略する。電極２及びバンプ３が形成された半導体素子１
（図２参照）は、前述と同様に、モールドの上部金型
８、及び下部金型９により金締めされ、注入された樹脂
６によって封止される。この半導体素子１は図７に示し
たものと同じものである。このとき、上部金型８及び下
部金型９から構成される空間の高さＨ3（図１参照）は
バンプ３の高さＨ2（図２参照）より１μｍ〜１０μｍ
小さく作られている。この結果、電極２及びバンプ３が
形成された半導体素子１を上部金型８及び下部金型９に
よって上下から挟んで金締めすることになり、上部金型
８及び下部金型９がバンプ３を押さえ込むことになる。
そして、バンプ３が変形するとともに、バンプ３と上部
金型８との間が完全に密着することになる。この状態で
上記空間に樹脂６を注入すれば、バンプ３の上面と上部
金型８の下面との間には隙間がないため、バンプ３上面
に樹脂バリ７が発生することはなく、図３に示す半導体
装置を得ることができる。
【００１０】このとき、上部金型８及び下部金型９によ
って押さえ込まれる寸法は、バンプ３の元の高さｈ0と
押さえ込んだ後のバンプ３の高さｈ1との差△ｈ＝ｈ0−
ｈ1に等しくなる。また、バンプ３は上部金型８及び下
部金型９によって押さえ込まれ、変形して高さがｈ1に
なるが、このときバンプ３に生じる圧縮応力σは、σ＝
（Δｈ／ｈ0）Ｅと表わすことができる。ここで、縦弾
性係数Ｅはバンプ３の材料によって決まり、Δｈ及びｈ
0は設計の際に半導体素子１の寸法許容差等を考慮して
決定することができる。従って、圧縮応力σの大きさを
コントロールすることができ、上部金型８及び下部金型
９によってバンプ３を押さえすぎてバンプ３を確壊する
おそれはない。なお、上記説明では押さえ込む寸法、す
なわちΔｈを１μｍ〜１０μｍとして説明したが、圧縮
応力σが許容される値になる限り、Δｈは他の値でもよ
い。
って押さえ込まれる寸法は、バンプ３の元の高さｈ0と
押さえ込んだ後のバンプ３の高さｈ1との差△ｈ＝ｈ0−
ｈ1に等しくなる。また、バンプ３は上部金型８及び下
部金型９によって押さえ込まれ、変形して高さがｈ1に
なるが、このときバンプ３に生じる圧縮応力σは、σ＝
（Δｈ／ｈ0）Ｅと表わすことができる。ここで、縦弾
性係数Ｅはバンプ３の材料によって決まり、Δｈ及びｈ
0は設計の際に半導体素子１の寸法許容差等を考慮して
決定することができる。従って、圧縮応力σの大きさを
コントロールすることができ、上部金型８及び下部金型
９によってバンプ３を押さえすぎてバンプ３を確壊する
おそれはない。なお、上記説明では押さえ込む寸法、す
なわちΔｈを１μｍ〜１０μｍとして説明したが、圧縮
応力σが許容される値になる限り、Δｈは他の値でもよ
い。
【００１１】この実施例１によれば、バンプ３上面に薄
バリ７が発生しないので、樹脂封止後に薄バリ７を取り
除く作業が不要となり、半導体装置の実装が簡易とな
る。
バリ７が発生しないので、樹脂封止後に薄バリ７を取り
除く作業が不要となり、半導体装置の実装が簡易とな
る。
【００１２】実施例２．この実施例２は、この発明の請
求項２に係る一実施例である。上記実施例１では、図３
に示すように、バンプ３上面と樹脂６の面とが同一平面
になるようにしているが、この実施例２では図４のよう
に、実施例１の工程と同様の工程によって得られた半導
体装置のバンプ３の上に、さらにもう一段のバンプ１０
を積んでおり、バンプ１０を樹脂６の面から突出させて
いる（図５参照）。
求項２に係る一実施例である。上記実施例１では、図３
に示すように、バンプ３上面と樹脂６の面とが同一平面
になるようにしているが、この実施例２では図４のよう
に、実施例１の工程と同様の工程によって得られた半導
体装置のバンプ３の上に、さらにもう一段のバンプ１０
を積んでおり、バンプ１０を樹脂６の面から突出させて
いる（図５参照）。
【００１３】この実施例２によれば、樹脂６の面上にバ
ンプ１０が突出しているため、半導体装置を基板に容易
に実装することができる。
ンプ１０が突出しているため、半導体装置を基板に容易
に実装することができる。
【００１４】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
るので、以下に記載されるような効果を奏する。
【００１５】この発明の請求項１の半導体装置の製造方
法によれば、第１の工程で、上記空間の高さをバンプの
高さよりも低く構成し、バンプの上面を金型の内面に圧
接させて半導体素子を上記空間内に配置するので、バン
プ上に樹脂から成る薄バリが発生しないという効果があ
る。
法によれば、第１の工程で、上記空間の高さをバンプの
高さよりも低く構成し、バンプの上面を金型の内面に圧
接させて半導体素子を上記空間内に配置するので、バン
プ上に樹脂から成る薄バリが発生しないという効果があ
る。
【００１６】この発明の請求項２の半導体装置の製造方
法によれば、第１の工程で、上記空間の高さをバンプの
高さよりも低く構成し、バンプの上面を金型の内面に圧
接させて半導体素子を上記空間内に配置し、第２の工程
の後に、バンプの上にさらにバンプを積む第３の工程を
備えたので、製造された半導体装置の基板への実装が容
易になるという効果がある。
法によれば、第１の工程で、上記空間の高さをバンプの
高さよりも低く構成し、バンプの上面を金型の内面に圧
接させて半導体素子を上記空間内に配置し、第２の工程
の後に、バンプの上にさらにバンプを積む第３の工程を
備えたので、製造された半導体装置の基板への実装が容
易になるという効果がある。
【図１】この発明の実施例１を示す断面図である。
【図２】電極及びバンプが形成された半導体素子の断面
図である。
図である。
【図３】この発明の実施例１によって製造された半導体
装置の断面図である。
装置の断面図である。
【図４】この発明の実施例２によって製造された半導体
装置の断面図である。
装置の断面図である。
【図５】図４の斜視図である。
【図６】従来の半導体装置の製造方法を示す断面図であ
る。
る。
【図７】電極及びバンプが形成された半導体素子の断面
図である。
図である。
【図８】従来の半導体装置の製造方法によって製造され
た半導体装置の断面図である。
た半導体装置の断面図である。
１ 半導体素子 ３ バンプ ６ 樹脂 ８ 上部金型 ９ 下部金型 １０ バンプ
Claims (2)
- 【請求項１】 バンプを有する半導体素子を、複数の金
型から構成される空間内に配置する第１の工程と、 前記空間に樹脂を注入・硬化することにより前記半導体
素子を樹脂封止する第２の工程と、 を有する半導体装置の製造方法において、 前記第１の工程で、前記空間の高さを前記バンプの高さ
よりも低く構成し、前記バンプの上面を前記金型の内面
に圧接させて前記半導体素子を前記空間内に配置するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 バンプを有する半導体素子を、複数の金
型から構成される空間内に配置する第１の工程と、 前記空間に樹脂を注入・硬化することにより前記半導体
素子を樹脂封止する第２の工程と、 を有する半導体装置の製造方法において、 前記第１の工程で、前記空間の高さを前記バンプの高さ
よりも低く構成し、前記バンプの上面を前記金型の内面
に圧接させて前記半導体素子を前記空間内に配置し、 前記第２の工程の後に、前記バンプの上にさらにバンプ
を積む第３の工程を備えたことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30250192A JP3366355B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30250192A JP3366355B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151487A true JPH06151487A (ja) | 1994-05-31 |
| JP3366355B2 JP3366355B2 (ja) | 2003-01-14 |
Family
ID=17909724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30250192A Expired - Fee Related JP3366355B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366355B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002919A1 (fr) * | 1996-07-12 | 1998-01-22 | Fujitsu Limited | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif |
| EP1419866A1 (en) * | 2001-08-22 | 2004-05-19 | Sony Corporation | Method and device for forming module electronic component and module electronic component |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| CN100452376C (zh) * | 1996-07-12 | 2009-01-14 | 富士通株式会社 | 半导体装置 |
-
1992
- 1992-11-12 JP JP30250192A patent/JP3366355B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002919A1 (fr) * | 1996-07-12 | 1998-01-22 | Fujitsu Limited | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif |
| KR100357278B1 (ko) * | 1996-07-12 | 2002-10-19 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
| KR100373554B1 (ko) * | 1996-07-12 | 2003-02-26 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조 |
| EP1189270A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Semiconductor device |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| CN100452376C (zh) * | 1996-07-12 | 2009-01-14 | 富士通株式会社 | 半导体装置 |
| EP1419866A1 (en) * | 2001-08-22 | 2004-05-19 | Sony Corporation | Method and device for forming module electronic component and module electronic component |
| EP1419866A4 (en) * | 2001-08-22 | 2009-07-01 | Sony Corp | METHOD AND DEVICE FOR PRODUCING A MODULAR ELECTRONIC COMPONENT AND MODULAR ELECTRONIC COMPONENT |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3366355B2 (ja) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897428B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP2004273882A (ja) | モールド金型及びそれを用いた半導体装置の製造方法 | |
| JP3602997B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06151487A (ja) | 半導体装置の製造方法 | |
| JPH11111746A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH03209840A (ja) | 半導体装置の製造方法 | |
| US7985629B2 (en) | Resin sealing method of semiconductor device | |
| JP4418373B2 (ja) | 半導体装置 | |
| JP3128976B2 (ja) | 半導体装置の製造方法 | |
| JP3647448B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2514818B2 (ja) | 集積回路基板の樹脂封止方法 | |
| JP6940097B2 (ja) | リードフレームの設計方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH06163615A (ja) | 半導体装置の製造方法 | |
| JPH1022314A (ja) | 半導体樹脂封止用金型 | |
| KR100491221B1 (ko) | 반도체 패키지 제조용 수지성형 금형 | |
| JP3895030B2 (ja) | 半導体装置用基板及びそれを使用した半導体装置 | |
| JPH0653362A (ja) | 半導体装置及びその製造方法 | |
| JPH0625959Y2 (ja) | 半導体装置 | |
| JPH0379044A (ja) | 半導体素子の樹脂封止方法 | |
| JPH0314262A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0230578B2 (ja) | Jushimoorudogatadenshibuhinnoseizohoho | |
| JPH0546270Y2 (ja) | ||
| JPH05190763A (ja) | 封止部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |