JP2018186207A5 - - Google Patents

Description

一実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。 図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。 図５のＡ−Ａ線に沿った断面図である。 図５に示す半導体チップの上面周辺を拡大して示す拡大平面図である。 図７のＡ−Ａ線に沿った拡大断面図である。 図７に示すソース電極パッド用の開口部の拡大平面図である。 図９に示す接合面にソースワイヤを接合した状態を示す拡大平面図である。 図１０のＡ−Ａ線に沿った拡大断面図である。 図１０に対する検討例である接合面の拡大平面図である。 図１０に示すワイヤの接合位置がずれた場合のループ部の周辺を拡大して示す拡大平面図である。 図１１に対する検討例を示す拡大断面図である。 図１〜図１１を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図１５に示す半導体チップ準備工程で準備する半導体チップの表面（電極露出面）側の平面図である。 図１５に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。 図１５に示す封止工程において半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。 図１８のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。 封止工程において、樹脂に封止されたワイヤの周辺を示す拡大断面図である。 図９に対する変形例を示す拡大平面図である。 図２１に示す接合面にワイヤを接合した状態例を示す拡大平面図である。 図２１に示す接合面にワイヤを接合した別の状態例を示す拡大平面図である。 図２１に対する変形例を示す拡大平面図である。 図２４に示す接合面にワイヤを接合した状態例を示す拡大平面図である。 図１３に対する変形例を示す拡大平面図である。

平面視において、図１２に示す接合面ＳＥｔＨの周縁部は、Ｘ方向において、開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ１と、辺ＨＳ１の反対側の端部にある辺（部分）ＨＳ２と、を有している。図１２に示す例のように、接合部１２Ｂ１がＸ方向において接合面ＳＥｔＨの中心に接合されている場合、辺ＨＳ１と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ１および辺ＨＳ２と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ２は、それぞれ５０μｍである。繰り返しの説明は省略するが、図１２において接合部１２Ｂ２と辺ＨＳ１、ＨＳ２の関係も上記と同様である。また、図１２に示す例の場合、辺ＨＳ１とループ部１２Ｌ１の間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ３および辺ＨＳ２とループ部１２Ｌ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ４は、それぞれ１００μｍである。

図９に示す接合面ＳＥｔ１（言い換えれば開口部１３Ｈ１）の形状は以下のように表現できる。平面視において、Ｘ方向における領域ＳＥＲ１の幅ＷＨ１と、Ｘ方向における領域ＳＥＲ２の幅ＷＨ２は、Ｘ方向における領域ＳＥＲ３の幅ＷＨ３より大きい。また、平面視において、接合面ＳＥｔ１（開口部１３Ｈ１）は、Ｘ方向において開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ１と、辺ＨＳ１の反対側の反対側の端部にある辺（部分）ＨＳ２と、を有している。また、接合面ＳＥｔ１（開口部１３Ｈ１）は、Ｘ方向に交差（図９では直交）するＹ方向において開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ３と、辺ＨＳ３の反対側の端部にある辺（部分）ＨＳ４と、を有している。辺ＨＳ３および辺ＨＳ４のそれぞれは、Ｘ方向に沿って延在している。また、辺ＨＳ１および辺ＨＳ２のそれぞれは、Ｙ方向に沿って延びているが、直線ではなく、領域ＳＥＲ１と領域ＳＥＲ３の間、および領域ＳＥＲ２と領域ＳＥＲ３の間で屈曲している。言い換えれば、接合面ＳＥｔ１は、辺ＨＳ１および辺ＨＳ２の両側にくびれ部を有している。

また、図９に示す例では、辺ＨＳ１は、部分ＨＳＰ３と部分ＨＳＰ１の間に位置し、平面視においてＹ方向およびＸ方向に交差する方向（第３方向）に沿って延在する部分ＨＳＰ４を有している。また、辺ＨＳ１は、部分ＨＳＰ３と部分ＨＳＰ２の間に位置し、Ｙ方向およびＸ方向に交差する方向（第４方向）に沿って延在する部分ＨＳＰ５を有している。また、平面視において、接合面ＳＥｔ１（開口部１３Ｈ１）の辺ＨＳ２は、Ｙ方向に沿って延在する部分ＨＳＰ２１と、Ｙ方向に沿って延在する部分ＨＳＰ２２と、部分ＨＳＰ２１と部分ＨＳＰ２２との間に位置し、かつ、Ｙ方向に沿って延在する部分ＨＳＰ２３と、を有している。また、辺ＨＳ２は、部分ＨＳＰ２３と部分ＨＳＰ２１の間に位置し、平面視においてＹ方向およびＸ方向に交差する方向（第５方向）に沿って延在する部分ＨＳＰ２４を有している。また、辺ＨＳ２は、部分ＨＳＰ２３と部分ＨＳＰ２２の間に位置し、Ｙ方向およびＸ方向に交差する方向（第６方向）に沿って延在する部分ＨＳＰ２５を有している。

ただし、図９における領域ＳＥＲ３における剥離の発生を確実に抑制する観点からは、幅ＷＨ３の値は小さい方が好ましい。例えば、図１３に示すようにワイヤ１２Ｓ１の接合位置が開口部１３Ｈ１の辺ＨＳ２側に寄っている場合を考える。図１３に示す例では、ワイヤ１２Ｓ１の接合位置は、Ｘ方向において、約４０μｍ程度辺ＨＳ２側にずれている。この場合、接合面ＳＥｔ１のうち、上記した剥離の影響を考慮すべき部分は、接合面ＳＥｔ１のうち、開口部１３Ｈ１の辺ＨＳ１とワイヤ１２Ｓ１とに挟まれた部分である。辺ＨＳ１の部分ＨＳＰ１とワイヤ１２Ｓ１の接合部１２Ｂ１（図１０参照）との間の幅ＷＲ１は、約９０μｍである。また、図１３に示す例の場合、部分ＨＳＰ１の延長線ＶＬ１と部分ＨＳＰ３との間の幅（長さ）ＷＣ１は、１００μｍになっている。このため、辺ＨＳ１の部分ＨＳＰ３とワイヤ１２Ｓ１のループ部１２Ｌ１との間の幅（長さ）ＷＲ３は、約４０μｍである。この場合、領域ＳＥＲ３では、図９に示す領域ＳＥＲ１や領域ＳＥＲ２よりも上記した剥離が発生し難い。

また、ソース電極パッドＳＥの露出面積を低減させる観点からは、図１４に示す検討例のような構造も考えられる。図１４は、図１１に対する検討例を示す拡大断面図である。図１４に示す検討例の場合、一つのワイヤ１２Ｓが、絶縁膜１３を介して分離された接合面ＳＥｔ３および接合面ＳＥｔ４に接合されている点で、図１１に示す実施態様と相違する。言い換えれば、図１４に示す例では、半導体チップ１０の表面１０ｔにおいて、ワイヤ１２Ｓは、ソース電極パッドＳＥに二箇所で接合されており、かつ、ワイヤ１２Ｓが接合される接合面ＳＥｔ３および接合面ＳＥｔ４は離間している。一方、図１１に示す例では、ワイヤ１２Ｓ１の接合部１２Ｂ１と接合部１２Ｂ２は、絶縁膜１３を介して分離されない一つの接合面ＳＥｔ１に接合されている。さらに言い換えれば、図１４に示す例では、ワイヤ１２Ｓのループ部１２Ｌ１は、ソース電極パッドＳＥの上方において、絶縁膜１３を跨いでいる。一方、図１１に示す例では、ワイヤ１２Ｓ１のループ部１２Ｌ１は、ソース電極パッドＳＥの上方において、絶縁膜１３を跨いでいない。図１４に示す例の場合、表面１０ｔにおいて、接合面ＳＥｔ３、ＳＥｔ４は絶縁膜１３を介して分離されているので、ソース電極パッドＳＥの露出面積を図１１に示す本実施の形態の例と比較して、さらに低減できる。

＜変形例３＞
また、上記実施の形態では、例えば図８に示すように、一つのソース電極パッドＳＥの複数の部分が絶縁膜１３に設けられた複数の開口部１３Ｈ１において露出している実施態様について説明した。しかし、図８に示す接合面ＳＥｔ１が、絶縁膜１３に覆われた第１のソース電極パッド（電極、ソース電極）ＳＥ１の一部であり、接合面ＳＥｔ２が、絶縁膜１３に覆われた第２のソース電極パッド（電極、ソース電極）ＳＥ２の一部であっても良い。

Claims (20)

1. 第１接合面を有する電極パッドと、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップと、
   前記電極パッドの前記第１接合面と接合される第１ワイヤと、
   前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを封止する封止体と、を有し、
   前記第１接合面は、金属から成り、
   前記封止体は、絶縁材料から成り、
   平面視において、前記第１接合面は、第１領域、第２領域、および前記第１領域と前記第２領域との間にある第３領域、を有し、
   前記第１ワイヤは、前記第１接合面の前記第１領域に接合される第１接合部、前記第１接合面の前記第２領域に接合される第２接合部、および、前記第１接合部と前記第２接合部の間に位置する第１中間部を有し、
   平面視において、前記第１中間部は、第１方向に沿って延在し、かつ前記第１中間部と前記第３領域とは離間し、
   平面視において、前記第１方向に直交する第２方向における前記第１領域の幅と、前記第２方向における前記第２領域の幅は、前記第２方向における前記第３領域の幅よりも大きい、半導体装置。
2. 請求項１において、
   前記第１開口部は、前記第２方向において前記第１開口部の一方の端部にあり、かつ前記第１方向に延在する第１辺と、前記第１辺の反対側の端部にあり、かつ前記第１方向に延在する第２辺と、を有し、
   前記第１辺は、前記第１領域と前記第３領域の間、および前記第２領域と前記第３領域の間においてそれぞれ屈曲し、
   前記第２辺は、前記第１領域と前記第３領域の間、および前記第２領域と前記第３領域の間においてそれぞれ屈曲する、半導体装置。
3. 請求項１において、
   平面視において、前記第２方向における前記第３領域の幅は、前記第２方向における前記第１ワイヤの前記第１中間部の幅以下である、半導体装置。
4. 請求項１において、
   前記第２方向において、前記第１ワイヤの隣には第２ワイヤが配置され、
   前記第２方向における前記第１ワイヤと前記第２ワイヤの離間距離は、前記第１ワイヤの線径より小さい、半導体装置。
5. 請求項１において、
   平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
   前記第１辺は、平面視において、前記第１領域に沿って延在する第１部分と、前記第２領域に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第３領域に沿って延在する第３部分と、を有し、
   前記第１辺の前記第１部分の延長線と前記第３部分との間の幅は、前記第１辺の前記第３部分と前記第１ワイヤの前記第１中間部との間の幅より大きい、半導体装置。
6. 請求項１において、
   平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
   前記第１辺は、平面視において、前記第１領域に沿って延在する第１部分と、前記第２領域に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第３領域に沿って延在する第３部分と、を有し、
   前記第２辺は、平面視において、前記第１領域に沿って延在する第４部分と、前記第２領域に沿って延在する第５部分と、前記第４部分と前記第５部分との間に位置し、かつ、前記第３領域に沿って延在する第６部分と、を有し、
   前記第１辺の前記第３部分は、前記第１部分の延長線と前記第２辺との間にあり、
   前記第２辺の前記第６部分は、前記第４部分の延長線と前記第１辺との間にある、半導体装置。
7. 請求項１において、
   前記第１接合面の前記第１領域は、前記第２方向に沿って突出する第１突出部を有し、
   平面視において、前記第１方向における前記第１突出部の長さは、前記第１方向における前記第１領域の長さより短い、半導体装置。
8. 請求項７において、
   平面視において、前記第２方向における前記第１突出部の長さは、前記第１方向における前記第１突出部の長さより短い、半導体装置。
9. 請求項１において、
   平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
   前記第１接合面の前記第１領域は、前記第１開口部の前記第１辺において前記第２方向に沿って突出する第１突出部と、前記第１開口部の前記第２辺において前記第２方向に沿って突出する第２突出部と、を有し、
   平面視において、前記第１方向における前記第１突出部の長さおよび前記第１方向における前記第２突出部の長さのそれぞれは、前記第１方向における前記第１領域の長さより短い、半導体装置。
10. 請求項９において、
    前記第１接合面の前記第２領域は、前記第１開口部の前記第１辺において前記第２方向に沿って突出する第３突出部と、前記第１開口部の前記第２辺において前記第２方向に沿って突出する第４突出部と、を有し、
    平面視において、前記第１方向における前記第３突出部の長さおよび前記第１方向における前記第４突出部の長さのそれぞれは、前記第１方向における前記第２領域の長さより短い、半導体装置。
11. 請求項１において、
    前記第１接合面の前記第３領域は、前記第２方向に沿って前記第３領域に向かって窪む第１窪み部を有し、
    平面視において、前記第１方向における前記第１窪み部の長さは、前記第１方向における前記第３領域の長さより短い、半導体装置。
12. 請求項１において、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
    前記第１接合面の前記第３領域は、前記第１開口部の前記第１辺において前記第２方向に沿って前記第２辺に向かって窪む第１窪み部と、前記第１開口部の前記第２辺において前記第２方向に沿って前記第２辺に向かって窪む第２窪み部と、を有し、
    平面視において、前記第１方向における前記第１窪み部の長さおよび前記第２窪み部の長さのそれぞれは、前記第１方向における前記第３領域の長さより短い、半導体装置。
13. 請求項１において、
    前記第３領域は、試験用の端子が食い込んだ痕跡を有している、半導体装置。
14. 第１接合面を有する電極パッドと、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップと、
    前記電極パッドの前記第１接合面と接合される第１ワイヤと、
    前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを封止する封止体と、を有し、
    前記第１接合面は、金属から成り、
    前記封止体は、絶縁材料から成り、
    前記第１ワイヤは、前記第１接合面に接合される第１接合部、前記第１接合面に接合される第２接合部、および、前記第１接合部と前記第２接合部の間に位置する第１中間部を有し、
    平面視において、前記第１中間部は、第１方向に沿って延在し、かつ前記第１中間部と前記第１接合面とは離間し、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、前記第１方向に直交する第２方向に沿って延在する第３辺と、前記第３辺の反対側の第４辺と、を有し、
    前記第１辺は、平面視において、前記第１方向に沿って延在する第１部分と、前記第１方向に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第１方向に沿って延在する第３部分と、を有し、
    平面視の前記第２方向において、前記第１接合部は、前記第１辺の前記第１部分と前記第２辺との間に位置し、
    平面視の前記第２方向において、前記第２接合部は、前記第１辺の前記第２部分と前記第２辺との間に位置し、
    平面視の前記第２方向において、前記第１中間部は、前記第１辺の前記第３部分と前記第２辺との間に位置し、
    平面視において、前記第１辺の前記第１部分から前記第２辺までの前記第２方向における長さ、および前記第１辺の前記第２部分から前記第２辺までの前記第２方向における長さ、のそれぞれは、前記第３部分から前記第２辺までの前記第２方向における長さより大きい、半導体装置。
15. 請求項１４において、
    前記第２辺は、平面視において、前記第１方向に沿って延在する第４部分と、前記第１方向に沿って延在する第５部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第１方向に沿って延在する第６部分と、を有し、
    前記第１辺の前記第３部分は、前記第１部分の延長線と前記第２辺との間にあり、
    前記第２辺の前記第６部分は、前記第４部分の延長線と前記第１辺との間にある、半導体装置。
16. 請求項１４において、
    前記第１接合面のうち、前記第１ワイヤの前記第１中間部と重畳する領域は、試験用の端子が食い込んだ痕跡を有している、半導体装置。
17. 以下の工程を有する半導体装置の製造方法：
    （ａ）第１表面と、前記第１表面の反対側の第１裏面と、第１接合面を有する電極パッドと、前記第１表面を持ち、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップを準備する工程と、
    （ｂ）前記半導体チップが固定されるチップ搭載部と、前記チップ搭載部と離間する第１リードと、を有するリードフレームを準備する工程と、
    （ｃ）前記（ａ）工程と、前記（ｂ）工程の後、前記半導体チップの前記第１裏面と前記チップ搭載部とが向い合うように前記半導体チップを前記チップ搭載部に搭載する工程と、
    （ｄ）前記（ｃ）工程の後、前記半導体チップの前記第１接合面に第１ワイヤを接合する工程と、
    （ｅ）前記（ｄ）工程の後、前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを、絶縁材料で封止する工程と、を有し、
    前記第１接合面は、金属から成り、
    平面視において、前記第１接合面は、第１領域、第２領域、および前記第１領域と前記第２領域との間にある第３領域、を有し、
    前記（ｄ）工程には、
    （ｄ１）前記第１ワイヤの第１接合部を前記第１接合面の前記第１領域に接合する工程と、
    （ｄ２）前記（ｄ１）工程の後、前記第１接合部に連結され、かつ、第１方向に沿って延びる前記第１ワイヤの第１中間部を、前記第１接合面の前記第３領域を跨ぐように成形する工程と、
    （ｄ３）前記（ｄ２）工程の後、前記第１ワイヤの前記第１中間部に連結される前記第１ワイヤの第２接合部を前記第１接合面の前記第２領域に接合する工程と、
    が含まれ、
    前記第１ワイヤの前記第１中間部と前記第３領域とは離間し、
    平面視において、前記第１方向に直交する第２方向における前記第１領域の幅と、前記第２方向における前記第２領域の幅は、前記第２方向における前記第３領域の幅よりも大きい、半導体装置の製造方法。
18. 請求項１７において、
    前記第１接合面の前記第１領域は、前記第２方向に沿って突出する第１突出部を有し、
    平面視において、前記第１方向における前記第１突出部の長さは、前記第１方向における前記第１領域の長さより短く、
    前記（ｄ）工程には、
    （ｄ４）前記（ｄ１）工程の後、前記第１ワイヤと前記第１接合面との位置関係を確認し、前記確認した結果に基づいてワイヤボンディング位置を調整する工程が含まれ、
    前記（ｄ４）工程では、前記第２方向における前記第１突出部の長さを参照して、前記第１ワイヤの前記第１接合部の位置のずれ量を確認する、半導体装置の製造方法。
19. 請求項１７において、
    前記第１接合面の前記第３領域は、前記第２方向に沿って前記第３領域に向かって窪む第１窪み部を有し、
    平面視において、前記第１方向における前記第１窪み部の長さは、前記第１方向における前記第３領域の長さより短く、
    前記（ｄ）工程には、
    （ｄ４）前記（ｄ１）工程の後、前記第１ワイヤと前記第１接合面との位置関係を確認し、前記確認した結果に基づいてワイヤボンディング位置を調整する工程が含まれ、
    前記（ｄ４）工程では、前記第２方向における前記第１窪み部の長さと、前記第１ワイヤの前記第１中間部の位置関係を確認する、半導体装置の製造方法。
20. 請求項１７において、
    前記（ａ）工程には、前記第３領域に試験用の端子を接触させる工程が含まれる、半導体装置の製造方法。