JP2014236056A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014236056A
JP2014236056A JP2013115580A JP2013115580A JP2014236056A JP 2014236056 A JP2014236056 A JP 2014236056A JP 2013115580 A JP2013115580 A JP 2013115580A JP 2013115580 A JP2013115580 A JP 2013115580A JP 2014236056 A JP2014236056 A JP 2014236056A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
exposed
base material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013115580A
Other languages
English (en)
Other versions
JP6125332B2 (ja
Inventor
賢治 大谷内
Kenji Ooyanai
賢治 大谷内
和田　環
Tamaki Wada
環 和田
森永　優一
Yuichi Morinaga
優一 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013115580A priority Critical patent/JP6125332B2/ja
Priority to TW103107631A priority patent/TWI611535B/zh
Priority to CN201420243438.8U priority patent/CN203983265U/zh
Priority to CN201410200904.9A priority patent/CN104218017B/zh
Priority to US14/278,300 priority patent/US9337134B2/en
Priority to KR20140063244A priority patent/KR20140141474A/ko
Priority to EP20140169979 priority patent/EP2816590A3/en
Publication of JP2014236056A publication Critical patent/JP2014236056A/ja
Priority to HK15101659.3A priority patent/HK1201376A1/xx
Priority to US15/092,864 priority patent/US9583455B2/en
Application granted granted Critical
Publication of JP6125332B2 publication Critical patent/JP6125332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置ＰＫＧは、貫通孔ＳＨを有する絶縁性の基材ＢＳと、基材ＢＳの下面ＢＳｂに形成された端子ＴＥと、基材の上面ＢＳａ上にフェイスアップで搭載された半導体チップＣＰとを有している。更に、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸと半導体チップＣＰのパッドＰＤとを電気的に接続するワイヤＢＷなどの導電性部材と、その導電性部材、基材ＢＳの貫通孔ＳＨの内部、および半導体チップＣＰを封止する封止体ＭＲを有している。基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸは、ワイヤＢＷなどの導電性部材が接合される接合部以外の領域に、アンカー手段が設けられている。
【選択図】図４

Description

本発明は、半導体装置に関し、例えば、半導体チップを含む半導体装置に好適に利用できるものである。
カード本体に半導体装置を組み込むことにより、外部とのデータ通信が可能なＩＣカードを得る技術がある。
特開２０１１−２１０９３６号公報（特許文献１）には、ＩＣカードに組み込まれる半導体装置に関する技術が記載されている。
特開２０１１−２１０９３６号公報
例えば上記特許文献１のように、テープから成る基材上に半導体チップを搭載した半導体装置、所謂ＣＯＴ（Chip On Tape）パッケージでは、基材に形成された貫通孔を介して、基材の裏面に形成された端子の表面（基材の貫通孔から露出する面）に導電性部材（上記特許文献１では、ワイヤ）を接続し、さらに、半導体チップと導電性部材を樹脂（封止体）で封止している。
しかし、端子の表面と樹脂の密着性は低いため、端子の表面における導電性部材の接合部（ボンディング領域）に大きな負荷（応力、ダメージ）が加わると、この接合部において電気特性が変化してしまう（断線に至る場合もある）。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、貫通孔を有する絶縁性の基材と、前記基材の一方の主面に形成された外部端子と、前記基材の他方の主面上にフェイスアップで搭載された半導体チップとを有している。半導体装置は、前記外部端子のうちの前記基材の前記貫通孔から露出する露出面と前記半導体チップの前記パッドとを電気的に接続する導電性部材を有し、前記導電性部材、前記基材の前記貫通孔の内部、および前記半導体チップを封止する封止体を有している。前記露出面のうち、前記導電性部材が接合される接合部以外の領域に、アンカー手段が設けられている。
また、一実施の形態によれば、半導体装置は、貫通孔を有する絶縁性の基材と、前記基材の一方の主面に形成された外部端子と、前記基材の他方の主面上にフェイスアップで搭載された半導体チップとを有している。半導体装置は、前記外部端子のうちの前記基材の前記貫通孔から露出する露出面と前記半導体チップの前記パッドとを電気的に接続する導電性部材を有し、前記導電性部材、前記基材の前記貫通孔の内部、および前記半導体チップを封止する封止体を有している。前記露出面は、第１領域と、前記第１領域よりも表面粗さが大きい第２領域とを有し、前記導電性部材は、前記第１領域に接合されている。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態の半導体装置の平面図である。 一実施の形態の半導体装置の平面図である。 一実施の形態の半導体装置の平面透視図である。 一実施の形態の半導体装置の断面図である。 一実施の形態の半導体装置の部分拡大断面図である。 一実施の形態の半導体装置の部分拡大平面透視図である。 一実施の形態の半導体装置の部分拡大断面図である。 一実施の形態のＩＣカードの平面図である。 一実施の形態のＩＣカードの平面図である。 一実施の形態のＩＣカードの部分拡大断面図である。 一実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。 一実施の形態の半導体装置（特に、基板）の製造工程を示す製造プロセスフロー図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の上面側を示す平面図である。 基板の下面側を示す平面図である。 図２６の一部を拡大した部分拡大平面図である。 図２８のＡ３−Ａ３線の位置での断面図である。 ダイボンディング工程を行った後の基板の上面側を示す平面図である。 図３０の一部を拡大した部分拡大平面図である。 図３１のＡ３−Ａ３線の位置での断面図である。 ワイヤボンディング工程を行った後の基板の上面側を示す平面図である。 図３３の一部を拡大した部分拡大平面図である。 図３４のＡ３−Ａ３線の位置での断面図である。 スタッドバンプを形成する手法を説明する説明図である。 スタッドバンプを形成する手法を説明する説明図である。 スタッドバンプを形成する手法を説明する説明図である。 逆ボンディングの手法を説明する説明図である。 逆ボンディングの手法を説明する説明図である。 樹脂封止工程を行った後の基板の上面側を示す平面図である。 図４１の一部を拡大した部分拡大平面図である。 図４２のＡ３−Ａ３線の位置での断面図である。 トランスファモールド方式を採用した樹脂封止工程の説明図である。 ＩＣカードの製造工程を示す断面図である。 ＩＣカードの製造工程を示す断面図である。 ＩＣカードの製造工程を示す断面図である。 ＩＣカードの製造工程を示す断面図である。 端子の露出面に形成されたスタッドバンプを模式的に示す断面図である。 基材の貫通孔から露出する端子の露出面を示す平面図である。 第１変形例の半導体装置の断面図である。 第１変形例の半導体装置の部分拡大断面図である。 第２変形例の半導体装置の部分拡大断面図である。 他の実施の形態の半導体装置の説明図である。 他の実施の形態の半導体装置の説明図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 他の実施の形態の半導体装置の説明図である。 他の実施の形態の半導体装置の説明図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 他の実施の形態の半導体装置の平面透視図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
＜半導体装置の構造について＞
図１〜図３は、本実施の形態の半導体装置ＰＫＧの平面図であり、図４は、半導体装置のＰＫＧの断面図であり、図５は、半導体装置のＰＫＧの部分拡大断面図であり、図６は、半導体装置のＰＫＧの部分拡大平面図であり、図７は、半導体装置のＰＫＧの部分拡大断面図である。
図１〜図３のうち、図１は、半導体装置ＰＫＧの上面側の平面図（すなわち上面図）が示され、図２は、半導体装置ＰＫＧの下面側の平面図（すなわち下面図）が示されている。図３は、半導体装置ＰＫＧの上面側の平面図（すなわち上面図）であるが、封止体ＭＲを透視した平面透視図が示されている。なお、図３では、各部材の平面的な位置関係を分かりやすくするために、封止体ＭＲの外形位置を二点鎖線で示し、また、基板ＣＢの下面ＣＢｂに形成された端子ＴＥの外形位置を点線で示してある。また、図４は、図２のＡ１−Ａ１線における断面図にほぼ対応している。図５は、図４において、点線で囲まれた領域ＲＧ１の拡大図が示されている。図６は、図３において、一点鎖線で囲まれた領域ＲＧ３の拡大図が示されており、図３と同様に封止体ＭＲを透視した平面透視図である。図７は、図４において、点線で囲まれた領域ＲＧ２の拡大図が示されている。
図１〜図７に示される本実施の形態の半導体装置ＰＫＧは、半導体パッケージ形態の半導体装置である。
図１〜図７に示すように、本実施の形態の半導体装置ＰＫＧは、基板ＣＢと、基板ＣＢの上面ＣＢａ上に搭載（配置）された半導体チップＣＰと、基板ＣＢの下面ＣＢｂに形成された端子ＴＥと、半導体チップＣＰのパッドＰＤと端子ＴＥとの間を電気的に接続する導電性部材（導電性接続部材、ここではワイヤＢＷ）と、半導体チップＣＰおよびワイヤＢＷを封止する封止体ＭＲと、を有している。
まず、半導体装置ＰＫＧの半導体チップＣＰについて、具体的に説明する。
半導体チップＣＰは、その厚さと交差する平面形状が略矩形（四角形）であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路などを形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰの平面形状は、略矩形であるが、矩形の角部を落とした形状または矩形の角部に丸みを持たせた形状とすることもできる。
半導体チップＣＰは、半導体素子形成側の主面である表面（主面）ＣＰａと、表面ＣＰａとは反対側の主面である裏面ＣＰｂとを有しており、半導体チップＣＰの表面ＣＰａには、複数のパッド（ボンディングパッド、パッド電極、電極パッド、端子）ＰＤが形成されている（図３および図４参照）。従って、半導体チップＣＰにおいて、パッドＰＤが形成された側の主面が、半導体チップＣＰの表面ＣＰａとなり、それとは反対側の主面が、半導体チップＣＰの裏面ＣＰｂとなる。
半導体チップＣＰの各パッドＰＤは、半導体チップＣＰの内部または表層部分に形成された半導体素子または半導体集積回路に、半導体チップＣＰの内部配線（図示せず）などを介して電気的に接続されている。半導体チップＣＰ内に形成された回路（半導体集積回路）としては、例えば、データを記憶するメモリ回路や、データを演算処理する演算回路などを例示できる。パッドＰＤは、半導体チップＣＰの表面ＣＰａの周辺部（周縁部）に設けられている。
また、半導体チップＣＰの表面ＣＰａ側の最表面（最上層）には、表面保護用の絶縁膜（保護絶縁膜）としてパッシベーション膜ＰＶ（図７参照）が形成されているが、複数のパッドＰＤのそれぞれの表面は、このパッシベーション膜ＰＶに形成された開口部において、パッシベーション膜から露出している。このため、半導体チップＣＰの表面ＣＰａのパッドＰＤに対して、導電性接続部材（パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性部材、ここではワイヤＢＷ）を接続することができる。パッシベーション膜ＰＶは、その形成を省略する場合もあり得る。パッドＰＤは、例えばアルミニウム（Ａｌ）膜などの金属膜からなるが、このアルミニウム膜上にめっき膜ＰＤ１（図７参照）を形成してパッドＰＤの最表面をこのめっき膜ＰＤ１で形成することもできる。このめっき膜ＰＤ１は、パッドＰＤの一部とみなすこともできる。めっき膜ＰＤ１は、例えば、ニッケル（Ｎｉ）膜と、該ニッケル膜上の金（Ａｕ）膜との積層膜とすることができ、この場合、金膜（金めっき膜）がパッドＰＤの最表面を形成する。なお、本実施の形態では、半導体チップＣＰの表面ＣＰａは、半導体チップＣＰにおいて、パッドＰＤが形成された面（主面）であり、パッドＰＤが形成される下地の絶縁膜の上面に対応している。
基板ＣＢは、半導体チップＣＰが搭載される側の主面である上面ＣＢａと、上面ＣＢａとは反対側の主面である下面ＣＢｂとを有しており、半導体装置ＰＫＧにおいて、半導体チップＣＰは、基板ＣＢの上面ＣＢａに搭載されている（図４参照）。すなわち、半導体チップＣＰは、半導体チップＣＰの裏面ＣＰｂが基板ＣＢの上面ＣＢａに対向する向きで、接合材（ダイボンド材、接着材、接着層）ＤＢを介して、基板ＣＢの上面ＣＢａに搭載（実装）されている。従って、半導体チップＣＰは基板ＣＢの上面ＣＢａにフェイスアップボンディングされている。
半導体チップＣＰは、ダイボンド材である接合材ＤＢを介して基板ＣＢの上面ＣＢａ（具体的には基材ＢＳの上面ＢＳａ）に搭載されて固定されている。この接合材ＤＢは、基板ＣＢの上面ＣＢａに半導体チップＣＰをしっかりと固定できるものであれば、特に限定されないが、例えばエポキシ系の熱硬化性樹脂などを用いることができる。
また、半導体チップＣＰは、半導体チップＣＰの平面形状の各辺が、基板ＣＢ（基材ＢＳ）の平面形状の各辺に沿うように、基板ＣＢの上面ＣＢａ上（すなわち基材ＢＳの上面ＢＳａ上）に接合材ＤＢを介して搭載されている（図３および図４参照）。半導体チップＣＰの表面ＣＰａには複数のパッドＰＤが形成されているが、これら複数のパッドＰＤは、半導体チップＣＰの表面ＣＰａにおいて、辺に沿って周縁部側に配置されている。
次に、半導体装置ＰＫＧの基板ＣＢについて、具体的に説明する。
基板ＣＢは、基板ＣＢのベースとなる絶縁層である絶縁性の基材（基材層、ベースフィルム、基板）ＢＳと、基材ＢＳの下面ＢＳｂにそれぞれ接着層（接着材層）ＳＥを介して接着（接合）されて固定された複数の端子（電極、外部端子、金属パターン）ＴＥとを有している（図４および図５参照）。端子ＴＥは、半導体装置ＰＫＧの外部端子（外部接続用端子）として機能するものである。端子ＴＥは、導電性を有しており、好ましくは金属材料からなる。基材ＢＳは、絶縁性を有しており、例えばガラスエポキシ系の樹脂基板である。例えば、ガラス繊維にエポキシ系の樹脂を含浸させたガラスエポキシ基板を、基材ＢＳとして用いることができる。
基材ＢＳの厚さは薄く、例えば半導体チップＣＰの厚さよりも薄くなっている。基材ＢＳのように薄く形成された基材は、半導体装置ＰＫＧの組み立て工程において、テープ状に形成した状態で取り扱うので、テープ基材と呼ばれる。また、テープ基材である基材ＢＳ上に半導体チップＣＰを搭載した半導体装置ＰＫＧのような半導体パッケージは、ＣＯＴ（Chip on Tape）パッケージと呼ばれる。但し、図１〜図７の半導体装置ＰＫＧにおいては、基材ＢＳは、テープ状の基材を切断した後の状態となっている。
基材ＢＳは、互いに反対側に位置する２つの主面である上面（チップ搭載面）ＢＳａと下面（端子面、端子形成面）ＢＳｂとを有している。基材ＢＳの上面ＢＳａが基板ＣＢの上面ＣＢａを形成している。すなわち、基材ＢＳは、基板ＣＢにおいて、上側に配置される部材なので、基材ＢＳの上面ＢＳａは基板ＣＢの上面ＣＢａと同一面である。半導体チップＣＰの裏面ＣＰｂが基材ＢＳの上面ＢＳａに対向する向きで、基材ＢＳの上面ＢＳａ上に（接合材ＤＢを介して）半導体チップＣＰが搭載されている。また、基材ＢＳの下面ＢＳｂに複数の端子ＴＥが接着層ＳＥを介して接着されている。このため、基材ＢＳの下面ＢＳｂと、基材ＢＳの下面ＢＳｂに接着された複数の端子ＴＥとが、基板ＣＢの下面ＣＢｂを形成している。基材ＢＳの下面ＢＳｂに複数の端子ＴＥが接着層ＳＥを介して接着されることで、基板ＣＢの下面ＣＢｂ側に複数の端子ＴＥが設けられている。
基材ＢＳは（従って基板ＣＢも）、その厚さと交差する平面形状は、例えば略矩形（四角形）であるが、矩形の角部を落とした形状または矩形の角部に丸みを持たせた形状とすることもできる。図１〜図３では、基材ＢＳの平面形状は（従って基板ＣＢの平面形状も）、矩形（四角形）の角部に丸みを持たせた形状（すなわち角部を円弧状とした形状）としている。すなわち、後述のコーナ部ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４は、それぞれ円弧状となっている。
基材ＢＳには、複数の貫通孔（開口部、ボンディングホール、接続用孔、スルーホール）ＳＨが形成されており、各貫通孔ＳＨは、基材ＢＳの上面ＢＳａおよび下面ＢＳｂの一方から他方まで貫通している（図３〜図６参照）。
貫通孔ＳＨは、端子ＴＥと導電性接続部材（パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性部材、ここではワイヤＢＷ）とを接合するために端子ＴＥの一部（すなわち露出面ＥＸ）を基材ＢＳから露出させるための孔である。このため、貫通孔ＳＨは、複数の端子ＴＥのそれぞれに対して形成されている（図３参照）。すなわち、基板ＣＢは複数の端子ＴＥを有しているが、各端子ＴＥに対して、その端子ＴＥの一部（露出面ＥＸ）を露出する貫通孔ＳＨが形成されている。
各貫通孔ＳＨは、各端子ＴＥと平面視で（すなわち基材ＢＳの上面ＢＳａに略平行な平面で見たときに）重なる位置に形成されている。すなわち、基材ＢＳにおいて、基材ＢＳの下面ＢＳｂに接着された複数の端子ＴＥのそれぞれに対して、その端子ＴＥと平面視で重なる位置に、貫通孔ＳＨが形成されている。貫通孔ＳＨの平面寸法（平面積）は、端子の平面寸法（平面積）よりも小さく、平面視において、各貫通孔ＳＨは、各端子ＴＥに内包されている。貫通孔ＳＨの平面形状は、例えば円形状とすることができ、その場合の貫通孔ＳＨの形状は、略円柱状となる。貫通孔ＳＨの直径は、例えば０．７ｍｍ程度を例示できる。
但し、貫通孔ＳＨは、基材ＢＳを貫通しているが、端子ＴＥは貫通していない。このため、封止体ＭＲを透視して基板ＣＢを上面ＣＢａ側から見ると、各端子ＴＥは、一部が貫通孔ＳＨから露出されている。つまり、端子ＴＥは、基材ＢＳの下面ＢＳｂ側に形成されるが、基材ＢＳには、基材ＢＳの上面ＢＳａおよび下面ＢＳｂの一方から他方まで貫通する貫通孔ＳＨが形成されており、端子ＴＥの一部（すなわち露出面ＥＸ）は、基材ＢＳに形成された貫通孔ＳＨから露出されているのである。ここで、端子ＴＥのうち、貫通孔ＳＨから露出する部分（面）を、露出面（露出部、表面、ボンディング面）ＥＸと称することとする。
なお、端子ＴＥの露出面ＥＸは、基材ＢＳに形成された貫通孔ＳＨから露出されているが、これは、基材ＢＳで覆われずに基材ＢＳから露出していることを意味している。実際には、貫通孔ＳＨ内は封止体ＭＲで封止されており、貫通孔ＳＨは封止体ＭＲを構成する材料で満たされているため、貫通孔ＳＨから露出された部分の端子ＴＥ（すなわち露出面ＥＸ）は、封止体ＭＲで覆われた状態になっている。このため、貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸは、端子ＴＥの基材ＢＳに対向する側の面（基材対向面ＴＥａ）のうち、基材ＢＳで覆われずに貫通孔ＳＨで基材ＢＳから露出された部分（面）に対応している。
半導体チップＣＰの表面ＣＰａの複数のパッドＰＤと基板ＣＢの複数の端子ＴＥとは、複数の導電性部材（例えば複数のワイヤＢＷ）を介して、それぞれ電気的に接続されている（図３〜図７参照）。ワイヤＢＷは、半導体チップＣＰのパッドＰＤと基板ＣＢの端子ＴＥとの間を電気的に接続する導電性部材（導電性接続部材）として機能することができる。
なお、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性部材を、以下では導電性接続部材と称することとする。導電性接続部材（すなわちパッドＰＤと端子ＴＥとの間を電気的に接続するための導電性部材）としては、例えばワイヤＢＷを好適に用いることができ、図３〜図７では、導電性接続部材としてワイヤＢＷを用いた場合が示されている。
ワイヤ（ボンディングワイヤ）ＢＷは、金属線からなり、例えば、金（Ａｕ）線からなる金ワイヤを好適に用いることができる。他の形態として、ワイヤＢＷの材料として、銅（Ｃｕ）を主成分とする材料（金属材料）を用いることもでき、銅（Ｃｕ）線からなる銅ワイヤをワイヤＢＷとして用いることもできる。
ワイヤＢＷは、一方の端部が、半導体チップＣＰの表面ＣＰａのパッドＰＤに接続され、他方の端部が、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸに接続されている。すなわち、半導体チップＣＰの表面ＣＰａの複数のパッドＰＤと基板ＣＢの複数の端子ＴＥとが複数のワイヤＢＷを介してそれぞれ電気的に接続されているが、各端子ＴＥにおいて、ワイヤＢＷが接続されるのは、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸである。つまり、貫通孔ＳＨにワイヤＢＷを通し、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸにワイヤＢＷを接合することにより、端子ＴＥとワイヤＢＷを電気的に接続している。基材ＢＳに貫通孔ＳＨを設けて貫通孔ＳＨから端子ＴＥの露出面ＥＸを露出させることにより、基板ＣＢの上面ＣＢａ（すなわち基材ＢＳの上面ＢＳａ）上に搭載された半導体チップＣＰのパッドＰＤと、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸとを、基板ＣＢの上面ＣＢａ側においてワイヤＢＷなどの導電性接続部材で繋いで電気的に接続することができる。
端子ＴＥは、基材ＢＳの下面ＢＳｂに形成されているが、この端子ＴＥは、基材ＢＳの下面ＢＳｂと対向する側の主面である基材対向面（上面）ＴＥａと、基材対向面ＴＥａとは反対側の主面である端子面（下面）ＴＥｂとを有している。そして、この端子ＴＥの基材対向面（上面）ＴＥａは、貫通孔ＳＨ以外の基材ＢＳの下面ＢＳｂに対向して接着層ＳＥを介して基材ＢＳの下面ＢＳｂに接着された接合面（面）ＢＤと、基材ＢＳの貫通孔ＳＨから露出する露出面ＥＸとを有している。
基材ＢＳの下面ＢＳｂに形成された複数の端子ＴＥのそれぞれについて、端子ＴＥの基材対向面ＴＥａのうちの接合面ＢＤが、接着層ＳＥを介して基材ＢＳの下面ＢＳｂに接着されて固定されるとともに、端子ＴＥの基材対向面ＴＥａのうちの露出面ＥＸが、基材ＢＳの貫通孔ＳＨから露出されている。これにより、端子ＴＥにおける導電性接続部材（ここではワイヤＢＷ）の接続領域として、露出面ＥＸを確保し、端子ＴＥの露出面ＥＸにワイヤＢＷなどの導電性接続部材を接続することができるようになっている。
端子ＴＥの端子面ＴＥｂは、後述するめっき層ＴＥ２の表面からなる。めっき層ＴＥ２が、ニッケル層ＴＥ２１と該ニッケル層ＴＥ２１上の金層ＴＥ２２との積層膜からなる場合は、端子ＴＥの端子面ＴＥｂは、めっき層ＴＥ２の最表面を構成する金層ＴＥ２２（金めっき層）により形成される。半導体装置ＰＫＧの端子ＴＥの端子面ＴＥｂは、外部接続端子として機能することができる。
貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸは、後述するめっき層ＴＥ３の表面からなる。めっき層ＴＥ３が、ニッケル層ＴＥ３１と該ニッケル層ＴＥ３１上の金層ＴＥ３２との積層膜からなる場合は、貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸは、めっき層ＴＥ３の最表面を構成する金層ＴＥ３２（金めっき層）により形成される。端子ＴＥの接合面ＢＤは、後述する銅層ＴＥ１の上面ＴＥ１ａからなる。
端子ＴＥの露出面ＥＸには、導電性接続部材、ここではワイヤＢＷが接続（接合）されているが、それ以外に、スタッドバンプ（バンプ電極）ＳＢが形成されている（図４〜図６参照）。
端子ＴＥの露出面ＥＸにスタッドバンプＳＢが形成されているが、このスタッドバンプＳＢには、ワイヤ（ＢＷ）は接続されていない。すなわち、スタッドバンプＳＢは、導電性接続部材（ここではワイヤＢＷ）を端子ＴＥに接続するために形成したものではない。つまり、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢは、半導体チップＣＰのパッドＰＤと基板ＣＢの端子ＴＥとの間を電気的に接続するために形成したものではない。スタッドバンプＳＢは、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を高めるためのアンカー手段として形成したものである。端子ＴＥの露出面ＥＸに形成されたスタッドバンプＳＢは、端子ＴＥの露出面ＥＸから突出しているため、端子ＴＥの露出面ＥＸに形成された凸部（突起部）とみなすこともできる。
スタッドバンプＳＢは、例えば金（Ａｕ）からなる。スタッドバンプＳＢが金（Ａｕ）からなる場合は、スタッドバンプＳＢは金バンプ（金バンプ電極）である。スタッドバンプＳＢが金からなる場合は、端子ＴＥの露出面ＥＸは、金（Ａｕ）層（後述の金層ＴＥ３２に対応）により形成されていることが好ましく、これにより、スタッドバンプＳＢと端子ＴＥの露出面ＥＸとをＡｕ−Ａｕ接合により強固に接合することができる。
また、スタッドバンプＳＢとワイヤＢＷとが同じ材料により形成されていれば、より好ましい。これにより、スタッドバンプＳＢとワイヤＢＷとを同じ装置で形成することができるようになる。また、スタッドバンプＳＢとワイヤＢＷとを、同じワイヤボンディング工程で形成することができるようになる。従って、スタッドバンプＳＢを形成したことに伴う製造工程数の増加や製造時間の増加を、抑制または防止することができる。
また、スタッドバンプＳＢとワイヤＢＷとが同じ材料により形成されていれば、端子ＴＥの露出面ＥＸを構成する材料としてワイヤＢＷを接続するのに適した材料を選択することは、必然的に、端子ＴＥの露出面ＥＸを構成する材料としてスタッドバンプＳＢを接続するのに適した材料を選択することにつながる。このため、端子ＴＥの露出面ＥＸを構成する材料として、スタッドバンプＳＢとワイヤＢＷの両方に適した材料を選択することができる。従って、スタッドバンプＳＢと端子ＴＥの露出面ＥＸとの接合強度と、ワイヤＢＷと端子ＴＥの露出面ＥＸとの接合強度の両方を、向上させることができる。
詳細は後述するが、スタッドバンプＳＢは、電気トーチにより、例えば金からなるワイヤの先端（端部）にボール部（ボール状の電極）を形成し、このボール部をキャピラリ（図示省略）で端子ＴＥの露出面ＥＸに押し付けて接合することにより、形成したものであり、扁平形状に押しつぶされたボール部（ボール状の電極）により形成されている。また、スタッドバンプＳＢの平面形状は、例えば略円形状であるが、その直径は、例えば０．１ｍｍ程度を例示できる。また、スタッドバンプＳＢの高さ（露出面ＥＸに略垂直な方向の寸法）は、例えば８μｍ以上とすることができる。
また、半導体チップＣＰの複数のパッドＰＤと複数の端子ＴＥとを、複数のワイヤＢＷを介してそれぞれ電気的に接続しているが、本実施の形態では、逆ボンディング方式でワイヤＢＷを接続している。
ここで、半導体チップのパッドと、その半導体チップを搭載する基板の端子との間を、ワイヤで接続するワイヤボンディングを行う際に、先に半導体チップのパッドにワイヤを接続（第１ボンド）してから、そのワイヤを基板の端子に接続（第２ボンド）する場合が、所謂、正ボンディング方式である。また、先に基板の端子にワイヤを接続（第１ボンド）してから、そのワイヤを半導体チップのパッドに接続（第２ボンド）する場合が、所謂、逆ボンディング方式である。
詳細は後述するが、ワイヤボンディング工程では、まず、電気トーチにより、例えば金からなるワイヤの先端（端部）にボール部（ボール状の電極）を形成し、このボール部をキャピラリ（図示省略）で第１接続側のボンディング領域（ここでは端子ＴＥの露出面ＥＸ）に押し付けて接合する。このため、端子ＴＥとの接合部を第１ボンド側とする逆ボンディング方式をワイヤＢＷの形成に採用した場合には、図５に示されるように、ワイヤＢＷと一体的に形成されたボール部ＢＬ（キャピラリを押しつけて形成した扁平形状のボール部）を介してワイヤＢＷと端子ＴＥの露出面ＥＸとが接合されている。つまり、ワイヤＢＷの先端（端部）にワイヤＢＷと一体的に形成されたボール部（ボール状の電極）ＢＬが、端子ＴＥの露出面ＥＸに接合されている。ボール部ＢＬは、ワイヤＢＷと同じ材料により、ワイヤＢＷと一体的に形成されている。ボール部ＢＬは、ワイヤＢＷの一部とみなすこともできる。
一方、ワイヤＢＷの第２ボンド側（すなわちワイヤＢＷとパッドＰＤの接続部側）では、ワイヤＢＷの他方の端部（端子ＴＥの露出面ＥＸに接続された側とは反対側の端部）は、パッドＰＤに直接的に接合されていてもよいが、パッドＰＤ上に形成されているスタッドバンプ（バンプ電極）ＢＰに接合し、このスタッドバンプＢＰを介してパッドＰＤに電気的に接続されていれば、より好ましい。このスタッドバンプＢＰは、ワイヤＢＷとは別体でパッドＰＤ上に形成されたものである。すなわち、半導体チップＣＰのパッドＰＤ上にスタッドバンプＢＰを形成しておき、このパッドＰＤ上のスタッドバンプＢＰに、逆ボンディング方式の第２ボンドでワイヤＢＷを接合する。
スタッドバンプＢＰが金からなる場合は、パッドＰＤの最表面（上記めっき膜ＰＤ１の表面）は、金（Ａｕ）膜により形成されていることが好ましく、これにより、スタッドバンプＢＰとパッドＰＤの最表面の金膜とをＡｕ−Ａｕ接合により強固に接合することができる。
ワイヤＢＷの端部（端子ＴＥの露出面ＥＸに接続された側とは反対側の端部）を、パッドＰＤ上に形成されているスタッドバンプＢＰに接合し、このスタッドバンプＢＰを介してパッドＰＤと電気的に接続することで、半導体チップＣＰのパッドＰＤ側が第２ボンド側となる逆ボンディングにおいても、ワイヤＢＷを半導体チップＣＰのパッドＰＤにより的確に接続しやすくなる。
図７に示されるように、半導体チップＣＰの最表面にはパッシベーション膜（絶縁膜）ＰＶが形成され、パッドＰＤの表面は、このパッシベーション膜ＰＶに形成された開口部において、パッシベーション膜ＰＶから露出している。このため、パッドＰＤの表面は、パッシベーション膜ＰＶの表面よりも低い位置にある。ワイヤボンディングの第２ボンド側では、ワイヤを接合対象部材（ここではパッドＰＤ）に擦り付けるように接合するが、その際、ワイヤボンディング装置のキャピラリ（図示せず）がパッシベーション膜ＰＶを傷付ける虞がある。そこで、逆ボンディング方式においては、パッドＰＤ上に予めスタッドバンプＢＰを形成（接合）し、ワイヤＢＷをパッドＰＤ上のスタッドバンプＢＰに接合することで、ワイヤＢＷをスタッドバンプＢＰを介してパッドＰＤと電気的に接続することが、より好ましい。これにより、ワイヤボンディングの際のパッシベーション膜ＰＶの損傷などを防止することができる。
なお、端子ＴＥの露出面ＥＸに形成されたスタッドバンプＳＢは、ワイヤ（ＢＷ）を接続するために設けたものではなく、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を高めるためのアンカー手段として形成したものである。それに対して、半導体チップＣＰのパッドＰＤ上に形成されたスタッドバンプＢＰは、ワイヤＢＷを接続するために設けたものである。つまり、端子ＴＥの露出面ＥＸに形成されたスタッドバンプＳＢは、半導体チップＣＰのパッドＰＤと基板ＣＢの端子ＴＥとの間を電気的に接続するために形成したものではなく、一方、パッドＰＤ上に形成されたスタッドバンプＢＰは、半導体チップＣＰのパッドＰＤと基板ＣＢの端子ＴＥとの間を電気的に接続するために形成したものである。
次に、図５を参照して、端子ＴＥの層構造について説明する。
端子ＴＥは、主体となる導電層（コア金属層）として、銅箔からなる銅（Ｃｕ）層ＴＥ１を有している。銅層ＴＥ１の上面ＴＥ１ａは、接着層ＳＥを介して、基材ＢＳの下面ＢＳｂに接着されている。また、銅層ＴＥ１の下面ＴＥ１ｂには、めっき層（めっき膜）ＴＥ２が形成されている。ここで、銅層ＴＥの上面ＴＥ１ａと下面ＴＥ１ｂとは、互いに反対側の主面であり、基材ＢＳに対向する側（すなわち基材ＢＳに接着された側）の主面が、上面ＴＥ１ａであり、上面ＴＥ１ａとは反対側の主面が下面ＴＥ１ｂである。銅層ＴＥ１の厚みは、例えば３０μｍ程度とすることができる。
めっき層ＴＥ２は、例えば、銅層ＴＥ１の下面ＴＥ１ｂ上に形成されたニッケル（Ｎｉ）層ＴＥ２１（すなわちニッケルめっき層）と該ニッケル層ＴＥ２１上の金（Ａｕ）層ＴＥ２２（すなわち金めっき層）との積層膜からなる。この場合、めっき層ＴＥ２の最表面は、金層ＴＥ２２になる。また、本実施の形態１では、めっき層ＴＥ２を構成するニッケル層ＴＥ２１は、めっき層ＴＥ２を構成する金層ＴＥ２２よりも厚く、例えば、ニッケル層ＴＥ２１の厚さは４μｍ程度、金層ＴＥ２２の厚さは０．１μｍ程度である。
基材ＢＳの貫通孔ＳＨから露出する部分の銅層ＴＥ１の上面ＴＥ１ａには、めっき層（めっき膜）ＴＥ３が形成されている。めっき層ＴＥ３は、例えば、銅層ＴＥ１の上面ＴＥ１ａ上に形成されたニッケル（Ｎｉ）層ＴＥ３１（すなわちニッケルめっき層）と該ニッケル層ＴＥ３１上の金（Ａｕ）層ＴＥ３２（すなわち金めっき層）との積層膜からなる。この場合、めっき層ＴＥ３の最表面は、金層ＴＥ３２になる。また、本実施の形態１では、めっき層ＴＥ３を構成するニッケル層ＴＥ３１は、めっき層ＴＥ３を構成する金層ＴＥ３２よりも厚く、例えば、ニッケル層ＴＥ３１の厚さは６μｍ程度、金層ＴＥ３２の厚さは０．３μｍ程度である。
めっき層ＴＥ２とめっき層ＴＥ３とは、同工程で形成すれは、基板ＣＢを製造しやすくなり、その場合、めっき層ＴＥ２とめっき層ＴＥ３とは、同じ膜構成となる。
めっき層ＴＥ２は、銅層ＴＥ１の下面ＴＥ１ｂ全体に形成されている。すなわち、銅層ＴＥ１の下面ＴＥ１ｂ全体が、めっき層ＴＥ２で覆われている。一方、めっき層ＴＥ３は、銅層ＴＥ１の上面ＴＥ１ａ全体に形成されているのではなく、銅層ＴＥ１の上面ＴＥ１ａのうち、貫通孔ＳＨ内の銅層ＴＥ１の上面ＴＥ１ａに形成されている。すなわち、銅層ＴＥ１の上面ＴＥ１ａのうち、基材ＢＳの貫通孔ＳＨに平面視で重なる領域に、めっき層ＴＥ３が形成されており、基材ＢＳの貫通孔ＳＨに平面視で重なる部分以外（すなわち接着層ＳＥを介して基材ＢＳの下面ＢＳｂに接着された領域）には、めっき層ＴＥ３は形成されていない。つまり、めっき層ＴＥ３は、銅層ＴＥ１の上面ＴＥ１ａにおいて、貫通孔ＳＨと平面視で重なる領域に選択的に形成されている。このため、めっき層ＴＥ３が形成されていない領域の銅層ＴＥ１の上面ＴＥ１ａが、接着層ＳＥに接しており、その接着層ＳＥを介して基材ＢＳの下面ＢＳ１ｂに接着されている。つまり、銅層ＴＥ１の上面ＴＥ１ａは、貫通孔ＳＨ以外では、接着層ＳＥを介して基材ＢＳの下面ＢＳ１ｂに接着されており、貫通孔ＳＨ内では、めっき層ＴＥ３で覆われている。
このように、銅層ＴＥ１の表面を銅（Ｃｕ）よりも酸化しにくい金属からなるめっき層ＴＥ２，ＴＥ３で覆うことにより、端子ＴＥの露出面の酸化を防止することができる。
また、めっき層ＴＥ３の最表面を金（Ａｕ）層ＴＥ３２とすることにより、ワイヤＢＷなどの導電性接続部材を端子ＴＥの露出面ＥＸに的確に接続しやすくなる。また、めっき層ＴＥ２の最表面を金（Ａｕ）層ＴＥ２２とすることにより、半導体装置ＰＫＧの端子ＴＥを図示しない外部機器と接触する際の電気的特性を向上させることができる。
このように、端子ＴＥは、銅層ＴＥ１と、銅層ＴＥ１の下面ＴＥ１ｂに形成されためっき層ＴＥ２と、貫通孔ＳＨ内の銅層ＴＥ１の上面ＴＥ１ａに形成されためっき層ＴＥ３とにより形成されている。
次に、基板ＣＢの下面ＣＢｂにおける複数の端子ＴＥの配置例について説明する。
すなわち、基材ＢＳ（基板ＣＢ）は、互いに対向する辺ＳＤ１および辺ＳＤ２と、辺ＳＤ１，ＳＤ２と交差し、かつ互いに対向する辺ＳＤ３および辺ＳＤ４とを有している。図２には、基板ＣＢの下面ＣＢｂにおいて、複数の端子ＴＥとして、８個の端子（ＶＣＣ，ＮＣ１，ＧＮＤ，ＮＣ２，ＲＳＴ，ＣＬＫ，Ｉ／Ｏ，ＮＣ３）が形成された場合が示されている。具体的には、辺ＳＤ１と辺ＳＤ３とで規定されるコーナ部ＣＮ１には、複数の端子ＴＥのうち、電源電位を供給する電源電位端子ＶＣＣが形成されている。また、辺ＳＤ１と辺ＳＤ４とで規定されるコーナ部ＣＮ２には、複数の端子ＴＥのうち、予備端子ＮＣ１が形成されている。また、辺ＳＤ２と辺ＳＤ３とで規定されるコーナ部ＣＮ３には、複数の端子ＴＥのうち、基準電位を供給する基準電位端子ＧＮＤが形成されている。また、辺ＳＤ２と辺ＳＤ４とで規定されるコーナ部ＣＮ４には、複数の端子ＴＥのうち、予備端子ＮＣ２が形成されている。また、電源電位端子ＶＣＣと予備端子ＮＣ１との間には、複数の端子ＴＥのうち、リセット信号（電流）を供給するリセット端子ＲＳＴと、クロック信号（電流）を供給するクロック端子ＣＬＫとが形成されている。なお、電源電位端子ＶＣＣと予備端子ＮＣ１との間において、コーナ部ＣＮ１に近い側（すなわち電源電位端子ＶＣＣに近い側）にリセット端子ＲＳＴが形成され、コーナ部ＣＮ２に近い側（すなわちリセット端子ＲＳＴと予備端子ＮＣ１との間）にクロック端子ＣＬＫが形成されている。また、基準電位端子ＧＮＤと予備端子ＮＣ２との間には、複数の端子ＴＥのうち、データ信号（電流）を入出力するデータ端子Ｉ／Ｏと、予備端子ＮＣ３とが形成されている。なお、基準電位端子ＧＮＤと予備端子ＮＣ２との間において、コーナ部ＣＮ４に近い側（すなわち予備端子ＮＣ２に近い側）にデータ端子Ｉ／Ｏが形成され、コーナ部ＣＮ３に近い側（すなわち基準電位端子ＧＮＤとデータ端子Ｉ／Ｏとの間）に予備端子ＮＣ３が形成されている。
また、複数の端子ＴＥ（基準電位端子ＧＮＤを除く）のそれぞれの平面形状は、例えば略矩形（四角形）とすることができるが、基材ＢＳのコーナ部ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４が丸みを持っている（円弧状となっている）ことに対応して、端子ＴＥの平面形状を構成する矩形（四角形）も、コーナ部ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４の位置で丸みを持たせる（円弧状とする）ことができる。
また、基材ＢＳの４つの辺ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４のうちの対向する２つの辺ＳＤ１，ＳＤ２に沿って複数の端子ＴＥが配置されており、図２の場合は、辺ＳＤ１に沿って４つの端子（ＶＣＣ，ＲＳＴ，ＣＬＫ，ＮＣ１）が配置され、辺ＳＤ２に沿って４つの端子（ＧＮＤ，ＮＣ３，Ｉ／Ｏ，ＮＣ２）が配置されている。このように、４つの辺ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４対向する２つの辺に沿って複数の端子ＴＥをそれぞれ配置することにより、端子ＴＥのレイアウトを変更することなく、半導体チップＣＰの平面寸法の変更（例えば大型化）に対応することができる。
なお、図２では、基材ＢＳの下面ＢＳｂにおいて、コーナ部ＣＮ３に配置された基準電位端子ＧＮＤが、端子ＶＣＣ，ＲＳＴ，ＣＬＫ，ＮＣ１と端子ＮＣ３，Ｉ／Ｏ，ＮＣ２との間を辺ＳＤ１（または辺ＳＤ２）に沿って延在する延在部と一体に形成された形状となっている。しかしながら、端子形状はこれに限定されず、例えば、基準電位端子ＧＮＤの平面形状を、電源電位端子ＶＣＣと対称な形状とすることも可能である。
次に、半導体装置ＰＫＧの封止体ＭＲについて、具体的に説明する。
半導体装置ＰＫＧにおいて、基板ＣＢの上面ＣＢａ上に、半導体チップＣＰおよび複数のワイヤＢＷを封止する封止体（封止樹脂、封止部、封止樹脂部）ＭＲが形成されている（図３〜図５参照）。封止体ＭＲは、基板ＣＢの上面ＣＢａ上に、半導体チップＣＰおよび複数のワイヤＢＷを覆うように、形成されている。封止体ＭＲにより、半導体チップＣＰと、その半導体チップＣＰの複数のパッドＰＤと複数の端子ＴＥとを電気的に接続する導電性接続部材（ここでは複数のワイヤＢＷ）とを、封止し、保護することができる。封止体ＭＲは、例えばエポキシ樹脂などの樹脂材料（例えば熱硬化型樹脂材料）からなり、フィラー（シリカなど）を含有することもできる。
封止体ＭＲは、貫通孔ＳＨ内にも形成されている。すなわち、平面視で、封止体ＭＲは貫通孔ＳＨを内包するように形成されており、貫通孔ＳＨは、封止体ＭＲの一部により充填されている。このため、貫通孔ＳＨにおいて、基材ＢＳから露出する端子ＴＥの露出面ＥＸは、封止体ＭＲで覆われて封止されている。これにより、ワイヤＢＷなどの導電性接続部材と端子ＴＥの露出面ＥＸとの接合部は、封止体ＭＲで封止される。
このように、封止体ＭＲは、基材ＢＳの貫通孔ＳＨの内部（従って端子ＴＥの露出面ＥＸ）、半導体チップＣＰ、および、複数のパッドＰＤと複数の端子ＴＥとを電気的に接続する導電性接続部材（ここでは複数のワイヤＢＷ）を、封止している。
また、封止体ＭＲは基板ＣＢの上面ＣＢａ全体を覆うのではなく、基板ＣＢの上面ＣＢａの周縁部は封止体ＭＲで覆われずに露出している。これにより、基板ＣＢの上面ＣＢａの周縁部を、後述のカード本体２の凹部３ａの底面３ｃに接着することができる。
また、半導体装置ＰＫＧを後述のカード本体２の凹部３内に収容させる場合は、封止体ＭＲの厚さは、その凹部３内への半導体装置ＰＫＧの収容が可能となる厚さにする必要がある。
＜ＩＣカードの構造について＞
次に、上記半導体装置ＰＫＧを組み込んだＩＣ（Integrated Circuit）カードについて説明する。
図８および図９は、本実施の形態のＩＣカード１の平面図であり、図８には、ＩＣカード１の表面側の平面図が示され、図９は、ＩＣカード１の裏面側の平面図が示されている。また、図１０は、ＩＣカード１の部分拡大断面図であり、図８のＡ２−Ａ２線における断面図にほぼ対応している。
図８〜図１０に示されるＩＣカード１は、カード本体２に上記半導体装置ＰＫＧを組み込んだカードである。すなわち、ＩＣカード１は上記半導体装置ＰＫＧを内蔵するＩＣカードである。カード本体２内に、半導体装置ＰＫＧを組み込むことにより、例えば、ＩＣカード１の半導体装置ＰＫＧ（の半導体チップＣＰ）に情報を記憶することができ、従って、ＩＣカード１に情報を記憶することができる。ＩＣカードにおける半導体装置ＰＫＧの上記端子ＴＥを、ＩＣカード１の外部端子（外部接続用端子）として用いることができ、この端子ＴＥを図示しない外部機器のインターフェース（例えば外部機器の外部端子）に接触させることで、ＩＣカード１（の半導体装置ＰＫＧ）と外部との間でデータ通信を行うことができる。
図８および図９に示されるように、カード本体２の平面形状は、例えば、略矩形（四角形）であるが、矩形の角部を落とした形状または矩形の角部に丸みを持たせた（角部を円弧状にした）形状とすることもできる。矩形の角部に丸みを持たせた形状とすることにより、ＩＣカード１を取り扱いやすくすることができる。
カード本体２が、ＩＣカード１の外形を成すため、ＩＣカード１の平面形状は、カード本体２の平面形状と同様である。カード本体２は、例えばプラスチックなどの樹脂からなる。カード本体２をプラスチックなどの樹脂で形成すれば、ＩＣカード１を取り扱いやすくなり、また、カード本体２を作製する際の加工も容易になる。カード本体２の寸法の一例をあげれば、平面形状は、長辺の長さが約８４．６ｍｍで短辺の長さが約５４ｍｍの略長方形（４つの角部が円弧形状を成す長方形）で、厚さが約７５０μｍである。
図８〜図１０に示されるように、カード本体２は、互いに反対側に位置する２つの主面である表面２ａと裏面２ｂとを有しており、カード本体２の表面２ａ側には、半導体装置ＰＫＧを収容するための凹部（窪み部）３が形成されている。凹部３は、カード本体２の表面２ａ側に形成されているが、カード本体２を貫通していない。半導体装置ＰＫＧは、カード本体２の表面２ａ側に形成された凹部３内に、接着材（接着層、接着シート）４を介して接着されて固定されている。
凹部３は、半導体装置ＰＫＧをちょうど収容できるように、半導体装置ＰＫＧの平面形状とほぼ同じか、若干大きな平面形状および寸法を有している。このため、半導体装置ＰＫＧの平面形状（基板ＣＢの平面形状にほぼ対応）が矩形の角部に丸みを持たせた形状であれば、凹部３の平面形状も、矩形の角部に丸みを持たせた形状とすることができる。
具体的には、カード本体２の表面２ａには、平面視（カード本体２の表面２ａに略平行な平面で見た場合）において、略四辺形を成す凹部（窪み部）３ａと、凹部３ａ内に形成され、かつ、凹部３ａよりも深く形成された凹部（窪み部）３ｂとが形成されており、これら凹部３ａと凹部３ｂとにより凹部３が構成されている。すなわち、平面視（カード本体２の表面２ａに略平行な平面で見た場合）において、凹部３ｂは凹部３ａに内包されている。また、凹部３ｂの深さは、凹部３ａの深さよりも深い。このため、凹部３ｂの底面３ｄよりも浅い位置に凹部３ａの底面３ｃがあり、凹部３ｂの底面３ｄと凹部３ａの底面３ｃとの間には、凹部３ｂの側壁３ｆが介在しており、凹部３ａの底面３ｃとカード本体２の表面２ａとの間には、凹部３ａの側壁３ｅが介在している。
半導体装置ＰＫＧを収容するための凹部３を、凹部３ａと凹部３ａよりも深い凹部３ｂとにより形成しているのは、基板ＣＢの上面ＣＢａ上に形成されている封止体ＭＲを凹部３ｂに収容し、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａのうち、封止体ＭＲが形成されていない領域（すなわち基板ＣＢの上面ＣＢａのうちの外周領域）を凹部３ａの底面３ｃに接着できるようにするためである。
そして、シート状に形成された接着材４は、一方の面が半導体装置ＰＫＧの基板ＣＢの上面ＣＢａと接着し、他方の面が、凹部３ａの底面３ｃと接着している。すなわち、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａのうち、凹部３ａの底面３ｃと平面視で重なる部分が、接着材４を介して、凹部３ａの底面３ｃと接着されている。これにより、半導体装置ＰＫＧを凹部３に収容してカード本体２に固定することができる。
一方、凹部３ｂの底面３ｄと半導体装置ＰＫＧの上面（すなわち封止体ＭＲの上面ＭＲａ）とは接着材などで接着されておらず、凹部３ｂの底面３ｄと半導体装置ＰＫＧの上面（すなわち封止体ＭＲの上面ＭＲａ）との間には、中空空間５が形成されている。すなわち、凹部３に収容された半導体装置ＰＫＧにおいて、封止体ＭＲは凹部３ａ内に収容されているが、半導体装置ＰＫＧの封止体ＭＲと凹部３ｂの底面３ｄとは、接着されておらず、間に中空空間５が形成されている。このように、凹部３ｂの底面３ｄと半導体装置ＰＫＧとの間に中空空間５を設けることにより、カード本体２が外力などにより変形した場合であっても、変形により発生する応力が、直接、半導体装置ＰＫＧの封止体ＭＲに伝わることを抑制または防止することができる。このため、外力などに起因する応力による封止体ＭＲの破損を抑制または防止することができる。
凹部３ｂの底面３ｄからカード本体２の裏面２ｂまでの距離（すなわち凹部３ｂの底面３ｄにおけるカード本体２の厚み）は、例えば１００μｍ程度とすることができ、中空空間５の厚さ（すなわち封止体ＭＲの上面ＭＲａから凹部３ｂの底面３ｄまでの距離）は、例えば５０μｍ程度とすることができる。
また、カード本体２における凹部３の位置、すなわち、ＩＣカード１内での半導体装置ＰＫＧの配置は、図８に示されるように、対向する長辺（カード本体２の長辺）の中心を結ぶ中心線よりも一方の短辺（カード本体２の短辺）に寄せて配置されている。なお、ＩＣカード１内における半導体装置ＰＫＧの配置は、例えば、ＩＳＯ（International Organization for Standardization）などにより、外部端子の位置として標準化されている。
このように、ＩＣカード１は、カード本体２の表面２ａに形成された凹部３内に半導体装置ＰＫＧを埋め込んで固定する構造であり、図８に示されるように、半導体装置ＰＫＧに形成された複数の端子ＴＥは、カード本体２の表面２ａにおいて、カード本体２から露出している。このため、この複数の端子ＴＥを、図示しない外部機器の端子などに接触させることにより、外部機器とデータ通信を行うことができる。すなわち、ＩＣカード１は、端子ＴＥを接触させる接触方式により、外部とのデータ通信を行うことができる。
カードに情報を記憶させて、外部機器で情報を読み取る技術としては、カードに磁性体の帯を設け、該磁性体に情報を記憶させる、磁気ストライプカード技術もある。しかしながら、ＩＣカード技術は、磁気ストライプカード技術と比較して、記憶容量が大きい。また、データを暗号化することで、偽造を抑制することができるので、例えば、キャッシュカードやクレジットカードなど、幅広い用途にＩＣカード技術を適用することができる。
なお、ＩＣカードのデータ通信方式は、本実施の形態のように、半導体装置ＰＫＧの外部端子を外部機器と接触させて通信する接触型の他、半導体装置内にアンテナ端子を形成し、該アンテナ端子を介して通信する非接触型、これらを併用する複合型がある。本実施の形態では、これらの代表例として、図８に示されるようにカード本体２の表面２ａにおいて、半導体装置ＰＫＧの複数の端子ＴＥが露出する接触型のＩＣカード１を例に挙げて説明している。
＜半導体装置の製造工程について＞
次に、本実施の形態の半導体装置ＰＫＧの製造工程について説明する。
図１１および図１２は、本実施の形態の半導体装置ＰＫＧの製造工程を示す製造プロセスフロー図である。図１２には、図１１のプロセスフローのうち、ステップＳ１を詳細化したプロセスフローが示されている。すなわち、図１１のステップＳ１は、図１２のステップＳ１ａ〜Ｓ１ｉにより構成されている。
図１３〜図４４は、本実施の形態の半導体装置ＰＫＧの製造工程の説明図であり、平面図または断面図が示されている。図１３〜図４４のうち、図１３〜図２５、図２９、図３２、図３５〜図４０、図４３および図４４は断面図であり、図２６〜図２８、図３０、図３１、図３３、図３４、図４１および図４２は平面図である。
半導体装置ＰＫＧを製造するには、まず、基板１０を準備（製造）する（図１１のステップＳ１）。また、半導体チップＣＰを準備（製造）する（図１１のステップＳ２）。
先にステップＳ１で基板１０を準備してからステップＳ２で半導体チップＣＰを準備しても、あるいは、先にステップＳ２で半導体チップＣＰを準備してからステップＳ１で基板１０を準備してもよい。あるいは、ステップＳ１の基板１０の準備とステップＳ２の半導体チップＣＰの準備とを同時に行ってもよい。
基板１０は、上記基板ＣＢの母体となるものであり、基板１０が後述のステップＳ６の個片化工程で切断されて上記基板ＣＢになる。
ステップＳ１の基板１０の準備工程は、図１２のステップＳ１ａ〜Ｓ１ｉにより構成されている。以下、図１２のステップＳ１ａ〜Ｓ１ｉについて、図１３〜図２５を参照しながら具体的に説明する。図１３〜図２５は、基板１０の製造工程を示す断面図である。
まず、図１３に示されるように、絶縁性の基材（基材層、基板、ベースフィルム、テープ基材）１１を準備（用意）する（図１２のステップＳ１ａ）。
基材１１は、上記基材ＢＳに相当するものである。基材１１は、互いに反対側に位置する２つの主面である主面１１ａと主面１１ｂとを有している。基材１１の主面１１ａは、後で上記基材ＢＳの下面ＢＳｂとなり、基材１１の主面１１ｂは、後で上記基材ＢＳの上面ＢＳａとなる。
基材１１は、基板１０のベースとなる絶縁層であり、例えばガラスエポキシ系の樹脂基板（樹脂基材）である。例えば、ガラス繊維にエポキシ系の樹脂を含浸させたガラスエポキシ基板（ガラスエポキシ基材）を、基材１１として用いることができる。また、基材ＢＳの厚さは薄く、基材１１は可撓性を有している。基材１１の厚さは、例えば、１１０μｍ程度とすることができる。
次に、図１４に示されるように、基材１１の一方の主面１１ａに接着材層１２を形成する（図１２のステップＳ１ｂ）。接着材層１２は、上記接着層ＳＥに相当するものである。接着材層１２は、例えば変性エポキシ樹脂などからなる。また、接着材層１２の厚さは、例えば、２０μｍ程度とすることができる。
次に、図１５に示されるように、基材１１に貫通孔ＳＨを形成する（図１２のステップＳ１ｃ）。
貫通孔ＳＨは、基材１１の一方の主面（主面１１ａ，１１ｂの一方）から他方の主面（主面１１ａ，１１ｂの他方）に貫通している。貫通孔ＳＨは、基材１１とともに接着材層１２も貫通している。貫通孔ＳＨは、例えばパンチ加工（パンチング）により形成することができるが、他の形成法を適用することもできる。また、ステップＳ１ｃにおいて、基材１１に貫通孔ＳＨだけでなく、後述のスプロケットホール２０ｃを形成することもできる。
次に、図１６に示されるように、基材１１の主面１１ａに接着材層１２を介して銅箔（銅層）１３を貼り付ける（図１２のステップＳ１ｄ）。
銅箔１３は、薄いシート状に形成されており、その厚さは、例えば３０μｍ程度とすることができる。
銅箔１３は、上記銅層ＴＥ１に相当するものである。銅箔１３は、基材１１に接着される側の主面である主面１３ａと、主面１３ａとは反対側の主面である主面１３ｂとを有しており、銅箔１３の主面１３ａが、接着材層１２を介して基材１１の主面１１ａに接着される。銅箔１３の主面１３ａは、後で上記銅層ＴＥ１の上面ＴＥ１ａとなり、銅箔１３の主面１３ｂは、後で上記銅層ＴＥ１の下面ＴＥ１ｂとなる。
基材１１の主面１１ｂ側から見ると、銅箔１３は、貫通孔ＳＨから露出されている。すなわち、銅箔１３の主面１３ａのうち、貫通孔ＳＨと平面視で重なる領域は、銅箔１３で覆われずに銅箔１３から露出され、銅箔１３の主面１３ａのうち、接着材層１２を介して基材１１の主面１１ａに接着された領域は、接着材層１２および基材１１で覆われているため、露出していない状態になる。
銅箔１３の主面１３ａは、基材１１との密着性を高めるために、所定の表面粗さに粗面化されており、この粗面化された主面１３ａが、接着材層１２を介して基材１１の主面１１ａに接着される。銅箔１３の主面１３ｂは、粗面化されていてもよく、あるいは粗面化されていなくてもよい。銅箔１３の主面１３ｂと銅箔１３の主面１３ａとが同様に粗面化されている場合は、銅箔１３を粗面化しやすくなる。
次に、図１７に示されるように、銅箔１３の主面１３ｂ上に、フォトレジスト層（フォトレジスト膜）１４を形成する（図１２のステップＳ１ｅ）。
ステップＳ１ｅでは、例えば、シート状のフォトレジスト膜を銅箔１３の主面１３ｂに貼り付けることにより、貼り付けられたフォトレジスト膜からなるフォトレジスト層１４を形成することができる。貼り付けるフォトレジスト膜としては、例えばフォトレジストドライフィルムを用いることができる。
ステップＳ１ｅまで行うと、基材１１の主面１１ａ上に、基材１１に近い順に、接着材層１２と銅箔１３とフォトレジスト層とが積層された状態になる。
次に、フォトレジスト層１４に対して露光処理と現像処理を行うことにより、フォトレジスト層１４をパターニングする（図１２のステップＳ１ｆ）。
このステップＳ１ｆは、例えば、次のようにして行うことができる。すなわち、まず、図１８に示されるように、フォトレジスト層１４上に露光用のマスク１５を形成または配置してから、そのマスク１５を遮光マスクとして用いてフォトレジスト層１４を露光する。それから、フォトレジスト層１４上からマスク１５を取り除き、その後、フォトレジスト層１４を現像処理する。これにより、図１９に示されるように、フォトレジスト層１４をパターン化することができる。なお、図１８の場合は、フォトレジスト層１４としてネガ型のフォトレジスト（露光部分が残るフォトレジスト）を用いた場合のマスク１５を図示しているが、フォトレジスト層１４として、ポジ型のフォトレジスト（露光部分が除去されるフォトレジスト）を用いることもできる。
次に、図２０に示されるように、フォトレジスト層１４をエッチングマスクとして銅箔１３をエッチングしてパターニングする（図１２のステップＳ１ｇ）。これにより、銅箔１３は、所定のパターン（平面形状）にパターニングされる。パターニングされた銅箔１３が、上記端子ＴＥの銅層ＴＥ１となる。ステップＳ１ｇのエッチングの後、図２１に示されるように、フォトレジスト層１４を除去する。
ステップＳ１ｇでは、銅箔１３は、エッチングにより、端子ＴＥ１のパターン（平面形状）となるように、パターニングされる。ステップＳ１ｆでフォトレジスト層１４を上記端子ＴＥのパターンにパターニングしておけば、ステップＳ１ｇでは、銅箔１３は、エッチングマスクとして機能するフォトレジスト層１４と同じパターンにパターニングされるため、銅箔１３を上記端子ＴＥのパターンにパターニングすることができる。
また、ステップＳ１ｇでは、銅箔１３の主面１３ｂ上に形成されたフォトレジスト層１４をエッチングマスクとして用いて銅箔１３をエッチングするため、貫通孔ＳＨから露出する銅箔１３の主面１３ａがエッチングされないようにする。
また、ステップＳ１ｇでは、エッチングにより銅箔１３が除去された領域では、銅箔１３を接着固定する接着材層１２も除去され、基材１１の主面１１ａが露出される。なお、場合によっては、銅箔１３が除去された領域で、接着材層１２が残存する場合もあり得る。
次に、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａを、エッチングする（図１２のステップＳ１ｈ）。
図２２および図２３は、図２１において点線で囲まれた領域ＲＧ４の拡大図が示されているが、図２２は、ステップＳ１ｈのエッチングを行う直前の状態を示し、図２３は、ステップＳ１ｈのエッチングを行った後の状態を示している。
ステップＳ１ｈのエッチングは、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａを平坦化するために行う平坦化処理である。この平坦化処理は、後で上記端子ＴＥの露出面ＥＸに導電性接続部材（例えばワイヤ）を接続する際の接続性を向上するために行われる。
ステップＳ１ｈでは、基材１１の貫通孔ＳＨから露出する銅箔１３が過剰にエッチングされて貫通孔ＳＨの底部で銅箔１３に孔があいてしまわないようにする。従って、ステップＳ１ｈのエッチングは、ソフトエッチング（軽いエッチング処理）とすることが好ましい。これにより、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａの表層部のみをエッチングして、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａの平坦性を高めることができる。また、ステップＳ１ｈのエッチングは、ウェットエッチングが好ましく、これにより、平坦化処理としてのエッチングを、より的確に行うことができる。
ステップＳ１ｈでウェットエッチングを行うと、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａがエッチングされて平坦性が高められるが、銅箔１３の主面１３ｂもエッチングされて平坦性が高められることになる。しかしながら、ステップＳ１ｈでウェットエッチングを行っても、銅箔１３の主面１３ａのうち、接着材層１２を介して基材１１の主面１１ａに接着されている領域（すなわち貫通孔ＳＨから露出する部分以外の銅箔１３の主面１３ａ）は、エッチング液にさらされないため、エッチングされず、平坦性も変化しない。
つまり、銅箔１３のうちの露出している領域（すなわち銅箔１３の主面１３ａのうちの貫通孔ＳＨから露出する領域と銅箔１３の主面１３ｂ全体）は、ステップＳ１ｈのウェットエッチングでエッチングされて平坦性が高められる（すなわち表面粗さが小さくなる）。一方、銅箔１３のうちの露出していない領域（すなわち銅箔１３の主面１３ａのうち接着材層１２を介して基材１１の主面１１ａに接着されている領域）は、ステップＳ１ｈではエッチングされずに、平坦性は変わらない（すなわち表面粗さは変わらない）。
図２２に示されるように、ステップＳ１ｈのエッチングを行う前は、銅箔１３の主面１３ａの平坦性は、貫通孔ＳＨから露出する領域も、接着材層１２を介して基材１１の主面１１ａに接着されている領域も、ほぼ同様の平坦性を有していた。すなわち、ステップＳ１ｈのエッチングを行う前の段階では、銅箔１３の主面１３ａの表面粗さは、貫通孔ＳＨから露出する領域と、接着材層１２を介して基材１１の主面１１ａに接着された領域とで、ほぼ同じであった。しかしながら、ステップＳ１ｈのエッチングを行うと、図２３に示されるように、銅箔１３の主面１３ａの平坦性は、貫通孔ＳＨから露出する領域の平坦性が、接着材層１２を介して基材１１の主面１１ａに接着されている領域の平坦性よりも高くなる。すなわち、ステップＳ１ｈのエッチングを行うと、銅箔１３の主面１３ａの表面粗さは、貫通孔ＳＨから露出する領域の方が、接着材層１２を介して基材１１の主面１１ａに接着された領域よりも、小さくなる。つまり、ステップＳ１ｈのエッチングを行うと、銅箔１３の主面１３ａのうちの、貫通孔ＳＨから露出する領域の表面粗さは、銅箔１３の主面１３ａのうちの、接着材層１２を介して基材１１の主面１１ａに接着された領域の表面粗さよりも小さくなる。
次に、図２４および図２５に示されるように、銅箔１３の露出面にめっき膜１６，１７を形成する（図１２のステップＳ１ｉ）。なお、図２５は、図２４において点線で囲まれた領域ＲＧ４の拡大図が示されている。従って、図２２と図２３と図２５とは、同じ領域ＲＧ４の異なる工程段階が示されている。
めっき膜１６は、上記めっき層ＴＥ２に相当するものであり、めっき膜１７は、上記めっき層ＴＥ３に相当するものである。めっき膜１６（上記めっき層ＴＥ２に対応）は、銅箔１３（上記銅層ＴＥ１に対応）の主面１３ｂ（上記下面ＴＥ１ｂに対応）全体に形成され、めっき膜１７（上記めっき層ＴＥ３に対応）は、貫通孔ＳＨから露出する銅箔１３（上記銅層ＴＥ１に対応）の主面１３ａ（上記上面ＴＥ１ａに対応）に形成される。めっき膜１６，１７のそれぞれは、例えば、ニッケルめっき膜１７ａと該ニッケルめっき膜１７ａ上の金めっき膜１７ｂとの積層膜とすることができ、その場合、金めっき膜が最表面膜となる。
めっき膜１６とめっき膜１７とは、同工程（同じめっき工程）で形成すれば、より好ましく、これにより、基板１０を製造しやすくなる。めっき膜１６とめっき膜１７とを同工程（同じめっき工程）で形成した場合は、めっき膜１６とめっき膜１７とは、同じ膜構成となる。
ステップＳ１ｉでは、めっき膜１６，１７は、例えば電解めっき法により形成することができる。なお、電解めっきを行う場合、電気を供給する給電線が必要となるが、めっき膜１６を形成した後で給電線を切断することで、それぞれ独立して形成された複数の端子ＴＥを形成することができる。
ステップＳ１ｇでパターニングされた銅箔１３と、ステップＳ１ｉで形成されためっき膜１６，１７とにより、上記端子ＴＥが形成される。すなわち、ステップＳ１ｇでパターニングされた銅箔１３により銅層ＴＥ１が形成され、ステップＳ１ｉで形成されためっき膜１６，１７によりめっき層ＴＥ２，ＴＥ３が形成されることで、端子ＴＥが形成される。つまり、パターニングされた銅箔１３からなる銅層ＴＥ１と、めっき膜１６からなるめっき層ＴＥ２と、めっき膜１７からなるめっき層ＴＥ３とにより、端子ＴＥが形成される。
このようにして（ステップＳ１ａ〜Ｓ１ｉにより）、基板１０を製造することができる。
ステップＳ１ａ〜Ｓ１ｉにより製造された基板１０（すなわちステップＳ１で準備された基板１０）が、図２６〜図２９に示されている。
図２６は、基板１０の上面１０ａ側を示す平面図であり、図２７は、基板１０の下面１０ｂ側を示す平面図であり、図２８は、図２６の一部を拡大した部分拡大平面図であり、図２９は、基板１０の断面図である。図２８は、図２６に示される基板１０が備える複数のデバイス領域２０ａのうちの１つのデバイス領域２０ａを拡大して示したものである。なお、図２８では、各部材の平面的な位置関係を分かりやすくするために基板１０の下面１０ｂに形成された端子ＴＥの外形位置を点線で示してある。また、図２９は、図２８のＡ３−Ａ３線における断面図にほぼ対応している。
ステップＳ１で準備された基板１０は、図２６〜図２９に示されるように、主面（下面、裏面）１１ａおよび主面１１ａとは反対側の主面（上面、表面）１４ｂを有する基材（テープ基材）１１と、基材１１の主面１１ａに上記接着材層１２（図２９では図示省略）を介して接着されて固定された複数の端子ＴＥと、基材１１に形成された貫通孔ＳＨとを有している。貫通孔ＳＨは、各端子ＴＥに対して形成されており、各端子ＴＥにおいて、その端子に平面視で重なる位置に貫通孔ＳＨが形成されている。
貫通孔ＳＨは、基材１１の一方の主面（主面１１ａ，１１ｂの一方）から他方の主面（主面１１ａ，１１ｂの他方）に基材１１を貫通するように形成されているが、端子ＴＥは貫通しておらず、基材１１の主面１１ｂを見ると、貫通孔ＳＨから端子ＴＥの一部（すなわち露出面ＥＸ）が露出している。すなわち、各貫通孔ＳＨにおいては、端子ＴＥの一部（すなわち露出面ＥＸ）が基材１１で覆われずに基材１１から露出されている。上述のように、端子ＴＥのうち、貫通孔ＳＨから露出する部分（面）を、露出面ＥＸと称する。露出面ＥＸは、上記めっき層ＴＥ３（めっき膜１７）の表面により形成されている。
また、基板１０は、図２６および図２７に示されるように、平面視において、枠部（フレーム部）２０ｂの内側に、複数のデバイス領域２０ａを備えている。具体的には、基板１０においては、複数のデバイス領域２０ａがアレイ状（行列状）に配置されている。図２６および図２７では、一例として、基板１０において、２行×６列に配置された１２個のデバイス領域２０ａが示されているが、デバイス領域２０ａの配列は、これに限定されず、種々変更可能である。つまり、基板１０は、複数のデバイス領域２０ａを有する、所謂、多数個取り基板である。
基板１０の枠部２０ｂには、半導体装置ＰＫＧを組み立てる工程において、テープ状に形成された基板１０（基材１１）に対して、連続的に加工を施すための複数のスプロケットホール（送り孔、貫通孔）２０ｃが、基板１０の長辺方向（延在方向）に沿って、例えば一定間隔で形成されている。スプロケットホール２０ｃは、基材１１の対向する２つの長辺の近傍にその長辺に沿って、基材１１を貫通するように形成されている。
各デバイス領域２０ａは、上記基板ＣＢに相当するものであり、基板１０が後述のステップＳ６の個片化工程で切断されることにより、各デバイス領域２０ａが上記基板ＣＢとなる。
また、基板１０の下面１０ｂ側には、複数のデバイス領域２０ａのそれぞれに、複数の端子ＴＥが形成されている。各デバイス領域２０ａにおける端子ＴＥの配置については、上述した基板ＣＢにおける端子ＴＥの配置と同様であるため、ここではその繰り返しの説明は省略する。なお、基板１０は、上記基板ＣＢの上面ＣＢａに対応する主面である上面（チップ搭載面）１０ａと、上記基板ＣＢの下面ＣＢｂに対応する主面である下面（端子面、端子形成面）１０ｂとを有しており、上面１０ａと下面１０ｂとは、互いに反対側の主面である。基板１０の上面１０ａは、基材１１の主面１１ｂと同一面である。
また、ステップＳ２で半導体チップＣＰを準備するが、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路などを形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造することができる。なお、上記スタッドバンプＢＰは、半導体基板（半導体ウエハ）をダイシングする前に予め形成しておくこともできるが、ワイヤボンディング工程と同じ装置を用いて形成できるため、本実施の形態では、後述するワイヤボンディング工程において形成する場合について説明する。
また、ここでは、上記ステップＳ１ａ〜Ｓ１ｉによって基板１０を製造することにより、ステップＳ１で基板１０を準備する場合について説明した。他の形態として、既に製造された基板１０（図２６〜図２９に示される基板１０）をステップＳ１で準備することもできる。
ステップＳ１，Ｓ２で基板１０と半導体チップＣＰとを準備した後、図３０〜図３２に示されるように、ダイボンディング工程を行って、基板ＣＢの上面１０ａの複数のデバイス領域２０ａのそれぞれに半導体チップＣＰを搭載する（図１１のステップＳ３）。
図３０〜図３２は、上記図２６、図２８および図２９にそれぞれ対応するものである。図３０には、基板１０の上面１０ａ側を示す平面図が示され、図３１には、図３０の一部（１つのデバイス領域２０ａ）を拡大した部分拡大平面図が示され、図３２は、図３１のＡ３−Ａ３線の位置での断面図（上記図２９と同じ位置での断面図）であり、いずれもステップＳ３のダイボンディング工程を行った後の状態が示されている。なお、上記図２８と同様に、図３１でも、基板１０の下面１０ｂに形成された端子ＴＥの外形位置を点線で示してある。
ステップＳ３では、半導体チップＣＰの裏面ＣＰｂが、基板１０の上面１０ａ（基材１１の主面１１ｂ）と対向するように、ダイボンド材である接合材ＤＢを介して、基板１０における各デバイス領域２０ａの上面１０ａ上に搭載する（フェイスアップ実装）。また、図３１に示されるように、半導体チップＣＰはデバイス領域２０ａの中央部に、半導体チップＣＰの平面形状の各辺が、デバイス領域２０ａの各辺に沿って配置されるように配置する。
ステップＳ３では、例えば、エポキシ系の熱硬化性樹脂などの接合材ＤＢを介して基板ＣＢ上に半導体チップＣＰを搭載する。流動性を有するペースト材を接合材ＤＢとして用いる場合には、まず、基板ＣＢの上面ＣＢａにおける半導体チップＣＰを搭載する予定領域にペースト状の接合材ＤＢを塗布してから、半導体チップＣＰの裏面ＣＰｂを基板１０の上面１０ａに接合材ＤＢを介して搭載し、その後、接合材ＤＢを硬化させる（例えば熱処理により硬化させる）。これにより、ペースト状の接合材ＤＢは硬化され、半導体チップＣＰは、硬化された接合材ＤＢにより、基板ＣＢに接合されて固定される。
なお、ここでは、接合材ＤＢとして、熱硬化性樹脂からなるペースト材を用いる場合について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）を接合材ＤＢとして、予め半導体チップＣＰの裏面ＣＰｂに貼り付けておき、このテープ材（接合材ＤＢ）を介して半導体チップＣＰを基板１０のデバイス領域２０ａの上面１０ａ上に搭載することもできる。
次に、図３３〜図３５に示されるように、ワイヤボンディング工程を行って、基板ＣＢの複数のデバイス領域２０ａのそれぞれにおいて、そのデバイス領域２０ａに搭載された半導体チップＣＰの複数のパッドＰＤと、その半導体チップＣＰが搭載されているデバイス領域２０ａの複数の端子ＴＥの露出面ＥＸとを、複数のワイヤＢＷを介してそれぞれ電気的に接続する（図１１のステップＳ４）。
図３３〜図３５は、上記図３０〜図３２にそれぞれ対応するものである。図３３には、基板１０の上面１０ａ側を示す平面図が示され、図３４には、図３３の一部（１つのデバイス領域２０ａ）を拡大した部分拡大平面図が示され、図３５は、図３４のＡ３−Ａ３線の位置での断面図（上記図３２と同じ位置での断面図）であり、いずれもステップＳ４のワイヤボンディング工程を行った後の状態が示されている。なお、上記図３１と同様に、図３４でも、基板１０の下面１０ｂに形成された端子ＴＥの外形位置を点線で示してある。
以下、このステップＳ４のワイヤボンディング工程について具体的に説明する。
ステップＳ４では、基板１０におけるあるデバイス領域２０ａに搭載された半導体チップＣＰの複数のパッドＰＤと、そのデバイス領域２０ａの複数の端子ＴＥの露出面ＥＸとをワイヤＢＷで接続するのに先立ち、その半導体チップＣＰのパッドＰＤの表面にスタッドバンプＢＰを形成し、そのデバイス領域２０ａの複数の端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成する。スタッドバンプＢＰ，ＳＢは、ワイヤボンディング技術を応用して形成することができる。
スタッドバンプＳＢは、例えば次のようにして形成することができる。図３６〜図３８は、スタッドバンプＳＢを形成する手法を説明する説明図である。
まず、図３６に示されるように、ワイヤボンディング装置のキャピラリ２５の先端から突出したワイヤ２６の一部を放電する。これにより、ワイヤ２６の先端（端部）にボール部（ボール状の電極）２６ａが形成される。つまり、電気トーチにより、ワイヤ２６の先端（端部）にボール部２６ａを形成する。それから、図３７に示されるように、ワイヤ２６の先端（端部）に形成されたボール部２６ａを、基板１０の貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸに接続（接合）する。この際、キャピラリ２５の上方に配置されたクランパ２５ａでワイヤ２６を挟んで固定した状態で、キャピラリ２５の先端でボール部２６ａに荷重を加えている。つまり、ボール部２６ａを、キャピラリ２５で端子ＴＥの露出面ＥＸに押し付けて接合する。さらに、キャピラリ２５に超音波を印加することにより、さらにボール部２６ａと端子ＴＥ（の露出面ＥＸ）を強固に接合することができる。ここまでは、所謂、逆ボンディング方式によりワイヤボンディングを行う場合の第１ボンド側（端子ＴＥ側）に対する工程と同様である。スタッドバンプＳＢを形成する場合には、次に、図３８に示されるボール部２６ａの上端をキャピラリ２５の先端で切断し、図３８に示されるスタッドバンプ（バンプ電極）ＳＢが得られる。このスタッドバンプＳＢは、端子ＴＥの露出面ＥＸに形成される。スタッドバンプＳＢは、端子ＴＥの露出面ＥＸに接合して残存するボール部２６ａからなり、ワイヤは接続されていない。
スタッドバンプＢＰも、スタッドバンプＳＢと同様にして形成することができるが、スタッドバンプＳＢは貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸに形成されたのに対して、スタッドバンプＢＰは、パッドＰＤの表面に形成される。すなわち、スタッドバンプＳＢとスタッドバンプＢＰとは、形成される下地が相違しているが、形成法自体は同様であるため、ここでは、スタッドバンプＢＰの形成法についての詳しい説明は省略する。
また、スタッドバンプＳＢ，ＢＰを形成する際には、図示しないヒートステージなどを用いて基板１０（端子ＴＥを含む）と半導体チップＣＰ（パッドＰＤを含む）を加熱することにより、スタッドバンプＳＢ，ＢＰ２と下地の接合強度を向上させることもできる。
ワイヤボンディング工程の対象となるデバイス領域２０ａにおいて、そのデバイス領域２０ａに搭載された半導体チップＣＰの複数のパッドＰＤのそれぞれに対してスタッドバンプＢＰを形成し、そのデバイス領域２０ａに形成された複数の端子ＴＥのそれぞれに対してスタッドバンプＳＢを形成する。この際、スタッドバンプＳＢを先に形成してからスタッドバンプＢＰを形成しても、あるいは、スタッドバンプＢＰを先に形成してからスタッドバンプＳＢを形成してもよく、あるいは、スタッドバンプＳＢの形成とスタッドバンプＢＰの形成とを交互に行うこともできる。
このようにして、スタッドバンプＳＢ，ＢＰを形成することができる。
スタッドバンプＳＢ，ＢＰを形成した後、図３４および図３５に示されるように半導体チップＣＰの複数のパッドＰＤと複数の端子ＴＥとを、複数のワイヤＢＷを介してそれぞれ電気的に接続する。本実施の形態では、逆ボンディング方式でワイヤＢＷを接続する。
ワイヤＢＷを逆ボンディング方式で形成する手法について、図３９および図４０を参照して説明する。図３９および図４０は、逆ボンディングの手法を説明する説明図である。なお、逆ボンディング方式でワイヤＢＷを形成する場合にも、図３６に示すように、ワイヤ２６の先端（端部）にボール部２６ａを形成する点は、スタッドバンプＳＢを形成する場合と同様である。
まず、上記図３６に示されるようにワイヤ２６の先端（端部）にボール部２６ａを形成してから、上記図３７に示されるように、ワイヤ２６の先端（端部）に形成されたボール部２６ａを、基板１０の貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸに接続（接合）する。この際、キャピラリ２５の上方に配置されたクランパ２５ａでワイヤ２６を挟んで固定した状態で、キャピラリ２５の先端でボール部２６ａに荷重を加えている。つまり、ボール部２６ａを、キャピラリ２５で端子ＴＥの露出面ＥＸに押し付けて接合する。さらに、キャピラリ２５に超音波を印加することにより、さらにボール部２６ａと端子ＴＥ（の露出面ＥＸ）を強固に接合することができる。ここまでは、スタッドバンプＳＢを形成する工程と同様である。この後、スタッドバンプＳＢを形成する場合は、ボール部２６ａの上端をキャピラリ２５の先端で切断するが、ワイヤＢＷを形成する場合は、ボール部２６ａの上端は切断せずに、次のような工程を続けて行う。
すなわち、図３９に示されるように、クランパ２５ａを緩め（すなわちクランパ２５ａを開放してワイヤ２６をクランプしない状態にし）、ワイヤ２６を送り出しながらキャピラリ２５を端子ＴＥの上方に向かって移動させる。そして、ある程度（例えば、半導体チップＣＰの最表面のパッシベーション膜ＰＶの上面よりも高い位置）、キャピラリ２５を上方に移動させた後、図４０に示される第２ボンド側となるパッドＰＤ上に形成されたスタッドバンプＢＰに向かって移動させる。そして、ワイヤ２６の一部がパッドＰＤ上に形成されているスタッドバンプＢＰに到達した後、クランパ２５ａでワイヤ２６を再度クランプし、キャピラリ２５の先端でワイヤ２６の一部（ボール部２６ａが形成された端部とは異なる一部）を第２ボンド側となるスタッドバンプＢＰの表面に擦り付ける（潰しながら引きちぎる）。これにより、パッドＰＤにスタッドバンプＢＰを介して接続されたワイヤＢＷが形成される。ワイヤＢＷの一方の端部は、ボール部２６ａ（このボール部２６ａが上記ボール部ＢＬに対応している）であり、ワイヤＢＷの他方の端部は、スタッドバンプＢＰに接合され、そのスタッドバンプＢＰを介してパッドＰＤに接続されている。つまり、ワイヤＢＷは、ワイヤＢＷと別体で形成されたスタッドバンプＢＰを介して、パッドＰＤと電気的に接続する。
また、ワイヤＢＷを形成する際には、図示しないヒートステージなどを用いて基板１０（端子ＴＥを含む）と半導体チップＣＰ（パッドＰＤを含む）を加熱することにより、ワイヤＢＷの接合強度を向上させることもできる。
また、ワイヤＢＷを形成する際には、ワイヤ２６の先端（端部）に形成されたボール部２６ａを、端子ＴＥの露出面ＥＸに接合するが、スタッドバンプＳＢを避けて端子ＴＥの露出面ＥＸに接合する。このため、ワイヤＢＷの一方の端部は、パッドＰＤ上のスタッドバンプＢＰに接合されるが、ワイヤＢＷの他方の端部は、端子ＴＥの露出面ＥＸ上のスタッドバンプＳＢには接合されない。パッドＰＤの表面に形成したスタッドバンプＢＰは、ワイヤＢＷをパッドＰＤに接続するために形成したものであるが、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢは、ワイヤＢＷを端子ＴＥに接続するために形成したものではない。スタッドバンプＳＢは、後で形成される封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を高めるためのアンカー手段として形成したものである。
このようにして、ステップＳ４のワイヤボンディング工程が行われる。ステップＳ４のワイヤボンディング工程を行うことにより、基板１０の各デバイス領域２０ａに搭載された半導体チップＣＰの複数のパッドＰＤと、そのデバイス領域２０ａに形成された複数の端子ＴＥとが、複数のワイヤＢＷを介してそれぞれ電気的に接続されるとともに、各端子ＴＥの露出面ＥＸにスタッドバンプＳＢが形成された状態が得られる。
なお、ある端子ＴＥの露出面に対して、スタッドバンプＳＢの形成とワイヤＢＷの接続とを行う場合、どちらを先に行うこともできるが、ワイヤＢＷの接続よりも先にスタッドバンプＳＢの形成を行う方が、より好ましい。これは、ある端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成する際に、その端子ＴＥの露出面ＥＸに接続されているワイヤＢＷを損傷させてしまうのを確実に防止するためである。
ステップＳ４のワイヤボンディング工程の後、樹脂封止工程を行って、図４１〜図４３に示されるように、封止体ＭＲを形成する（図１１のステップＳ５）。
図４１〜図４３は、上記図３３〜図３５にそれぞれ対応するものである。図４１には、基板１０の上面１０ａ側を示す平面図が示され、図４２には、図４１の一部（１つのデバイス領域２０ａ）を拡大した部分拡大平面図が示され、図４３は、図４２のＡ３−Ａ３線の位置での断面図（上記図３５と同じ位置での断面図）であり、いずれもステップＳ５の樹脂封止工程を行った後の状態が示されている。なお、上記図３４と同様に、図４２でも、基板１０の下面１０ｂに形成された端子ＴＥの外形位置を点線で示すとともに、封止体ＭＲ内に封止された部材も点線で示してある。
ステップＳ５では、図４１〜図４３に示されるように、半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＴＥ（具体的には端子ＴＥの露出面ＥＸ）を封止体（封止樹脂）ＭＲで封止する。
以下、このステップＳ５の樹脂封止工程（封止体ＭＲ形成工程）について、説明する。
一般に、半導体チップ等を封止する方法としては、熱硬化性樹脂を加熱室（ポット部）で軟化（可塑化）させ、加熱した成形金型のキャビティ内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式がある。また、別の方法として、液状の樹脂を封止する領域に滴下した後、加熱硬化させて封止樹脂を形成する、所謂、ポッティング方式がある。トランスファモールド方式により形成した樹脂は、ポッティング方式により形成された樹脂よりも硬く、外力（特に点荷重）が加わった時に、半導体チップＣＰを外力による破壊から保護する観点からは、トランスファモールド方式の方が好ましい。このため、本実施の形態では、トランスファモールド方式を採用することが、より好ましい。
トランスファモールド方式を採用したステップＳ５の樹脂封止工程では、まず、図４４に示される成形金型３０を準備する（金型準備工程）。図４４は、トランスファモールド方式を採用した樹脂封止工程の説明図である。
成形金型３０は、下面（金型面）３１ａ、および下面３１ａに形成されたキャビティ（凹部、窪み部）３１ｂを有する上金型（金型）３１と、この上金型３１の下面（金型面）３１ａと対向する上面（金型面）３２ａを有する下金型（金型）３２とを備えている。図４４は、拡大断面図なので、１個のキャビティ３１ｂを示しているが、実際には、上金型３１のキャビティ３１ｂは基板１０のデバイス領域２０ａ毎に形成されている。各キャビティ３１ｂは、例えば、４つの角部が面取りされた略矩形（四角形）の平面形状を有している。
また、図示は省略するが、上金型３１には、キャビティ３１ｂへの封止用樹脂の供給口であるゲート部およびゲート部とは異なる位置に配置されるエアベント部が、それぞれ形成されている。封止用樹脂の供給方式は、例えば、キャビティ３１ｂの側面から封止用樹脂を供給するサイドゲート方式を適用することができるが、他の形態として、キャビティ３１ｂの天面側から封止用樹脂を供給するトップゲート方式を採用することもできる。
次に、成形金型３０の下金型３２上に基板１０を配置する（基板配置工程）。ここで、下金型３２と組み合わせる上金型３１に形成されたキャビティ３１ｂの面積（平面寸法）は、基板１０の各デバイス領域２０ａの面積（平面寸法）よりも小さく、デバイス領域２０ａの周縁部は、平面視において、キャビティ３１ｂよりも外側に位置する。
次に、上金型３１と下金型３２の距離を近づけて、図４４に示されるように、基板１０を上金型３１と下金型３２とで挟んでクランプする（クランプ工程）。これにより、封止体ＭＲが形成される予定の領域の周囲では、上金型３１（上金型３１の下面３１ａ）と、基板１０の上面１０ａとが密着する。また、下金型３２（下金型３２の上面３２ａ）と、基板１０の下面１０ｂとが密着する。キャビティ３１ｂは、基板１０の各デバイス領域２０ａよりも面積（平面寸法）が小さいので、デバイス領域２０ａにおける上面の一部（キャビティ３１ｂよりも外側の領域）は、上金型３１の下面３１ａと密着する。
次に、キャビティ３１ｂ内に封止用樹脂（硬化前の封止樹脂）を供給し、これを硬化させることにより封止体ＭＲを形成する（封止体形成工程）。この工程では、図示しないポット部に配置された樹脂タブレットを加熱軟化させて、成形金型３０のゲート部（図示せず）からキャビティ３１ｂ内に封止用樹脂を供給する。樹脂タブレットは、例えば熱硬化性樹脂であるエポキシ系の樹脂からなり、硬化温度よりも低い温度では、加熱することにより軟化して、流動性が向上する特性を有している。従って、例えば、図示しないプランジャで軟化した樹脂タブレットを押しこむと、封止用樹脂が成形金型３０に形成されたゲート部（図示せず）からキャビティ３１ｂ内に流れ込む。キャビティ３１ｂ内の気体は、封止用樹脂が流入する圧力により成形金型３０のエアベント部（図示せず）から排出され、キャビティ３１ｂ内は、封止用樹脂で満たされる。この結果、基板１０の上面１０ａ側に搭載された半導体チップＣＰおよび複数のワイヤＢＷは、封止用樹脂で覆われる。またこの際、貫通孔ＳＨ内にも封止用樹脂が充填されるため、基板１０の端子ＴＥ（具体的には貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸ）も封止用樹脂で覆われる。その後、成形金型３０を加熱することにより、キャビティ３１ｂ内の封止用樹脂を加熱して硬化させて、硬化した封止用樹脂からなる封止体ＭＲを形成する。
次に、成形金型３０から複数の封止体ＭＲが形成された基板１０を取り出す（基板取り出し工程）。この工程では、成形金型３０のゲート部（図示せず）内の封止用樹脂が硬化したゲートレジン（ゲート内樹脂）をキャビティ３１ｂ内の封止体ＭＲと分割（ゲートブレイク）した後、上金型３１と下金型３２を引き離して、基板１０を取り出す。
また、成形金型３０から基板１０を取り出した後に、封止体ＭＲを再度加熱することもできる。この場合、例えば、成形金型３０から取り出した基板１０をベーク炉（図示せず）に搬送し、ベーク炉内で基板１０（封止体ＭＲが形成された基板１０）を熱処理することにより、封止体ＭＲを再度熱処理する。これにより、成形金型３０内で加熱された封止用樹脂（封止体ＭＲ）を、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化した状態（仮硬化と呼ばれる状態）としておき、仮硬化した封止体ＭＲをベーク炉で再度加熱することにより、硬化成分の全てを硬化させる本硬化処理を行うことができる。仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップＣＰやワイヤＢＷは封止されているが、封止体ＭＲの強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、本硬化処理を行う。このように、封止用樹脂を硬化させる工程を２回に分けることにより、次に成形金型３０に搬送される次の基板１０に対して、いち早く封止工程を施すことができるため、製造効率を向上させることができる。
成形金型３０から基板１０を取り出した後に、封止体ＭＲの本硬化処理を行わない場合は、成形金型３０内で封止用樹脂を十分に硬化させる（本硬化と同程度まで硬化させる）ことにより、封止体ＭＲを形成すればよい。
このようにして、ステップＳ５の樹脂封止工程（封止体ＭＲ形成工程）が行われる。
ステップＳ５の樹脂封止工程を行うと、図４１〜図４３に示されるように、基板１０の複数のデバイス領域２０ａのそれぞれにおける表面の一部（すなわち基板１０の上面１０ａにおけるデバイス領域２０ａの周縁部）が露出するように、半導体チップＣＰおよび複数のワイヤＢＷを封止する封止体（封止樹脂）ＭＲが、基板１０の各デバイス領域２０ａに形成される。
ステップＳ５の樹脂封止工程の後、個片化工程を行う（図１１のステップＳ６）。
ステップＳ６の個片化工程では、上記図４１に示される基板１０をデバイス領域２０ａに沿って切断し、複数のデバイス領域２０ａを分割する。これにより、半導体装置ＰＫＧが得られる。個片化された個々のデバイス領域２０ａが半導体装置ＰＫＧとなる。また、個片化された個々のデバイス領域２０ａの基板１０が、半導体装置ＰＫＧを構成する基板ＣＢとなる。基板１０の切断方法は、特に限定されないが、例えば、図示しないパンチ（切断刃）とダイ（支持部材）を用いて、プレス加工により切断することができる。
このように、ステップＳ１〜Ｓ６により、半導体装置ＰＫＧが製造される。
＜ＩＣカードの製造工程について＞
次に、本実施の形態のＩＣカード１の製造工程について説明する。図４５〜図４８は、ＩＣカード１の製造工程を示す断面図である。
ＩＣカード１を製造するには、まず、カード本体２と半導体装置ＰＫＧとを準備（用意）する。
先にカード本体２を準備してから半導体装置ＰＫＧを準備しても、あるいは、先に半導体装置ＰＫＧを準備してからカード本体２を準備してもよい。あるいは、カード本体２の準備と半導体装置ＰＫＧの準備とを同時に行ってもよい。
次に、図４５に示されるように、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部に、シート状の接着用フィルム（接着用テープ、接着シート）４ａを貼り付ける。接着用フィルム４ａは、上記接着材４に相当するものである。接着用フィルム４ａは、例えば熱硬化型の接着フィルム（接着シート）などを用いることができる。
なお、ここでは、個片化された半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部に、接着用フィルム４ａを貼り付ける場合について説明した。他の形態として、上記ステップＳ５の樹脂封止工程を行って封止体ＭＲを形成した後で、上記ステップＳ６の個片化工程を行う前に、基板ＣＢの上面ＣＢａに接着用フィルム４ａを貼り付けてから、上記ステップＳ６の個片化工程を行うこともできる。いずれの場合でも、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部に、接着用フィルム４ａが貼り付けられた状態を得ることができる。
接着用フィルム４ａは、封止体ＭＲ上には貼り付けられず、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部（すなわち封止体ＭＲが形成されていない領域の基板ＣＢの上面ＣＢａ）に貼り付けられている。
次に、図４６に示されるように、カード本体２の凹部３内に、半導体装置ＰＫＧを配置（収容）する。
上述のように、カード本体２の表面２ａには凹部３が形成されているが、この凹部３は、凹部３ａと、凹部３ａ内に凹部３ａよりも深く形成された凹部３ｂとにより形成されている。
カード本体２の凹部３内に半導体装置ＰＫＧを配置する際には、基板ＣＢの上面がカード本体２の表面２ａに対向する向きで、カード本体２の凹部３内に半導体装置ＰＫＧを配置する。これにより、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部に貼り付けられた接着用フィルム４ａが、凹部３ａの底面３ｃ上に配置され、半導体装置ＰＫＧの封止体ＭＲが凹部３ｂ内に配置される。この際、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部に貼り付けられた接着用フィルム４ａは、凹部３ａの底面３ｃに接するが、半導体装置ＰＫＧの封止体ＭＲは、凹部３ｂの底面３ｄに接しておらず、凹部３ｂの底面３ｄと封止体ＭＲの上面ＭＲａとの間には、中空空間５ａが形成される。
次に、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周部を、接着用フィルム４ａを介して、凹部３ａの底面３ｃに熱圧着する。
この際、例えば、図４７に示されるように、半導体装置ＰＫＧの基板ＣＢの下面ＣＢｂの外周部を加熱ツール（加熱用治具）ＴＬ１などで押圧することにより、基板１０を、接着用フィルム４ａを介して凹部３ａの底面３ｃに押し付けるとともに、加熱ツールＴＬ１により基板１０を介して接着用フィルム４ａを加熱する。これにより、接着用フィルム４ａが軟化してから硬化し、半導体装置ＰＫＧの基板ＣＢの上面ＣＢａの外周が、接着用フィルム４ａを介して、凹部３ａの底面３ｃと接着されて固定される。その後、加熱ツールＴＬ１を半導体装置ＰＫＧから離れさせる。このようにして、図４８に示されるように、半導体装置ＰＫＧを凹部３に収容してカード本体２に固定することができる。硬化した接着用フィルム４ａが、上記接着材４となる。また、凹部３ｂの底面３ｄと封止体ＭＲの上面ＭＲａとの間の中空空間５ａが、上記中空空間５となる。
このようにして、ＩＣカード１を製造することができる。
＜検討＞
次に、本発明者の検討について説明する。
例えば上記特許文献１のように、テープから成る基材上に半導体チップを搭載した半導体装置、所謂ＣＯＴパッケージでは、基材に形成された貫通孔を介して、基材の裏面に形成された端子の表面（基材の貫通孔から露出する面）に導電性部材（例えばワイヤ）を接続し、この導電性部材を介して端子と半導体チップとを電気的に接続し、さらに、半導体チップと導電性部材を樹脂で封止している。
ここで、端子の面（基材と対向する面）のうち、基材と接触する部分は、基材との密着性を向上するために、粗面化処理が施されている。一方、導電性部材が接続される端子の表面は、導電性部材との接続性を向上するために、平坦化処理が施されている。
また、端子は導電性部材（金属）から成るのに対し、樹脂（封止体）は絶縁性部材から成り、それぞれの熱膨張係数には差が生じている。
そのため、端子の表面と樹脂（封止体）の密着性は低く、端子の表面と樹脂（封止体）との間で剥離が発生する虞がある。端子の表面と樹脂（封止体）との間で剥離が発生すると、端子の表面における導電性部材の接合部に大きな負荷（応力、ダメージ）が加わってしまい、この接合部において電気特性が変化してしまう（断線に至る場合もある）。これは、半導体装置の信頼性の低下につながってしまう。
なお、接合部にダメージを与えるタイミングとしては、主に、半導体装置（ＣＯＴパッケージ）をカード本体に収納する際（すなわちＩＣカードの組み立て工程）と、完成した製品（ＩＣカード）を使用中との、２つがある。
＜主要な特徴と効果について＞
本実施の形態の半導体装置ＰＫＧは、貫通孔ＳＨを有する絶縁性の基材ＢＳと、基材ＢＳの一方の主面（下面ＢＳｂ）に形成され、一部が貫通孔ＳＨから露出される端子ＴＥ（外部端子）と、基材ＢＳの他方の主面（上面ＢＳａ）上に搭載された半導体チップＣＰとを有している。半導体チップＣＰは、パッドＰＤが形成された側とは反対側の裏面ＣＰｂが、基材ＢＳの他方の主面（上面ＢＳａ）と対向するように、基材ＢＳの他方の主面（上面ＢＳａ）上に搭載されている。更に、半導体装置ＰＫＧは、端子ＴＥのうちの基材ＢＳの貫通孔ＳＨから露出する露出面ＥＸと半導体チップＣＰのパッドＰＤとを電気的に接続する導電性部材（すなわち導電性接続部材、ここではワイヤＢＷ）と、封止体ＭＲとを有しており、封止体ＭＲは、基材ＢＳの貫通孔ＳＨの内部、半導体チップＣＰ、および導電性接続部材（ワイヤＢＷ）を封止している。そして、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部（ボンディング領域）以外の領域（非接合部）に、アンカー手段が設けられている。
このアンカー手段は、封止体ＭＲと端子ＴＥ（外部端子）との密着性を向上させるように機能するものである。すなわち、端子ＴＥの露出面ＥＸにアンカー手段が設けられていない場合に比べて、端子ＴＥの露出面ＥＸにアンカー手段が設けられている場合には、端子ＴＥの露出面ＥＸと封止体ＭＲとの密着性を向上させることができる。
もしも封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性が低いと、封止体ＭＲが端子ＴＥの露出面ＥＸから剥離する虞があり、封止体ＭＲが端子ＴＥの露出面ＥＸから剥離すると、端子ＴＥの露出面ＥＸにおける導電性接続部材（例えばワイヤＢＷ）の接合部に大きな負荷（応力、ダメージ）が加わってしまう。この負荷は、この接合部において、電気特性が変化してしまうことに繋がり、また、断線（パッドＰＤと端子ＴＥとの間の電気的接続が切れてしまう現象）に至る場合もある。断線はもちろん、電気的特性の変化の場合であっても、パッドＰＤと端子ＴＥとの間の電気的接続の信頼性の低下、ひいては半導体装置の信頼性の低下につながってしまう。このため、パッドＰＤと端子ＴＥとの間の電気的接続の信頼性を向上させ、半導体装置の信頼性を向上させるためには、封止体ＭＲが端子ＴＥの露出面ＥＸからできるだけ剥離しないようにすることが重要である。
そこで、本実施の形態では、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部以外の領域に、アンカー手段を設けており、このアンカー手段により、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を向上させることができる。これにより、封止体ＭＲが端子ＴＥの露出面ＥＸから剥離するのを抑制または防止することができるため、封止体ＭＲの剥離に起因して端子ＴＥの露出面ＥＸにおける導電性接続部材（例えばワイヤＢＷ）の接合部に負荷（応力、ダメージ）が加わるのを抑制または防止することができる。このため、端子ＴＥの露出面ＥＸにおける導電性接続部材（例えばワイヤＢＷ）の接合部の電気的特性が変化したり、あるいは断線してしまうことを、抑制または防止することができる。従って、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができる。このため、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
このように、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸにアンカー手段を設けることを、主要な特徴のうちの一つとしているが、本実施の形態では、このアンカー手段として、スタッドバンプＳＢを用いている。なお、後述の実施の形態２では、このアンカー手段として、凹部８１を用いており、後述の実施の形態３では、このアンカー手段として、粗面化された領域７１を用いている。すなわち、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部以外の領域に、アンカー手段を設けることは、本実施の形態１と後述の実施の形態２，３とで共通であるが、アンカー手段の具体的構成が、本実施の形態１と後述の実施の形態２と後述の実施の形態３とで相違している。
このため、本実施の形態１と後述の実施の形態２，３とで共通な技術思想は、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部以外の領域に、アンカー手段を設けることである。そして、このアンカー手段を具体化したものが、本実施の形態１と後述の実施の形態２，３である。
アンカー手段は、封止体ＭＲと端子ＴＥとの密着性を向上させるように機能するものであるため、少なくとも、封止体ＭＲを形成する前に（すなわち端子ＴＥの露出面ＥＸが封止体ＭＲで封止される前に）、端子ＴＥの露出面ＥＸに形成しておく必要がある。
なお、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部以外の領域に、アンカー手段を設けることは、端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部にはアンカー手段を設けないことを意味している。こうするのは、端子ＴＥの露出面ＥＸに対する導電性接続部材（例えばワイヤＢＷ）の的確な接続（接合）が、アンカー手段により阻害されてしまうのを防止するためである。すなわち、端子ＴＥの露出面ＥＸには、アンカー手段を設けた領域とアンカー手段を設けていない領域とがあり、導電性接続部材（例えばワイヤＢＷ）は、端子ＴＥの露出面ＥＸのうちのアンカー手段を設けていない領域に接続（接合）する。端子ＴＥの露出面ＥＸのうち、アンカー手段を設けていない領域に導電性接続部材（例えばワイヤＢＷ）を接続（接合）したことで、端子ＴＥの露出面ＥＸに対する導電性接続部材の的確な接続（接合）を確保できるとともに、端子ＴＥの露出面ＥＸにアンカー手段を設けたことで、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を向上させることができる。
このため、本実施の形態１では、端子ＴＥの露出面ＥＸにおいて、アンカー手段としてのスタッドバンプＳＢが形成されていない位置に（すなわちスタッドバンプＳＢに接しない位置に）、導電性接続部材（例えばワイヤＢＷ）が接合されている。また、後述の実施の形態２では、端子ＴＥの露出面ＥＸにおいて、アンカー手段としての凹部８１が形成されていない位置に（すなわち凹部８１とは重ならない位置に）、導電性接続部材（例えばワイヤＢＷ）が接合されている。また、後述の実施の形態３では、端子ＴＥの露出面ＥＸにおいて、アンカー手段としての粗面化された領域７１に重ならない位置に、導電性接続部材（例えばワイヤＢＷ）が接合されている。これにより、端子ＴＥの露出面ＥＸに対する導電性接続部材（例えばワイヤＢＷ）の的確な接続（接合）を確保できるとともに、アンカー手段を設けたことで、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を向上させることができる。
なお、逆ボンディングでワイヤＢＷを端子ＴＥの露出面ＥＸに接続した場合は、ワイヤＢＷの端部にボール部ＢＬが一体的に形成されているため、端子ＴＥの露出面ＥＸにおける導電性接続部材（例えばワイヤＢＷ）が接合される接合部は、端子ＴＥの露出面ＥＸにおいてボール部ＢＬが接合される部分に対応することになる。
また、端子ＴＥの基材ＢＳと対向する側の面である基材対向面ＴＥａは、基材ＢＳの一方の面（下面ＢＳｂ）と対向する接合面ＢＤと、基材ＢＳの貫通孔ＳＨから露出する露出面ＥＸと、を有している。そして、端子ＴＥの接合面ＢＤの表面粗さ（算術平均粗さＲａ）は、端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部の表面粗さ（算術平均粗さＲａ）よりも大きいことが好ましい。これも、本実施の形態１と後述の実施の形態２，３，４とで共通である。
すなわち、半導体装置ＰＫＧの信頼性向上のためには、端子ＴＥと基材ＢＳの接着強度が高いことが好ましい。これにより、端子ＴＥが基材ＢＳから剥離するのを防止することができる。端子ＴＥと基材ＢＳの接着強度を高くするには、端子ＴＥの接合面ＢＤの表面粗さを大きくすることが有効である。このため、端子ＴＥの接合面ＢＤの表面粗さ（算術平均粗さＲａ）は、ある程度大きくすることが好ましい。すなわち、端子ＴＥの接合面ＢＤは、粗面化されていることが好ましい。
一方、端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合された接合部は、ある程度平坦であることが好ましい。すなわち、端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される領域は、粗面化されておらず、ある程度平坦であることが好ましい。これは、ワイヤＢＷなどの導電性接続部材を接合するには、接合対象の面が平坦な方が、ワイヤＢＷなどの導電性接続部材の的確な接合を確保しやすいためである。従って、端子ＴＥの接合面ＢＤよりも表面粗さ（算術平均粗さＲａ）が小さな領域で、かつ、アンカー手段を設けていない領域を、端子ＴＥの露出面ＥＸに確保し、そこに、ワイヤＢＷなどの導電性接続部材を接合することが好ましい。
このため、端子ＴＥの接合面ＢＤ（接着層ＳＥを介して基材ＢＳに接着された面）の表面粗さ（算術平均粗さＲａ）は、端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部の表面粗さ（算術平均粗さＲａ）よりも大きいことが好ましい。換言すれば、端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部の表面粗さ（算術平均粗さＲａ）は、端子ＴＥの接合面ＢＤ（接着層ＳＥを介して基材ＢＳに接着された面）の表面粗さ（算術平均粗さＲａ）よりも小さいことが好ましい。これにより、端子ＴＥと基材ＢＳの接着強度を高くできるとともに、端子ＴＥの露出面ＥＸに対する導電性接続部材（例えばワイヤＢＷ）の的確な接続（接合）を確保することができる。
例えば、端子ＴＥの接合面ＢＤの表面粗さ（算術平均粗さＲａ）は６μｍ以上とすることができる。一方、端子ＴＥの露出面ＥＸのうち、導電性接続部材（ワイヤＢＷ）が接合される接合部の表面粗さ（算術平均粗さＲａ）は、４μｍ以下とすることができる。
以下に、本実施の形態１のアンカー手段であるスタッドバンプＳＢを中心に、本実施の形態１の主要な特徴について、更に具体的に説明する。
本実施の形態１では、端子ＴＥの露出面ＥＸに設けるアンカー手段として、スタッドバンプＳＢを用いている。すなわち、本実施の形態１では、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸに、アンカー手段としてスタッドバンプＳＢを形成している。端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成したことにより、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を向上させることができる。このため、上述のように、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができる。従って、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成したことにより、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を向上させることができる理由は、例えば次のようなものである。
金属材料からなる端子ＴＥの露出面ＥＸと金属材料からなるスタッドバンプＳＢとの間の接着強度（接着力）は、金属材料からなる端子ＴＥの露出面ＥＸと樹脂（封止体ＭＲ）との間の接着強度（接着力）よりも大きくすることができる。このため、スタッドバンプＳＢを形成しなかった場合に比べて、スタッドバンプＳＢを形成した場合は、端子ＴＥの露出面ＥＸが接触する樹脂面積（封止体ＭＲの面積）の一部を、端子ＴＥの露出面ＥＸに対する接着強度が樹脂（封止体ＭＲ）よりも高いスタッドバンプＳＢに置き換えることになる。そして、スタッドバンプＳＢは、端子ＴＥの露出面ＥＸに形成された凸部（突起部）であるため、スタッドバンプＳＢと端子ＴＥの露出面ＥＸとの接触面積に比べて、スタッドバンプＳＢと封止体ＭＲの接触面積は大きくなる。このため、スタッドバンプＳＢを形成しなかった場合の封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性に比べて、スタッドバンプＳＢを形成した場合の封止体ＭＲと端子ＴＥの露出面ＥＸおよびスタッドバンプＳＢの表面との密着性を高くすることができる。従って、スタッドバンプＳＢを形成しなかった場合に比べて、スタッドバンプＳＢを形成した場合の方が、端子ＴＥの露出面ＥＸから封止体ＭＲが剥離しにくくなる。
また、スタッドバンプＳＢは、例えば金からなるワイヤの先端（端部）にボール部（ボール状の電極）を形成し、このボール部をキャピラリ（図示省略）で端子ＴＥの露出面ＥＸに押し付けて接合することにより、形成したものであり、扁平形状に押しつぶされたボール部（ボール状の電極）により形成されている。このため、図４９に示されるように、端子ＴＥの露出面ＥＸに略垂直な断面でのスタッドバンプＳＢの断面形状は、略楕円形状（露出面ＥＸに略垂直な方向での寸法が露出面ＥＸに略平行な方向での寸法よりも小さいような楕円状）となっている。ここで、図４９は、端子ＴＥの露出面ＥＸに形成されたスタッドバンプＳＢを模式的に示す断面図である。
スタッドバンプＳＢにおける、端子ＴＥの露出面ＥＸに略平行な平面での断面積は、スタッドバンプＳＢの高さ方向の下部（スタッドバンプＳＢと露出面ＥＸとの接合面）よりも、スタッドバンプＳＢの高さ方向の中間部の方が大きくなっている。すなわち、図４９において、寸法Ｌ３が寸法Ｌ４よりも大きくなっている（すなわちＬ３＞Ｌ４）。ここで、図４９における寸法Ｌ３および寸法Ｌ４は、端子ＴＥの露出面ＥＸに略平行な平面でのスタッドバンプＳＢの断面の径に相当し、このうち寸法Ｌ３は、スタッドバンプＳＢの高さ方向の下部（スタッドバンプＳＢと露出面ＥＸとの接合面）での径であり、寸法Ｌ４は、スタッドバンプＳＢの高さ方向の中間部での径である。
なお、スタッドバンプＳＢの高さ方向とは、端子ＴＥの露出面ＥＸを基準にして、スタッドバンプＳＢが接合された露出面ＥＸからのスタッドバンプＳＢの突出方向であり、端子ＴＥの露出面ＥＸに略垂直な方向に対応している。スタッドバンプＳＢと露出面ＥＸとの接合面を基準にし、その接合面からスタッドバンプＳＢの突出方向に離れる方向が、高い側または上側である。従って、スタッドバンプＳＢの高さ方向の中間部は、スタッドバンプＳＢと露出面ＥＸとの接合面よりも高い位置にあり、かつ、スタッドバンプＳＢの最頂部（スタッドバンプＳＢと露出面ＥＸとの接合面から最も離れた部分）よりも低い位置にある。
つまり、スタッドバンプＳＢは、端子ＴＥの露出面ＥＸに略平行な平面でのスタッドバンプＳＢの断面がスタッドバンプＳＢと露出面ＥＸとの接合面よりも大きくなる部分を、該接合面よりも高い位置（スタッドバンプＳＢの高さ方向の中間部）に有している。これにより、スタッドバンプＳＢの高さ方向に見たときに、スタッドバンプＳＢの一部と端子ＴＥの露出面ＥＸとの間に、封止体ＭＲの一部（図４９で符号ＹＧを付した矢印で示した部分）が挟まれた状態が得られる。このような状態であれば、封止体ＭＲがスタッドバンプＳＢから剥離し難くなるため、スタッドバンプＳＢがアンカー手段として機能する上で、好適である。
すなわち、スタッドバンプＳＢの高さ方向に見たときに、スタッドバンプＳＢの一部と端子ＴＥの露出面ＥＸとの間に、封止体ＭＲの一部（図４９で符号ＹＧを付した矢印で示した部分）が挟まれていれば、より好ましい。換言すれば、スタッドバンプＳＢの高さ方向に見たときに、スタッドバンプＳＢの一部の直下に封止体ＭＲの一部（図４９で符号ＹＧを付した矢印で示した部分）が存在していれば、より好ましい。これにより、封止体ＭＲがスタッドバンプＳＢから剥離し難くなるため、封止体ＭＲとスタッドバンプＳＢとの密着性を更に向上させることができる。このため、封止体ＭＲの剥離をより的確に抑制または防止することができる。従って、パッドＰＤと端子ＴＥとの電気的接続の信頼性を、より的確に向上させることができる。また、半導体装置の信頼性を、より的確に向上させることができる。また、半導体装置の製造歩留まりを、より的確に向上させることができる。
また、本実施の形態では、端子ＴＥの露出面ＥＸにアンカー手段としてスタッドバンプＳＢを形成するが、上記図６には、例として、端子ＴＥの露出面ＥＸにおいて、３箇所にスタッドバンプＳＢを形成した場合（すなわち合計３つのスタッドバンプＳＢを形成した場合）が示されている。しかしながら、端子ＴＥの露出面ＥＸに形成するスタッドバンプＳＢの数は、これに限定されず、種々変更可能である。端子ＴＥの露出面ＥＸにおいて、１箇所にスタッドバンプＳＢを形成した場合（すなわち合計１つのスタッドバンプＳＢを形成した場合）であっても、スタッドバンプＳＢを形成しない場合に比べれば、形成したスタッドバンプＳＢがアンカー手段として機能することで、封止体ＭＲの剥離を抑制または防止することができる。従って、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができる。また、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
しかしながら、端子ＴＥの露出面ＥＸにおいて、複数箇所にスタッドバンプＳＢを形成すれば（すなわち複数のスタッドバンプＳＢを形成すれば）、より好ましい。これにより、封止体ＭＲと端子ＴＥの露出面ＥＸおよびスタッドバンプＳＢの表面との密着性を、より高くすることができ、端子ＴＥの露出面ＥＸから封止体ＭＲが剥離するのを、より的確に抑制または防止することができる。
また、端子ＴＥの露出面ＥＸにおいて、いずれの位置にスタッドバンプＳＢを形成した場合であっても、端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成しない場合に比べれば、封止体ＭＲの剥離を抑制または防止する効果を得ることができる。但し、スタッドバンプＳＢは、端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部以外の領域に形成される。
しかしながら、端子ＴＥの露出面ＥＸにおいて、封止体ＭＲの剥離の起点になりやすい領域にスタッドバンプＳＢを形成しておけば、封止体ＭＲの剥離を抑制または防止する効果を、より高めることができる。この観点で、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部よりも、貫通孔ＳＨの内壁に近い位置に、スタッドバンプＳＢを形成しておけば、より好ましい（図６参照）。これは、端子ＴＥの露出面ＥＸにおいて、封止体ＭＲの剥離の起点になりやすいのは、端子ＴＥの露出面ＥＸにおける周縁部（図５０においてドットのハッチングを付した領域５１に対応）だからである。
ここで、図５０は、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸを示す平面図である。図５０は、平面図であるが、封止体ＭＲの剥離の起点になりやすい領域５１（すなわち封止体ＭＲの剥離が最初に発生しやすい領域）にドットのハッチングを付してある。
図５０に示されるように、端子ＴＥの露出面ＥＸにおいて、封止体ＭＲの剥離の起点になりやすい領域５１は、端子ＴＥの露出面ＥＸにおける周縁部（貫通孔ＳＨの内壁に近い領域）である。この領域５１で封止体ＭＲの剥離が発生すると、そこを起点として封止体ＭＲの剥離が進行し、端子ＴＥの露出面ＥＸにおいて導電性接続部材（例えばワイヤＢＷ）が接合された接合部に負荷が加わってしまう。
このため、アンカー手段（ここではスタッドバンプＳＢ）は、封止体ＭＲの剥離の起点になりやすい領域５１またはそれに近い位置に形成することが好ましく、従って、端子ＴＥの露出面ＥＸにおける周縁部またはそれに近い位置（すなわち貫通孔ＳＨの内壁にある程度近い位置）に形成することが好ましい。そうすることで、封止体ＭＲの剥離の発生を抑制または防止しやすくなる。
一方、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）は、端子ＴＥの露出面ＥＸにおいて、貫通孔ＳＨの内壁からある程度離れた位置に接合した方が、その導電性接続部材（例えばワイヤＢＷ）を形成しやすい。これは、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）は、端子ＴＥの露出面ＥＸからパッドＰＤまで延在しているため、端子ＴＥの露出面ＥＸにおいて貫通孔ＳＨの内壁に近い位置には形成しにくいためである。一方、スタッドバンプＳＢは、パッドＰＤまで延在させる必要が無いため、ワイヤＢＷに比べて、そのような形成上の制約は小さい。
従って、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部よりも、貫通孔ＳＨの内壁に近い位置に、スタッドバンプＳＢを形成しておけば、より好ましい。すなわち、図６に示されるように、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部と貫通孔ＳＨの内壁との間の距離（間隔）Ｌ１よりも、スタッドバンプＳＢと貫通孔ＳＨの内壁との間の距離（間隔）Ｌ２の方が小さくなる（すなわちＬ２＜Ｌ１）ようにすれば、より好ましい。これにより、封止体ＭＲの剥離の発生をより的確に抑制または防止できるとともに、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）を容易かつ的確に形成することができる。従って、半導体装置の信頼性を、より的確に向上させることができるとともに、半導体装置を製造しやすくなる。
なお、スタッドバンプＳＢと貫通孔ＳＨの内壁との間の距離（間隔）Ｌ２は、スタッドバンプＳＢを形成するのに用いた上記キャピラリ２５が貫通孔ＳＨの内壁に接触しない程度の距離は確保することが好ましい。
また、図５および図６にも示されるように、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部は、端子ＴＥの露出面ＥＸの中心とは重ならない位置にあることが好ましい。これは、端子ＴＥの露出面ＥＸは、中心が周縁部よりも撓みやすいためである。
なお、図６では、端子ＴＥの露出面ＥＸの中心を符号ＣＴを付して示し、また、図５では、端子ＴＥの露出面ＥＸの中心ＣＴを通りかつ端子ＴＥの露出面ＥＸに略垂直な中心線を、符号ＣＬを付して示してある。図５および図６に示されるように、端子ＴＥの露出面ＥＸにおいて、ワイヤＢＷが接合される接合部は、端子ＴＥの露出面ＥＸの中心ＣＴおよび中心線ＣＬとは重ならない位置にあり、すなわち、端子ＴＥの露出面ＥＸの中心ＣＴおよび中心線ＣＬから、ずれた位置にある。
端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）を、端子ＴＥの露出面ＥＸの中心ＣＴとは重ならない位置に接合することにより、端子ＴＥの露出面ＥＸの撓みにより導電性接続部材（例えばワイヤＢＷ）の接合部に負荷（応力、ダメージ）が加わるのを抑制しやすくなる。これにより、半導体装置の信頼性を、より的確に向上させることができる。
また、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部は、端子ＴＥの露出面ＥＸの中心ＣＴからずれているが、半導体装置ＰＫＧの中心から遠ざかる（離れる）方向にずれていることが好ましい。これは、半導体装置ＰＫＧをカード本体２に組み込んだ場合、半導体装置ＰＫＧの周縁部（基板ＣＢの周縁部）のみがカード本体２に支持される（具体的には上記凹部３ａの底面３ｃに接着材４を介して固定される）ため、半導体装置ＰＫＧの中心は半導体装置の周縁部よりも撓みやすいためである。
このため、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）が接合される接合部の位置を、端子ＴＥの露出面ＥＸの中心ＣＴから第１の方向にずらすことにより、半導体装置ＰＫＧの撓みにより導電性接続部材（例えばワイヤＢＷ）の接合部に負荷（応力、ダメージ）が加わるのを抑制しやすくなる。これにより、半導体装置の信頼性を、更に的確に向上させることができる。ここで、前記第１の方向は、半導体装置ＰＫＧの中心から遠ざかる方向である。この第１の方向を、より詳細に述べると、平面視（基板ＣＢの上面ＣＢａに略平行な平面で見た場合）において、端子ＴＥの露出面ＥＸの中心と半導体装置ＰＫＧの中心（基板ＣＢの中心にほぼ対応している）とを結ぶ直線上の方向で、かつ、半導体装置ＰＫＧの中心から遠ざかる（離れる）方向であれば、より好ましい。
また、端子ＴＥの露出面ＥＸにおいて、導電性接続部材（例えばワイヤＢＷ）の接合部が、平面視で複数のスタッドバンプＳＢで囲まれるようにすれば、より好ましい。これにより、封止体ＭＲの剥離に起因した負荷が導電性接続部材（例えばワイヤＢＷ）の接合部に加わるのを、より的確に抑制または防止できるようになる。これにより、半導体装置の信頼性を、更に向上させることができる。
また、基材ＢＳの下面ＢＳｂに端子ＴＥが複数形成されている場合、それら複数の端子ＴＥのうちの少なくとも１つの端子ＴＥの露出面ＥＸに対して、アンカー手段を設ければ、そのアンカー手段を設けた端子ＴＥの露出面ＥＸでは封止体ＭＲの剥離を抑制または防止することができる。これにより、アンカー手段を全く設けなかった場合に比べて、半導体装置の信頼性を向上させることができる。
しかしながら、基材ＢＳの下面ＢＳｂに端子ＴＥが複数形成されている場合は、それら複数の端子ＴＥのそれぞれの露出面ＥＸに対してアンカー手段を設けることが、より好ましく、これにより、アンカー手段を設けた複数の端子ＴＥの各露出面ＥＸで封止体ＭＲの剥離を抑制または防止することができる。これにより、半導体装置の信頼性を更に向上させることができる。
但し、基材ＢＳの下面ＢＳｂに端子ＴＥが複数形成されるとともに、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）が接合される端子ＴＥと、導電性接続部材が接合されない端子ＴＥとが混在している場合もある。この場合は、導電性接続部材（例えばワイヤＢＷ）が接合された端子ＴＥについては、その端子ＴＥの露出面ＥＸに対してアンカー手段を設けることが好ましいが、導電性接続部材（例えばワイヤＢＷ）が接合されない端子ＴＥの露出面ＥＸについては、アンカー手段を設けても設けなくともよい。これは、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）が接続されていない端子ＴＥの露出面ＥＸについては、たとえその端子ＴＥの露出面ＥＸから封止体ＭＲが剥離したとしても、その端子ＴＥとパッドＰＤとの間の電気的接続への影響を考慮する必要がないためである。
なお、導電性接続部材（例えばワイヤＢＷ）が接合されない端子ＴＥの露出面ＥＸについては、アンカー手段を設けなければ、半導体装置の製造時間を短縮でき、また、スループットを向上できるという利点を得られる。
このため、上記図２および図３の場合は、端子ＴＥが８個形成され、そのうち端子ＧＮＤ，Ｉ／Ｏ，ＶＣＣ，ＲＳＴ，ＣＬＫの各露出面ＥＸにそれぞれワイヤＢＷが接続され、端子ＮＣ１，ＮＣ２，ＮＣ３の各露出面ＥＸにそれぞれワイヤＢＷが接続されていないが、この場合は、次のようにすることができる。
すなわち、ワイヤＢＷが接続された端子ＧＮＤ，Ｉ／Ｏ，ＶＣＣ，ＲＳＴ，ＣＬＫのうち、少なくとも１つの端子の露出面ＥＸにアンカー手段を設け、より好ましくは、ワイヤＢＷが接続された端子ＧＮＤ，Ｉ／Ｏ，ＶＣＣ，ＲＳＴ，ＣＬＫの全てについて、各露出面ＥＸにアンカー手段を設ける。一方、ワイヤＢＷが接続されない端子ＮＣ１，ＮＣ２，ＮＣ３については、各露出面ＥＸにアンカー手段を設けても、設けなくともよく、あるいはアンカー手段を設けたものと設けないものとを混在させてもよいが、設けない場合は、半導体装置の製造時間を短縮でき、また、スループットを向上できるという利点を得られる。
＜実施の形態１の第１変形例＞
次に、本実施の形態１の第１変形例について説明する。
図５１および図５２は、本実施の形態１の半導体装置ＰＫＧの第１変形例を示す断面図であり、それぞれ上記図４および図５に対応するものである。図５２は、図５１において、点線で囲まれた領域ＲＧ１の拡大図が示されている。
上記図４および図５の場合は、逆ボンディング方式でワイヤＢＷを接続していたが、図５１および図５２の第１変形例の場合は、正ボンディング方式でワイヤＢＷを接続している。
すなわち、図５１および図５２の第１変形例の場合は、次のようにして、半導体チップＣＰのパッドＰＤと基板ＣＢの端子ＴＥの露出面ＥＸとをワイヤＢＷを介して電気的に接続する。
まず、上記図３６に示されるようにワイヤ２６の先端（端部）にボール部２６ａを形成してから、ワイヤ２６の先端（端部）に形成された上記ボール部２６ａを、半導体チップＣＰのパッドＰＤに接続（接合）する。このとき、パッドＰＤ上には上記バンプＢＰは形成されていない。それから、上記クランパ２５ａを緩め、上記ワイヤ２６を送り出しながら上記キャピラリ２５をパッドＰＤの上方に向かってある程度移動させた後、第２ボンド側となる端子ＴＥの露出面ＥＸに向かって移動させる。そして、上記クランパ２５ａで上記ワイヤ２６を再度クランプし、上記キャピラリ２５の先端でワイヤ２６の一部（ボール部２６ａが形成された端部とは異なる一部）を第２ボンド側となる端子ＴＥの露出面ＥＸに擦り付ける（潰しながら引きちぎる）。これにより、図５１および図５２に示されるように、一方の端部がパッドＰＤに接続され、他方の端部が端子ＴＥの露出面ＥＸに接続されたワイヤＢＷが形成される。
このため、図５１および図５２の第１変形例の場合は、ワイヤＢＷと一体的に形成された上記ボール部ＢＬが、半導体チップＣＰのパッドＰＤに接合され、パッドＰＤ上に上記スタッドバンプＢＰを設けておく必要はない。また、ワイヤＢＷは、上記ボール部ＢＬを介さずに、端子ＴＥの露出面ＥＸに接合される。
図５１および図５２の第１変形例の他の構成および製造工程は、上記実施の形態１で説明した通りであるので、ここではその繰り返しの説明は省略する。
図５１および図５２の第１変形例の場合も、実施の形態１で説明したのと同様の効果を得ることができる。
また、ワイヤＢＷを正ボンディング方式で接続した場合には、逆ボンディング方式で接続した場合に比べて、ワイヤＢＷと端子ＴＥの露出面ＥＸとの接着強度が低くなる。このため、封止体ＭＲの剥離に起因してワイヤＢＷと端子ＴＥの露出面ＥＸとの接合部に負荷（応力、ダメージ）が加わったときの悪影響（電気特性の変化や断線など）は、ワイヤＢＷを逆ボンディング方式で接続した場合よりも正ボンディング方式で接続した場合の方が大きくなる。しかしながら、ワイヤＢＷを正ボンディング方式で接続した場合であっても、端子ＴＥの露出面ＥＸにアンカー手段を設けたことで、封止体ＭＲの剥離を抑制または防止することができるため、封止体ＭＲの剥離に起因してワイヤＢＷと端子ＴＥの露出面ＥＸとの接合部に負荷（応力、ダメージ）が加わるのを抑制または防止することができる。このため、ワイヤＢＷを逆ボンディング方式で接続した場合はもちろん、正ボンディング方式で接続した場合であっても、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができ、半導体装置の信頼性を向上させることができる。また、ワイヤＢＷを正ボンディング方式で接続した場合は、パッドＰＤ上に上記スタッドバンプＢＰを形成する必要が無いため、半導体装置の製造工程（例えばワイヤボンディング工程）を簡略化することができる。
なお、この第１変形例は、後述の第２変形例や、後述の実施の形態２，３（変形例を含む）に適用することもできる。
＜実施の形態１の第２変形例＞
次に、本実施の形態１の第２変形例について説明する。
図５３は、本実施の形態１の半導体装置ＰＫＧの第２変形例を示す部分拡大断面図であり、上記図５に対応するものである。
図５３に示される第２変形例では、端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成しているが、複数のスタッドバンプＳＢを積み重ねている。すなわち、複数のスタッドバンプＳＢが積層されている。これは、上述したワイヤボンディング工程において、端子ＴＥの露出面ＥＸにスタッドバンプＳＢを形成してから、そのスタッドバンプＳＢ上に更に他のスタッドバンプＳＢを形成（接合）することにより、実現することができる。
なお、図５３では、２つのスタッドバンプＳＢを積み重ねているが、他の形態として、３つ以上のスタッドバンプＳＢを積み重ねることもできる。図５３のように２つのスタッドバンプＳＢを積み重ねた場合、積み重ねられた２つのスタッドバンプＳＢの全体の高さ（露出面ＥＸに略垂直な方向の寸法）は、例えば１０μｍ以上となる。
第２の変形例のように端子ＴＥの露出面ＥＸに複数積み重ねられたスタッドバンプＳＢを形成することにより、スタッドバンプＳＢによるアンカー効果（封止体ＭＲの剥離防止効果）を更に向上させることができる。これにより、パッドＰＤと端子ＴＥとの電気的接続の信頼性を更に向上させることができ、半導体装置の信頼性を更に向上させることができる。
なお、端子ＴＥの露出面ＥＸにおいて、１箇所以上、より好ましくは複数箇所に、スタッドバンプＳＢを形成する。端子ＴＥの露出面ＥＸにおいて複数箇所にスタッドバンプＳＢを形成する際に第２の変形例を適用する場合は、その複数箇所の全てにおいて複数のスタッドバンプＳＢを積み重ねて配置するか、あるいは、その複数箇所において、複数のスタッドバンプＳＢを積み重ねて配置した箇所と積み重ねずに１つのスタッドバンプＳＢを配置した箇所とを混在させることもできる。
（実施の形態２）
図５４および図５５は、本実施の形態２の半導体装置の説明図であり、図５４は上記実施の形態１の上記図６に対応するものである。すなわち、図５４は、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸとそこに接続されたワイヤＢＷを示す平面図である。図５５は、図５４と同じ領域の平面図に対応しているが、図５５には、ワイヤＢＷを端子ＴＥの露出面ＥＸに接続する直前の段階が示されている。
上記実施の形態１では、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢを用いていた。本実施の形態２では、図５４および図５５に示されるように、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成した凹部（窪み部）８１を用いている。凹部８１は、端子ＴＥの露出面ＥＸが窪んだ部分である。凹部８１内には、封止体ＭＲの材料（封止体ＭＲの一部）が充填されている。凹部８１の深さは、例えば４μｍ以上とすることができる。
端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢの代わりに、端子ＴＥの露出面ＥＸに形成した凹部８１を用いていること以外は、本実施の形態２の半導体装置も上記実施の形態１の半導体装置ＰＫＧと同様であるので、ここではその繰り返しの説明は省略する。
端子ＴＥの露出面ＥＸに凹部８１を形成すると、凹部８１内に封止体ＭＲの材料が充填されて、凹部８１の内面と封止体ＭＲとが接触することになるため、凹部８１の内面も含む端子ＴＥの露出面ＥＸと封止体ＭＲとの接触面積を大きくすることができる。すなわち、凹部８１を形成しなかった場合に比べて、凹部８１を形成した場合の方が、端子ＴＥの露出面ＥＸと封止体ＭＲとの接触面積との接触面積を大きくすることができる。このため、凹部８１を形成しなかった場合の封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性に比べて、凹部８１を形成した場合の封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を高くすることができる。従って、凹部８１を形成しなかった場合に比べて、凹部８１を形成した場合の方が、端子ＴＥの露出面ＥＸから封止体ＭＲが剥離しにくくなる。
このように、本実施の形態２では、端子ＴＥの露出面ＥＸに形成した凹部８１がアンカー手段として機能することにより、封止体ＭＲが端子ＴＥの露出面ＥＸから剥離するのを抑制または防止することができる。従って、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができ、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
上記実施の形態１におけるスタッドバンプＳＢの形成位置や形成する数などについての記載を、凹部８１の形成位置や形成する数などに対しても適用することができる。また、凹部８１の平面形状は、種々変更可能である。
次に、凹部８１の形成法の一例について、図５６〜図６０を参照して説明する。図５６〜図６０は、本実施の形態２における基板１０の製造工程を示す断面図である。このうち、図５６および図５８は、上記図１３〜図２１と同じ領域の断面図が示されており、図５７は、図５６において点線で囲まれた領域ＲＧ４の拡大図が示され、図５９は、図５８において点線で囲まれた領域ＲＧ４の拡大図が示されている。また、図６０は、図５９と同じ領域で異なる工程段階の断面図が示されている。
まず、上記実施の形態１と同様に上記ステップＳ１ａ〜Ｓ１ｈの工程を行って、図５６および図５７の構造を得る。すなわち、上記ステップＳ１ｈのエッチング工程を行って基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａを平坦化するまでは、本実施の形態２における基板１０の製造工程も上記実施の形態１における基板１０の製造工程と同様である。従って、図５６および図５７の構造は、上記ステップＳ１ｈのエッチングを行った後の上記図２１および図２３の構造と同じである。
次に、本実施の形態２では、図５８に示されるように、尖った先端部を有するツール（治具）ＴＬ２のその先端部を、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａに対して押しつける。これにより、図５９に示されるように、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａに凹部（窪み部）８１ａを形成することができる。凹部８１ａは、銅箔１３の主面１３ａが窪んだ部分である。
その後、上記実施の形態１と同様に上記ステップＳ１ｉを行って、銅箔１３の露出面に上記めっき膜１６，１７を形成する。図６０は、このステップＳ１ｉを行ってめっき膜１６，１７を形成した段階が示され、めっき膜１７（上記めっき層ＴＥ３に対応）が、貫通孔ＳＨから露出する銅箔１３（上記銅層ＴＥ１に対応）の主面１３ａ（上記上面ＴＥ１ａに対応）に形成された状態が示されている。
めっき膜１７は、下地の面（すなわち基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａ）に対してコンフォーマルに形成される。このため、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａに凹部８１ａを形成しておけば、めっき膜１７の表面には、凹部８１ａに対応して凹部８１が形成されることになる。これにより、めっき膜１７の表面、すなわち端子ＴＥの露出面ＥＸに、凹部８１を形成することができる。
また、ここでは、めっき膜１７を形成する前に、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａに凹部８１ａを形成しておくことで、めっき膜１７の成膜時にめっき膜１７の表面に凹部８１が形成される場合について説明した。他の形態として、上記実施の形態１と同様にステップＳ１ａ〜Ｓ１ｉを行ってから、ツールＴＬ２の先端部を、めっき膜１７の表面に対して押しつけることにより、めっき膜１７の表面（すなわち端子ＴＥの露出面ＥＸ）に凹部８１を形成することもできる。
また、本実施の形態２では、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成した凹部８１を用いている。他の形態として、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成した凸部（突起部）を用いることもできる。アンカー手段が凹部８１ではなく、凸部であっても、封止体ＭＲと、端子ＴＥの露出面ＥＸとの接触面積を大きくすることができるため、封止体ＭＲと端子ＴＥの露出面ＥＸとの密着性を高めることができ、端子ＴＥの露出面ＥＸから封止体ＭＲが剥離するのを抑制または防止する効果を得られる。上記実施の形態１のスタッドバンプＳＢは、端子ＴＥの露出面ＥＸから突出しているため、端子ＴＥの露出面ＥＸに形成した凸部（突起部）とみなすこともできる。
（実施の形態３）
図６１および図６２は、本実施の形態３の半導体装置の説明図であり、図６１は上記実施の形態１の上記６に対応するものである。すなわち、図６１は、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸとそこに接続されたワイヤＢＷを示す平面図である。図６２は、図６１と同じ領域の平面図に対応しているが、図６２には、ワイヤＢＷを端子ＴＥの露出面ＥＸに接続する直前の段階が示されている。なお、図６１および図６２は平面図であるが、端子ＴＥの露出面ＥＸにおける領域７１と領域７２とを判別しやすいように、領域７１と領域７２とに互いに異なる向きのハッチングを付してある。
上記実施の形態１では、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢを用い、上記実施の形態２では、端子ＴＥの露出面ＥＸに形成した凹部８１を用いていた。本実施の形態３では、図６１よび図６２に示されるように、端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸにおける粗面化された領域７１を用いている。
本実施の形態３では、端子ＴＥの露出面ＥＸは、粗面化された領域７１と、その領域７１よりも平坦な領域７２とを有している。すなわち、端子ＴＥの露出面ＥＸは、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを有している。領域７１の表面粗さ（算術平均粗さＲａ）は、領域７２の表面粗さ（算術平均粗さＲａ）よりも大きい。言い換えると、領域７２の表面粗さ（算術平均粗さＲａ）は、領域７１の表面粗さ（算術平均粗さＲａ）よりも小さい。また、表面粗さが小さいほど平坦性が高いとみなせるため、領域７２は、領域７１よりも平坦性が高く、領域７１は、領域７２よりも平坦性が低いと言うこともできる。ここで、領域７１，７２の表面粗さは、算術平均粗さＲａを指すものとする。
領域７１，７２の表面粗さの一例をあげれば、表面粗さが大きい領域７１の表面粗さ（算術平均粗さＲａ）は、例えば６μｍ以上とすることができ、表面粗さが小さい領域７２の表面粗さ（算術平均粗さＲａ）は、例えば４μｍ以下とすることができる。すなわち、本実施の形態３では、領域７１の表面粗さ（算術平均粗さＲａ）は、端子ＴＥの接合面ＢＤの表面粗さ（算術平均粗さＲａ）と同じであり、図１２に示すステップＳ１ｈのエッチングを行っていない状態のままである。
なお、端子ＴＥの露出面ＥＸと封止体ＭＲとの密着性を向上させる上では、領域７１の表面粗さ（算術平均粗さＲａ）が端子ＴＥの接合面ＢＤの表面粗さ（算術平均粗さＲａ）よりも大きくなるように、この領域７１に対して追加で粗面化処理を施してもよい。
本実施の形態２では、図６１および図６２に示されるように、端子ＴＥの露出面ＥＸは、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを有している。端子ＴＥの露出面ＥＸと封止体ＭＲとの間の接着強度と、端子ＴＥの露出面ＥＸの表面粗さとの関係に着目すると、端子ＴＥの露出面ＥＸの表面粗さが大きくなると、端子ＴＥの露出面ＥＸと封止体ＭＲとの接触面積が増大し、端子ＴＥの露出面ＥＸと封止体ＭＲとの間の接着強度が高くなる。このため、本実施の形態２では、端子ＴＥの露出面ＥＸが、表面粗さが大きい領域７１を有し、この表面粗さが大きい領域７１が封止体ＭＲに接触することにより、端子ＴＥの露出面ＥＸと封止体ＭＲとの間の接着強度を高めて、端子ＴＥの露出面ＥＸと封止体ＭＲとの密着性を向上させている。これにより、端子ＴＥの露出面ＥＸから封止体ＭＲが剥離するのを抑制または防止することができる。
しかしながら、本実施の形態３とは異なり、端子ＴＥの露出面ＥＸ全体の表面粗さが大きいと、導電性接続部材（例えばワイヤＢＷ）を端子ＴＥの露出面ＥＸに的確に接続（接合）しにくくなる。すなわち、端子ＴＥの露出面ＥＸにおいて、ワイヤＢＷなどの導電性接続部材を接合する領域は、表面粗さが小さい方が好ましい。
そこで、本実施の形態３では、図６１および図６２に示されるように、端子ＴＥの露出面ＥＸは、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを有しており、パッドＰＤと端子ＴＥとの間を電気的に接続するための導電性接続部材（例えばワイヤＢＷ）は、表面粗さが大きい領域７１ではなく、表面粗さが小さい領域７２に接続（接合）されている。導電性接続部材（例えばワイヤＢＷ）を、表面粗さが小さい領域７２に接続（接合）したことにより、その導電性接続部材（例えばワイヤＢＷ）を端子ＴＥの露出面ＥＸに容易かつ的確に接続（接合）することができるようになる。また、その導電性接続部材（例えばワイヤＢＷ）と端子ＴＥの露出面ＥＸとの間の接着強度を高めることができる。
このように、本実施の形態３では、基材ＢＳの貫通孔ＳＨから露出する端子ＴＥの露出面ＥＸのうち、導電性接続部材（例えばワイヤＢＷ）が接合される接合部以外の領域に、アンカー手段として表面粗さが大きい領域７１（粗面化された領域７１）を設けている。端子ＴＥの露出面ＥＸにおける表面粗さが大きい領域７１（粗面化された領域７１）がアンカー手段として機能することにより、封止体ＭＲが端子ＴＥの露出面ＥＸから剥離するのを抑制または防止することができる。従って、パッドＰＤと端子ＴＥとの電気的接続の信頼性を向上させることができ、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
また、端子ＴＥの接合面ＢＤ（基材ＢＳに接着されている面）の表面粗さ（算術平均粗さＲａ）は、端子ＴＥの露出面ＥＸにおける表面粗さが小さい領域７２の表面粗さ（算術平均粗さＲａ）よりも大きいことが好ましい。これにより、端子ＴＥと基材ＢＳの接着強度を高めることができるため、端子ＴＥが基材ＢＳから剥離するのをより的確に防止することができる。このため、半導体装置の信頼性をより向上させることができる。
また、後述の図６１〜図７０の工程で基板１０を製造した場合には、端子ＴＥの露出面ＥＸにおける表面粗さが大きい領域７１の表面粗さ（算術平均粗さＲａ）は、端子ＴＥの接合面ＢＤ（基材ＢＳに接着されている面）の表面粗さ（算術平均粗さＲａ）と概ね同程度になる。
また、上記図５０を参照して説明したように、端子ＴＥの露出面ＥＸにおいて、封止体ＭＲの剥離の起点になりやすい領域５１は、端子ＴＥの露出面ＥＸにおける周縁部（貫通孔ＳＨの内壁に近い領域）である。このため、アンカー手段（ここでは領域７１）は、封止体ＭＲの剥離の起点になりやすい領域５１またはそれに近い位置に形成することが好ましく、従って、端子ＴＥの露出面ＥＸにおける周縁部またはそれに近い位置（すなわち貫通孔ＳＨの内壁にある程度近い位置）に形成することが好ましい。そうすることで、封止体ＭＲの剥離の発生を抑制または防止しやすくなる。
従って、図６１および図６２に示されるように、端子ＴＥの露出面ＥＸにおいて、周縁部側に（例えば貫通孔ＳＨの内壁に隣接するリング状に）、表面粗さが大きい領域７１を設けることが好ましく、その内側（露出面ＥＸの中心側）に、表面粗さが小さい領域７２を設けることが好ましい。すなわち、端子ＴＥの露出面ＥＸにおいて、貫通孔ＳＨの内壁に隣接する領域は、表面粗さが大きい領域７１とし、表面粗さが小さい領域７２は表面粗さが大きい領域７１に囲まれ、表面粗さが小さい領域７２と貫通孔ＳＨの内壁との間には、表面粗さが大きい領域７１が介在していることが好ましい。これにより、封止体ＭＲの剥離の発生を抑制または防止しやすくなるとともに、端子ＴＥの露出面ＥＸにワイヤＢＷのような導電性接続部材を接続（接合）しやすくなる。
端子ＴＥの露出面ＥＸに設けるアンカー手段として、端子ＴＥの露出面ＥＸに形成したスタッドバンプＳＢの代わりに、端子ＴＥの露出面ＥＸの粗面化された領域７１（表面粗さが大きい領域７１）を用いていること以外は、本実施の形態３の半導体装置も上記実施の形態１の半導体装置ＰＫＧと同様であるので、ここではその繰り返しの説明は省略する。
また、端子ＴＥの露出面ＥＸにおいて、ワイヤＢＷのような導電性接続部材が接合された接合部の位置を、露出面ＥＸの中心（ＣＴ）に重ならない位置にすることや、その接合部を露出面ＥＸの中心（ＣＴ）からずらす方向については、上記実施の形態２および本実施の形態３も、上記実施の形態１と同様とすることができる。
次に、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを有する端子ＴＥの露出面ＥＸを備えた基板１０の製造法の一例について、図６１〜図７０を参照して説明する。
図６１〜図７０は、本実施の形態２における基板１０の製造工程を示す断面図である。このうち、図６３、図６５および図６７は、上記図１３〜図２１と同じ領域の断面図が示されており、図６４は、図６３において点線で囲まれた領域ＲＧ４の拡大図が示され、図６６は、図６５において点線で囲まれた領域ＲＧ４の拡大図が示され、図６９は、図６８において点線で囲まれた領域ＲＧ４の拡大図が示されている。図６７は、図６６と同じ領域で異なる工程段階の断面図が示され、図７０は、図６９と同じ領域で異なる工程段階の断面図が示されている。
まず、上記実施の形態１と同様に上記ステップＳ１ａ〜Ｓ１ｇの工程を行って、図６３および図６４の構造を得る。すなわち、上記ステップＳ１ｇの銅箔１３のパターニング工程行うまでは、本実施の形態３における基板１０の製造工程も上記実施の形態１における基板１０の製造工程と同様である。従って、図６３および図６４の構造は、上記ステップＳ１ｈのエッチングを行う前の上記図２１および図２２の構造と同じである。
次に、本実施の形態３では、図６５および図６６に示されるように、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａ上に、マスク層７３を形成する。このマスク層７３は、後で行う上記ステップＳ１ｈのエッチングにおいてエッチングマスクとして機能するものである。マスク層７３は、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａのうち、全体ではなく一部分上に形成される。マスク層７３が形成される平面領域は、上記図６２において、表面粗さが大きい領域７１とほぼ一致する領域である。
次に、図６７に示されるように、上記ステップＳ１ｈのエッチング工程を行って、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａを、エッチングする。
上記ステップＳ１ｈのエッチング工程について、本実施の形態３が上記実施の形態１と相違しているのは、マスク層７３がエッチングマスクとして機能するため、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａのうち、マスク層７３で覆われていない部分はエッチングされるが、マスク層７３で覆われている部分はエッチングされない点である。図６６は、ステップＳ１ｈのエッチングを行う直前の状態が示され、図６７は、ステップＳ１ｈのエッチングを行った後の状態が示されている。ステップＳ１ｈのエッチングを行った後に、マスク層７３を除去し、マスク層７３を除去した状態が図６８および図６９に示されている。
上記ステップＳ１ｈのエッチング工程を行うと、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａのうち、マスク層７３で覆われていない部分は、エッチングされて平坦性が高められる。しかしながら、ステップＳ１ｈのエッチング工程を行っても、銅箔１３の主面１３ａのうち、接着材層１２を介して基材１１の主面１１ａに接着されている領域（すなわち貫通孔ＳＨから露出する部分以外の銅箔１３の主面１３ａ）と、マスク層７３で覆われた領域とは、エッチングされず、平坦性は変化しない。これ以外は、上記ステップＳ１ｈのエッチング工程については、本実施の形態３も上記実施の形態１と基本的には同じである。
図６６に示されるように、ステップＳ１ｈのエッチングを行う前は、銅箔１３の主面１３ａの平坦性は、貫通孔ＳＨから露出する領域も、マスク層７３で覆われた領域も、接着材層１２を介して基材１１の主面１１ａに接着されている領域も、ほぼ同様の平坦性を有しており、表面粗さはほぼ同じであった。しかしながら、ステップＳ１ｈのエッチングを行うと、図６６に示されるように、銅箔１３の主面１３ａの平坦性は、貫通孔ＳＨから露出する領域のうちのマスク層７３で覆われない領域の平坦性が、接着材層１２を介して基材１１の主面１１ａに接着されている領域の平坦性やマスク層７３で覆われた領域の平坦性よりも高くなる。すなわち、ステップＳ１ｈのエッチングを行うと、銅箔１３の主面１３ａの表面粗さは、貫通孔ＳＨから露出する領域のうちのマスク層７３で覆われない領域が、接着材層１２を介して基材１１の主面１１ａに接着された領域やマスク層７３で覆われた領域よりも、小さくなる。
その後、上記実施の形態１と同様に上記ステップＳ１ｉを行って、銅箔１３の露出面に上記めっき膜１６，１７を形成する。図７０は、このステップＳ１ｉを行ってめっき膜１６，１７を形成した段階が示され、めっき膜１７（上記めっき層ＴＥ３に対応）が、貫通孔ＳＨから露出する銅箔１３（上記銅層ＴＥ１に対応）の主面１３ａ（上記上面ＴＥ１ａに対応）に形成された状態が示されている。
めっき膜１７は、下地の面（すなわち基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａ）に対してコンフォーマルに形成される。このため、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａに、表面粗さが大きな領域（マスク層７３で覆われた領域）と、表面粗さが小さな領域（マスク層７３で覆われなかった領域）とを形成しておけば、めっき膜１７の表面粗さは、下地の銅箔１３の主面１３ａの表面粗さに対応した大きさになる。すなわち、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａのうち、表面粗さが大きな領域上には、大きな表面粗さのめっき膜１７が形成され、表面粗さが小さな領域上には、小さな表面粗さのめっき膜１７が形成されることになる。大きな表面粗さのめっき膜１７により、上記の表面粗さが大きい領域７１が形成され、小さな表面粗さのめっき膜１７により、上記の表面粗さが小さい領域７２が形成される。
このようにして、めっき膜１７の表面、すなわち端子ＴＥの露出面ＥＸに、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを設けることができる。
また、ここでは、端子ＴＥの露出面ＥＸに、表面粗さが大きい領域７１と表面粗さが小さい領域７２とを設ける手法の一例を示したが、他の手法を用いることもできる。
また、ここでは、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａ全体にめっき膜１７を形成する場合について説明した。他の形態として、導電性接続部材（例えばワイヤＢＷ）を接続（接合）する領域以外には、めっき膜１７（すなわち上記めっき層ＴＥ３）を形成しないこともできる。例えば、上記の表面粗さが小さい領域７２にはめっき膜１７（すなわち上記めっき層ＴＥ３）を形成し、上記の表面粗さが大きい領域７１にはめっき膜１７（すなわち上記めっき層ＴＥ３）を形成しない場合もあり得る。
（実施の形態１〜３の変形例）
上記実施の形態１〜３では、基材ＢＳの下面ＢＳｂには端子ＴＥが形成されているが、基材ＢＳの上面ＢＳａには、金属パターン（端子または配線など）が形成されていない基板ＣＢを用いていた。上記実施の形態１〜３（変形例を含む）において、基材ＢＳの下面ＢＳｂに端子ＴＥが形成され、基材ＢＳのチップ搭載側の主面である上面ＢＳａにも、金属パターン（端子または配線など）が形成された、所謂、デュアル基板を基板ＣＢとしても用いることもできる。
本変形例では、デュアル基板を基板ＣＢに適用した場合の例について説明する。図７１は、本変形例の半導体装置ＰＫＧの平面図であり、上記実施の形態１の上記図３に対応するものである。上記図３と同様に、図７１においても、半導体装置ＰＫＧの上面側の平面図（すなわち上面図）が示されているが、封止体ＭＲを透視した平面透視図が示されており、封止体ＭＲの外形位置を二点鎖線で示してある。なお、本変形例においても、上記図２および図３に示されるような端子ＴＥが基板ＣＢの下面ＣＢｂに形成されているが、図７１では図示されていない。また、図７１は、平面図であるが、図面を見やすくするために、金属パターン９１にハッチングを付してある。
図７１の半導体装置ＰＫＧが上記実施の形態１の半導体装置ＰＫＧと相違しているのは、基板ＣＢの上面ＣＢａ側、すなわち、基材ＢＳの上面ＢＳａに金属パターン９１（具体的には金属パターン９１ａおよび端子９１ｂ）が形成されている点と、端子９１ｂと半導体チップＣＰのパッドＰＤとの間をワイヤＢＷなどの導電性部材で電気的に接続している点である。これ以外については、図７１の半導体装置ＰＫＧは、上記実施の形態１の半導体装置ＰＫＧと同様である。
図７１の本変形例の半導体装置ＰＫＧの場合、基板ＣＢの上面ＣＢａ側、すなわち、基材ＢＳの上面ＢＳａには、金属パターン９１が形成されており、この金属パターン９１は、金属パターン９１ａと端子９１ｂとを含んでいる。端子９１ｂと半導体チップＣＰのパッドＰＤとはワイヤＢＷを介して電気的に接続されており、端子９１ｂの一部（ワイヤＢＷと端子９１ｂとの接続部を含む）は、封止体ＭＲで封止され、端子９１ｂの他の一部は、封止体ＭＲで覆われずに露出されている。端子９１ｂのうち、封止体ＭＲから露出されている部分は、図７１の半導体装置ＰＫＧの外部端子として機能することができる。このため、図７１の半導体装置ＰＫＧは、基板ＣＢの下面ＣＢｂ側に外部端子として上記端子ＴＥを有し（図７１では図示せず）、基板ＣＢの上面ＣＢａ側に、外部端子として端子９１ｂを有している。また、端子９１ｂは、端子と配線を兼ねたものである。このため、図７１の半導体装置ＰＫＧの基板ＣＢは、下面ＣＢｂ側に外部端子として上記端子ＴＥを有し（図７１では図示せず）、基板ＣＢの上面ＣＢａ側に、配線または端子用の金属パターンを有している。
金属パターン９１ａは、貫通孔ＳＨの周囲に貫通孔ＳＨを囲むように形成されている。金属パターン９１ａは、製造工程上、形成されたものであるが、無くてもよい。
なお、図７１には、基板ＣＢの上面ＣＢａ側、すなわち、基材ＢＳの上面ＢＳａに形成する金属パターン９１の一例が示されており、金属パターン９１の形状や用途は、種々変更可能である。
本変形例は、上記実施の形態１〜３（変形例を含む）のいずれに対しても適用することができる。すなわち、上記実施の形態１〜３（変形例を含む）のいずれにおいても、図７１に示されるような基板ＣＢ（デュアル基板）を用いることができる。
次に、本変形例で用いたデュアル基板として上記基板１０を製造する場合のその製造法の一例について、図７２〜図８１を参照して説明する。
図７２〜図８１は、本変形例における基板１０の製造工程を示す断面図であり、上記図１３〜図２１と同じ領域の断面図が示されている。
まず、図７２に示されるように、一方の主面１１ｂに銅箔（銅層）１８が貼り付けられた基材（基材層、テープ基材）１１を準備する。ここでは、上記ステップＳ１ａで準備した基材１１の主面１１ｂに、銅箔１８を貼り付けることもできる。銅箔１８は、接着材層（図示省略）を介して基材１１の主面１１ｂに貼り付けられている。
次に、上記ステップＳ１ｂで、図７３に示されるように、基材１１の主面１１ａに接着材層１２を形成する。
次に、上記ステップＳ１ｃで、図７４に示されるように、基材１１に貫通孔ＳＨを形成する。貫通孔ＳＨは、基材１１とともに銅箔１８と接着材層１２も貫通している。
次に、上記ステップＳ１ｄで、図７５に示されるように、基材１１の主面１１ａに接着材層１２を介して銅箔（銅層）１３を貼り付ける。
次に、上記ステップＳ１ｅで、図７６に示されるように、銅箔１３上に、フォトレジスト層（フォトレジスト膜）１４を形成し、銅箔１８上に、フォトレジスト層（フォトレジスト膜）１９を形成する（貼り付ける）。フォトレジスト層１４，１９としてそれぞれ貼り付けるフォトレジスト膜には、例えばフォトレジストドライフィルムを用いることができる。
次に、上記ステップＳ１ｆで、フォトレジスト層１４，１９に対して露光処理と現像処理を行うことにより、フォトレジスト層１４，１９をそれぞれパターニングする。
このフォトレジスト層１４，１９をそれぞれパターニング工程は、例えば、次のようにして行うことができる。すなわち、まず、図７７に示されるように、フォトレジスト層１４上に露光用のマスク１５を形成または配置してから、そのマスク１５を遮光マスクとして用いてフォトレジスト層１４を露光する。また、フォトレジスト層１９上に露光用のマスク１５ａを形成または配置してから、そのマスク１５ａを遮光マスクとして用いてフォトレジスト層１９を露光する。そして、フォトレジスト層１４，１９を現像処理することにより、図７８に示されるように、フォトレジスト層１４，１９をそれぞれパターン化することができる。フォトレジスト層１４とフォトレジスト層１９のうちの一方の露光・現像処理を行ってから、他方の露光・現像処理を行ってもよい。
露光・現像によりパターン化されたフォトレジスト層１４は、上記端子ＴＥが形成される領域に形成され、一方、露光・現像によりパターン化されたフォトレジスト層１９は、上記金属パターン９１が形成される領域に形成される。
但し、後で銅箔１８をパターニングするためのエッチング工程で、貫通孔ＳＨを介して銅箔１３がエッチングされないようにするために、露光・現像処理後も貫通孔ＳＨがフォトレジスト層１９で覆われておくようにする。すなわち、基材１１の主面１１ｂ側において、貫通孔ＳＨが露出されないように、貫通孔ＳＨに重なる位置に貫通孔ＳＨよりも若干大きなパターンでフォトレジスト層１９を残すようにする。この部分のフォトレジスト層１９の下で、貫通孔ＳＨの周囲に銅箔１８が残存することにより、上記金属パターン９１ａが形成される。
次に、上記ステップＳ１ｇで、図７９に示されるように、フォトレジスト層１４をエッチングマスクとして銅箔１３をエッチングしてパターニングし、また、フォトレジスト層１９をエッチングマスクとして銅箔１８をエッチングしてパターニングする。これにより、銅箔１３と銅箔１８とが、所定のパターンにパターニングされる。パターニングされた銅箔１３が、上記端子ＴＥの銅層ＴＥ１となる。パターニングされた銅箔１８が、上記金属パターン９１の主体となる銅層になる。エッチングの後、図８０に示されるように、フォトレジスト層１４，１９を除去する。
次に、上記ステップＳ１ｈで、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａをエッチングする。このエッチングは、基材１１の貫通孔ＳＨから露出する銅箔１３の主面１３ａを平坦化するために行う平坦化処理であるため、基材１１の貫通孔ＳＨから露出する銅箔１３が過剰にエッチングされて貫通孔ＳＨの底部で銅箔１３に孔があいてしまわないようにする。
次に、上記ステップＳ１ｉで、図８１に示されるように、銅箔１３の露出面に上記めっき膜１６，１７を形成し、銅箔１８の露出面にめっき膜１７ｃを形成する。銅箔１３とめっき膜１６，１７とにより、上記端子ＴＥが形成され、銅箔１８とめっき膜１７ｃとにより、上記金属パターン９１（具体的には金属パターン９１ａおよび端子９１ｂ）が形成される。めっき膜１７ｃは、めっき膜１６，１７と同様に、例えば、ニッケルめっき膜と該ニッケルめっき膜上の金めっき膜との積層膜とすることができ、その場合、金めっき膜が最表面膜となる。
このようにして、基板１０をデュアル基板として製造することができる。
さらに、上記実施の形態１〜３（変形例も含む）で説明した技術思想の要旨を逸脱しない範囲内において、上記実施の形態１〜３およびその変形例同士を組み合わせて適用することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
その他、実施の形態に記載された内容の一部を以下に記載する。
（項１）以下の工程を含む、半導体装置の製造方法：
（ａ）第１面および前記第１面とは反対側の第２面を有する絶縁性の基材と、前記基材の前記第２面に形成された外部端子と、前記外部端子の一部を露出するように、前記基材の前記第１面および前記第２面のうちの一方から他方に向かって形成された貫通孔と、を含む基板を準備する工程、
（ｂ）主面、前記主面に形成されたパッド、および前記主面とは反対側の裏面を有する半導体チップを、前記裏面が前記基材の前記第１面と対向するように、前記基材の前記第１面上に搭載する工程、
（ｃ）前記外部端子のうちの前記基材の前記貫通孔から露出する露出面と、前記半導体チップの前記パッドとを、導電性部材を介して電気的に接続する工程と、
（ｄ）前記基材の前記貫通孔の内部、前記半導体チップ、および前記導電性部材を封止する封止体を形成する工程、
ここで、前記露出面のうち、前記導電性部材が接合される接合部以外の領域に、アンカー手段が設けられている。
１ ＩＣカード
２ カード本体
２ａ 表面
２ｂ 裏面
３，３ａ，３ｂ 凹部（窪み部）
３ｃ，３ｄ 底面
３ｅ，３ｆ 側壁
４ 接着材（接着層、接着シート）
４ａ 接着用フィルム（接着用テープ、接着シート）
５，５ａ 中空空間
１０ 基板
１０ａ 上面（チップ搭載面）
１０ｂ 下面（端子面、端子形成面）
１１ 基材（基材層、基板、ベースフィルム、テープ基材）
１１ａ，１１ｂ 主面
１２ 接着材層
１３ 銅箔（銅層）
１３ａ，１３ｂ 主面
１４ フォトレジスト層（フォトレジスト膜）
１５，１５ａ マスク
１６，１７，１７ｃ めっき膜
１７ａ ニッケルめっき膜
１７ｂ 金めっき膜
１８ 銅箔
１９ フォトレジスト層（フォトレジスト膜）
２０ａ デバイス領域
２０ｂ 枠部（フレーム部）
２０ｃ スプロケットホール（送り孔、貫通孔）
２５ キャピラリ
２５ａ クランパ
２６ ワイヤ
２６ａ ボール部（ボール状の電極）
３０ 成形金型
３１ 上金型（金型）
３１ａ 下面（金型面）
３１ｂ キャビティ
３２ 下金型（金型）
３２ａ 上面（金型面）
５１ 領域
７１，７２ 領域
７３ マスク層
８１，８１ａ 凹部（窪み部）
９１，９１ａ 金属パターン
９１ｂ 端子
ＢＤ 接合面（面）
ＢＬ ボール部（ボール状の電極）
ＢＰ スタッドバンプ（バンプ電極）
ＢＳ 基材（基材層、ベースフィルム、基板）
ＢＳａ 上面（チップ搭載面）
ＢＳｂ 下面（端子面、端子形成面）
ＢＷ ワイヤ
ＣＢ 基板
ＣＢａ 上面
ＣＢｂ 下面
ＣＬ 中心線
ＣＬＫ クロック端子
ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４ コーナ部
ＣＰ 半導体チップ
ＣＰａ 表面（主面）
ＣＰｂ 裏面
ＣＴ 中心
ＤＢ 接合材（ダイボンド材、接着材、接着層）
ＥＸ 露出面（露出部、表面、ボンディング面）
ＧＮＤ 基準電位端子
Ｉ／Ｏ データ端子
Ｌ１，Ｌ２ 距離
Ｌ３，Ｌ４ 寸法
ＭＲ 封止体（封止樹脂、封止部、封止樹脂部）
ＮＣ１，ＮＣ２，ＮＣ３ 予備端子
ＰＤ パッド（ボンディングパッド、パッド電極、電極パッド、端子）
ＰＤ１ めっき膜
ＰＫＧ 半導体装置
ＰＶ パッシベーション膜
ＲＧ１，ＲＧ２，ＲＧ３，ＲＧ４ 領域
ＲＳＴ リセット端子
ＳＢ スタッドバンプ（バンプ電極）
ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４ 辺
ＳＥ 接着層（接着材層）
ＳＨ 貫通孔（開口部、ボンディングホール、接続用孔、スルーホール）
ＴＥ 端子（電極、外部端子、金属パターン）
ＴＥ１ 銅層
ＴＥ１ａ 上面
ＴＥ１ｂ 下面
ＴＥ２，ＴＥ３ めっき層（めっき膜）
ＴＥ２１，ＴＥ３１ ニッケル層（ニッケルめっき層）
ＴＥ２２，ＴＥ３２ 金層（金めっき層）
ＴＥａ 基材対向面（上面）
ＴＥｂ 端子面（下面）
ＴＬ１ 加熱ツール（加熱用治具）
ＴＬ２ ツール（治具）
ＶＣＣ 電源電位端子
ＹＧ 矢印

Claims (18)

  1. 第１面と、前記第１面とは反対側の第２面と、前記第１面および前記第２面のうちの一方から他方に向かって形成された貫通孔と、を有する絶縁性の基材と、
    前記基材の前記第２面に形成された外部端子と、
    主面、前記主面に形成されたパッド、および前記主面とは反対側の裏面を有し、前記裏面が前記基材の前記第１面と対向するように、前記基材の前記第１面上に搭載された半導体チップと、
    前記外部端子のうちの前記基材の前記貫通孔から露出する露出面と、前記半導体チップの前記パッドとを、電気的に接続する導電性部材と、
    前記基材の前記貫通孔の内部、前記半導体チップ、および前記導電性部材を封止する封止体と、
    を含み、
    前記露出面のうち、前記導電性部材が接合される接合部以外の領域に、アンカー手段が設けられている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記アンカー手段は、前記露出面に形成されたスタッドバンプである、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記露出面の複数箇所にそれぞれ前記スタッドバンプが形成されている、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記スタッドバンプの高さ方向に見たときに、前記スタッドバンプの一部の直下に前記封止体の一部が存在している、半導体装置。
  5. 請求項２記載の半導体装置において、
    前記露出面に、複数の前記スタッドバンプが積み重ねられている、半導体装置。
  6. 請求項２記載の半導体装置において、
    前記露出面における、前記接合部と前記貫通孔の内壁との間の距離よりも、前記スタッドバンプと前記貫通孔の内壁との間の距離の方が小さい、半導体装置。
  7. 請求項２記載の半導体装置において、
    前記導電性部材はワイヤである、半導体装置。
  8. 請求項７記載の半導体装置において、
    前記ワイヤと前記スタッドバンプは、同じ材料により形成されている、半導体装置。
  9. 請求項１記載の半導体装置において、
    前記露出面において、前記接合部は、前記露出面の中心とは重ならない位置にある、半導体装置。
  10. 請求項１記載の半導体装置において、
    前記露出面において、前記接合部の位置は、前記露出面の中心から第１の方向にずれており、
    前記第１の方向は、平面視において、前記半導体装置の中心から遠ざかる方向である、半導体装置。
  11. 請求項１記載の半導体装置において、
    前記アンカー手段は、前記露出面に形成された凹部である、半導体装置。
  12. 請求項１記載の半導体装置において、
    前記アンカー手段は、前記露出面に形成された凸部である、半導体装置。
  13. 請求項１記載の半導体装置において、
    前記アンカー手段は、前記露出面における粗面化された領域である、半導体装置。
  14. 請求項１３記載の半導体装置において、
    前記露出面は、前記粗面化された領域と、前記粗面化された領域よりも表面粗さが小さい領域とを有し、
    前記表面粗さが小さい領域に前記接合部がある、半導体装置。
  15. 請求項１４記載の半導体装置において、
    前記粗面化された領域は、前記露出面の周縁部にあり、
    前記表面粗さが小さい領域は、前記露出面において、前記粗面化された領域の内側にある、半導体装置。
  16. 請求項１記載の半導体装置において、
    前記外部端子は、前記基材の前記第２面と対向する側の基材対向面と、前記外部端子の前記基材対向面とは反対側の端子面と、を有し、
    前記外部端子の前記基材対向面は、前記基材の前記第２面と対向する接合面と、前記基材の前記貫通孔から露出する前記露出面と、を有している、半導体装置。
  17. 請求項１６記載の半導体装置において、
    前記接合面の表面粗さは、前記露出面のうち、前記導電性部材が接合される前記接合部の表面粗さよりも大きい、半導体装置。
  18. 第１面と、前記第１面とは反対側の第２面と、前記第１面および前記第２面のうちの一方から他方に向かって形成された貫通孔と、を有する絶縁性の基材と、
    前記基材の前記第２面に形成された外部端子と、
    主面、前記主面に形成されたパッド、および前記主面とは反対側の裏面を有し、前記裏面が前記基材の前記第１面と対向するように、前記基材の前記第１面上に搭載された半導体チップと、
    前記外部端子のうちの前記基材の前記貫通孔から露出する露出面と、前記半導体チップの前記パッドとを、電気的に接続する導電性部材と、
    前記基材の前記貫通孔の内部、前記半導体チップ、および前記導電性部材を封止する封止体と、
    を含み、
    前記露出面は、第１領域と、前記第１領域よりも表面粗さが大きい第２領域とを有し、
    前記導電性部材は、前記第１領域に接合されている、半導体装置。
JP2013115580A 2013-05-31 2013-05-31 半導体装置 Active JP6125332B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2013115580A JP6125332B2 (ja) 2013-05-31 2013-05-31 半導体装置
TW103107631A TWI611535B (zh) 2013-05-31 2014-03-06 半導體裝置
CN201410200904.9A CN104218017B (zh) 2013-05-31 2014-05-13 半导体装置
CN201420243438.8U CN203983265U (zh) 2013-05-31 2014-05-13 半导体装置
US14/278,300 US9337134B2 (en) 2013-05-31 2014-05-15 Semiconductor device
KR20140063244A KR20140141474A (ko) 2013-05-31 2014-05-26 반도체 장치
EP20140169979 EP2816590A3 (en) 2013-05-31 2014-05-27 Semiconductor device with anchor means for the sealing resin
HK15101659.3A HK1201376A1 (en) 2013-05-31 2015-02-13 Semiconductor device
US15/092,864 US9583455B2 (en) 2013-05-31 2016-04-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115580A JP6125332B2 (ja) 2013-05-31 2013-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2014236056A true JP2014236056A (ja) 2014-12-15
JP6125332B2 JP6125332B2 (ja) 2017-05-10

Family

ID=50774760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115580A Active JP6125332B2 (ja) 2013-05-31 2013-05-31 半導体装置

Country Status (7)

Country Link
US (2) US9337134B2 (ja)
EP (1) EP2816590A3 (ja)
JP (1) JP6125332B2 (ja)
KR (1) KR20140141474A (ja)
CN (2) CN203983265U (ja)
HK (1) HK1201376A1 (ja)
TW (1) TWI611535B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015102453A1 (de) 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
US20170039462A1 (en) * 2015-08-03 2017-02-09 Johnson Electric S.A. Contact Smart Card and Method of Forming Such
JP6663927B2 (ja) * 2015-12-04 2020-03-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
US9881870B2 (en) 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
IT201700089965A1 (it) * 2017-08-03 2019-02-03 St Microelectronics Srl Procedimento di produzione di componenti elettronici e corrispondente componente elettronico
JP2019186326A (ja) * 2018-04-05 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020101484A (ja) * 2018-12-25 2020-07-02 セイコーエプソン株式会社 慣性センサー、電子機器および移動体
TWI785619B (zh) * 2021-05-21 2022-12-01 德商Ｓｅｓ Ｒｆｉｄ解決方案有限公司 晶片封裝結構、用以製造一晶片封裝結構的方法及無線識別標籤

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007318098A (ja) * 2006-04-27 2007-12-06 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2010040902A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置
JP2011210936A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163204A (ja) 1997-11-28 1999-06-18 Fujitsu Ltd 半導体装置及びその実装構造
JP3181243B2 (ja) * 1997-06-25 2001-07-03 富士通株式会社 半導体装置及びその製造方法
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6271057B1 (en) * 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
DE10325566A1 (de) * 2003-06-05 2005-01-13 Infineon Technologies Ag Chipkartenmodul
US20050253245A1 (en) * 2004-05-12 2005-11-17 Mark Lynch Package design and method for electrically connecting die to package
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2007188489A (ja) * 2005-12-21 2007-07-26 Infineon Technologies Ag スマートカードモジュール
FR2895548B1 (fr) 2005-12-26 2008-03-21 Oberthur Card Syst Sa Procede de fabrication d'une carte a microcircuit, et carte a microcircuit associee
JP2008066331A (ja) * 2006-09-04 2008-03-21 Renesas Technology Corp 半導体装置の製造方法
US7573131B2 (en) * 2006-10-27 2009-08-11 Compass Technology Co., Ltd. Die-up integrated circuit package with grounded stiffener
KR100932680B1 (ko) * 2007-02-21 2009-12-21 가부시키가이샤 신가와 반도체 장치 및 와이어 본딩 방법
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP2009038145A (ja) 2007-07-31 2009-02-19 Toshiba Components Co Ltd リード端子型半導体装置
TWI358816B (en) * 2008-03-19 2012-02-21 Chipmos Technologies Inc Chip package structure
US20100059883A1 (en) * 2008-09-05 2010-03-11 Freescale Semiconductor, Inc. Method of forming ball bond
JP5116643B2 (ja) 2008-11-27 2013-01-09 京セラ株式会社 発光装置
KR101113891B1 (ko) 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
TW201209971A (en) * 2010-08-17 2012-03-01 Powertech Technology Inc Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
TWI416682B (zh) * 2010-09-01 2013-11-21 Unimicron Technology Corp 封裝結構
US8991711B2 (en) * 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007318098A (ja) * 2006-04-27 2007-12-06 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2010040902A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置
JP2011210936A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN104218017A (zh) 2014-12-17
EP2816590A2 (en) 2014-12-24
TWI611535B (zh) 2018-01-11
US9337134B2 (en) 2016-05-10
US20140353822A1 (en) 2014-12-04
TW201445690A (zh) 2014-12-01
CN104218017B (zh) 2018-12-18
EP2816590A3 (en) 2015-04-08
CN203983265U (zh) 2014-12-03
US20160293564A1 (en) 2016-10-06
US9583455B2 (en) 2017-02-28
HK1201376A1 (en) 2015-08-28
KR20140141474A (ko) 2014-12-10
JP6125332B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
JP6125332B2 (ja) 半導体装置
JP5032623B2 (ja) 半導体記憶装置
US20090127682A1 (en) Chip package structure and method of fabricating the same
EP2061080A1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
JP5207896B2 (ja) 半導体装置及びその製造方法
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
JP2009099697A (ja) 半導体装置及びその製造方法
JP2009105334A (ja) 半導体装置及びその製造方法
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US20170207148A1 (en) Lead frame and semiconductor device
JP2004349316A (ja) 半導体装置及びその製造方法
JP5621712B2 (ja) 半導体チップ
JP4732138B2 (ja) 半導体装置及びその製造方法
JP5620437B2 (ja) 半導体装置
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP4439339B2 (ja) 半導体装置およびその製造方法
JP5234703B2 (ja) 半導体装置の製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
TW201824405A (zh) 一種無基板半導體封裝製造方法
JP2012164863A (ja) 半導体装置および半導体装置の製造方法
JP2012164862A (ja) 半導体装置および半導体装置の製造方法
JP2012164861A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170405

R150 Certificate of patent or registration of utility model

Ref document number: 6125332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150