JP2005317860A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2005317860A
JP2005317860A JP2004136249A JP2004136249A JP2005317860A JP 2005317860 A JP2005317860 A JP 2005317860A JP 2004136249 A JP2004136249 A JP 2004136249A JP 2004136249 A JP2004136249 A JP 2004136249A JP 2005317860 A JP2005317860 A JP 2005317860A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode pad
resin
semiconductor element
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004136249A
Other languages
English (en)
Other versions
JP4361828B2 (ja
Inventor
Kinichi Kumagai
欣一 熊谷
Takao Nishimura
隆雄 西村
Akira Takashima
晃 高島
Kazuyuki Aiba
和之 合葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004136249A priority Critical patent/JP4361828B2/ja
Publication of JP2005317860A publication Critical patent/JP2005317860A/ja
Application granted granted Critical
Publication of JP4361828B2 publication Critical patent/JP4361828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子とその表面を覆う封止樹脂との密着性を向上させ、或いは密着性の悪い部分を補強することによって耐熱性を維持できる半導体装置を提供する。
【解決手段】半導体素子２はボンディングワイヤ６が接続される第１の電極パッド４を表面に有する。半導体素子２及びボンディングワイヤ６は樹脂封止される。半導体素子２は、第１の電極パッド４とは異なる第２の電極パッド４Ａを前記表面に有する。第２の電極パッド４Ａは半導体装置に組み込まれた際に外部と電気的に接続されない電極パッドである。前記第２の電極パッド４Ａ上にバンプが接合される。
【選択図】図１

Description

本発明は半導体装置に係り、特に半導体素子とその表面を覆う封止樹脂からなる樹脂封止型半導体装置に関する。
近年の電子機器の発達に伴い、電子機器に使用される半導体装置には、小型化、薄型化、多機能化、高機能化、高密度化が益々要求されている。また、環境に配慮した材料の使用が世界的に法令化され始め、半田材料の無鉛化、有機材料の非ハロゲン化に代表される各材料の置換え要求も急速に強まっている。これらの要求に対処すべく、半導体装置のパッケージ構造は高機能化に向け急速に複雑化する一方で、その信頼性を維持していくことが重要になっている。本発明は、とりわけ半田材料の無鉛化にともなう実装温度の上昇に耐性をもつ半導体装置に関し、特に半導体素子とその表面を覆うモールド樹脂の密着性を向上させた樹脂封止型半導体装置の構造に関する。
樹脂封止型半導体装置は簡単な構造を有し、小型化／軽量化が比較的容易であり、組立コストも安いことから多くのパッケージに採用されている。樹脂封止型半導体装置では、半導体素子が封止樹脂により覆われているため、半導体素子と封止樹脂という異種材料間の密着性を確保することが重要である。
半導体装置がマザーボード等に実装される際に付加される熱により、半導体装置を構成する各部材にはその界面に線膨張率の違いによる応力が発生する。また、有機材料である樹脂は常温においても空気中の水分を吸湿しており、吸収された水分は半導体素子との界面に溜まった状態となる。このような水分は、実装時に高温にさらされることにより気化し、上述の熱応力とは比較にならないような高い応力が発生する。
さらに、近年の半田の無鉛化にともなう実装温度の上昇により、これまで以上に高い負荷が半導体素子と封止樹脂との界面に発生することが予想される。したがって、更なる耐熱性、密着性への改善が必要となってきている。
そこで、実装時の加熱による剥離の発生を防止するために、基板の中心部に複数のダミーパッドを設けて、このダミーパッド間をボンディングワイヤで接続した構成の半導体装置が提案されている（例えば、特許文献１参照。）。
また、樹脂封止される電子部品及びリードの表面を樹脂皮膜で被覆し、封止樹脂との密着性を向上させることにより、封止樹脂の剥離を防止した構成の半導体装置も提案されている（例えば、特許文献２参照。）。
特開平６−３７２３０号公報 特開平９−２４６４３１号公報
半導体素子の表面に形成された電極パッドは、外部端子と電気的な接続を行なうための端子である他に、電気特性を計測するための試験にも使用される。このため、試験時のみに使用される電極パッドや、同じ電極パッド内に接続用領域と試験用領域をもつ比較的大きな電極パッドが形成されることが多い。このような電極パッドは一般的に封止樹脂との密着性が悪く、半導体素子全体として封止樹脂との密着性を低下させている。また、半導体素子の機能拡張を見越して予め多めに形成されている電極パッドや、同一複数の半導体素子を選別するために形成されたが使用されていない電極パッドもある。これらの、使用されない電極パッドも、封止樹脂との密着性を低下させる要因である。
また、樹脂封止型半導体装置において、半導体素子と封止樹脂の密着性を向上させるため、一般的に素子表面に有機材料がコーティングされている。しかし、外部との電気的な接続を行なうための電極パッド部分は、このコーティングが除外されている。このため、電極パッドが設けられている部分は樹脂との密着性が悪く、実装基板への実装時の熱によって樹脂剥離が生じ、場合によっては樹脂剥離が進行しパッケージが破壊してしまうといった問題がある。
本発明は上述の問題に鑑みなされたものであり、半導体素子とその表面を覆う封止樹脂との密着性を向上させ、或いは密着性の悪い部分を補強することによって耐熱性を維持できる半導体装置を提供することを目的とする。
上述の目的を達成するために、本発明によれば、外部と電気的に接続される第１の電極パッドを表面に有する半導体素子と、該半導体素子の第１の電極パッドに接続されたボンディングワイヤと、前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂とを有する樹脂封止型半導体装置であって、前記半導体素子は、前記第１の電極パッドとは異なる第２の電極パッドを前記表面に有し、該第２の電極パッドは半導体装置に組み込まれた際に外部と電気的に接続されない電極パッドであって、前記第２の電極パッド上に突起状部材が接合されたことを特徴とする樹脂封止型半導体装置が提供される。
上述の樹脂封止型半導体装置において、前記突起状部材はワイヤの先端の球状部を前記第２の電極パッドに押圧しながら接合して形成されたバンプであることが好ましい。また、前記突起状部材は、互いに隣接した前記第２の電極パッド同士を接続するワイヤであってもよい。また、前記第２の電極パッドは、前記半導体素子の動作機能としては必要のないダミー電極としてもよい。
また、本発明によれば、外部と電気的に接続される電極パッドを表面に有する半導体素子と、該半導体素子の電極パッドに接続されたボンディングワイヤと、前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂とを有する樹脂封止型半導体装置であって、 前記電極パッド上に前記ボンディングワイヤとは別個の突起状部材が接合されたことを特徴とする樹脂封止型半導体装置が提供される。
上述の本発明によれば、最終的に電気的に接続する必要のない電極パッドにバンプのような突起状部材が接合されるため、突起状部材のアンカー効果により、封止樹脂の剥離が防止される。突起状部材が接合される電極パッドは、例えば試験用電極パッドであり、もともと半導体素子に設けられている。したがって、他の電極パッドにワイヤボンディングを行なうのと同様に試験用電極パッドにバンプを形成することで、封止樹脂との密着性が向上し、電極パッド部分から発生し易い封止樹脂の剥離を抑制した樹脂封止型半導体装置が提供される。
次に、本発明の実施例について図面を参照しながら説明する。
本発明が適用される樹脂封止型半導体装置の一例として、半導体素子上の電極パッドを例えばリードフレームの端子にワイヤボンディングにより接続し、半導体素子とワイヤを封止樹脂で封止したパッケージＩＣがある。このようなパッケージＩＣの半導体素子の一例を図１に示す。
図１に示す半導体素子２は、四辺に沿って電極パッド４が配列され、ボンディングワイヤ６によってリードフレーム（図示せず）に電気的に接続される。通常、半導体素子２の表面は窒化膜８で覆われており、電極パッド４のみが露出している。また、電極パッド４に囲まれた半導体素子２の中央部分には、ポリイミド膜が設けられる。
図１に示す半導体素子２は、ボンディングワイヤ６でリードフレームに接続される電極パッド４の他に、試験用電極パッド４Ａを有している。試験用電極パッドは、通常、半導体素子２の四隅近辺に設けられ。ボンディングワイヤ６は接続されずにそのまま封止樹脂で封止される。本発明では、突起状部材としてバンプ１２が試験用電極パッド４Ａに形成される。
図１の点線で囲まれた領域Ａの拡大図を図２に示す。また、図２の点線出囲まれた領域Ｂの斜視図を図３に示す。本発明による突起状部材としてのバンプ１２は、図２及び図３に示すように、電極パッド４に接合されるボンディングワイヤ６の接合部分（いわゆるワイヤボンディングのファースト部と称される部分）と同じ形状として形成したものである。ここで、バンプ１２はボンディングワイヤの接合部分に限ることなく、突起状部材で試験用電極パッド４Ａに接合可能なものであればよい。本発明において、バンプ１２とする理由は、ボンディングワイヤ６を接合する工程と同じ工程あるいは類似した工程により試験用電極パッド４Ａ上に突起状部材としてバンプ１２を接合することができるためである。バンプ１２とすることにより、既存のワイヤボンダを用いて容易に突起状部材を試験用電極パッド４Ａに接合することができる。
次に、本発明の様々な実施例について以下に説明する。
まず、本発明の第１実施例について、図４及び図５を参照しながら説明する。図４は本発明の第１実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図５は図４に示す部分の平面図である。
第１実施例では、図３に示す半導体素子と同様であり、試験用電極パッドのようにボンディングワイヤ６が接合されない試験用電極パッド４Ａ上にバンプ（いわゆるスタッドバンプ）２０を接合したものである。スタッドバンプ２０は、ワイヤボンディングに用いられる金ワイヤのような金属ワイヤの先端部に形成した球状部を、ワイヤボンダのキャピラリで試験用電極パッド４Ａに押圧しながら接合し、接合部のみ残してワイヤを切断して形成される。
ただし、スタッドバンプ２０の材質はボンディングワイヤに限ることなく、電極パッドに接合できる材料であればよい。また、バンプの形成方法も上述のワイヤボンダを用いる方法に限られず、他の様々の方法を用いることができる。
本実施例におけるスタッドバンプ２０は、ボンディングワイヤの球状部を潰しながら接合して形成されるため、図４に示すように、スタッドバンプ２０と試験用電極パッド４Ａとの接合部分にアンダーカット部２１が形成される。したがって、スタッドバンプ２０が封止樹脂により覆われた際に、封止樹脂がアンダーカット部２１に充填され、アンカー効果が発生し、この部分での封止樹脂とスタッドバンプ２０が強固に接続される。スタッドバンプ２０と試験用電極パッド４Ａとは強固に接合されているため、封止樹脂がスタッドバンプ２０の近傍から剥離することが防止される。また、スタッドバンプ２０の表面は試験用電極パッド４Ａの表面より細かな応答が多く(表面が粗い）、ワイヤを切断した部分の表面にも大きな凹凸が形成されるため、封止樹脂との密着性が高い。
以上のように、スタッドバンプ２０を試験用電極パッド４Ａに接合するだけで、この部分からの封止樹脂の剥離を防止することができ、基板実装時の熱による封止樹脂の剥離の発生を抑制することができ、半導体装置の信頼性を維持することがきる。
スタッドバンプ２０を、ボンディングワイヤ６と同じ材料と同じ接合方法で形成することにより、例えば、ボンディングワイヤ６を接合するためのワイヤボンダを用いてスタッドバンプも形成することができる。すなわち、ボンディングワイヤ６の接合工程の前に、同じワイヤボンダを用いてスタッドバンプ２０を形成することができる。
上述のスタッドバンプ２０は、試験用電極パッド４Ａの全てに対して設ける必要はなく、封止樹脂との密着性を向上させたい部分（例えば、剥離が生じる可能性の高い部分）の試験用電極パッド４Ａにのみ設けることとしてもよい。
次に、本発明の第２実施例について、図６及び図７を参照しながら説明する。図６は本発明の第２実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図７は図６に示す部分の平面図である。
本発明の第２実施例は、上述の第１実施例におけるスタッドバンプ２０の径をボンディングワイヤ６の接合部（スタッドバンプに相当する部分）の径より大きくしたスタッドバンプ２２を用いるものである。すなわち、第１実施例では、スタッドバンプ２０の径と、隣接するボンディングワイヤ６の接合部の径と同じであったが、本実施例のスタッドバンプ２２は、それより大きな径を有している。したがって、スタッドバンプ２２は、より大きなアンカー効果を得ることができ、半導体装置の信頼性をより一層向上することができる。
本実施例の構成は、スタッドバンプ２２以外は第１実施例と同様であり、その説明は省略する。
次に、本発明の第３実施例について、図８及び図９を参照しながら説明する。図８は本発明の第３実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図９は図８に示す部分の平面図である。
本発明の第３実施例は、上述の第１実施例におけるスタッドバンプ２０の上にさらにスタッドバンプ２４を形成して２段重ねにしたものである。すなわち、第１実施例におけるスタッドバンプ２０を試験用電極パッド４Ａ上に形成した後、その上に再度スタッドバンプ２４を形成する。スタッドバンプ２４はスタッドバンプ２０に対して強固に接合されるため、スタッドバンプ２４によってもアンダーカット部２１が形成され、この部分のアンカー効果により、一層強固に封止樹脂と密着する。したがって、スタッドバンプ２０とスタッドバンプ２４とにより、より大きなアンカー効果を得ることができ、封止樹脂の剥離が抑制されて半導体装置の信頼性をより一層向上することができる。
本実施例の構成は、スタッドバンプ２４以外は第１実施例と同様であり、その説明は省略する。なお、本実施例において、スタッドバンプ２０とスタッドバンプ２４の径は同じでもよく、あるいは異なる径としてもよい。
次に、本発明の第４実施例について、図１０及び図１１を参照しながら説明する。図１０は本発明の第４実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図１１は図１０に示す部分の平面図である。
本発明の第４実施例は、上述の第１実施例における電極パッド４のボンディングワイヤ６の接合部に隣接してスタッドバンプ２６を並べて同じ電極パッド４の上に形成したものである。すなわち、本実施例ではボンディグワイヤ６が接合される電極パッド４Ｂは、図５に示す電極パッド４より大きな面積を有しており、ボンディングワイヤ６の隣にスタッドバンプ２６を接合することができる。スタッドバンプ２６は電極パッド４Ｂに対して強固に接合されるため、スタッドバンプ２６によってもアンダーカット部２１が形成され、この部分のアンカー効果により、一層強固に封止樹脂と密着する。したがって、スタッドバンプ２６とボンディングワイヤ６とにより、大きなアンカー効果を得ることができ、封止樹脂の剥離が抑制されて半導体装置の信頼性をより一層向上することができる。
本実施例のその他の構成は、スタッドバンプ２６以外は第１実施例と同様であり、その説明は省略する。なお、本実施例において、スタッドバンプ２６の径を第２実施例のように大きくすることとしてもよい。また、第３実施例のようにスタッドバンプ２６の上に更に同じ径のスタッドバンプを接合したり、大きな径のスタッドバンプを接合することとしてもよい。
次に、本発明の第５実施例について、図１２及び図１３を参照しながら説明する。図１２は本発明の第５実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図１３は図１２に示す部分の平面図である。
本発明の第５実施例は、上述の第１実施例における試験用電極パッド４Ａが隣接して設けられていた場合に相当する実施例であり、隣接した試験用電極パッド４Ａ同士をボンディングワイヤ２８で接続するものである。
本実施例では、ボンディングワイヤ２８の試験用電極パッド４Ａとの接合部分が、第１実施例におけるスタッドバンプ２０に相当し、アンカー効果が得られると共に、ボンディングワイヤ２８の下側にも封止樹脂が回り込むため、この部分でもアンカー効果が生じる。したがって、隣接する試験用電極パッド４Ａ間を接続するボンディングワイヤ２８により、大きなアンカー効果を得ることができ、封止樹脂の剥離が抑制されて半導体装置の信頼性をより一層向上することができる。なお、ボンディングワイヤ２８の高さはボンディングワイヤ６の高さに等しいか低くすることにより、半導体装置の厚みが増大しないようにすることが好ましい。
次に、本発明の第６実施例について、図１４及び図１５を参照しながら説明する。図１４は本発明の第６実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図１５は図１４に示す部分の平面図である。
本発明の第６実施例は、上述の第１実施例におけるスタッドバンプ２０を、アライメントマーク３０上に形成したものである。アライメントマーク３０は、半導体素子の位置認識用のマークであり、電極パッド４と同じ材料で同じ工程で形成される。したがって、アライメントマーク３０にも、試験用電極パッド４Ａと同様にスタッドバンプを接合することができる。
アライメントマーク３０は、通常、半導体素子の四隅に設けられるため、封止樹脂の剥離の発生しやすい部分に位置しており、ここにスタッドバンプ２０を設けることは、剥離抑止に非常に効果がある。すなわち、半導体素子の四隅にスタッドバンプ２０を設け、そのアンカー効果により封止樹脂の剥離が抑制され、半導体装置の信頼性をより一層向上することができる。
次に、本発明の第７実施例について、図１６及び図１７を参照しながら説明する。図１６は本発明の第７実施例による半導体装置に設けられた半導体素子の一部を示す断面図であり、図１７は図１６に示す部分の平面図である。
本発明の第７実施例は、上述の第１実施例における試験用電極パッド４Ａの代わりに、ダミー電極パッド３２を設け、このダミー電極パッド３２にスタッドバンプ２０を接合したものである。ダミー電極パッド３２は、電極パッド４と同じ材料で形成されるが、電気的には機能しない孤立した電極パッドであり、スタッドバンプ２０を形成するために設けられる。したがて、ダミー電極パッド３２は、封止樹脂が剥離しやすい任意の位置に設けることができ、封止樹脂の剥離を効果的に抑制することができ、半導体装置の信頼性をより一層向上することができる。
なお、ダミー電極パッド３２は図示された形状に限ることなく、任意の形状及び大きさにすることができる。また、ダミー電極パッド３２は、電気的に孤立するだけでなく、例えば、接地電位となるように接地面に接続されていてもよい。
以上の如く、本明細書は以下の発明を開示する。
（付記１） 外部と電気的に接続される第１の電極パッドを表面に有する半導体素子と、
該半導体素子の第１の電極パッドに接続されたボンディングワイヤと、
前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂と
を有する樹脂封止型半導体装置であって、
前記半導体素子は、前記第１の電極パッドとは異なる第２の電極パッド前記表面に有し、該第２の電極パッドは半導体装置に組み込まれた際に外部と電気的に接続されない電極パッドであって、前記第２の電極パッド上に突起状部材が接合されたことを特徴とする樹脂封止型半導体装置。
（付記２）付記１記載の樹脂封止型半導体装置であって、
前記突起状部材はワイヤの先端の球状部を前記第２の電極パッドに押圧しながら接合して形成されたバンプであることを特徴とする樹脂封止型半導体装置。
（付記３）付記２記載の樹脂封止型半導体装置であって、
前記バンプは、前記第１の電極パッドに接合されたボンディングワイヤの接合部の形状及び寸法と実質的に同じ形状及び寸法を有することを特徴とする樹脂封止型半導体装置。
（付記４）付記２記載の樹脂封止型半導体装置であって、
前記バンプは、前記第１の電極パッドに接合されたボンディングワイヤの接合部の形状及び寸法より大きい形状及び寸法を有することを特徴とする樹脂封止型半導体装置。
（付記５）付記２記載の樹脂封止型半導体装置であって、
前記バンプの上に重ねて接合されたバンプを更に有することを特徴とする樹脂封止型半導体装置。
（付記６）付記１記載の樹脂封止型半導体装置であって、
前記突起状部材は、互いに隣接した前記第２の電極パッド同士を接続するワイヤであることを特徴とする樹脂封止型半導体装置。
（付記７）付記６記載の樹脂封止型半導体装置であって、
前記ワイヤは前記ボンディングワイヤと同じ材料よりなることを特徴とする樹脂封止型半導体装置。
（付記８）付記１記載の樹脂封止型半導体装置であって、
前記第２の電極パッドは、前記半導体素子の動作機能としては必要のないダミー電極であることを特徴とする樹脂封止型半導体装置。
（付記９）付記１記載の樹脂封止型半導体装置であって、
前記第２の電極パッドは、前記半導体素子の位置認識マークであることを特徴とする樹脂封止型半導体装置。
（付記１０）外部と電気的に接続される電極パッドを表面に有する半導体素子と、
該半導体素子の電極パッドに接続されたボンディングワイヤと、
前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂と
を有する樹脂封止型半導体装置であって、
前記電極パッド上に前記ボンディングワイヤとは別個の突起状部材が接合されたことを特徴とする樹脂封止型半導体装置。
（付記１１）付記１０記載の樹脂封止型半導体装置であって、
前記突起状部材はワイヤの先端の球状部を前記電極パッドに押圧しながら接合して形成されたバンプであることを特徴とする樹脂封止型半導体装置。
（付記１２）付記１１記載の樹脂封止型半導体装置であって、
前記バンプは、前記電極パッドに接合されたボンディングワイヤの接合部の形状及び寸法と実質的に同じ形状及び寸法を有することを特徴とする樹脂封止型半導体装置。
（付記１３）付記１１記載の樹脂封止型半導体装置であって、
前記バンプは、前記電極パッドに接合されたボンディングワイヤの接合部の形状及び寸法より大きい形状及び寸法を有することを特徴とする樹脂封止型半導体装置。
（付記１４）付記１１記載の樹脂封止型半導体装置であって、
前記バンプの上に重ねて接合されたバンプを更に有することを特徴とする樹脂封止型半導体装置。
本発明が適用された半導体装置に設けられる半導体素子を示す平面図である。 図１中で点線で囲まれた領域Ａの拡大図である。 図２中で点線で囲まれた領域Ｂの斜視図である。 本発明の第１実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図４に示す部分の平面図である。 本発明の第２実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図６に示す部分の平面図である。 本発明の第３実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図８に示す部分の平面図である。 本発明の第４実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図１０に示す部分の平面図である。 本発明の第５実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図１２に示す部分の平面図である。 本発明の第６実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図１４に示す部分の平面図である。 本発明の第７実施例による半導体装置に設けられた半導体素子の一部を示す断面図である。 図１６に示す部分の平面図である。
符号の説明
２ 半導体素子。
４ 電極パッド
４Ａ 試験用電極パッド
４Ｂ 電極パッド
６ ボンディングワイヤ
８ 窒化膜
１０ ポリイミド膜
１２ バンプ
２０，２２，２４，２６ スタッドバンプ
２１ アンダーカット部
２８ ボンディングワイヤ
３０ アライメントメーク
３２ ダミー電極パッド

Claims (5)

  1. 外部と電気的に接続される第１の電極パッドを表面に有する半導体素子と、
    該半導体素子の第１の電極パッドに接続されたボンディングワイヤと、
    前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂と
    を有する樹脂封止型半導体装置であって、
    前記半導体素子は、前記第１の電極パッドとは異なる第２の電極パッドを前記表面に有し、該第２の電極パッドは半導体装置に組み込まれた際に外部と電気的に接続されない電極パッドであって、前記第２の電極パッド上に突起状部材が接合されたことを特徴とする樹脂封止型半導体装置。
  2. 請求項１記載の樹脂封止型半導体装置であって、
    前記突起状部材はワイヤの先端の球状部を前記第２の電極パッドに押圧しながら接合して形成されたバンプであることを特徴とする樹脂封止型半導体装置。
  3. 請求項１記載の樹脂封止型半導体装置であって、
    前記突起状部材は、互いに隣接した前記第２の電極パッド同士を接続するワイヤであることを特徴とする樹脂封止型半導体装置。
  4. 請求項１記載の樹脂封止型半導体装置であって、
    前記第２の電極パッドは、前記半導体素子の動作機能としては必要のないダミー電極であることを特徴とする樹脂封止型半導体装置。
  5. 外部と電気的に接続される電極パッドを表面に有する半導体素子と、
    該半導体素子の電極パッドに接続されたボンディングワイヤと、
    前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂と
    を有する樹脂封止型半導体装置であって、
    前記電極パッド上に前記ボンディングワイヤとは別個の突起状部材が接合されたことを特徴とする樹脂封止型半導体装置。
JP2004136249A 2004-04-30 2004-04-30 樹脂封止型半導体装置 Expired - Fee Related JP4361828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004136249A JP4361828B2 (ja) 2004-04-30 2004-04-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004136249A JP4361828B2 (ja) 2004-04-30 2004-04-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2005317860A true JP2005317860A (ja) 2005-11-10
JP4361828B2 JP4361828B2 (ja) 2009-11-11

Family

ID=35444942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004136249A Expired - Fee Related JP4361828B2 (ja) 2004-04-30 2004-04-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4361828B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311583A (ja) * 2006-05-19 2007-11-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009038145A (ja) * 2007-07-31 2009-02-19 Toshiba Components Co Ltd リード端子型半導体装置
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法
WO2023033047A1 (ja) * 2021-09-03 2023-03-09 株式会社デンソー 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311583A (ja) * 2006-05-19 2007-11-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009038145A (ja) * 2007-07-31 2009-02-19 Toshiba Components Co Ltd リード端子型半導体装置
JP2014236056A (ja) * 2013-05-31 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置
US9583455B2 (en) 2013-05-31 2017-02-28 Renesas Electronics Corporation Semiconductor device
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法
WO2023033047A1 (ja) * 2021-09-03 2023-03-09 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP4361828B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
JP4823089B2 (ja) 積層型半導体装置の製造方法
JP5095074B2 (ja) パッケージ積層構造
US20180005973A1 (en) Stud bump structure for semiconductor package assemblies
US20070020811A1 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2008187054A (ja) 配線基板及び半導体装置
JP2010251347A (ja) 半導体装置の製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP3371867B2 (ja) 半導体装置
JP4361828B2 (ja) 樹脂封止型半導体装置
JP2007214238A (ja) 半導体装置およびその製造方法
JP2000164761A (ja) 半導体装置および製造方法
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP4688443B2 (ja) 半導体装置の製造方法
JP2005252074A (ja) 半導体装置及び電子装置
JP4154464B2 (ja) 電子部品アセンブリの製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006013553A (ja) 半導体集積回路装置
JP2009021499A (ja) 積層型半導体装置
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
JP4823662B2 (ja) 半導体装置
JP2970595B2 (ja) Ｂｇａ型半導体装置
JP2011124604A (ja) 半導体装置の製造方法
JP2006128515A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Ref document number: 4361828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees