JP2007311583A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007311583A
JP2007311583A JP2006139683A JP2006139683A JP2007311583A JP 2007311583 A JP2007311583 A JP 2007311583A JP 2006139683 A JP2006139683 A JP 2006139683A JP 2006139683 A JP2006139683 A JP 2006139683A JP 2007311583 A JP2007311583 A JP 2007311583A
Authority
JP
Japan
Prior art keywords
wiring
connection pad
ground
pad portion
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006139683A
Other languages
English (en)
Other versions
JP4956048B2 (ja
Inventor
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006139683A priority Critical patent/JP4956048B2/ja
Publication of JP2007311583A publication Critical patent/JP2007311583A/ja
Application granted granted Critical
Publication of JP4956048B2 publication Critical patent/JP4956048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣＳＰと呼ばれる半導体構成体をベース板上に配置し、その上に、ファンクションテストのために設けられたテスト用の第２の上層配線を有する半導体装置において、全体としての平面サイズを小さくする半導体装置を提供する。
【解決手段】ファンクションテストを終えた後に、グランド用の第２の上層配線２９ｂの接続パッド部およびテスト用の第２の上層配線２９ｃの接続パッド部上にグランド用の半田ボール３２ｂを形成する。この場合、テスト用の第２の上層配線２９ｃの接続パッド部上にそれ専用の半田ボールを設ける必要がなく、それに応じて、装置全体としての平面サイズを小さくすることができる。
【選択図】図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、半導体基板上に複数の柱状電極を有する半導体構成体をそれよりも平面サイズの大きいベース板上に配置し、半導体構成体の周囲におけるベース板上に絶縁層を設け、半導体構成体および絶縁層上に上層絶縁膜を設け、上層絶縁膜上に上層配線を半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００５−１４２４６６号公報
上記従来の半導体装置における半導体構成体は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、上面に複数の接続パッドを有する半導体基板上に絶縁膜が設けられ、絶縁膜上に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜上に封止膜がその上面が柱状電極の上面と面一となるように設けられた構造となっている。
ところで、上面に複数の接続パッドを有する半導体基板（ＬＳＩ）には、特定製品用としての専用品と種々の製品用としての汎用品とがある。このうち、汎用品としての半導体基板を備えた上記のような半導体装置を特定製品用として用いる際に、半導体基板の実際には使用しない接続パッドを含む全ての接続パッドを介してファンクションテストを行う場合には、半田ボールを形成する前に、半導体基板の実際には使用しない接続パッドを含む全ての接続パッドに柱状電極等を介して電気的に接続された全ての上層配線の接続パッド部にプローブを接触させている。
しかしながら、上記のような半導体装置では、半導体基板の実際には使用しない接続パッドに柱状電極等を介して電気的に接続されたテスト用の上層配線の接続パッド部上にも半田ボールを設けているので、装置全体としての平面サイズが大きくなってしまうという問題があった。また、ファンクションテストを終えた後では、ノイズ等の除去のため、テスト用の上層配線をグランド用（または電源用）の上層配線にジャンパ線等を用いて接続しなければならず、工程数および部品点数が増加してしまうという問題があった。
そこで、この発明は、装置全体としての平面サイズを小さくすることができ、且つ、テスト用の配線をグランド用（または電源用）の配線に接続するためのそれ専用の工程を不要とすることができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明に係る半導体装置は、ベース板と、前記ベース板上に設けられ、半導体基板および該半導体基板上に設けられた信号用、グランド用（または電源用）およびテスト用の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上および前記半導体構成体上に設けられた絶縁膜と、前記絶縁膜上に前記半導体構成体の信号用およびグランド用（または電源用）の外部接続用電極に接続されて設けられた信号用およびグランド用（または電源用）の配線と、前記絶縁膜上に前記半導体構成体のテスト用の外部接続用電極に接続されて設けられ、且つ、接続パッド部を前記グランド用（または電源用）の配線の接続パッド部の近傍に設けられたテスト用の配線と、前記信号用の配線の接続パッド部上に設けられた信号用の半田ボールと、前記グランド用（または電源用）の配線の接続パッド部およびその近傍に設けられた前記テスト用の配線の接続パッド部上に設けられたグランド用の半田ボールとを具備することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、ベース板と、前記ベース板上に設けられ、半導体基板および該半導体基板上に設けられた信号用、グランド用（または電源用）およびテスト用の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上および前記半導体構成体上に設けられた絶縁膜と、前記絶縁膜上に前記半導体構成体の信号用およびグランド用（または電源用）の外部接続用電極に接続されて設けられた信号用およびグランド用（または電源用）の配線と、前記絶縁膜上に前記半導体構成体のテスト用の外部接続用電極に接続されて設けられ、且つ、接続パッド部を前記グランド用（または電源用）の配線の接続パッド部の近傍に設けられたテスト用の配線と、前記信号用の配線の接続パッド部上に設けられた信号用の半田ボールと、前記グランド用（または電源用）の配線の接続パッド部およびその近傍に設けられた前記テスト用の配線の接続パッド部上に設けられたグランド用（または電源用）の半田ボールとを具備する半導体装置の製造方法であって、前記信号用の半田ボールおよび前記グランド用（または電源用）の半田ボールを形成する前に、前記信号用の配線の接続パッド部、前記グランド用（または電源用）の配線の接続パッド部および前記テスト用の配線の接続パッド部にプローブを接触させてテストを行うことを特徴とするものである。
この発明によれば、テスト用の配線の接続パッド部をグランド用（または電源用）の配線の接続パッド部の近傍に設け、グランド用（または電源用）の配線の接続パッド部およびその近傍に設けられたテスト用の配線の接続パッド部上にグランド用（または電源用）の半田ボールを設けているので、テスト用の配線の接続パッド部上にそれ専用の半田ボールを設ける必要がなく、それに応じて、装置全体としての平面サイズを小さくすることができる。また、テスト用の配線をグランド用（または電源用）の半田ボールを介してグランド用（または電源用）の配線に接続することができるので、テスト用の配線をグランド用（または電源用）の配線に接続するためのそれ専用の工程が不要となり、工程数および部品点数を低減することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面には銅箔からなるグランド層２がべた状に設けられている。グランド層２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。
半導体構成体３は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）５を備えている。シリコン基板５の下面は接着層４を介してグランド層２の上面に接着されている。シリコン基板５の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド６ａ、６ｂ、６ｃが集積回路に接続されて設けられている。この場合、符号６ａで示す接続パッドは信号用であり、符号６ｂで示す接続パッドはグランド用であり、符号６ｃで示す接続パッドは実際には使用しないテスト用である。
接続パッド６ａ、６ｂ、６ｃの中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６ａ、６ｂ、６ｃの中央部は絶縁膜７に設けられた開口部８ａ、８ｂ、８ｃを介して露出されている。絶縁膜７の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。絶縁膜７の開口部８ａ、８ｂ、８ｃに対応する部分における保護膜９には開口部１０ａ、１０ｂ、１０ｃが設けられている。
保護膜９の上面には銅等からなる下地金属層１１ａ、１１ｂ、１１ｃが設けられている。下地金属層１１ａ、１１ｂ、１１ｃの上面全体には銅からなる配線１２ａ、１２ｂ、１２ｃが設けられている。下地金属層１１ａを含む配線１２ａの一端部は、絶縁膜７および保護膜９の開口部８ａ、１０ａを介して信号用の接続パッド６ａに接続されている。下地金属層１１ｂを含む配線１２ｂの一端部は、絶縁膜７および保護膜９の開口部８ｂ、１０ｂを介してグランド用の接続パッド６ｂに接続されている。下地金属層１１ｃを含む配線１２ｃの一端部は、絶縁膜７および保護膜９の開口部８ｃ、１０ｃを介してテスト用の接続パッド６ｃに接続されている。
配線１２ａ、１２ｂ、１２ｃの接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３ａ、１３ｂ、１３ｃが設けられている。配線１２ａ、１２ｂ、１２ｃを含む保護膜９の上面にはエポキシ系樹脂等からなる封止膜１４がその上面が柱状電極１３ａ、１３ｂ、１３ｃの上面と面一となるように設けられている。
半導体構成体３の周囲におけるグランド層２を含むベース板１の上面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材を分散させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
半導体構成体３および絶縁層２１の上面には第１の上層絶縁膜２２がその上面を平坦とされて設けられている。第１の上層絶縁膜２２は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
半導体構成体３の柱状電極１３ａ、１３ｂ、１３ｃの上面中央部に対応する部分における第１の上層絶縁膜２２には開口部２３ａ、２３ｂ、２３ｃが設けられている。第１の上層絶縁膜２２の上面には銅等からなる第１の上層下地金属層２４ａ、２４ｂ、２４ｃが設けられている。第１の上層下地金属層２４ａ、２４ｂ、２４ｃの上面全体には銅からなる第１の上層配線２５ａ、２５ｂ、２５ｃが設けられている。第１の上層下地金属層２４ａ、２４ｂ、２４ｃを含む第１の上層配線２５ａ、２５ｂ、２５ｃの一端部は、第１の上層絶縁膜２２の開口部２３ａ、２３ｂ、２３ｃを介して半導体構成体３の柱状電極１３ａ、１３ｂ、１３ｃの上面に接続されている。
第１の上層配線２５ａ、２５ｂ、２５ｃを含む第１の上層絶縁膜２２の上面には、第１の上層絶縁膜２２と同一の材料からなる第２の上層絶縁膜２６がその上面を平坦とされて設けられている。第１の上層配線２５ａ、２５ｂ、２５ｃの接続パッド部に対応する部分における第２の上層絶縁膜２６には開口部２７ａ、２７ｂ、２７ｃが設けられている。
第２の上層絶縁膜２６の上面には銅等からなる第２の上層下地金属層２８ａ、２８ｂ、２８ｃが設けられている。第２の上層下地金属層２８ａ、２８ｂ、２８ｃの上面全体には銅からなる第２の上層配線２９ａ、２９ｂ、２９ｃが設けられている。第２の上層下地金属層２８ａ、２８ｂ、２８ｃを含む第２の上層配線２９ａ、２９ｂ、２９ｃの一端部は、第２の上層絶縁膜２６の開口部２７ａ、２７ｂ、２７ｃを介して第１の上層配線２５ａ、２５ｂ、２５ｃの接続パッド部に接続されている。
ここで、第２の上層下地金属層２８ａを含む第２の上層配線２９ａは、信号用であり、第１の上層下地金属層２４ａを含む第１の上層配線２５ａ、柱状電極１３ａおよび下地金属層１１ａを含む配線１２ａを介して信号用の接続パッド６ａに接続されている。第２の上層下地金属層２８ｂを含む第２の上層配線２９ｂは、グランド用であり、第１の上層下地金属層２４ｂを含む第１の上層配線２５ｂ、柱状電極１３ｂおよび下地金属層１１ｂを含む配線１２ｂを介してグランド用の接続パッド６ｂに接続されている。第２の上層下地金属層２８ｃを含む第２の上層配線２９ｃは、テスト用であり、第１の上層下地金属層２４ｃを含む第１の上層配線２５ｃ、柱状電極１３ｃおよび下地金属層１１ｃを含む配線１２ｃを介してテスト用の接続パッド６ｃに接続されている。
第２の上層配線２９ａ、２９ｂ、２９ｃを含む第２の上層絶縁膜２６の上面にはソルダーレジスト等からなる最上層絶縁膜３０が設けられている。第２の上層配線２９ａの接続パッド部に対応する部分における最上層絶縁膜３０には開口部３１ａが設けられている。ここで、後で詳述するが、第２の上層配線２９ｃの接続パッド部は第２の上層配線２９ｂの接続パッド部の近傍に設けられている。そして、第２の上層配線２９ｂの接続パッド部およびその近傍に設けられた第２の上層配線２９ｃの接続パッド部に対応する部分における最上層絶縁膜３０には開口部３１ｂが設けられている。
最上層絶縁膜３０の開口部３１ａ内およびその上方には信号用の半田ボール３２ａが第２の上層配線２９ａの接続パッド部に接続されて設けられている。最上層絶縁膜３０の開口部３１ｂ内およびその上方にはグランド用の半田ボール３２ｂが第２の上層配線２９ｂ、２９ｃの接続パッド部に接続されて設けられている。
ベース板１の下面には銅等からなる第１の下層下地金属層４１が設けられている。第１の下層下地金属層４１の下面全体には銅からなる第１の下層配線４２が設けられている。第１の下層配線４２を含むベース板１の下面には、第１の上層絶縁膜２２と同一の材料からなる下層絶縁膜４３がその下面を平坦とされて設けられている。第１の下層配線４２の接続パッド部に対応する部分における下層絶縁膜４３には開口部４４が設けられている。
下層絶縁膜４３の下面には銅等からなる第２の下層下地金属層４５が設けられている。第２の下層下地金属層４５の下面全体には銅からなる第２の下層配線４６が設けられている。第２の下層下地金属層４５を含む第２の下層配線４６の少なくとも一部の一端部は、第１の下層絶縁膜４３の開口部４４を介して第１の下層配線４２の接続パッド部に接続されている。
第２の下層配線４６を含む下層絶縁膜４３の下面にはソルダーレジスト等からなる最下層絶縁膜４７が設けられている。第２の下層配線４６の接続パッド部に対応する部分における最下層絶縁膜４７には開口部４８が設けられている。
グランド用の第２の上層下地金属層２８ｂを含む第２の上層配線２９ｂと第２の下層下地金属層４５を含む第２の下層配線４６の一部とは、第２の上層絶縁膜２６、第１の上層絶縁膜２２、絶縁層２１、グランド層２、ベース板１および下層絶縁膜４の所定の箇所に設けられた貫通孔５１の内壁面に設けられた銅等からなる下地金属層５２ａおよび銅層５２ｂからなるグランド用の上下導通部５２を介して接続されている。この場合、グランド用の上下導通部５２はグランド層２に接続されている。グランド用の上下導通部５２内にはソルダーレジスト等からなる充填材５３が充填されている。
なお、図示していないが、信号用の第２の上層下地金属層２８ａを含む第２の上層配線２９ａの少なくとも一部と第２の下層下地金属層４５を含む第２の下層配線４６の一部とは、第２の上層絶縁膜２６、第１の上層絶縁膜２２、絶縁層２１、ベース板１および下層絶縁膜４の所定の箇所に設けられた貫通孔の内壁面に設けられた信号用の上下導通部を介して接続されている。この場合、信号用の上下導通部はグランド層２に接続されていない。信号用の上下導通部内にはソルダーレジスト等からなる充填材が充填されている。
最下層絶縁膜４７下には別の半導体構成体６１が搭載されている。別の半導体構成体６１は、一般的にはベアチップと呼ばれるものであり、シリコン基板６２の上面周辺部に複数の接続パッド６３が設けられ、接続パッド６３の中央部を除くシリコン基板６２の上面に酸化シリコン等からなる絶縁膜６４が設けられ、絶縁膜６４の上面に銅等からなる下地金属層６５および銅からなる上層接続パッド６６が接続パッド６３に接続されて設けられ、上層接続パッド６６上に半田ボール６７が設けられた構造となっている。そして、この半導体構成体６１は、その半田ボール６７が最下層絶縁膜４７の開口部４８を介して第２の下層配線４６の接続パッド部下面に接合された状態で、最下層絶縁膜４７下に搭載されている。
次に、図２は図１に示す半導体装置のグランド用の半田ボール３２ｂの部分において当該半田ボール３２ｂ等を省略した状態を示す平面図である。この場合、図１に示す半導体装置のグランド用の半田ボール３２ｂの部分は、図２のＩ−Ｉ線に沿う部分に相当する断面図である。
まず、図２に示すように、テスト用の第２の上層配線２９ｃは円形状の接続パッド部のみからなっている。グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１は、円形状のテスト用の第２の上層配線２９ｃの周囲に配置されたリング状部からなっている。テスト用の第２の上層配線２９ｃの全体およびグランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１の内周部は、最上層絶縁膜３０の開口部３１ｂを介して露出されている。
そして、半導体構成体３の半導体基板５の実際には使用しない接続パッド６ｃを含む全ての接続パッド６ａ、６ｂを介してファンクションテストを行う場合には、図２に示す状態において、つまり、図１に示す半田ボール３１ａ、３１ｂを形成しない状態において、最上層絶縁膜３０の開口部３１ｂを介して露出されたテスト用の第２の上層配線２９ｃおよびグランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１にプローブ（図示せず）を接触させ、且つ、図１に示すように、最上層絶縁膜３０の開口部３１ａを介して露出された信号用の第２の上層配線２９ａの接続パッド部にプローブ（図示せず）を接触させると、ファンクションテストを行うことができる。
ファンクションテストを終えたら、次に、図１に示すように、最上層絶縁膜３０の開口部３１ａ内およびその上方に信号用の半田ボール３２ａを第２の上層配線２９ａの接続パッド部に接続させて形成し、且つ、最上層絶縁膜３０の開口部３１ｂ内およびその上方にグランド用の半田ボール３２ｂを第２の上層配線２９ｂ、２９ｃの接続パッド部に接続させて形成する。
このように、この半導体装置では、実際には使用しないテスト用の第２の上層配線２９ｃの接続パッド部をグランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１の近傍に設け、グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１およびその近傍に設けられたテスト用の第２の上層配線２９ｃの接続パッド部上にグランド用の半田ボール３２ｂを設けているので、テスト用の第２の上層配線２９ｃの接続パッド部上にそれ専用の半田ボールを設ける必要がなく、それに応じて、装置全体としての平面サイズを小さくすることができる。
また、この半導体装置では、テスト用の第２の上層配線２９ｃをグランド用の半田ボール３２ｂを介してグランド用の第２の上層配線２９ｃに接続することができるので、テスト用の第２の上層配線２９ｃをグランド用の第２の上層配線２９ｂに接続するためのそれ専用の工程が不要となり、工程数および部品点数を低減することができる。
（第２実施形態）
図３はこの発明の第２実施形態としての半導体装置の断面図を示し、図４は図３に示す半導体装置のグランド用の半田ボール３２ｂの部分において当該半田ボール３２ｂ等を省略した状態を示す平面図である。この場合、図３に示す半導体装置のグランド用の半田ボール３２ｂの部分は、図４のIII−III線に沿う部分に相当する断面図である。
この半導体装置において、図１および図２に示す半導体装置と異なる点は、テスト用の第２の上層配線２９ｃの接続パッド部２９ｃ−１を円形状とし、グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１を、テスト用の第２の上層配線２９ｃの接続パッド部２９ｃ−１の周囲に配置されたほぼＣ字状部とした点である。
そして、この半導体装置では、実際には使用しないテスト用の第２の上層配線２９ｃの接続パッド部２９ｃ−１をグランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１の近傍に設け、グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１およびその近傍に設けられたテスト用の第２の上層配線２９ｃの接続パッド部２９ｃ−１上にグランド用の半田ボール３２ｂを設けているので、テスト用の第２の上層配線２９ｃの接続パッド部２９ｃ−１上にそれ専用の半田ボールを設ける必要がなく、それに応じて、装置全体としての平面サイズを小さくすることができる。
また、この半導体装置では、テスト用の第２の上層配線２９ｃをグランド用の半田ボール３２ｂを介してグランド用の第２の上層配線２９ｂに接続することができるので、テスト用の第２の上層配線２９ｃをグランド用の第２の上層配線２９ｂに接続するためのそれ専用の工程が不要となり、工程数および部品点数を低減することができる。
（その他の実施形態）
上記各実施形態では、上層配線および下層配線を共に２層とした場合について説明したが、これに限らず、３層以上としてもよい。また、図１および図２に示す場合には、グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１をリング状としているため、上層配線は少なくとも２層必要であるが、図３および図４に示す場合には、グランド用の第２の上層配線２９ｂの接続パッド部２９ｂ−１をほぼＣ字状としているため、上層配線は、第１の上層配線を省略し、第２の上層配線のみの１層としてもよい。
また、上記各実施形態では、符号６ｂで示す接続パッドをグランド用とした場合について説明したが、これに限らず、符号６ｂで示す接続パッドを電源用としてもよい。このようにした場合には、例えば、符号２９ｂで示す第２の上層配線は電源用となり、符号３２ｂで示す半田ボールは電源用となり、符号２で示すものは電源層となる。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置のグランド用の半田ボールの部分において当該半田ボール等を省略した状態を示す平面図。 この発明の第２実施形態としての半導体装置の断面図。 図３に示す半導体装置のグランド用の半田ボールの部分において当該半田ボール等を省略した状態を示す平面図。
符号の説明
１ ベース板
２ グランド層
３ 半導体構成体
５ 半導体基板
６ａ 信号用の接続パッド
６ｂ グランド用の接続パッド
６ｃ テスト用の接続パッド
１３ａ、１３ｂ、１３ｃ 柱状電極（外部接続用電極）
２１ 絶縁層
２２ 第１の上層絶縁膜
２５ａ、２５ｂ、２５ｃ 第１の上層配線
２６ 第２の上層絶縁膜
２９ａ、２９ｂ、２９ｃ 第２の上層配線
３０ 最上層絶縁膜
３２ａ 信号用の半田ボール
３２ｂ グランド用の半田ボール

Claims (8)

  1. ベース板と、前記ベース板上に設けられ、半導体基板および該半導体基板上に設けられた信号用、グランド用（または電源用）およびテスト用の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上および前記半導体構成体上に設けられた絶縁膜と、前記絶縁膜上に前記半導体構成体の信号用およびグランド用（または電源用）の外部接続用電極に接続されて設けられた信号用およびグランド用（または電源用）の配線と、前記絶縁膜上に前記半導体構成体のテスト用の外部接続用電極に接続されて設けられ、且つ、接続パッド部を前記グランド用（または電源用）の配線の接続パッド部の近傍に設けられたテスト用の配線と、前記信号用の配線の接続パッド部上に設けられた信号用の半田ボールと、前記グランド用（または電源用）の配線の接続パッド部およびその近傍に設けられた前記テスト用の配線の接続パッド部上に設けられたグランド用の半田ボールとを具備することを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記テスト用の配線は円形状の接続パッド部のみからなり、前記グランド用（または電源用）の配線の接続パッド部は前記テスト用の配線の周囲に設けられたリング状部からなることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記テスト用の配線の接続パッド部は円形状であり、前記グランド用（または電源用）の配線の接続パッド部は前記テスト用の配線の接続パッド部の周囲に設けられたほぼＣ字状部からなることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
  5. ベース板と、前記ベース板上に設けられ、半導体基板および該半導体基板上に設けられた信号用、グランド用（または電源用）およびテスト用の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上および前記半導体構成体上に設けられた絶縁膜と、前記絶縁膜上に前記半導体構成体の信号用およびグランド用（または電源用）の外部接続用電極に接続されて設けられた信号用およびグランド用（または電源用）の配線と、前記絶縁膜上に前記半導体構成体のテスト用の外部接続用電極に接続されて設けられ、且つ、接続パッド部を前記グランド用（または電源用）の配線の接続パッド部の近傍に設けられたテスト用の配線と、前記信号用の配線の接続パッド部上に設けられた信号用の半田ボールと、前記グランド用（または電源用）の配線の接続パッド部およびその近傍に設けられた前記テスト用の配線の接続パッド部上に設けられたグランド用（または電源用）の半田ボールとを具備する半導体装置の製造方法であって、
    前記信号用の半田ボールおよび前記グランド用（または電源用）の半田ボールを形成する前に、前記信号用の配線の接続パッド部、前記グランド用（または電源用）の配線の接続パッド部および前記テスト用の配線の接続パッド部にプローブを接触させてテストを行うことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の発明において、前記テスト用の配線は円形状の接続パッド部のみからなり、前記グランド用（または電源用）の配線の接続パッド部は前記テスト用の配線の周囲に設けられたリング状部からなることを特徴とする半導体装置の製造方法。
  7. 請求項５に記載の発明において、前記テスト用の配線の接続パッド部は円形状であり、前記グランド用（または電源用）の配線の接続パッド部は前記テスト用の配線の接続パッド部の周囲に設けられたほぼＣ字状部からなることを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
JP2006139683A 2006-05-19 2006-05-19 半導体装置およびその製造方法 Expired - Fee Related JP4956048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139683A JP4956048B2 (ja) 2006-05-19 2006-05-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139683A JP4956048B2 (ja) 2006-05-19 2006-05-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007311583A true JP2007311583A (ja) 2007-11-29
JP4956048B2 JP4956048B2 (ja) 2012-06-20

Family

ID=38844159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139683A Expired - Fee Related JP4956048B2 (ja) 2006-05-19 2006-05-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4956048B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010092995A (ja) * 2008-10-06 2010-04-22 Casio Computer Co Ltd 半導体装置及びその検査方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150017A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp Ｌｓｉ回路装置
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150017A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp Ｌｓｉ回路装置
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010092995A (ja) * 2008-10-06 2010-04-22 Casio Computer Co Ltd 半導体装置及びその検査方法

Also Published As

Publication number Publication date
JP4956048B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
TWI533771B (zh) 無核心層封裝基板及其製法
JP4534927B2 (ja) 半導体装置
KR101944795B1 (ko) 테이프 필름 패키지 및 그의 제조방법
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
JP2007042769A (ja) 半導体装置
JP2016530698A (ja) 基板用の超微小ピッチおよび間隔相互配線
JP2007088313A (ja) 半導体装置
JP2009147165A (ja) 半導体装置
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
TWI473217B (zh) 半導體封裝件及其製法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
TWI567911B (zh) 具改良佈線結構之球柵陣列封裝結構及其基板
TWI555101B (zh) 封裝結構及其製法
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
US7489519B1 (en) Power and ground ring snake pattern to prevent delamination between the gold plated ring and mold resin for wirebond PBGA
TW201508877A (zh) 半導體封裝件及其製法
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
JP4956048B2 (ja) 半導体装置およびその製造方法
TWI501370B (zh) 半導體封裝件及其製法
JP2005026639A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
JP2017216263A (ja) 半導体素子内蔵基板
JP2002231761A (ja) 電子部品実装体および電子部品
KR20150090504A (ko) 패키지 기판

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees