TW201824405A - 一種無基板半導體封裝製造方法 - Google Patents

一種無基板半導體封裝製造方法 Download PDF

Info

Publication number
TW201824405A
TW201824405A TW105143431A TW105143431A TW201824405A TW 201824405 A TW201824405 A TW 201824405A TW 105143431 A TW105143431 A TW 105143431A TW 105143431 A TW105143431 A TW 105143431A TW 201824405 A TW201824405 A TW 201824405A
Authority
TW
Taiwan
Prior art keywords
pattern
metal substrate
die
manufacturing
region
Prior art date
Application number
TW105143431A
Other languages
English (en)
Other versions
TWI612587B (zh
Inventor
呂香樺
劉植
鐘金旻
洪根剛
Original Assignee
冠寶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 冠寶科技股份有限公司 filed Critical 冠寶科技股份有限公司
Priority to TW105143431A priority Critical patent/TWI612587B/zh
Application granted granted Critical
Publication of TWI612587B publication Critical patent/TWI612587B/zh
Publication of TW201824405A publication Critical patent/TW201824405A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種無基板半導體封裝製造方法，提供一金屬基板，在金屬基板上形成一圖案，圖案包含封裝焊墊區、導電連線區與晶粒置放區。一半導體晶粒置放於晶粒置放區，然後進行注入封裝膠步驟，固化封裝膠後，移除金屬基板的背面，一直到圖案的底部露出。

Description

一種無基板半導體封裝製造方法
本發明乃是關於一種半導體封裝方法，特別是指一種無基板的半導體封裝方法。
請參考第1圖，第1圖揭示傳統半導體封裝，其具有一晶粒20，晶粒20經由黏膠30附著於基板10之上，晶粒以傳統打線方式(Wire bonding)或以覆晶方式(Flip chip)(未繪示)與基板10上的導電線路連接，而后經由基板10上的導電通孔40電性連接至封裝焊墊50。此種傳統的封裝方式，不管是以打線方式或覆晶方式置放晶粒，其最後封裝的厚度H1都太厚，不利於微型化的電子產品。以第1圖為例，最後封裝厚度H1等於基板10本身的厚度H2加上封裝膠厚度H3。因應微型化電子產品的需求，有必要使封裝後半導體產品的厚度減小。
本發明揭露一種無基板半導體封裝的製造方法，其方法為提供一金屬基板，金屬基板具有一厚度、一第一表面與一第二表面。形成一第一圖案在金屬基板的第一表面上，其中第一圖案具有一圖案厚度，且第一圖案包含一晶粒置放區、一導電連線區以及一封裝焊接區。置放一半導體晶粒於晶粒置放區上，形成一封膠層在金屬基板的第一表面、第一圖案以及半導體晶粒上，其中封膠層填滿第一圖案與半導體晶粒間的間隙。之後移除該金屬基板的第二表面，以薄化金屬基板，使第一圖案的底部暴露出來。
另一種方式是形成第一圖案的同時，形成一第二圖案在金屬基板的第一表面上，其中該第二圖案具有該圖案厚度。移除該金屬基板的第二表面時，同時使第一圖案與第二圖案的底部暴露出來，其中第一圖案與第二圖案電性絕緣。圖案厚度與原金屬基板厚度比為1/5~1/10，第一圖案與第二圖案的總表面積與金屬基板的表面積比大於30%。
當一種情況為當第一圖案的底部暴露出來時，導電連線區、封裝焊接區與晶粒置放區電性連接，而半導體晶粒係以覆晶方式置於晶粒置放區上，且半導體晶粒的接合墊電性連接晶粒置放區。另一種情況是當第一圖案的底部暴露出來時，導電連線區與封裝焊接區電性連接，但晶粒置放區與導電連線區電性絕緣，半導體晶粒的接合墊以打線方式電性連接至導線連接區。
移除金屬基板的第二表面的方法係以研磨方式或蝕刻方式。而金屬基板的材料包含，銅、鋁、銀或鎳。
10‧‧‧基板
20‧‧‧晶粒
30‧‧‧黏膠
40‧‧‧導電通孔
50‧‧‧封裝焊墊
60‧‧‧導電連線
70‧‧‧封裝膠
110 110' 110"‧‧‧金屬基板
120‧‧‧半導體晶粒
121‧‧‧焊料
140‧‧‧第一圖案
141‧‧‧晶粒置放區
143‧‧‧導電連線區
145‧‧‧封裝焊墊區
160‧‧‧第二圖案
170‧‧‧封裝膠
180‧‧‧晶粒設置區
210 210' 210"‧‧‧基板
221‧‧‧導電接線
220‧‧‧半導體晶粒
240‧‧‧第一圖案
243‧‧‧晶粒置放區
245‧‧‧封裝焊墊區
270‧‧‧封裝膠
311 312 321 322
H1‧‧‧封裝厚度
H2‧‧‧基板厚度
H3‧‧‧封裝膠厚度
Ht‧‧‧無基板封裝厚度
Hs‧‧‧基板厚度
Hs1‧‧‧厚度
Hs2‧‧‧圖案厚度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖繪示傳統半導體封裝方法；第2圖繪示本發明一實施例之金屬基板圖案俯視圖；第3(A)圖繪示本發明金屬基板側視圖；第3(B)圖繪示本發明第2圖沿X-X圖案化金屬基板剖面圖；第3(C)圖繪示本發明置放晶粒後剖面圖；第3(D)圖繪示本發明封膠後剖面圖；第3(E)圖繪示本發明薄化金屬基板剖面圖；第3(F)圖繪示本發明無基板封裝剖面圖；第4圖繪示本發明另一實施例之金屬基板圖案俯視圖；第5圖繪示本發明另一實施例之金屬基板圖案俯視圖；第6(A)圖繪示本發明另一實施例金屬基板側面圖；第6(B)圖繪示本發明第5圖沿Y-Y圖案化金屬基板側視圖；第6(C)圖繪示本發明另一實施例置放晶粒後剖面圖；第6(D)圖繪示本發明另一實施例封膠後剖面圖；第6(E)圖繪示本發明另一實施例薄化金屬基板剖面圖；第6(F)圖繪示本發明另一實施例無基板封裝剖面圖；第7圖繪示本發明另一實施例之金屬基板圖案俯視圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的 細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
請參考第2圖，第2圖揭示本發明之一金屬基板110，金屬基板經過微影蝕刻後形成第一圖案140，第一圖案140包含晶粒置放區141、導電連線區143與封裝焊墊區145。本圖所揭示的實施例為四個外接腳的封裝，其所封裝的晶粒需要四個外接腳，在實際應用上，可因半導體晶粒所需外接的腳數，而設計不同外接腳的基板。
金屬基板110的晶粒置放區141為置放半導體晶粒的地方，本圖裡四個晶粒置放區141形成晶粒設置區180，半導體晶粒將被置放在晶粒設置區180上。封裝焊墊區145提供晶粒封裝後電性外接到系統的封裝外接腳，在本圖中有四個封裝外接腳。導電連線區143連接晶粒置放區141與封裝焊墊區145，以引導半導體晶粒的訊號往返於晶粒與外接系統之間。
請參考3(A)~3(F)圖，其為本發明無基板半導體封裝製造方法的流程圖解說。請參考3(A)圖，首先提供一金屬基板110，金屬基板110具有一基板厚度Hs，金屬基板的材料包含金、銀、銅或鎳，但不限於此。接著在金屬基板110的上表面形成第一圖案140，形成第一圖案140的方法包含微影蝕刻，亦即先塗佈光阻，然後經由光罩曝光顯影，而經蝕刻以形成第一圖案。
請參考第3(B)圖，第3(B)圖為第2圖沿著X-X線的剖面圖，第3(B)圖揭示第一圖案140的晶粒置放區141與導電連線區143。第一圖案140具有一圖案厚度Hs2，而基板100變為基板100’，其厚度為Hs1，圖案厚度Hs2與基板厚度Hs的比為1/2~1/20，較佳為1/3~1/10。圖案厚度Hs2與基板厚度Hs的比值愈小，則封裝後的厚度愈小，愈有利於微型化，但比值愈小也容易導致製程良率過低，因此其比值應考慮製程良率與微型化厚度的需求選取一適當的值。
請參考第3(C)圖，接著置放半導體晶粒120，本實施例中，半導體晶粒120係以覆晶方式置放於第一圖案140的晶粒置放區141(請同時參考第2B圖)。半導體晶粒120的接合墊(Pads)藉由焊料121電性連接第一圖案140的晶粒置放區141，半導體晶粒120的電性訊號得以經由第一圖案140的導電連線區143通往封裝焊墊區145。接著請參考第3(D)圖，最後以灌注封裝膠170於金屬基板110’的上表面、第一圖案140以及半導體晶粒120的上方，高溫的封 裝膠170流動性佳，因此可以填滿第一圖案140與半導體晶粒120間的縫隙。最後固化封裝膠170。
請參考第3(E)至3(F)圖，對經過封膠成型的封裝基板背面研磨或蝕刻(第3(E)圖箭頭所指之處)，以薄化金屬基板110”，一直到露出第一圖案140的底部，此時形成無基板封裝厚度Ht，其減少了厚度Hs1。
請參考第4圖，第4圖為本發明的另一實施例，若第一圖案140的表面積，佔基板總面積的比值很小，則為了形成第一圖案140，必需蝕刻大面積的金屬基板110，若使用乾式蝕刻，則必需耗費很多時間；若是使用濕式蝕刻，則因為蝕刻大面積的負載效應，可能易造成第一圖案140的側向蝕刻過度，而使第一圖案140倒塌。因此在第一圖案140面積與金屬基板面積比值很小的情況下，可以增加第二圖案160，第二圖案160無電性上的功能，其具有第一圖案140相同的圖案厚度Hs2，並且與第一圖案無物理上的接觸。第二圖案160的功用純粹是為了增加總圖案面積，使刻蝕的面積變小，增加製程速度，且較易形成良好的第一圖案140。當第一圖案140與第二圖案160的總面積佔金屬基板面積50%以上，則有較好的蝕刻效果，至少應有30%的面積比值以上。具有第二圖案160的金屬基板製程同第3(B)圖到第3(F)圖所示。
第5圖為本發明的另一個實施例，其係採打線(wire bonding)的封裝。金屬基板210上的第一圖案240包含一晶粒置放區243與一封裝焊墊區245，兩者之間電性相連接。其製造流程請參考第6(A)~6(F)圖。其中第6(B)圖為第5圖沿著Y-Y線的剖面圖。如第6(A)圖所示，首先提供一金屬基板210，其具有一基板厚度Hs、一上表面與下表面，經過微影蝕刻金屬基板210的上表面以形成第一圖案240，如第6(B)圖所示，其具有一圖案厚度Hs2，此時金屬基板變為厚度Hs1。
請參考第6(C)至6(D)圖，置放半導體晶粒220於第一圖案240上的晶粒置放區243，然後以打線方式，將半導體晶粒220上的接合墊(Pads)以導電接線221電性連接到第一圖案240上的封裝焊墊區245。最後以灌注封裝膠270於金屬基板210’的上表面、第一圖案240以及半導體晶粒220的上方，高溫的封裝膠270流動性佳，因此可以填滿第一圖案240與半導體晶粒間的縫隙。最後圖化封裝膠270。
請參考第6(E)至6(F)圖，對經過封膠成型的封裝基板背面研磨或 蝕刻(第6(E)圖箭頭所指之處)，以薄化金屬基板210”，一直到露出第一圖案240的底部，此時形成無基板封裝厚度Ht，其減少了厚度Hs1。在本實施例中，也可以如第4圖所示加入第二圖案140，以增加圖案的總表面積，其理由已詳細說明過，在此不再贅述。
第7圖為本發明的另一實施例，在一個大面積的金屬基板，可分割成數個子基板，本圖所示的子基板數目為四個311 312 321 322，然實際上可依應用所需增加子基板的數目。金屬基板經過圖案化、半導體晶粒置放、連線(焊接或打線)、灌注封裝膠、圖化封裝膠、薄化金屬基板的下表面後，進行切割成各別的無基板半導體封裝。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種無基板半導體封裝的製造方法，包含：提供一金屬基板，其具有一厚度、一第一表面與一第二表面；形成一第一圖案在該金屬基板的該第一表面上，其中該第一圖案具有一圖案厚度，且該第一圖案包含一晶粒置放區、一導電連線區以及一封裝焊接區；置放一半導體晶粒於該晶粒置放區上；形成一封膠層在該金屬基板的該第一表面、該第一圖案以及該半導體晶粒上，其中該封膠層填滿該第一圖案與該半導體晶粒間的間隙；移除該金屬基板的該第二表面，以薄化該金屬基板，使該第一圖案的底部暴露出來。
  2. 如申請專利範圍1的製造方法，其中，形成該第一圖案的同時，形成一第二圖案在該金屬基板的該第一表面上，其中該第二圖案具有該圖案厚度；移除該金屬基板的該第二表面時，同時使該第一圖案與該第二圖案的底部暴露出來，其中該第一圖案與該第二圖案電性絕緣。
  3. 如申請專利範圍1的製造方法，其中，其中該圖案厚度與該金屬基板該厚度比為1/5~1/10。
  4. 如申請專利範圍2的製造方法，其中，該第一圖案與第二圖案的總表面積與該金屬基板的表面積比大於30%。
  5. 如申請專利範圍2的製造方法，其中，移除該金屬基板的該第二表面的方法係以研磨方式。
  6. 如申請專利範圍2的製造方法，其中，移除該金屬基板的該第二表面的方法係以蝕刻方式。
  7. 如申請專利範圍2的製造方法，其中，該金屬基板的材料包含，銅、鋁、銀或鎳。
  8. 如申請專利範圍1的製造方法，其中，當該第一圖案的底部暴露出來時，該導電連線區、該封裝焊接區與該晶粒置 放區電性連接，該半導體晶粒係以覆晶方式置於該晶粒置放區上，且該半導體晶粒的接合墊電性連接該晶粒置放區。
  9. 如申請專利範圍1的製造方法，其中，當該第一圖案的底部暴露出來時，該導電連線區與該封裝焊接區電性連接，但該晶粒置放區與該導電連線區電性絕緣，該半導體晶粒的接合墊以打線方式電性連接至該導線連接區。
  10. 如申請專利範圍1或的製造方法，其中，形成該第一圖案與該第二圖案的方法包含微影蝕刻。
TW105143431A 2016-12-27 2016-12-27 一種無基板半導體封裝製造方法 TWI612587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105143431A TWI612587B (zh) 2016-12-27 2016-12-27 一種無基板半導體封裝製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105143431A TWI612587B (zh) 2016-12-27 2016-12-27 一種無基板半導體封裝製造方法

Publications (2)

Publication Number Publication Date
TWI612587B TWI612587B (zh) 2018-01-21
TW201824405A true TW201824405A (zh) 2018-07-01

Family

ID=61728700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143431A TWI612587B (zh) 2016-12-27 2016-12-27 一種無基板半導體封裝製造方法

Country Status (1)

Country Link
TW (1) TWI612587B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201304212A (zh) * 2011-07-01 2013-01-16 Gio Optoelectronics Corp 發光裝置及其製造方法
TWI559470B (zh) * 2015-08-06 2016-11-21 力成科技股份有限公司 無基板的半導體封裝結構及其製造方法

Also Published As

Publication number Publication date
TWI612587B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
US7531381B2 (en) Manufacturing method of a quad flat no-lead package structure
TWI496270B (zh) 半導體封裝件及其製法
US20090127682A1 (en) Chip package structure and method of fabricating the same
TWI684391B (zh) 製造具有增加產量的半導體裝置模組的方法
TW201916293A (zh) 半導體元件用基板及其製造方法、半導體裝置及其製造方法
JP5685012B2 (ja) 半導体パッケージの製造方法
TW202230711A (zh) 半導體封裝
US7592694B2 (en) Chip package and method of manufacturing the same
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
TWM472946U (zh) 晶粒封裝結構
TWI428997B (zh) 半導體封裝結構及其製作方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
TWI612587B (zh) 一種無基板半導體封裝製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
TWI442488B (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TWI559470B (zh) 無基板的半導體封裝結構及其製造方法
TWI596678B (zh) 半導體封裝結構及其製作方法
JP2002231856A (ja) 半導体装置及びその製造方法
TWI627694B (zh) 模封互連基板之面板組合構造及其製造方法
TWI582903B (zh) 半導體封裝結構及其製作方法
TWI594349B (zh) 半導體封裝載板及其製造方法
TWI538135B (zh) 具有導電薄膜的半導體結構及其製造方法
TWI582864B (zh) 半導體封裝結構及其製作方法
TWI534978B (zh) 晶片封裝結構