TWI442488B - 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構 - Google Patents

用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構 Download PDF

Info

Publication number
TWI442488B
TWI442488B TW101101871A TW101101871A TWI442488B TW I442488 B TWI442488 B TW I442488B TW 101101871 A TW101101871 A TW 101101871A TW 101101871 A TW101101871 A TW 101101871A TW I442488 B TWI442488 B TW I442488B
Authority
TW
Taiwan
Prior art keywords
metal foil
patterned
package
resist layer
package structure
Prior art date
Application number
TW101101871A
Other languages
English (en)
Other versions
TW201332031A (zh
Inventor
Diann Fang Lin
Original Assignee
Dawning Leading Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Leading Technology Inc filed Critical Dawning Leading Technology Inc
Priority to TW101101871A priority Critical patent/TWI442488B/zh
Priority to CN201310020318.1A priority patent/CN103219244B/zh
Publication of TW201332031A publication Critical patent/TW201332031A/zh
Application granted granted Critical
Publication of TWI442488B publication Critical patent/TWI442488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級 封裝結構
本發明關於一種用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構；更詳細而言，本發明關於一種以一圖案化金屬箔為基板進行封裝之基板製程、封裝方法、封裝結構及系統級封裝結構。
一般而言，半導體製程可分為二個階段，其中第一階段為晶圓(Wafer)製程，而第二階段則為封裝測試。隨著半導體技術的日新月異，晶圓製程技術亦不斷改良，以滿足半導體產業的需求。另一方面，由於晶圓製程技術之不斷改良，傳統的封裝測試技術亦逐漸受到市場淘汰，使得封裝測試技術亦推陳出新，以應付半導體產業的變化。
進一步言，封裝測試技術可歸類為封裝階段以及測試階段，其中封裝階段主要提供產品保護、散熱及電路導通等功能，而測試階段則是檢測所產品之功能是否正常。由於封裝階段的優劣對於半導體製程之品質及後續之應用層面影響甚大，也因此應用於封裝階段之封裝技術常常隨著半導體市場的趨勢而有所改變，造成市場上發展出許多不同的封裝技術，例如覆晶封裝(Flip Chip Package)、堆疊晶粒(Stacked Die Package)、晶片尺寸封裝(Chip Scale Package)等等。
儘管市面上充斥著林林總總的封裝技術，為了滿足電子產品朝向輕薄化之發展趨勢，所有封裝技術仍無法跳脫出一個原則，那 就是如何使封裝後之體積更趨輕薄。進一步言，由於輕薄之封裝體積具有降低成本、節省空間等優點，故理想的封裝技術除了提供產品保護、散熱及電路導通等功能外，更必須朝向輕薄之封裝體積邁進，方可被市場所青睞。
進一步言，傳統的封裝技術皆必須採用一具有一定厚度(大約為200微米)之基板進行封裝，例如常見之導線架或銅製基板。由於傳統的封裝技術現今仍無法於大幅減少基板之厚度之情況下完成封裝且具有相同之封裝品質，以致於封裝後之產品並無法明顯地輕薄化。
有鑑於此，如何提供一種半導體封裝技術，以確保封裝後之體積更趨輕薄，乃業界亟需努力之目標。
本發明之目的在於提供一種用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構。本發明之基板製程、封裝方法、封裝結構及系統級封裝結構藉由一圖案化金屬箔作為一封裝體之基板進行封裝，將有效改善傳統封裝技術採用一具有一定厚度之基板進行封裝之缺失。
具體而言，由於圖案化金屬箔之厚度遠小於傳統封裝技術採用之基板之厚度，故封裝後之體積相對於傳統封裝技術已有效地輕薄化。另一方面，當應用於系統級封裝型態時，本發明之系統級封裝結構相對於傳統封裝技術不但少了一層基板之空間，更增加封裝體彼此之間線路連接之靈活性。
為達上述目的，本發明提供了一種用於一半導體封裝之基板製 程，該基板製程包含下列步驟：(1)提供一金屬箔(Metal Foil)，該金屬箔包含一第一表面及一第二表面；(2)分別形成一圖案化抗蝕層於該第一表面及該第二表面上；(3)分別形成至少一連接墊(Connection Pad)於各該圖案化抗蝕層上；以及(4)蝕刻該金屬箔。
為達上述目的，本發明更提供了一種用於一半導體封裝之封裝方法，該封裝方法包含下列步驟：(1)提供一金屬箔，該金屬箔包含一第一表面及一第二表面；(2)分別形成一圖案化抗蝕層於該金屬箔之該第一表面及該第二表面上；(3)形成至少一連接墊於各該圖案化抗蝕層上；(4)壓合該金屬箔之該第二表面至一載板之一釋放層(Release Layer)上；(5)蝕刻該金屬箔以形成一圖案化金屬箔；(6)設置至少一半導體元件於該圖案化金屬箔之該第一表面之該圖案化抗蝕層上；(7)電性連接該至少一半導體元件至該第一表面之該至少一連接墊； (8)封裝該載板上之一空間；以及(9)移除該載板。
為達上述目的，本發明又提供了一種用於一半導體封裝之封裝結構，其中該封裝結構包含一封裝及一圖案化金屬箔。該圖案化金屬箔設置於該封裝內，且包含一第一表面、一第二表面及至少一半導體元件。該第一表面上具有一第一圖案化抗蝕層，其中該第一圖案化抗蝕層上具有至少一第一連接墊。該第二表面上具有一第二圖案化抗蝕層，其中該第二圖案化抗蝕層上具有至少一暴露於該封裝外之第二連接墊。該至少一半導體元件設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上，並電性連接至該至少一第一連接墊。
為達上述目的，本發明另提供了一種用於一半導體封裝之系統級封裝結構，其中該系統級封裝結構包含一封裝結構、一基板及一晶片裝置。
該封裝結構包含一封裝及一圖案化金屬箔。該圖案化金屬箔設置於該封裝內，且包含一第一表面、一第二表面及至少一半導體元件。該第一表面上具有一第一圖案化抗蝕層，其中該第一圖案化抗蝕層上具有至少一第一連接墊。該第二表面上具有一第二圖案化抗蝕層，其中該第二圖案化抗蝕層上具有至少一暴露於該封裝外之第二連接墊。該至少一半導體元件設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上，並電性連接至該至少一第一連接墊。
該基板具有至少一基板連接墊，其中該基板連接墊電性連接至該圖案化金屬箔之該第二表面上之該至少一第二連接墊。該晶片裝置設置黏合於該封裝結構及該基板之間。該晶片裝置具有至少一晶片連接墊，其中該晶片連接墊電性連接至該圖案化金屬箔之該第二表面上之該至少一第二連接墊。
於參閱圖式及隨後描述之實施方式後，所屬技術領域具通常知識者便可瞭解本發明之其他目的，以及本發明之技術手段及實施態樣。
以下將透過實施例來解釋本發明之內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示，且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際實施之比例。此外，於下述各實施例中，若未特別註明，則具有相同標號之元件可視為相同。
本發明之第一實施例為一種用於一半導體封裝之封裝方法。第1圖為第一實施例之一流程圖。如第1圖所示，於步驟S101，提供一金屬箔，該金屬箔包含一第一表面及一第二表面。於步驟S103，分別形成一圖案化抗蝕層於該金屬箔之該第一表面及該第二表面上。於步驟S105，形成至少一連接墊於各該圖案化抗蝕層上。於步驟S107，壓合該金屬箔之該第二表面至一載板之一釋放層上， 於步驟S109，蝕刻該金屬箔以形成一圖案化金屬箔。於步驟S111，設置至少一半導體元件於該金屬箔之該第一表面之該圖案化抗蝕層上。於步驟S113，電性連接該至少一半導體元件至該第一表面之該至少一連接墊。於步驟S115，封裝該載板上之一空間。於步驟S117，移除該載板。
第2A圖為一金屬箔之一橫切面示意圖。如第2A圖所示，一金屬箔21被用以作為一基底，金屬箔21包含一第一表面21及一第二表面23。金屬箔21之材質為銅(Cu)，且其厚度H1實質上為35微米(μm)。需說明者，金屬箔21之材質並非限定為銅，而本技術領域具通常知識者可輕易置換之材質皆屬本案請求保護之範圍。此外，金屬箔21之厚度H1實質上為35微米是本實施例之一較佳實施方式，而金屬箔21之厚度H1可根據相關技術之增進而更輕薄。
如第2B圖所示，金屬箔21之一第一表面23上被形成一圖案化抗蝕層231，而金屬箔21之一第二表面25上被形成一圖案化抗蝕層251，俾被圖案化抗蝕層231覆蓋之第一表面23及被圖案化抗蝕層251覆蓋之第二表面25可免於被蝕刻。此外，圖案化抗蝕層231及圖案化抗蝕層251可增加金屬箔21之一抗拉強度及一硬度，俾金屬箔21較為強韌且不易受到破壞。需說明者，圖案化抗蝕層231之範圍及圖案化抗蝕層251之範圍可相同亦可不同。
進一步言，圖案化抗蝕層231及圖案化抗蝕層251之材質為鎳(Ni)，且其厚度範圍實質上介於2~5微米。然而，圖案化抗蝕層231及圖案化抗蝕層251之材質並非限定為鎳，而本技術領域具通 常知識者可輕易置換之材質皆屬本案請求保護之範圍。此外，圖案化抗蝕層231及圖案化抗蝕層251之厚度範圍實質上介於2~5微米是本實施例之一較佳實施方式，而非用以限定本發明。
如第2C圖所示，圖案化抗蝕層231上被形成至少一第一連接墊2311，而圖案化抗蝕層251被形成至少一第二連接墊2511。
進一步言，第一連接墊2311及第二連接墊2511之材質為金(Au)，且其厚度實質上低於0.2微米。然而，第一連接墊2311及第二連接墊2511之材質並非限定為金，而本技術領域具通常知識者可輕易置換之材質皆屬本案請求保護之範圍。此外，第一連接墊2311及第二連接墊2511之厚度實質上低於0.2微米是本實施例之一較佳實施方式，而非用以限定本發明。
如第2D圖所示，金屬箔21之第二表面25被壓合至一載板201之一釋放層203上。釋放層203可為一膠性材質，用以適應地承接金屬箔21之第二表面25，而載板201可為一硬性材質，用以作為支撐之基底。
如第2E圖所示，透過一蝕刻技術蝕刻金屬箔21，以蝕刻金屬箔21未被圖案化抗蝕層231及圖案化抗蝕層251覆蓋之表面，俾形成一圖案化金屬箔21a。圖案化金屬箔21a之第一表面23上僅存有圖案化抗蝕層231，而圖案化金屬箔21a之第二表面25上僅存有圖案化抗蝕層251。因本技術領域具通常知識者可輕易理解如何蝕刻金屬箔21以形成圖案化金屬箔21a，於此不再贅述。
需說明者，於其他實施例中，第2D圖及第2E圖所述之步驟可 相互對調。具體而言，蝕刻金屬箔21之步驟可於金屬箔21之第二表面25被壓合至一載板201之一釋放層203上之前執行，且本技術領域具通常知識者亦能輕易理解第2D圖及第2E圖所述之步驟相互對調後，仍屬本案請求保護之範圍。
如第2F圖所示，圖案化金屬箔21a之第一表面23之圖案化之抗蝕層231上被設置一半導體元件233。進一步言，半導體元件233透過一黏晶薄膜(Die Attach Film，DAF)技術黏合於圖案化金屬箔21a之第一表面23之圖案化抗蝕層231。換言之，半導體元件233與圖案化金屬箔21a之第一表面23之圖案化抗蝕層231之間具有一黏晶薄膜(未繪示於圖)
設置於圖案化金屬箔21a之第一表面23之圖案化之抗蝕層231上之半導體元件233之數量僅用以說明而非用以限定本發明，故設置之半導體元件233數量可以增加。透過黏晶薄膜技術黏合半導體元件233至圖案化金屬箔21a之第一表面23之圖案化抗蝕層上231是本實施例之一較佳實施方式，而本技術領域具通常知識者可輕易置換之黏合技術皆屬本案請求保護之範圍。進一步言，圖案化金屬箔21a之第一表面23之圖案化之抗蝕層231上亦可以設置其他被動元件(未繪示)，以與半導體元件233組成具有不同功能之電路。
如第2G圖所示，透過一打線(Wire-bonding)或電性連接技術，半導體元件233被電性連接至圖案化金屬箔21a之第一表面23之第一連接墊2311。透過打線技術進行電性連接為本實施例之一較佳實施方式，而本技術領域具通常知識者可輕易置換之連接技術 皆屬本案請求保護之範圍。
如第2H圖所示，透過一注模處理(Molding Process)對載板201上之一空間200進行封裝，藉以保護載板201上之所有元件。透過注模處理進行封裝為本實施例之一較佳實施方式，而本技術領域具通常知識者可輕易置換之連接技術皆屬本案請求保護之範圍。
如第2I圖所示，於載板201上之空間200完成封裝後，載板201將被移除，以形成一用於一半導體封裝之封裝結構2。進一步言，透過第2A-2I圖所述各步驟產生之封裝結構2，因其圖案化金屬箔21a之厚度H1遠小於傳統封裝技術採用之基板之厚度(大約200微米)，故封裝後之體積相對於傳統封裝技術已有效地輕薄化，且仍然可以維持原有的強度。
本發明之第二實施例為一種用於一半導體封裝之基板製程。有關本實施例之基板製程請參閱第2A圖、第2B圖、第2C圖及第2E圖以及第一實施例之相關說明。於本實施例中，依照第2A圖、第2B圖、第2C圖及第2E圖所述各步驟之執行順序為一較佳實施方式，但非用以限定本發明。此外，本技術領域具通常知識者可基於本發明之發明精神，輕易理解適當地調換第2A圖、第2B圖、第2C圖及第2E圖所述各步驟之執行順序仍屬本案之請求保護範圍。
本發明之第三實施例為一種用於一半導體封裝之封裝結構。有關本實施例之封裝結構請參閱第2I圖以及第一實施例之相關說明。具體而言，本實施例之封裝結構可等同於第一實施例之封裝 結構2。換言之，透過第2A-2I圖之封裝方法所完成之封裝結構2即為本實施例之封裝結構。
需說明者，第2A-2I圖所述各步驟之執行順序為本實施例之一較佳實施方式，而非用以限定本發明。此外，本技術領域具通常知識者可基於本發明之發明精神，輕易理解適當地調換第2A-2I圖所述各步驟之執行順序仍屬本案之請求保護範圍。
本發明之第四實施例為一種用於一半導體封裝之系統級封裝結構3。第3圖為本實施例之系統級封裝結構3之一剖面示意圖。具體而言，基於同一發明概念，本實施例之系統級封裝結構3包含第三實施例所述之封裝結構2之所有特徵。
如第3圖所示，系統級封裝結構3包含一封裝結構2、一基板355及一晶片裝置377。本實施例之封裝結構2可等同第一實施例及第三實施例所述之封裝結構2，並具有相同之技術特徵；而晶片裝置377可視為具有傳統的封裝結構之半導體裝置，亦可視為具有封裝結構2之半導體裝置。
進一步言，本實施例透過一黏晶薄膜技術黏合晶片裝置377與封裝結構2、以及黏合晶片裝置377與基板355，使得晶片裝置377與封裝結構2之間、以及晶片裝置377與基板355之間分別具有一黏晶薄膜(未繪示於圖)是本實施例之一較佳實施方式，而本技術領域具通常知識者可輕易置換之黏合技術皆屬本案請求保護之範圍。須說明者，本實施例之晶片裝置377與封裝結構2是將封裝結構2第一表面23朝向晶片裝置377進行黏合，也就是將封裝結構2上下反轉後進行黏合。
如第3圖所示，基板355具有至少一個基板連接墊3551，而晶片裝置377亦具有至少一個晶片連接墊3771；且基板355之基板連接墊3551之數量以及晶片裝置377之晶片連接墊3771之數量亦可不同。
進一步言，透過一打線或電性連接技術，電性連接基板連接墊3551至封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2511，且電性連接晶片連接墊3771至封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2551，俾系統級封裝結構3之封裝結構2、晶片裝置377以及基板355彼此之間電性連接。
另一方面，透過一注模處理，對基板355上之一空間300進行封裝，藉以保護基板355上之所有元件。透過注模處理進行封裝為本實施例之一較佳實施方式，而本技術領域具通常知識者可輕易置換之連接技術皆屬本案請求保護之範圍。
由於系統級封裝結構3包含第一實施例及第三實施例所述之封裝結構2，故同樣具有使封裝後的體積輕薄化之優點。此外，相對於傳統的系統級封裝技術，系統級封裝結構3之結構因可減少封裝體之間的重複連接，故增加封裝體彼此之間線路連接之靈活性，也就是系統級封裝結構3之封裝結構2、晶片裝置377以及基板355彼此之間的線路連接配置可藉由封裝結構2之圖案化金屬箔21a的設計變化來增加其所可能應用之彈性變化，例如線路連接設計時可包含可能之跳線設計，以簡化後續電性連接之複雜度，使其在運用上更加靈活。
本發明之第五實施例為另一種用於一半導體封裝之系統級封裝 結構4。第4圖為本實施例之系統級封裝結構4之一剖面示意圖。本實施例與第四實施例本質上相同，而主要差異在於系統級封裝結構4之晶片裝置377之晶片連接墊3771與封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2551之間並非使用打線技術進行電性連接。具體而言，系統級封裝結構4之晶片裝置377之晶片連接墊3771是透過一導體柱3773(Conductive Pillar)電性連接至封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2551。
進一步言，透過一穿孔(Through via)技術，系統級封裝結構4之晶片裝置377之晶片連接墊3771及封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2551之間可形成一連接通道，而藉由在該連接通道中填入電性導通材料即形成導體柱3773。透過導體柱3773電性導通特性，晶片裝置377之晶片連接墊3771與封裝結構2之圖案化金屬箔21a之第二表面25上之第二連接墊2551將形成電性連接。
由於系統級封裝結構4包含第一實施例及第三實施例所述之封裝結構2，故同樣具有使封裝後的體積輕薄化之優點。此外，相對於傳統的系統級封裝技術，系統級封裝結構4之結構因可減少封裝體之間的重複連接，故增加封裝體彼此之間線路連接之靈活性，也就是系統級封裝結構4之封裝結構2、晶片裝置377以及基板355彼此之間的線路連接配置可更加靈活。
綜上所述，本發明之用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構藉由一金屬箔作為一封裝體之基板進 行封裝，已有效改善傳統封裝技術採用一具有一定厚度之基板進行封裝之缺失。具體而言，由於金屬箔之厚度遠小於傳統封裝技術採用之基板之厚度，故封裝後之體積相對於傳統封裝技術已有效地輕薄化。另一方面，當應用於系統級封裝型態時，本發明之系統級封裝結構相對於傳統封裝技術不但少了一層基板之空間，更增加封裝體彼此之間線路連接之靈活性。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。
2‧‧‧封裝結構
200‧‧‧空間
201‧‧‧載板
203‧‧‧釋放層
21‧‧‧金屬箔
21a‧‧‧圖案化金屬箔
23‧‧‧第一表面
231‧‧‧圖案化抗蝕層
233‧‧‧半導體元件
2311‧‧‧第一連接墊
25‧‧‧第二表面
251‧‧‧圖案化抗蝕層
2511‧‧‧第二連接墊
3‧‧‧系統級封裝結構
300‧‧‧空間
355‧‧‧基板
3551‧‧‧基板連接墊
377‧‧‧晶片裝置
3771‧‧‧晶片連接墊
3773‧‧‧導體柱
4‧‧‧系統級封裝結構
H1‧‧‧金屬箔之厚度
第1圖為本發明之第一實施例之一流程圖；第2A-2I圖為本發明之第一實施例之一封裝過程示意圖；第3圖為本發明之第四實施例之一系統級封裝結構3之一剖面示意圖；以及第4圖為本發明之第五實施例之一系統級封裝結構4之一剖面示意圖。

Claims (16)

  1. 一種用於一半導體封裝之基板製程，該基板製程包含下列步驟：(a)提供一金屬箔(Metal Foil)，該金屬箔包含一第一表面及一第二表面；(b)分別形成一圖案化抗蝕層於該第一表面及該第二表面上；(c)分別形成至少一連接墊(Connection Pad)於各該圖案化抗蝕層上；以及(d)蝕刻該金屬箔以形成一圖案化金屬箔。
  2. 如請求項1所述之基板製程，其中該圖案化抗蝕層用以增加該金屬箔之一抗拉強度及一硬度。
  3. 一種用於一半導體封裝之封裝方法，該封裝方法包含下列步驟：(a)提供一金屬箔，該金屬箔包含一第一表面及一第二表面；(b)分別形成一圖案化抗蝕層於該金屬箔之該第一表面及該第二表面上；(c)形成至少一連接墊於各該圖案化抗蝕層上；(d)壓合該金屬箔之該第二表面至一載板之一釋放層(Release Layer)上；(e)蝕刻該金屬箔以形成一圖案化金屬箔；(f)設置至少一半導體元件於該圖案化金屬箔之該第一表面之該圖案化抗蝕層上； (g)電性連接該至少一半導體元件至該第一表面之該至少一連接墊；(h)封裝該載板上之一空間；以及(i)移除該載板。
  4. 如請求項3所述之封裝方法，其中該圖案化抗蝕層用以增加該金屬箔之一抗拉強度及一硬度。
  5. 如請求項3所述之封裝方法，其中該步驟(f)係透過一黏晶薄膜(Die Attach Film；DAF)設置該至少一半導體元件於該圖案化金屬箔之該第一表面之該圖案化抗蝕層上。
  6. 如請求項3所述之封裝方法，其中該步驟(f)更包含下列步驟：(f1)設置至少一被動元件於該圖案化金屬箔之該第一表面之該圖案化抗蝕層上。
  7. 如請求項3所述之封裝方法，其中該步驟(h)係透過一注模處理(Molding Process)封裝該載板上之該空間。
  8. 一種用於一半導體封裝之封裝結構，包含：一封裝；一圖案化金屬箔，設置於該封裝內，包含：一第一表面，該第一表面上具有一第一圖案化抗蝕層，該第一圖案化抗蝕層上具有至少一第一連接墊；以及一第二表面，該第二表面上具有一第二圖案化抗蝕層，該第二圖案化抗蝕層上具有至少一暴露於該封裝外之第二連接墊；以及至少一半導體元件，設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上，並電性連接至該至少一第一連 接墊。
  9. 如請求項8所述之封裝結構，其中該第一圖案化抗蝕層及該第二圖案化抗蝕層用以增加該金屬箔的一抗拉強度及一硬度。
  10. 如請求項8所述之封裝結構，其中該至少一半導體元件與該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層之間具有一黏晶薄膜。
  11. 如請求項8所述之封裝結構，其中封裝結構更包含至少一被動元件，該至少一被動元件設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上。
  12. 一種用於一半導體封裝之系統級封裝(System-in-Package；SIP)結構，包含：一封裝結構，包含：一封裝；一圖案化金屬箔，設置於該封裝內，包含：一第一表面，該第一表面上具有一第一圖案化抗蝕層，該第一圖案化抗蝕層上具有至少一第一連接墊；以及一第二表面，該第二表面上具有一第二圖案化抗蝕層，該第二圖案化抗蝕層上具有至少一暴露於該封裝外之第二連接墊；以及至少一半導體元件，設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上，並電性連接至該至少一第一連接墊； 一基板，具有至少一基板連接墊，該基板連接墊電性連接至該圖案化金屬箔之該第二表面上之該至少一第二連接墊；以及一晶片裝置，黏合於該封裝結構及該基板之間，並具有至少一晶片連接墊，該晶片連接墊電性連接至該圖案化金屬箔之該第二表面上之該至少一第二連接墊。
  13. 如請求項12所述之系統級封裝結構，其中該晶片裝置之該晶片連接墊透過一導體柱(Conductive Pillar)電性連接至該圖案化金屬箔之該第二表面上之該至少一第二連接墊，該導體柱形成於該封裝結構之該封裝內。
  14. 如請求項12所述之系統級封裝結構，其中該第一圖案化抗蝕層及該第二圖案化抗蝕層用以增加該金屬箔的一抗拉強度及一硬度。
  15. 如請求項12所述之系統級封裝結構，其中該至少一半導體元件與該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層之間、該晶片裝置與該封裝結構之間、以及該晶片裝置與該基板之間分別具有一黏晶薄膜。
  16. 如請求項12所述之系統級封裝結構，其中該封裝結構更包含至少一被動元件，該至少一被動元件設置於該圖案化金屬箔之該第一表面之該第一圖案化抗蝕層上。
TW101101871A 2012-01-18 2012-01-18 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構 TWI442488B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101101871A TWI442488B (zh) 2012-01-18 2012-01-18 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
CN201310020318.1A CN103219244B (zh) 2012-01-18 2013-01-18 用于一半导体封装的系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101101871A TWI442488B (zh) 2012-01-18 2012-01-18 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構

Publications (2)

Publication Number Publication Date
TW201332031A TW201332031A (zh) 2013-08-01
TWI442488B true TWI442488B (zh) 2014-06-21

Family

ID=48816929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101871A TWI442488B (zh) 2012-01-18 2012-01-18 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構

Country Status (2)

Country Link
CN (1) CN103219244B (zh)
TW (1) TWI442488B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
US9947570B2 (en) * 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US7473586B1 (en) * 2007-09-03 2009-01-06 Freescale Semiconductor, Inc. Method of forming flip-chip bump carrier type package
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package

Also Published As

Publication number Publication date
TW201332031A (zh) 2013-08-01
CN103219244B (zh) 2016-04-13
CN103219244A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR101366455B1 (ko) 반도체 장치, 패키징 방법 및 구조
TWI313048B (en) Multi-chip package
TW201640599A (zh) 半導體封裝及其製作方法
US20140367850A1 (en) Stacked package and method of fabricating the same
US9082644B2 (en) Method of manufacturing and testing a chip package
TWI480989B (zh) 半導體封裝件及其製法
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
US20140001621A1 (en) Semiconductor packages having increased input/output capacity and related methods
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
TW201306212A (zh) 晶片封裝結構及其製作方法
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US9024452B2 (en) Semiconductor package comprising an interposer and method of manufacturing the same
TWI442488B (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
TWI651827B (zh) 無基板封裝結構
TWI673839B (zh) 矩形半導體封裝及其方法
TWI493682B (zh) 內嵌封裝體之封裝模組及其製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
TWI548048B (zh) 晶片封裝體及其製造方法
TWI628756B (zh) 封裝結構及其製作方法
US9564391B2 (en) Thermal enhanced package using embedded substrate
TWI596678B (zh) 半導體封裝結構及其製作方法
CN106469706B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees