TWI613780B - 半導體結構及其製作方法 - Google Patents
半導體結構及其製作方法 Download PDFInfo
- Publication number
- TWI613780B TWI613780B TW106102875A TW106102875A TWI613780B TW I613780 B TWI613780 B TW I613780B TW 106102875 A TW106102875 A TW 106102875A TW 106102875 A TW106102875 A TW 106102875A TW I613780 B TWI613780 B TW I613780B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- circuit board
- conductive bumps
- flexible circuit
- wafer
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
一種半導體結構,其包括一基板、一晶片、多個導電凸塊、一軟性電路板以及多條線路圖案。晶片設置於基板上並包括多個焊墊。導電凸塊分別設置於焊墊上。軟性電路板橋接於基板與晶片之間,且導電凸塊穿過軟性電路板的一端。線路圖案設置於軟性電路板上以電性連接導電凸塊與基板。
Description
本揭露是有關於一種半導體結構及其製作方法,且特別是有關於一種良率較高的半導體結構及其製作方法。
在現今資訊爆炸的社會,電子產品遍佈於日常生活中,無論在食衣住行育樂方面,都會用到積體電路元件所組成的產品。隨著電子科技不斷地演進,功能性更複雜、更人性化的產品推陳出新,而一般電子產品係藉由至少一晶片來控制其電子產品的作動,一般可以利用打線(wire-bonding)的方式、覆晶(flip-chip,F/C)的方式、軟片自動貼合(tape-automated bonding,TAB)的方式,使晶片與一基板或導線架電性連接。
就打線製程而言,打線裝置例如用以將基板的接腳與半導體晶片的焊墊之間以細線的金屬線連接。打線是以如下方式進行。即,使金屬線與打線用工具一併朝向導線下降。繼而,利用工具前端將金屬線壓抵於導線,一面施加超音波振動一面使兩者接合,而成為第一接合。於第一接合後,提拉工具而一面使金屬線延出而形成適當的線弧(loop)一面移動至焊墊的上方。當到達焊墊的上方時使工具下降。繼而,利用工具前端將金屬線壓抵於焊墊,一面施加超音波振動一面使兩者接合而進行第二接合。於第二接合後,一面利用線夾(wire clamper)停止金屬線的移動一面提拉工具而將金屬線於第二接合點處切斷。重複該操作,而進行基板的多個接腳與半導體晶片的多個焊墊之間的連接。此外,於第一接合、第二接合時,亦可進行適當的加熱。此外,亦可對焊墊進行第一接合,對接腳進行第二接合。
然而,習知的打線接合技術仍存在許多問題,舉例而言,相鄰的金屬線間可能會發生短路,一或多個金屬線的互連亦會發生開路。例如:製程中金屬線的移動如擺動(sway)、彎曲(sweep)等可能導致相鄰的金屬線之間短路。更嚴重者,金屬線的此類移動有可能造成一或多個金屬線斷裂,進而導致斷路。並且,半導體製程的製品種類繁多,在每個製品中用以連接的接線數、半導體形狀並不相同。因此,習知的打線接合技術需對不同製品準備專用的打線工具和打線台,因而導致生成本增高、設備上所安裝的打線工具和打線台的更換需要時間以及打線工具和打線台的管理繁雜等問題。
本揭露提供一種半導體結構及其製作方法,其可簡化製程步驟、提升良率,更可降低生產成本。
本揭露的一種半導體結構,其包括一基板、一第一晶片、多個第一導電凸塊、一第一軟性電路板以及多條第一線路圖案。第一晶片設置於基板上並包括多個第一焊墊。第一導電凸塊分別設置於第一焊墊上。第一軟性電路板橋接於基板與第一晶片之間,且第一導電凸塊穿過第一軟性電路板的一第一端。第一線路圖案設置於第一軟性電路板上以電性連接第一導電凸塊與基板。
本揭露的半導體結構的製作方法,其包括下列步驟。提供一基板。設置一第一晶片於基板上,其中第一晶片包括多個第一焊墊。以三維列印技術形成多個第一導電凸塊於第一焊墊上。進行一熱壓合製程,以將一第一軟性電路板橋接於基板與第一晶片之間,其中第一導電凸塊穿過第一軟性電路板,以透過第一軟性電路板而電性連接至基板。
在本揭露的一實施例中,上述的各第一導電凸塊實質上為一錐狀導電凸塊,其中錐狀導電凸塊的尖端穿過第一軟性電路板的第一線路圖案。
在本揭露的一實施例中,上述的各第一導電凸塊的材料包括銀合金或鋁合金。
在本揭露的一實施例中,上述的半導體結構更包括多個基板導電凸塊,設置於基板上,其中第一線路圖案由第一軟性電路板延伸至基板上並分別連接基板導電凸塊,以電性連接第一導電凸塊與基板。
在本揭露的一實施例中,上述的半導體結構更包括多個基板導電凸塊,基板導電凸塊穿過第一軟性電路板相對於第一端的一第二端,以電性連接第一線路圖案。
在本揭露的一實施例中,上述的半導體結構更包括一壓合膠,設置於第一軟性電路板與第一晶片之間以及第一軟性電路板與基板之間。
在本揭露的一實施例中,上述的半導體結構更包括一第二晶片、多個第二導電凸塊以及一第二軟性電路板,第二晶片疊設於第一晶片上並暴露第一焊墊,第二導電凸塊分別設置於第二晶片的多個第二焊墊上,第二軟性電路板橋接於第一晶片與第二晶片之間並包括多條第二線路圖案,第一導電凸塊以及第二導電凸塊分別穿過第二軟性電路板的相對兩側,以透過第二線路圖案電性連接第一導電凸塊與第二導電凸塊。
在本揭露的一實施例中,上述的半導體結構的製作方法更包括:以三維列印技術形成多條第一線路圖案以及多個基板導電凸塊,其中第一線路圖案由第一軟性電路板延伸至基板,以電性連接第一導電凸塊與基板上的基板導電凸塊。
在本揭露的一實施例中,上述的半導體結構的製作方法更包括:以三維列印技術形成多個基板導電凸塊於基板上,其中第一軟性電路板橋接於基板與第一晶片之間時,基板導電凸塊穿過第一軟性電路板,並電性連接第一軟性電路板上的多條第一線路圖案。
在本揭露的一實施例中,上述的半導體結構的製作方法更包括下列步驟。疊設一第二晶片於第一晶片上,且第二晶片暴露第一焊墊。以三維列印技術形成多個第二導電凸塊於第二晶片的多個第二焊墊上。將一第二軟性電路板橋接於第一晶片與第二晶片之間,其中第二軟性電路板包括以三維列印技術而形成的多條第二線路圖案,第一導電凸塊以及第二導電凸塊分別穿過第二軟性電路板的相對兩側,以透過第二軟性電路板的第二線路圖案電性連接第一導電凸塊與第二導電凸塊。
基於上述,本揭露以三維列印技術分別於晶片及基板上列印形成多個導電凸塊,接著再利用軟性電路板橋接於晶片與基板之間,並使晶片與基板上的導電凸塊分別穿過軟性電路板的相對兩端,以透過軟性電路板而電性連接晶片與基板。如此配置,本揭露可省去習知的打線製程即完成晶片與基板之間的電性連接,因而可避免習知的打線製程中相鄰的金屬線間容易發生短路的問題,更可省去專用的打線工具和打線台的生產成本,因此,本揭露的半導體結構及其製作方法可有效提升良率、簡化製程,更可降低生產成本。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本揭露之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本揭露。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1至圖7是依照本揭露的一實施例的一種半導體結構的製作流程示意圖。本實施例的半導體結構100的製作方法包括下列步驟。首先,提供如圖1所示之一基板110。接著,設置一第一晶片120於基板110上。在本實施例中,第一晶片120是經由對具有多個晶片的晶圓進行切割(dicing)而得。第一晶片120包括多個第一焊墊122、一主動表面以及相對主動表面的一背面。第一焊墊122設置於主動表面,而第一晶片120是以其背面設置於基板110上。
接著,請參照圖2,以三維列印技術形成多個第一導電凸塊130於第一焊墊122上。具體而言,本實施例可利用三維列印裝置並依據第一導電凸塊130的數位三維模型而列印出如圖2所示的第一導電凸塊130。本實施例的三維列印技術可包括熔絲製造(Fused Filament Fabrication, FFF)、光硬化(Stereolithography)、熔化壓模(Melted and Extrusion Modeling)、電子束熔化成形(Electron Beam Modeling)或其他適合的三維列印技術,本揭露並不以此為限。
在本實施例中,各個第一導電凸塊130可如圖2之局部放大圖所示之為一錐狀導電凸塊,其包括一尖端,且第一導電凸塊130的材料可包括銀合金或鋁合金。在本實施例中,第一導電凸塊130的數位三維模型可為一數位三維圖像檔案,其可透過例如電腦輔助設計(computer-aided design, CAD)或動畫建模軟體等建構而成,並將此數位三維模型橫切為多個橫截面以供三維列印裝置讀取,以依據此數位三維模型的橫截面將建構材料逐層成形於三維列印裝置的列印平台上,而形成多個疊構層。上述的疊構層彼此堆疊而形成第一導電凸塊130。也就是說,以三維列印技術而形成的第一導電凸塊130可由多個疊構層彼此堆疊而成,當然,本揭露並不以此為限。此外,在列印形成第一導電凸塊130之後,可選擇性地進行一固化製程,以固化第一導電凸塊130並強化第一導電凸塊130的硬度。
接著,請參照圖3,進行一熱壓合製程,以將一第一軟性電路板140橋接於基板110與第一晶片120之間,其中,錐狀的第一導電凸塊130的尖端穿過第一軟性電路板140的第一端142,以透過第一軟性電路板140而電性連接至基板110。詳細而言,本實施例可透過設置一壓合膠於第一軟性電路板140的相對兩端,再進行熱壓合製程,以將第一軟性電路板140的相對兩端分別透過熱壓合製程而壓合於第一晶片120與基板110上。詳細而言,壓合膠可設置於第一軟性電路板140與第一晶片120之間以及第一軟性電路板140與基板110之間。
請接續參照圖4,本實施例以三維列印技術而列印形成多條第一線路圖案150以及多個基板導電凸塊112,其中,基板導電凸塊112列印形成於基板110上,而第一線路圖案150則列印形成於第一軟性電路板140及基板110上並與第一導電凸塊130及基板導電凸塊112接觸,以電性連接第一導電凸塊130與基板110。
此外,在另一實施例中,透過第一軟性電路板140電性連接第一導電凸塊130與基板110的方法亦可如圖5所示之預先以三維列印技術列印多條第一線路圖案150於第一軟性電路板140上,並以三維列印技術列印形成多個基板導電凸塊112於基板110上,以在熱壓合第一軟性電路板140時,使椎狀的基板導電凸塊112穿過第一軟性電路板140相對於第一端142的第二端144,以電性連接第一軟性電路板140上的第一線路圖案150。在本實施例中,基板導電凸塊112可如第一導電凸塊130而呈錐狀,如此,錐狀的第一導電凸塊130的尖端穿過第一線路圖案150的一端,錐狀的基板導電凸塊112的尖端穿過第一線路圖案150的另一端,因而可透過第一軟性電路板140的第一線路圖案150而電性連接第一導電凸塊130與基板導電凸塊112。如此,本實施例的半導體結構的製作方法可大致完成。
在本實施例中,半導體結構的製作方法亦可再接續執行下述步驟。請接續參照圖6,疊設一第二晶片160於第一晶片120上,且第二晶片160暴露第一晶片120的第一焊墊122。在本實施例中,第二晶片160可包括多個第二焊墊162、主動表面以及相對主動表面的背面。第二焊墊162設置於第二晶片160的主動表面上,而第二晶片160是以其背面疊設於第一晶片120上。接著,以三維列印技術形成多個第二導電凸塊170於第二晶片160的第二焊墊162上。第二導電凸塊170可如同第一導電凸塊130而呈錐狀。
接著,請參照圖7,將一第二軟性電路板180橋接於第一晶片120與第二晶片160之間,以透過第二軟性電路板180電性連接第一晶片120與第二晶片160。詳細而言,本實施例可預先以三維列印技術而列印形成的多條第二線路圖案190於第二軟性電路板180上,如此,在將第二軟性電路板180橋接於第一晶片120與第二晶片160之間時,第一導電凸塊130以及第二導電凸塊170可分別穿過第二軟性電路板180的相對兩側,並分別穿過第二軟性電路板180上的第二線路圖案190,以透過第二軟性電路板180的第二線路圖案190而電性連接第一導電凸塊130與第二導電凸塊180。如此,本實施例的半導體結構100的製作方法可大致完成。
綜上所述,本揭露以三維列印技術分別於晶片及基板上列印形成多個導電凸塊,接著再利用軟性電路板橋接於晶片與基板之間,並使晶片與基板上的導電凸塊分別穿過軟性電路板的相對兩端,以透過軟性電路板而電性連接晶片與基板。此外,本揭露更可應用於堆疊式晶片封裝上,以利用軟性電路板橋接於各晶片之間,以電性連接各晶片及基板。
如此配置,本揭露利用軟性電路板的可撓性來進行晶片與基板及/或晶片與晶片之間的電性連接,因而可省去習知的打線製程,進而可避免習知的打線製程中相鄰的金屬線間容易發生短路的問題,更可省去專用的打線工具和打線台的生產成本,因此,本揭露的半導體結構及其製作方法可有效提升良率、簡化製程,更可降低生產成本。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何所屬技術領域中具有通常知識者,在不脫離本揭露的精神和範圍內,當可作些許的更動與潤飾,故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧基板導電凸塊
120‧‧‧第一晶片
122‧‧‧第一焊墊
130‧‧‧第一導電凸塊
140‧‧‧第一軟性電路板
142‧‧‧第一端
144‧‧‧第二端
150‧‧‧第一線路圖案
160‧‧‧第二晶片
162‧‧‧第二焊墊
170‧‧‧第二導電凸塊
180‧‧‧第二軟性電路板
190‧‧‧第二線路圖案
圖1至圖7是依照本揭露的一實施例的一種半導體結構的製作流程示意圖。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧基板導電凸塊
120‧‧‧第一晶片
140‧‧‧第一軟性電路板
150‧‧‧第一線路圖案
160‧‧‧第二晶片
170‧‧‧第二導電凸塊
180‧‧‧第二軟性電路板
190‧‧‧第二線路圖案
Claims (10)
- 一種半導體結構,包括:一基板;一第一晶片,設置於該基板上並包括多個第一焊墊;多個第一導電凸塊,分別設置於該些第一焊墊上;一第一軟性電路板,橋接於該基板與該第一晶片之間,且該些第一導電凸塊穿過該第一軟性電路板的一第一端;多條第一線路圖案,設置於該第一軟性電路板上以電性連接該些第一導電凸塊與該基板;以及一第二晶片、多個第二導電凸塊以及一第二軟性電路板,該第二晶片疊設於該第一晶片上並暴露該些第一焊墊,該些第二導電凸塊分別設置於該第二晶片的多個第二焊墊上,該第二軟性電路板橋接於該第一晶片與該第二晶片之間並包括多條第二線路圖案,該些第一導電凸塊以及該些第二導電凸塊分別穿過該第二軟性電路板的相對兩側,以透過該些第二線路圖案電性連接該些第一導電凸塊與該些第二導電凸塊。
- 如申請專利範圍第1項所述的半導體結構,其中各該第一導電凸塊實質上為一錐狀導電凸塊,該些錐狀導電凸塊的尖端穿過該第一軟性電路板的該些第一線路圖案。
- 如申請專利範圍第1項所述的半導體結構,其中各該第一導電凸塊的材料包括銀合金或鋁合金。
- 如申請專利範圍第1項所述的半導體結構,更包括多個基板導電凸塊,該些基板導電凸塊穿過該第一軟性電路板相對於該第一端的一第二端,以電性連接該些第一線路圖案。
- 一種半導體結構,包括:一基板;一第一晶片,設置於該基板上並包括多個第一焊墊;多個第一導電凸塊,分別設置於該些第一焊墊上;一第一軟性電路板,橋接於該基板與該第一晶片之間,且該些第一導電凸塊穿過該第一軟性電路板的一第一端;多條第一線路圖案,設置於該第一軟性電路板上以電性連接該些第一導電凸塊與該基板;以及多個基板導電凸塊,設置於該基板上,其中該些第一線路圖案由該第一軟性電路板延伸至該基板上,部分的該些第一線路圖案直接接觸該基板並分別連接該些基板導電凸塊,以電性連接該些第一導電凸塊與該基板。
- 如申請專利範圍第5項所述的半導體結構,更包括一壓合膠,設置於該第一軟性電路板與該第一晶片之間以及該第一軟性電路板與該基板之間。
- 一種半導體結構的製作方法,包括:提供一基板;設置一第一晶片於該基板上,其中該第一晶片包括多個第一焊墊; 以三維列印技術形成多個第一導電凸塊於該些第一焊墊上;以及進行一熱壓合製程,以將一第一軟性電路板橋接於該基板與該第一晶片之間,其中該些第一導電凸塊穿過該第一軟性電路板,以透過該第一軟性電路板而電性連接至該基板。
- 如申請專利範圍第7項所述的半導體結構的製作方法,更包括:以三維列印技術形成多條第一線路圖案以及多個基板導電凸塊,其中該些第一線路圖案由該第一軟性電路板延伸至該基板,以電性連接該些第一導電凸塊與該基板上的該些基板導電凸塊。
- 如申請專利範圍第7項所述的半導體結構的製作方法,更包括:以三維列印技術形成多個基板導電凸塊於該基板上,其中該第一軟性電路板橋接於該基板與該第一晶片之間時,該些基板導電凸塊穿過該第一軟性電路板,並電性連接該第一軟性電路板上的多條第一線路圖案。
- 如申請專利範圍第7項所述的半導體結構的製作方法,更包括:疊設一第二晶片於該第一晶片上,且該第二晶片暴露該些第一焊墊;以三維列印技術形成多個第二導電凸塊於該第二晶片的多個第二焊墊上; 將一第二軟性電路板橋接於該第一晶片與該第二晶片之間,其中該第二軟性電路板包括以三維列印技術而形成的多條第二線路圖案,該些第一導電凸塊以及該些第二導電凸塊分別穿過該第二軟性電路板的相對兩側,以透過該第二軟性電路板的該些第二線路圖案電性連接該些第一導電凸塊與該些第二導電凸塊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106102875A TWI613780B (zh) | 2017-01-25 | 2017-01-25 | 半導體結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106102875A TWI613780B (zh) | 2017-01-25 | 2017-01-25 | 半導體結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI613780B true TWI613780B (zh) | 2018-02-01 |
TW201828432A TW201828432A (zh) | 2018-08-01 |
Family
ID=62014500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106102875A TWI613780B (zh) | 2017-01-25 | 2017-01-25 | 半導體結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI613780B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789815A (en) * | 1996-04-23 | 1998-08-04 | Motorola, Inc. | Three dimensional semiconductor package having flexible appendages |
US20030132027A1 (en) * | 1998-03-12 | 2003-07-17 | Fujitsu Limited | Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor |
US20150076661A1 (en) * | 2012-03-18 | 2015-03-19 | Effect Photonics B.V. | Assembly and a chip package |
-
2017
- 2017-01-25 TW TW106102875A patent/TWI613780B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789815A (en) * | 1996-04-23 | 1998-08-04 | Motorola, Inc. | Three dimensional semiconductor package having flexible appendages |
US20030132027A1 (en) * | 1998-03-12 | 2003-07-17 | Fujitsu Limited | Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor |
US20150076661A1 (en) * | 2012-03-18 | 2015-03-19 | Effect Photonics B.V. | Assembly and a chip package |
Also Published As
Publication number | Publication date |
---|---|
TW201828432A (zh) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619773B2 (ja) | 半導体装置の製造方法 | |
CN100539054C (zh) | 芯片封装结构及其制作方法 | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
TW200834860A (en) | Stress-improved flip-chip semiconductor device having half-etched leadframe | |
JPH1154552A (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
US11145617B2 (en) | Semiconductor structure | |
CN104779232B (zh) | 通过预形成的金属引脚的封装 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
TWI613780B (zh) | 半導體結構及其製作方法 | |
JP2006261542A (ja) | 半導体装置及びその製造方法 | |
US20070215993A1 (en) | Chip Package Structure | |
JP2018186207A5 (zh) | ||
JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
JP3092585B2 (ja) | 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 | |
TW200845322A (en) | Package structure and manufacturing method thereof | |
JP3575945B2 (ja) | 半導体装置の製造方法 | |
JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
JP2007059538A (ja) | バンプ接合体の製造方法 | |
JP3766312B2 (ja) | 半導体装置及びその製造方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JPH04127546A (ja) | 半導体装置の製造方法 | |
JP3606440B2 (ja) | 半導体装置 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
JPH08204119A (ja) | 半導体装置 | |
JP4619104B2 (ja) | 半導体装置 |