TWI668826B - Lead frame, semiconductor device - Google Patents

Lead frame, semiconductor device Download PDF

Info

Publication number
TWI668826B
TWI668826B TW104140272A TW104140272A TWI668826B TW I668826 B TWI668826 B TW I668826B TW 104140272 A TW104140272 A TW 104140272A TW 104140272 A TW104140272 A TW 104140272A TW I668826 B TWI668826 B TW I668826B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor device
frame
step portion
resin
Prior art date
Application number
TW104140272A
Other languages
English (en)
Other versions
TW201624658A (zh
Inventor
笠原哲一郎
坂井直也
小林秀基
大串正幸
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201624658A publication Critical patent/TW201624658A/zh
Application granted granted Critical
Publication of TWI668826B publication Critical patent/TWI668826B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體裝置等，其端子部與樹脂部的黏著性更高，該半導體裝置包括具有端子部的引線框架、與該端子部電連接的半導體晶片、以露出該端子部的一部分的方式密封該半導體晶片的樹脂部，該端子部具有在第1引線的頂面疊合第/2引線的底面並熔接而成的結構。在該端子部的長邊方向上，該第2引線的底面比該第1引線的頂面更向該半導體晶片側延伸，且，在該端子部的短邊方向上，該第2引線的底面比該第1引線的頂面更向兩側延伸，該第2引線的底面的比該第1引線的頂面更向外延伸的區域被該樹脂部覆蓋。

Description

引線框架、半導體裝置
本發明係關於引線框架及半導體裝置。
歷來已有QFN(Quad Flat No Lead)等無引線的半導體裝置。QFN式半導體裝置中，例如通過半蝕刻形成由銅合金等構成的引線(端子部)。
然而，半蝕刻不僅在深度方向上，在寬方向上也會擴展，因此難以實現引線的細微化，妨礙引線的窄間距化及多針化。對此，已有提案關於以使2個引線疊層的方法代替半蝕刻來構成端子部的QFN式半導體裝置。
<先前技術文獻> <專利文獻>
專利文獻1：(日本)特開2003-197845號公報
然而，上述半導體裝置中，由2個引線疊層而形成的端子部及局部密封端子部的樹脂部之間的黏著性不充分，被擔憂可能會發生樹脂剝離等問題。
本發明鑑於上述問題，其目的在於提供一種端子部與樹脂部的黏著性更高的半導體裝置等。
本半導體裝置的必要條件為，其包括具有端子部的引線框架、與該端子部電連接的半導體晶片、以露出該端子部的一部分的方式密封該半導體晶片的樹脂部，該端子部具有在第1引線的頂面疊合第2引線的底面並熔接而成的結構，在該端子部的長邊方向上，該第2引線的底面比該第1引線的頂面更向該半導體晶片側延伸，且，在該端子部的短邊方向上，該第2引線的底面比該第1引線的頂面更向兩側延伸，該第2引線的底面的比該第1引線的頂面更向外延伸的區域被該樹脂部覆蓋。
根據該公開的技術，能夠提供端子部與樹脂部的黏著性更高的半導體裝置等。
1、1A、1B、2、3、4、5、6‧‧‧半導體裝置
10、10S‧‧‧引線框架
20、20S‧‧‧第1框架
21‧‧‧晶片載置部
21x‧‧‧第4階差部
22‧‧‧下側引線
22x‧‧‧階差部
22y‧‧‧第3階差部
23、33‧‧‧鍍膜
25‧‧‧連接部
26‧‧‧第3連接部
27、37‧‧‧框部
30、30S‧‧‧第2框架
32‧‧‧上側引線
32a‧‧‧上側引線的底面的外圍部
32y‧‧‧第2階差部
35‧‧‧第2連接部
40‧‧‧半導體晶片
50‧‧‧金屬線
60‧‧‧樹脂部
圖1是例示第1實施形態的半導體裝置的圖(其1)。
圖2是例示第1實施形態的半導體裝置的圖(其2)。
圖3是例示第1實施形態的半導體裝置的製造步驟的圖(其1)。
圖4是例示第1實施形態的半導體裝置的製造步驟的圖(其2)。
圖5是例示第1實施形態的半導體裝置的製造步驟的圖(其3)。
圖6是例示第1實施形態的半導體裝置的製造步驟的圖 (其4)。
圖7是例示第1實施形態的變形例的半導體裝置的剖面圖。
圖8是例示第2實施形態的半導體裝置的圖。
圖9是例示第3實施形態的半導體裝置的圖。
圖10是例示第4實施形態的半導體裝置的圖(其1)。
圖11是例示第4實施形態的半導體裝置的圖(其2)。
圖12是例示第5實施形態的半導體裝置的圖。
圖13是例示第6實施形態的半導體裝置的剖面圖。
以下，參照附圖說明用於實施發明的形態。在此，對各附圖中的相同構成部分付予相同符號，並省略重複說明。
<第1實施形態> [第1實施形態的半導體裝置的結構]
首先，關於第1實施形態的半導體裝置的結構進行說明。圖1是例示第1實施形態的半導體裝置的圖(其1)，圖1(b)是仰視圖，圖1(a)是沿著圖1(b)的A-A線的剖面圖。另外，圖2是例示第1實施形態的半導體裝置的圖(其2)，圖2(a)是表示半導體裝置整體的斜視圖，圖2(b)是表示上側引線及下側引線的斜視圖，圖2(c)是表示上側引線及下側引線的仰視圖。
參照圖1及圖2，大體而言半導體裝置1包括引線框架10、半導體晶片40、金屬線50(接合線)、樹脂部60。半導體裝置1是所謂的QFN式半導體裝置。
另外，在本實施形態中，方便起見，將半導體裝置1的第2框架30側稱為上側或一側，將第1框架20側稱為下側或另一側。並且，將各部位的第2框架30側的面稱為一面或頂面，將第2框架30側的面稱為另一面或底面。並且，可將半導體裝置1以倒置狀態使用，或配置成任意角度。另外，平面視是指從第1框架20的一面的法線方向觀視對象物的情況，平面形狀是指從第1框架20的一面的法線方向觀視到的對象物的形狀。
在半導體裝置1中，引線框架10具有在第1框架20的頂面疊合第2框架30的底面並進行熔接的結構。第1框架20具有用於載置半導體晶片的晶片載置部21(模墊)與複數個下側引線22(第1引線)。作為第1框架20的材料例如可以使用銅(Cu)或銅合金、42合金(Fe與Ni的合金)等。
下側引線22與晶片載置部21電氣分離，平面視的狀態下，在晶片載置部21的周圍以所定間距設有複數個下側引線22。然而，下側引線22並非定要設在晶片載置部21的周圍，例如也可以設在晶片載置部21的兩側。下側引線22的寬度例如可以是0.2mm程度。下側引線22的間距例如可以是0.4mm程度。
在下側引線22的底面的半導體晶片40側(引線的長邊方向上接近晶片載置部21的一側)，形成有階差部22x。換言之，在下側引線22的半導體晶片40側，形成有比底面側更長的頂面側。階差部22x以外的下側引線22的厚度例如可以是75~100μm程度。階差部22x部分的厚度可以是階 差部22x以外的下側引線22的厚度的一半程度。
第2框架30具有與金屬線50連接的複數個上側引線32(第2引線)。各個上側引線32被配置在平面視的狀態下與下側引線22重疊的位置。作為第2框架30的材料例如可以使用鋁(Al)或鋁合金、銅(Cu)或銅合金、42合金等。上側引線32的厚度例如可以是75~100μm程度。在此，晶片載置部21上未配置第2框架30。
上側引線32的頂面與底面的面積大致相等。且，下側引線22的頂面與底面(包含階差部22x)的面積大致相等。此外，在下側引線22及上側引線32的長邊方向上，上側引線32的底面比下側引線22的頂面更向半導體晶片40側延伸。且，在下側引線22及上側引線32的短邊方向上，上側引線32的底面比下側引線22的頂面更向兩側延伸。
換言之，如圖2(c)所示，上側引線32的底面的面積比下側引線22的頂面的面積大，除了從樹脂部60的側面露出的一側，仰視的狀態下，上側引線32的底面的外圍部32a露出在下側引線22的周圍。外圍部32a即為上側引線32的底面比下側引線22的頂面更向外延伸的區域。外圍部32a被樹脂部60覆蓋。
下側引線22與上側引線32通過下側引線22的階差部22x上形成的連接部25而接合。具體是，對下側引線22的階差部22x內的一部分進行熔接形成連接部25而與上側引線32接合。在連接部25以外的部分，下側引線22與上側引線32僅是接觸，並未接合。階差部22x被樹脂部60覆蓋。
在圖1及圖2中，方便起見，連接部25與下側引線22之圖示有區別，而連接部25是通過對下側引線22進行局部溶融而成的部分，其與下側引線22由同一材料一體構成。在此，下側引線22與上側引線32相疊層的部分亦稱之為端子部。即，在下側引線22的頂面疊合上側引線32的底面並進行熔接而形成端子部。
半導體晶片40以正面朝上(Face up)的狀態被載置於第1框架20的晶片載置部21上。在半導體晶片40的頂面側形成的各電極端子通過金線或銅線等金屬線50與第2框架30的各上側引線32電連接(接合)。短的金屬線50有利於節約成本，因此，優選將金屬線50的一端連接於上側引線32的平面視時不與下側引線22重疊的區域。
樹脂部60對第1框架20、第2框架30、半導體晶片40及金屬線50進行密封。其中，晶片載置部21的底面、除了階差部22x之外的下側引線22的底面、下側引線22及上側引線32的半導體裝置1外圍緣部側的側面露出在樹脂部60之外。即，樹脂部60以使端子部的一部分露出的方式密封半導體晶片40等。
晶片載置部21的底面及除了階差部22x之外的下側引線22底面可以是與樹脂部60的底面大致齊平的面。另外，下側引線22及上側引線32的半導體裝置1外圍緣部側的側面可以是與樹脂部60的側面大致齊平的面。作為樹脂部60例如可以使用環氧樹脂中包含充填物的所謂的成形樹脂等。
[第1實施形態的半導體裝置的製造方法]
以下，關於第1實施形態的半導體裝置的製造方法進行說明。圖3~圖6是例示第1實施形態的半導體裝置的製造步驟的圖。
首先，在圖3所示的步驟，通過對薄金屬板進行沖壓加工或蝕刻加工等，形成第1框架20S。作為第1框架20S的材料例如可以使用銅(Cu)或銅合金、42合金等。第1框20S的厚度例如可以是75~100μm程度。在此，方便起見，圖3中將第1框架20S表示為緞紋模樣。
第1框架20S具有通過框部27連結複數個(圖3的例中為8個)由虛線所示的切斷線包圍的區域C(以下，稱之為單片化區域C)的結構。在單片化區域C形成有晶片載置部21及複數個下側引線22。第1框架20S是一個最終將沿著虛線所示的切斷線被切斷，並按每個單片化區域C被進行單片化，而成為複數個第1框架20(參照圖1等)的構件。在此，通過沖壓加工形成了第1框架20S的情況下，優選在加工後進行清洗步驟。
其次，在圖4所示的步驟中，通過對薄金屬板進行沖壓加工或蝕刻加工等，形成第2框架30S。作為第2框架30S的材料例如可以使用鋁(Al)或鋁合金、銅(Cu)或銅合金、42合金等。第2框架30S的厚度例如可以是75~100μm程度。在此，方便起見，圖4中將第2框架30S表示為緞紋模樣。
第2框架30S具有通過框部37連結複數個(圖4的例中為8個)由虛線所示的切斷線包圍的區域C(以下，稱 之為單片化區域C)的結構。在單片化區域C形成有複數個上側引線32。第2框架30S是一個最終將沿著虛線所示切斷線被切斷，並按每個單片化區域C被進行單片化，而成為複數個第2框架30(參照圖1等)的構件。在此，通過沖壓加工形成了第2框架30S的情況下，優選在加工後進行清洗步驟。關於以下的步驟，參照與圖3及圖4所示的單片化區域C對應的剖面圖進行說明。
接下來，在圖5(a)所示的步驟中，對通過圖3所示的步驟製作成的第1框架20S進行加工，在下側引線22的底面的內緣側(引線的長邊方向上接近晶片載置部21的一側)形成階差部22x。階差部22x部分的厚度可以是階差部22x以外的下側引線22的厚度的一半程度。例如可以通過濕蝕刻形成階差部22x。另外，根據階差部22x的深度，也可以通過圖3的步驟對金屬板進行沖壓加工，在晶片載置部21及下側引線22同時形成階差部22x。這種情況則不需要圖5(a)所示的步驟。
然後，在圖5(b)所示的步驟中，在形成有階差部22x的第1框架20S的頂面重疊通過圖4所示的步驟製作的第2框架30S的底面。在此，上側引線32的底面的面積比下側引線22的頂面的面積大，因此，除了單片化區域C的外圍側，在仰視的狀態下，上側引線32的底面的外圍部32a露出於下側引線22的周圍(參照圖2(c))。外圍部32a即為上側引線32的底面比下側引線22的頂面更向外延伸的區域。
然後，在圖5(c)所示的步驟中，通過連接部25， 使第1框架20S的下側引線22與第2框架30S的上側引線32接合。具體是，向階差部22x照射雷射，使構成下側引線22的金屬材料局部熔融而形成連接部25，從而使下側引線22與上側引線32接合(雷射熔接)。由此，製作成具有在下側引線22的頂面疊合上側引線32的底面並熔接的結構的端子部。作為雷射光例如可以使用第2高諧波(SHG)的綠光雷射等。在此情況下，雷射光波長例如可以是532nm程度。
通過以上的步驟，製作成具有第1框架20S及第2框架30S的引線框架10S。在此，引線框架10S是一個沿著圖3及圖4的虛線所示的切斷線被切斷，並按每個單片化區域C被進行單片化，而成為複數個引線框架10(參照圖1等)的構件。
然後，在圖6(a)所示的步驟，將半導體晶片40以正面朝上的狀態載置於第1框架20S的晶片載置部21上。可將半導體晶片40例如通過晶片黏著覆膜(die attach film)載置於晶片載置部21上。
然後，在圖6(b)所示的步驟，使半導體晶片40的頂面側形成的電極端子通過金屬線50與上側引線32電連接。金屬線50例如可以通過引線接合，與半導體晶片40的電極端子及上側引線32連接。
然後，在圖6(c)所示的步驟，形成用於密封第1框架20S、第2框架30S、半導體晶片40及金屬線50的樹脂部60。作為樹脂部60例如可以使用環氧樹脂中包含充填物的所謂的成形樹脂等。例如可通過轉移成形法或加壓成形法等 形成樹脂部60。
然後，將圖6(c)所示的結構體沿著圖3及圖4的虛線所示切斷線切斷，並按照每個單片化區域C被進行單片化，從而完成複數個半導體裝置1(參照圖1)。進行切斷時例如可以使用切片機等。另外，可以沿著切斷線同時切斷第1框架20S的框部27及第2框架30S的框部37各自的壩條(dam bar)。
可以將框部27及框部37均配置在切斷線的外側，在單片化時的同時進行切斷去除，從而能夠進行高效率製造。通過採用這種製造方法，可獲得下側引線22及上側引線32的端面在樹脂部60側面露出的結構。
以上，說明了將半導體裝置1作為一個產品出貨時的製造步驟，此外也可以將圖5(c)所示的單片化之前的引線框架10S作為一個產品出貨。這種情況下，用戶購入單片化之前的引線框架10S產品之後，可執行圖6(a)以後的步驟，製作複數個半導體裝置1。
如上所述，在第1實施形態中，分別製作下側引線22與上側引線32之後，通過以雷射熔接等形成的連接部25使兩者強固接合而構成端子部。另外，形成在平面視狀態下比上側引線32小(小面積)的下側引線22，從而除了在樹脂部60側面露出的一側之外，端子部中的上側引線32的底面延伸，外圍部32a也露出在下側引線22的周圍。由此，構成樹脂部60的樹脂環繞外圍部32a，從而在外圍部32a與樹脂部60之間產生定準效果，可提高端子部與樹脂部60的黏著性。 因此，能夠防止構成樹脂部60的樹脂的剝離、及端子部的脫落。
另外，在下側引線22形成的階差部22x被樹脂部60覆蓋，不會露出在半導體裝置1的外部。即，構成樹脂部60的樹脂還環繞著階差部22x，因此在階差部22z與樹脂部60之間也產生定準效果，可提高端子部與樹脂部60的黏著性。從而，可防止構成樹脂部60的樹脂的剝離、及下側引線22的脫落。
另外，通過使下側引線22的至少側面形成粗糙表面，可提高下側引線22與樹脂部60的黏著性，防止下側引線22的脫落。根據同樣理由，可以採用晶片載置部21(模墊)的至少側面經粗糙化的結構。
另外，不採用加工精度低的半蝕刻，而是通過能夠進行低成本且高精度加工的沖壓加工等，個別形成了下側引線22及上側引線32，然後使下側引線22及上側引線32上下疊層，形成了端子部。因此，可對端子部進行細微化，實現端子部的窄間距化及多針化。並且，與採用半蝕刻的情況相比，可降低加工成本。
另外，通過在下側引線22與上側引線32使用不同的金屬材料，可獲得與各金屬材料的特徵相應的效果。例如通過在下側引線22使用銅(Cu)，可以進行銲錫鍍層，另外，通過在上側引線32使用鋁(Al)，可以實現引線接合區域的無鍍層化。
<第1實施形態的變形例>
第1實施形態的變形例中將說明對引線框架的一部分進行鍍層的例子。此外，在第1實施形態的變形例中，關於以上的實施形態中已有說明的同一構成部，省略重複說明。
圖7是例示第1實施形態的變形例的半導體裝置的剖面圖。在圖7(a)所示的半導體裝置1A中，在第2框架30的上側引線32與金屬線50的接合區域形成有鍍膜33。例如，在上側引線32由鋁(Al)或鋁合金構成的情況下，即使不形成鍍膜也能夠進行良好的接合。相對而言，在上側引線32由銅(Cu)或銅合金、42合金構成的情況下，難以直接進行接合。在此情況下，通過形成鍍膜33，能夠進行良好的接合。
作為鍍膜33例如可以舉出Au膜或Ag膜、Ni/Au膜(使Ni膜與Au膜按該順序疊層而成的金屬膜)、Ni/Pd/Au膜(使Ni膜與Pd膜與Au膜按該順序疊層而成的金屬膜)等。鍍膜33的厚度例如優選為0.1~數μm程度。例如可通過電解電鍍法形成鍍膜33。此外，可根據需要，在形成鍍膜33之前，對上側引線32的頂面實施粗糙化處理。通過對上側引線32的頂面實施粗糙化處理，能夠提高上側引線32的頂面與鍍膜33的黏著性。
在圖7(b)所示的半導體裝置1B中，除了鍍膜33之外，還在從樹脂部60露出的第1框架20的下側引線22的底面及晶片載置部21的底面形成有鍍膜23。通過形成鍍膜23，在使半導體裝置1B與其他的配線基板等接合時，可進行良好的接合。關於鍍膜23的材料及形成方法，可採用與鍍膜33相同的方式。
如上所述，可根據需要，在下側引線22或上側引線32的所定面上形成鍍膜。關於半導體裝置1A及1B的其他效果，與第1實施形態相同。
<第2實施形態>
第2實施形態中將說明在上側引線也形成連接部的例子。此外，在第2實施形態中，關於以上的實施形態中已有說明的同一構成部，省略重複說明。
圖8是例示第2實施形態的半導體裝置的圖，圖8(a)是表示半導體裝置整體的剖面圖，圖8(b)是表示上側引線及下側引線的斜視圖，圖8(c)是表示上側引線及下側引線的平面圖。
參照圖8，在半導體裝置2中，與半導體裝置1同樣，在下側引線22的底面的內緣側(引線的長邊方向上接近晶片載置部21的一側)形成有階差部22x，下側引線22與上側引線32通過階差部22x上形成的連接部25而接合。並且，在半導體裝置2中，與半導體裝置1不同，下側引線22與上側引線32還通過上側引線32的外緣側(引線的長邊方向上遠離晶片載置部21的一側)上形成的第2連接部35進行接合。
與連接部25同樣，可以通過雷射熔接來形成第2連接部35。另外，在圖8中，方便起見，第2連接部35與上側引線32之圖示有區別，而第2連接部35是通過對上側引線32的局部進行熔融而成的部分，其與上側引線32由同一材料一體構成。
如上所述，下側引線22與上側引線32不僅通過 內緣側(引線的長邊方向上接近晶片載置部21的一側)的連接部25接合，還通過外緣側(引線的長邊方向上遠離晶片載置部21的一側)的第2連接部35接合。由此，在接近半導體裝置2的外圍側面的部分，下側引線22與上側引線32也被牢固接合。從而，能夠有效抑制水分等從露出於半導體裝置2的外圍側面的下側引線22與上側引線32的界面侵入。關於其他效果，與第1實施形態同樣。
<第3實施形態>
第3實施形態中將說明在上側引線形成階差部且在上側引線的階差部也形成連接部的例子。此外，在第3實施形態中，關於以上的實施形態中已有說明的同一構成部，省略重複說明。
圖9是例示第3實施形態的半導體裝置的圖，圖9(a)是表示半導體裝置整體的剖面圖，圖9(b)是表示上側引線及下側引線的斜視圖，圖9(c)是表示上側引線及下側引線的平面圖。
參照圖9，在半導體裝置3中，與半導體裝置1同樣，在下側引線22的底面的內緣側(引線的長邊方向上接近晶片載置部21的一側)形成有階差部22x，下側引線22與上側引線32通過階差部22x上形成的連接部25而接合。此外，在半導體裝置3中，與半導體裝置1不同，在上側引線32的頂面的外緣側(引線的長邊方向上遠離晶片載置部21的一側)形成有第2階差部32y。並且，下側引線22與上側引線32還通過第2階差部32y上形成的第2連接部35進行接合。第2 階差部32y被樹脂部60覆蓋。
與連接部25同樣，可通過雷射熔接來形成第2連接部35。另外，在圖9中，方便起見，第2連接部35與上側引線32之圖示有區別，而第2連接部35是通過對上側引線32進行局部溶融而成的部分，其與上側引線32由同一材料一體構成。
如上所述，下側引線22與上側引線32不僅是通過內緣側(引線的長邊方向上接近晶片載置部21的一側)的連接部25接合，還通過外緣側(引線的長邊方向上遠離晶片載置部21的一側)的第2連接部35進行接合。因此，在接近半導體裝置3的外圍側面的部分，下側引線22與上側引線32也被牢固接合。從而，能夠有效抑制水分等從露出在半導體裝置3的外圍側面的下側引線22與上側引線32的界面侵入。
另外，與圖8所示的半導體裝置2相比，由於形成第2連接部35而導致雷射熔接部分的厚度變薄(由於在第2階差部32y上形成第2連接部35)，因此可高效進行局部加熱，能夠縮短雷射熔接步驟。關於其他效果，與第1實施形態同樣。
<第4實施形態>
第4實施形態中將說明在下側引線形成2個階差部的例子。另外，在第4實施形態中，關於以上實施形態中已有說明的同一構成部，省略重複說明。
圖10是例示第4實施形態的半導體裝置的圖(其1)，圖10(b)是仰視圖、圖10(a)是沿著圖10(b)的A-A線的剖面圖。另外，圖11是例示第4實施形態的半導體裝 置的圖(其2)，圖11(a)是表示半導體裝置整體的斜視圖，圖11(b)是表示上側引線及下側引線的斜視圖，圖11(c)是表示上側引線及下側引線的仰視圖。
參照圖10及圖11，在半導體裝置4中，與半導體裝置1同樣，在下側引線22的底面的內緣側(引線的長邊方向上接近晶片載置部21的一側)形成有階差部22x，下側引線22與上側引線32通過階差部22x上形成的連接部25而接合。此外，在半導體裝置4中，與半導體裝置1不同，在下側引線22的底面的外緣側(引線的長邊方向上遠離晶片載置部21的一側)形成有第3階差部22y。並且，下側引線22與上側引線32還通過第3階差部22y上形成的第3連接部26進行接合。第3階差部22y被樹脂部60覆蓋。
與連接部25同樣，可通過雷射熔接形成第3連接部26。在此，圖10及圖11中，方便起見，第3連接部26與下側引線22之圖示有區別，而第3連接部26是通過對下側引線22的局部進行熔融而成的部分，其與下側引線22由同一材料一體構成。
如上所述，下側引線22與上側引線32，不僅通過內緣側(引線的長邊方向上接近晶片載置部21的一側)的連接部25接合，還通過外緣側(引線的長邊方向上遠離晶片載置部21的一側)的第3連接部26接合。因此，在接近半導體裝置4的外圍側面的部分，下側引線22與上側引線32被牢固接合。從而，能夠有效抑制水分等從露出於半導體裝置4的外圍側面的下側引線22與上側引線32的界面侵入。
另外，在下側引線22形成有第3階差部22y，第3階差部22y被樹脂部60覆蓋，而不會露出在半導體裝置4的外部。即，構成樹脂部60的樹脂還環繞第3階差部22y，因此在第3階差部22y與樹脂部60之間也產生定準效果，能夠進一步提高端子部與樹脂部60的黏著性。由此，能夠防止構成樹脂部60的樹脂的剝離、及下側引線22的脫落。
另外，由於形成第3連接部26而雷射熔接部分的厚度變薄(由於在第3階差部22y上形成第3連接部26)，因此可高效進行局部加熱，縮短雷射熔接的步驟。關於其他效果，與第1實施形態同樣。
<第5實施形態>
第5實施形態中將說明在下側引線形成階差部的例子。另外，在第5實施形態中，關於以上的實施形態中已有說明的同一構成部，省略重複說明。
圖12是例示第5實施形態的半導體裝置的圖，圖12(a)是表示半導體裝置整體的剖面圖，圖12(b)是表示上側引線及下側引線的斜視圖，圖12(c)是表示上側引線及下側引線的仰視圖。
參照圖12，在半導體裝置5中，與半導體裝置1不同，下側引線22上並未形成階差部22x。下側引線22與上側引線32通過下側引線22的內緣側(引線的長邊方向上接近晶片載置部21的一側)上形成的連接部25而接合。
如上所述，下側引線22上也可以不形成階差部22x，而使下側引線22與上側引線32通過下側引線22的內緣 側(引線的長邊方向上接近晶片載置部21的一側)上形成的連接部25進行接合。在此情況下，端子部中的上側引線32的底面延伸，其外圍部32a也露出在下側引線22的周圍。由此，構成樹脂部60的樹脂也會環繞外圍部32a，從而外圍部32a與樹脂部60之間產生定準效果，能夠提高端子部與樹脂部60的黏著性。由此，能夠防止構成樹脂部60的樹脂的剝離、及端子部的脫落。
另外，不採用加工精度低的半蝕刻，而是通過能夠進行低成本且高精度加工的沖壓加工等，個別形成了下側引線22及上側引線32，然後使下側引線22及上側引線32上下疊層，形成了端子部。因此，可實現端子部的細微化，從而能夠實現端子部的窄間距化及多針化。另外，與採用半蝕刻的情況相比，能夠降低加工成本。
另外，通過在下側引線22與上側引線32使用不同的金屬材料，能夠獲得與各金屬材料的特徵相應的效果。例如，通過在下側引線22使用銅(Cu)，可進行銲鍍，另外，通過在側引線32使用鋁(Al)，可實現接合區域的無鍍層化。
<第6實施形態>
第6實施形態中將說明在晶片載置部形成階差部的例子。此外，在第6實施形態中，關於以上實施形態中已有說明的同一構成部，省略重複說明。
圖13是例示第6實施形態的半導體裝置的剖面圖。參照圖13，在半導體裝置6中，與半導體裝置1不同，在晶片載置部21的底面的外圍側形成有第4階差部21x。例如， 可以在晶片載置部21的底面的外圍側形成畫框狀的第4階差部21x。
如上所述，可以在晶片載置部21的底面的外圍側形成第4階差部21x。因此，構成樹脂部60的樹脂將環繞第4階差部21x，從而在第4階差部21x與樹脂部60之間產生定準效果，可提高晶片載置部21與樹脂部60的黏著性。由此，能夠防止構成樹脂部60的樹脂的剝離、及晶片載置部21的脫落。關於其他效果，與第1實施形態相同。
以上，詳細說明了優選的實施形態及變形例，而本發明並不限定於上述實施形態及變形例，只要不脫離申請專利範圍所記載的範圍，可對上述實施形態及變形例進行各種變形及置換。
例如，在上述實施形態及變形例中例示了第1框架20具有晶片載置部(模墊)的結構，此外也可以是第2框架30具備晶片載置部的結構。或者，可以是第1框架20及第2框架具備晶片載置部，將各晶片載置部疊層並通過熔接而接合的結構。
另外，晶片載置部(模墊)也可以不露出在樹脂部之外。
另外，連接部不僅可以形成於引線的外緣側或內緣側，還可以在任意部分形成。並且，階差部也同樣，可以在任意部分形成。
另外，可以對各實施形態及變形例適宜進行組合。

Claims (8)

  1. 一種半導體裝置，包括：引線框架，具有端子部；半導體晶片，與該端子部電連接；及樹脂部，以露出該端子部的一部分的方式密封該半導體晶片，該端子部具有在第1引線的頂面疊合第2引線的底面並熔接而成的結構，在該端子部的長邊方向上，該第2引線的底面比該第1引線的頂面更向該半導體晶片側延伸，且，在該端子部的短邊方向上，該第2引線的底面比該第1引線的頂面更向兩側延伸，在該第1引線的底面的該半導體晶片側形成有階差部，在該階差部形成有與該第2引線熔接的連接部，該第2引線的底面的比該第1引線的頂面更向外延伸的區域及該階差部，被該樹脂部覆蓋。
  2. 根據申請專利範圍第1項之半導體裝置，其中，在該第2引線的該半導體晶片側的相反側，形成有與該第1引線熔接的第2連接部。
  3. 根據申請專利範圍第2項之半導體裝置，其中，在該第2引線的頂面的該半導體晶片側的相反側，形成有第2階差部，在該第2階差部形成有該第2連接部，該第2階差部被該樹脂部覆蓋。
  4. 根據申請專利範圍第1至3項中任一項之半導體裝置，其中，在該第1引線的底面的該半導體晶片側的相反側，形成有第3階差部，在該第3階差部，形成有與該第2引線熔接的第3連接部，該第3階差部被該樹脂部覆蓋。
  5. 一種引線框架，其中，該引線框架包括要進行單片化的複數個區域，該等區域分別具有端子部，該端子部具有在第1引線的頂面疊合第2引線的底面並熔接而成的結構，在該端子部的長邊方向上，該第2引線的底面比該第1引線的頂面更向該區域的中心側延伸，且，在該端子部的短邊方向上，該第2引線的底面比該第1引線的頂面更向兩側延伸，在該第1引線的底面的該中心側形成有階差部，在該階差部形成有與該第2引線熔接的連接部。
  6. 根據申請專利範圍第5項之引線框架，其中，在該第2引線的該中心側的相反側，形成有與該第1引線熔接的第2連接部。
  7. 根據申請專利範圍第6項之引線框架，其中，在該第2引線的頂面的該中心側的相反側，形成有第2階差部，在該第2階差部形成有該第2連接部。
  8. 根據申請專利範圍第5至7項中任一項之引線框架，在該第1引線的底面的該中心側的相反側，形成有第3階差部， 在該第3階差部，形成有與該第2引線熔接的第3連接部。
TW104140272A 2014-12-19 2015-12-02 Lead frame, semiconductor device TWI668826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-257463 2014-12-19
JP2014257463A JP6325975B2 (ja) 2014-12-19 2014-12-19 リードフレーム、半導体装置

Publications (2)

Publication Number Publication Date
TW201624658A TW201624658A (zh) 2016-07-01
TWI668826B true TWI668826B (zh) 2019-08-11

Family

ID=56130317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140272A TWI668826B (zh) 2014-12-19 2015-12-02 Lead frame, semiconductor device

Country Status (5)

Country Link
US (1) US9698084B2 (zh)
JP (1) JP6325975B2 (zh)
KR (1) KR102452097B1 (zh)
CN (1) CN105720034B (zh)
TW (1) TWI668826B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6788509B2 (ja) * 2017-01-17 2020-11-25 株式会社三井ハイテック リードフレームの製造方法およびリードフレーム
DE102017120747B4 (de) * 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
RU180407U1 (ru) * 2018-02-06 2018-06-13 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Выводная рамка корпуса интегральной микросхемы
DE102018217659B4 (de) 2018-10-15 2022-08-04 Vitesco Technologies GmbH Anordnung und Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung zwischen zwei Substraten
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
JP7467214B2 (ja) 2020-04-22 2024-04-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임
CN114121853B (zh) * 2022-01-27 2022-05-24 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
TW200618267A (en) * 2004-11-22 2006-06-01 Matsushita Electric Ind Co Ltd Optical device and optical apparatus
US8378347B2 (en) * 2010-01-29 2013-02-19 Kabushiki Kaisha Toshiba LED package
TW201413839A (zh) * 2012-09-24 2014-04-01 Renesas Electronics Corp 半導體裝置之製造方法及半導體裝置
US8710666B2 (en) * 2007-12-20 2014-04-29 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335658B1 (ko) * 2000-07-25 2002-05-06 장석규 플라스틱 패캐지의 베이스 및 그 제조방법
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP3691790B2 (ja) 2001-12-27 2005-09-07 株式会社三井ハイテック 半導体装置の製造方法及び該方法によって製造された半導体装置
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
CN101174602B (zh) * 2006-10-06 2011-10-05 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
US7622793B2 (en) * 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
JP5343334B2 (ja) * 2007-07-17 2013-11-13 株式会社デンソー 溶接構造体およびその製造方法
CN101383293B (zh) * 2008-09-26 2010-08-04 凤凰半导体通信(苏州)有限公司 一种微型引线框架半导体封装方法
JP2010263094A (ja) * 2009-05-08 2010-11-18 Hitachi Metals Ltd リードフレーム
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
TW200618267A (en) * 2004-11-22 2006-06-01 Matsushita Electric Ind Co Ltd Optical device and optical apparatus
US8710666B2 (en) * 2007-12-20 2014-04-29 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same
US8378347B2 (en) * 2010-01-29 2013-02-19 Kabushiki Kaisha Toshiba LED package
TW201413839A (zh) * 2012-09-24 2014-04-01 Renesas Electronics Corp 半導體裝置之製造方法及半導體裝置

Also Published As

Publication number Publication date
JP2016119366A (ja) 2016-06-30
US9698084B2 (en) 2017-07-04
TW201624658A (zh) 2016-07-01
CN105720034A (zh) 2016-06-29
JP6325975B2 (ja) 2018-05-16
CN105720034B (zh) 2019-07-05
US20160181187A1 (en) 2016-06-23
KR102452097B1 (ko) 2022-10-11
KR20160075316A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI668826B (zh) Lead frame, semiconductor device
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
TWI627721B (zh) 半導體裝置之製造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2014154785A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
TWI833739B (zh) 半導體封裝及製造其之方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP2014007287A (ja) 半導体装置の製造方法
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP2018200994A (ja) リードフレーム及びその製造方法
WO2017067346A1 (zh) 堆叠式倒装芯片封装结构及其制造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2017038051A (ja) 半導体パッケージ及びその製造方法
TWI847658B (zh) 具表面散熱結構的側面可濕潤半導體封裝元件及製法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2017108191A (ja) 半導体装置