TW201413839A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201413839A
TW201413839A TW102127854A TW102127854A TW201413839A TW 201413839 A TW201413839 A TW 201413839A TW 102127854 A TW102127854 A TW 102127854A TW 102127854 A TW102127854 A TW 102127854A TW 201413839 A TW201413839 A TW 201413839A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor wafer
semiconductor
semiconductor device
tape
Prior art date
Application number
TW102127854A
Other languages
English (en)
Inventor
Keita Takada
Tadatoshi Danno
Toshiyuki Hata
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201413839A publication Critical patent/TW201413839A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/4013—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap
    • H01L2224/40132—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7755—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/776—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/77611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/84005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本發明之半導體裝置之製造方法係準備包含搭載有第1半導體晶片之第1晶片搭載部及搭載有第2半導體晶片之第2晶片搭載部的引線框架。又，該方法包含如下步驟，即，將第1金屬帶之一端連接於形成於上述第1半導體晶片之正面上之第1電極墊，將上述第1金屬帶之與上述一端為相反側之另一端連接於上述第2晶片搭載部上之帶連接面。又，於俯視時，上述第2晶片搭載部之上述帶連接面位於上述第1半導體晶片與上述第2半導體晶片之間。又，上述帶連接面之高度係配置於較上述第2晶片搭載部之上述第2半導體晶片之搭載面之高度更高之位置。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於一種半導體裝置及其製造技術，例如關於一種適用於經由金屬帶(metal ribbon)將半導體晶片與金屬板電性連接之半導體裝置而有效之技術。
於日本專利特開2008-224394號公報(專利文獻1)或日本專利特開2007-184366號公報(專利文獻2)中記載有包含兩個半導體晶片且利用金屬帶將各自之主要電極與外部端子予以連接之半導體裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-224394號公報
[專利文獻2]日本專利特開2007-184366號公報
本案發明者對如下的半導體裝置之性能提高進行了研究，即，在一個封裝體內搭載第1及第2半導體晶片，且搭載有上述第2半導體晶片之第2晶片搭載部與上述第1半導體晶片之電極經由帶狀之金屬板而電性連接。其結果，本案發明者發現如下情況：必須將上述第2晶片搭載部之接合上述金屬板之區域與上述第2半導體晶片之距離拉開，因此，例如於半導體裝置之小型化之方面產生問題。
其他課題與新特徵當根據本說明書之記述及隨附圖式而變得明 確。
一實施形態之半導體裝置之製造方法係將晶片搭載部之連接有帶之連接面的高度設為較晶片搭載部之搭載有半導體晶片之搭載面之高度更高。
根據上述一實施形態，可使半導體裝置小型化。
1、1a、1b、1c、1d‧‧‧半導體裝置
2、2H、2L‧‧‧半導體晶片
2a、2Ha、2La‧‧‧正面
2b、2Hb、2Lb‧‧‧背面
2HD、2LD‧‧‧汲極
2HDP、2LDP‧‧‧汲極電極
2HG‧‧‧閘極電極
2HGP、2LGP‧‧‧閘極電極墊
2HQ、2LQ‧‧‧MOSFET(場效電晶體、功率電晶體)
2HSP、2LSP‧‧‧源極電極墊
2S‧‧‧半導體晶片
2Sa‧‧‧正面
2Sb‧‧‧背面
3、3H、3L‧‧‧引板(晶片搭載部、晶片焊墊)
3a、3Ca‧‧‧晶片搭載面(上表面)
3b‧‧‧下表面(安裝面)
3B‧‧‧帶連接部(連接部)
3b、3Cb‧‧‧下表面
3b、3Cb、4b‧‧‧下表面
3Ba‧‧‧帶連接面(連接面、上表面)
3Bb‧‧‧下表面(帶連接面3Ba之正下方之下表面)
3BM‧‧‧金屬膜
3C‧‧‧晶片連接部
3Ca‧‧‧晶片搭載面(上表面)
3Cb‧‧‧下表面(安裝面)
3DS‧‧‧階差部(傾斜面)
3E‧‧‧邊緣部
3S‧‧‧引板
3W、4W‧‧‧彎折部(傾斜部)
3Wa‧‧‧上表面
3Wb‧‧‧下表面
4、4HD、4HG、4HS、4LD、4LG、4LS‧‧‧引線
4a‧‧‧上表面
4b‧‧‧下表面
4B‧‧‧帶連接部(連接部)
4B‧‧‧金屬膜
4Ba‧‧‧帶連接面(連接面、上表面)
4Bb‧‧‧下表面
4BM‧‧‧金屬膜
4Bw‧‧‧導線連接部
4Bwa‧‧‧導線連接面
4BwM‧‧‧金屬膜
4HD‧‧‧引線
4HD、4LD、4LS‧‧‧引線
4HG‧‧‧引線
4HG、4LG‧‧‧引線
4HG、4LS、4LG‧‧‧引線
4LD‧‧‧引線
4LG‧‧‧引線
4LS‧‧‧引線(板狀引線構件)
4LS‧‧‧引線
4LS、4HG、4LG‧‧‧引線
4T‧‧‧端子部
4W‧‧‧彎折部(或傾斜部)
4W‧‧‧彎折部
5‧‧‧密封體(樹脂體)
5a‧‧‧上表面
5b‧‧‧下表面(安裝面)
5c‧‧‧側面
6‧‧‧導電性構件(黏晶材料)
6D‧‧‧黏晶材料
6H、6L‧‧‧導電性接著材料(導電性構件)
6S‧‧‧焊錫材料
7GW、7W‧‧‧導線(導電性構件、金屬導線)
7HSC、7LSC‧‧‧金屬夾(金屬板)
7HSR、7LSR、7R‧‧‧金屬帶(導電性構件、帶狀金屬構件)
8‧‧‧焊錫材料(導電性構件)
10‧‧‧電源電路
11‧‧‧半導體裝置
12‧‧‧輸入電源
13‧‧‧輸入電容器
14‧‧‧負載
15‧‧‧線圈
16‧‧‧輸出電容器
20‧‧‧金屬帶
21‧‧‧轉盤(保持部)
22‧‧‧被接合部(半導體晶片2之電極墊PD或引 板3之帶連接部3B之連接面3Ba)
22‧‧‧被接合部
23‧‧‧接合工具(接合治具)
23b‧‧‧下表面
24‧‧‧切斷刀
25‧‧‧支持台
25a‧‧‧引板保持面
25b‧‧‧帶連接部保持面
25c‧‧‧突出部
26‧‧‧接合工具
27‧‧‧導線
28‧‧‧支持台
30‧‧‧引線框架
30a‧‧‧器件區域
30b‧‧‧外框
30c‧‧‧框部
31‧‧‧成形模具
32‧‧‧上模(第1模具)
32‧‧‧上模
33‧‧‧下模(第2模具)
33‧‧‧下模
34‧‧‧空腔
60、61‧‧‧半導體裝置
BC‧‧‧體接觸區域
BM‧‧‧障壁導體膜
CH‧‧‧通道形成區域
Cin‧‧‧輸入電容器
CL‧‧‧配線
Cout‧‧‧輸出電容器
CT‧‧‧控制電路
DR1‧‧‧驅動電路
DR2‧‧‧驅動電路
EP‧‧‧磊晶層
ET1‧‧‧高電位供給用之端子
ET2‧‧‧基準電位供給用之端子
Ff‧‧‧力
Ff1‧‧‧力
Ff2‧‧‧力
Fr‧‧‧力
Fr1‧‧‧力
Fr2‧‧‧力
GI‧‧‧閘極絕緣膜
GND‧‧‧基準電位
HD‧‧‧汲極
H‧‧‧閘極電極
H‧‧‧源極
I1‧‧‧電流
I2‧‧‧電流
Iout‧‧‧輸出電流
IL‧‧‧絕緣膜
L1‧‧‧長度
L2‧‧‧長度
L3‧‧‧長度
LD‧‧‧汲極
LG‧‧‧閘極電極
LS‧‧‧源極
N‧‧‧輸出節點
PBD‧‧‧壓接痕
PD‧‧‧電極墊
SD‧‧‧金屬膜
STf‧‧‧應力
STf1‧‧‧應力
STf2‧‧‧應力
STf3‧‧‧應力
STr‧‧‧應力
STr1‧‧‧應力
STr2‧‧‧應力
STr3‧‧‧應力
SR‧‧‧源極區域
TL‧‧‧懸垂引線
TR1‧‧‧溝槽
TR2‧‧‧溝槽
VDIN‧‧‧輸入電源
VIN‧‧‧輸入電源
Vout‧‧‧輸出電壓
Wa‧‧‧主面
WH‧‧‧半導體基板
X‧‧‧方向
Y‧‧‧方向
YRB‧‧‧空白區域
YRC‧‧‧空白區域
圖1係表示裝入有半導體裝置之電源電路之構成例之說明圖。
圖2係表示圖1所示之場效電晶體之元件構造例之主要部分剖面圖。
圖3係圖1所示之半導體裝置之俯視圖。
圖4係圖3所示之半導體裝置之仰視圖。
圖5係表示將圖3所示之密封體卸除之狀態下之半導體裝置之內部構造的平面圖。
圖6係沿著圖5之A-A線之剖面圖。
圖7係表示圖5所示之高壓側用之半導體晶片之閘極電極與引線之連接狀態的放大剖面圖。
圖8係表示圖5所示之低壓側用之半導體晶片之閘極電極與引線之連接狀態的放大剖面圖。
圖9係與圖5所示之低壓側之引板同樣地構成為帶連接面之高度較晶片搭載面高之半導體裝置的主要部分平面圖。
圖10係作為對於圖9之研究例之半導體裝置之主要部分平面圖。
圖11係模式性地表示於沿著圖9之A-A線之剖面伴隨著半導體裝置之溫度下降而產生之應力的說明圖。
圖12係模式性地表示於沿著圖10之A-A線之剖面伴隨著半導體裝 置之溫度下降而產生之應力的說明圖。
圖13係模式性地表示圖5及圖6所示之金屬帶之形成方法之概要的說明圖。
圖14係繼圖13後模式性地表示圖5及圖6所示之金屬帶之形成方法之概要的說明圖。
圖15係表示使圖6所示之低壓側之引板之帶連接面之高度較晶片搭載面高之情形時之引板之尺寸例的主要部分剖面圖。
圖16係表示作為對於圖15之變化例而於低壓側之引板搭載有平面尺寸較大之半導體晶片之情形時之尺寸例的主要部分剖面圖。
圖17係表示已利用圖1~圖14而說明之半導體裝置之製造步驟之概要的說明圖。
圖18係表示圖17所示之引線框架準備步驟中準備之引線框架之整體構造的平面圖。
圖19係相當於圖18所示之1個器件區域之放大平面圖。
圖20係沿著圖19之A-A線之放大剖面圖。
圖21係表示於圖19所示之複數個晶片搭載部上分別搭載有半導體晶片之狀態的放大平面圖。
圖22係沿著圖21之A-A線之放大剖面圖。
圖23係表示分別經由金屬帶將圖21所示之複數個半導體晶片與複數個引線電性連接之狀態的放大平面圖。
圖24係沿著圖23之A-A線之放大剖面圖。
圖25係表示於高壓側用之源極電極墊接合有金屬帶之狀態的放大剖面圖。
圖26係表示於低壓側用之引板之帶連接面接合有金屬帶之狀態的放大剖面圖。
圖27係表示已於低壓側用之引板之帶連接面上將金屬帶切斷之 狀態的放大剖面圖。
圖28係表示於低壓側用之源極電極墊接合有金屬帶之狀態的放大剖面圖。
圖29係表示於低壓側用之源極引線之帶連接面接合金屬帶之後將金屬帶切斷之狀態的放大剖面圖。
圖30係表示分別經由導線將圖23所示之複數個半導體晶片與複數個引線電性連接之狀態的放大平面圖。
圖31係沿著圖30之A-A線之放大剖面圖
圖32係沿著圖30之B-B線之放大剖面圖。
圖33係表示已形成將圖30所示之複數個半導體晶片及複數個金屬帶密封之密封體時之安裝面側之狀態的放大平面圖。
圖34係表示於沿著圖33之A-A線之放大剖面在成形模具內配置有引線框架之狀態的放大剖面圖。
圖35係表示於圖34所示之引板及引線之自密封體之露出面形成有金屬膜之狀態的放大剖面圖。
圖36係表示已將圖33所示之引線框架單片化之狀態的放大平面圖。
圖37係作為對於圖6之變化例之半導體裝置之剖面圖。
圖38係作為對於圖6之其他變化例之半導體裝置之剖面圖。
圖39係表示作為對於圖5之變化例之半導體裝置之內部構造的平面圖。
圖40係表示作為對於圖1之變化例且裝入有圖39所示之半導體裝置之電源電路之構成例的說明圖。
圖41係沿著圖39之A-A線之放大剖面圖。
圖42係沿著圖39之B-B線之放大剖面圖。
圖43係作為對於圖6其他變化例之半導體裝置之剖面圖。
圖44係表示對於圖14之研究例之說明圖。
圖45係表示對於圖15之研究例之主要部分剖面圖。
(本案中之記載形式．基本用語．用法之說明)
於本案中，為了便於說明，實施態樣之記載視需要分成複數個部分等進行記載，但除了特別明確並非如此之情形以外，該等並非相互獨立而不存在關係者，不問記載之前後，單一示例之各部分中一者為另一者之一部分詳細情況或者一部分或全部之變化例等。又，原則上，相同之部分省略重複之說明。又，實施態樣中之各構成要素係除了特別明確並非如此之情形、理論上限定於其數值之情形及根據上下文明確並非如此之情形以外，並非為必需者。
同樣地，於實施態樣等之記載中，關於材料、組成等，即便說成「包含A之X」等，亦除了特別明確並非如此之情形及根據上下文明確並非如此之情形以外，不應將包含A以外之要素者排除在外。例如，就成分而言，為「包含A作為主要成分之X」等之意思。例如，即便說成「矽構件」等，勿庸置疑，亦並不限定於純粹之矽，亦包括含有SiGe(矽‧鍺)合金或其他以矽為主要成分之多元合金、其他添加物等之構件。又，即便說成鍍金、Cu層、鍍鎳等，亦除了特別明確並非如此之情形以外，並不只是純粹之金、Cu、鎳，分別包括以金、Cu、鎳等為主要成分之構件。
進而，言及特定之數值、數量時，亦除了特別明確並非如此之情形、理論上限定於其數值之情形及根據上下文明確並非如此之情形以外，可為超過上述特定之數值之數值，亦可為未達上述特定之數值之數值。
又，於實施形態之各圖中，同一或相同之部分係利用同一或類似之記號或參照編號表示，原則上不重複說明。
又，於隨附圖式中，於反而變得繁雜之情形或與空隙之區別明確之情形時，即便為剖面，亦有省略影線等之情形。與此相關聯地，根據說明等明確之情形等時，即便為平面上閉合之孔，亦有省略背景之輪廓線之情形。進而，即便不是剖面，為了明確不是空隙或者明確區域之邊界，有時亦標註影線或點圖案。
<電路構成例>
於本實施形態中，作為複數個半導體晶片內置於一個封裝體內之半導體裝置之一例，例如列舉作為開關電路而裝入至桌上型個人電腦、筆記型個人電腦、伺服器或遊戲機等電子機器之電源電路的半導體裝置為例進行說明。又，作為半導體封裝之態樣，舉出適用於在形成四邊形之平面形狀之密封體之下表面，晶片搭載部及複數個引線之一部分露出之QFN(Quad Flat Non-leaded package，四邊扁平無引線封裝)型之半導體裝置的實施態樣進行說明。
圖1係表示裝入有本實施形態中說明之半導體裝置之電源電路之構成例的說明圖。再者，於圖1中，作為裝入有本實施形態之半導體裝置之電源電路之一例，表示開關電源電路(例如DC-DC((Direct Current-Direct Current，直流電流-直流電流)轉換器)之構成例。
圖1所示之電源電路10係利用半導體開關元件之接通、斷開時間比率(占空比)轉換或調整電力之電源裝置。於圖1所示之例中，電源電路10為將直流電流轉換成不同值之直流電流之DC-DC轉換器。如上所述之電源電路10係用作例如桌上型個人電腦、筆記型個人電腦、伺服器或遊戲機等電子機器之電源電路。
電源電路10包含內置有半導體開關元件之半導體裝置1、及具備控制半導體裝置1之驅動之控制電路CT之半導體裝置11。又，電源電路10包含輸入電源12、及作為暫時儲存自輸入電源12供給之能量(電荷)並將上述儲存之能量供給至電源電路10之主電路之電源的輸入電 容器13。輸入電容器13與輸入電源12並聯連接。
又，電源電路10包含作為對電源電路10之輸出(負載14之輸入)供給電力之元件之線圈15、及電性連接於將線圈15與負載14連結之輸出配線與基準電位(例如接地電位GND(ground))供給用之端子之間的輸出電容器16。線圈15經由輸出配線而與負載14電性連接。對於該負載14，有例如硬碟驅動器HDD(Hard Disk Drive)、ASIC(Application Specific Integrated Circuit，特殊應用積體電路)、FPGA(Field Programmable Gate Array，場可程式化閘陣列)等。又，對於負載14，有擴展卡(PCI(Peripheral Component Interconnect，周邊元件互連)卡)、記憶體(DDR(Double Data Rate，雙資料速率)記憶體、DRAM(動態RAM(Random Access Memory，隨機存取記憶體))、快閃記憶體等)、CPU(Central Processing Unit，中央處理單元)等。
再者，圖1所示之VIN表示輸入電源，GND表示基準電位(例如接地電位且為0V)，Iout表示輸出電流，Vout表示輸出電壓。又，圖1所示之Cin表示輸入電容器13，Cout16表示輸出電容器。
半導體裝置11包含2個驅動電路DR1、DR2、及對驅動電路DR1、DR2分別傳送控制信號之控制電路CT。又，半導體裝置1作為開關元件而包含高壓側用與低壓側用之場效電晶體。詳細而言，包含高壓側用之MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)2HQ與低壓側用之MOSFET2LQ。
上述MOSFET係作為廣泛表示於閘極絕緣膜上配置有包含導電性材料之閘極電極之構造之場效電晶體的用語而記載。因此，即便於記載為MOSFET之情形時，亦不應將氧化膜以外之閘極絕緣膜除外。又，即便於記載為MOSFET之情形時，亦不應將例如多晶矽等金屬以外之閘極電極材料除外。
控制電路CT係對MOSFET2HQ、2LQ之動作進行控制之電路，且 包含例如PWM(Pulse Width Modulation，脈寬調變)電路。該PWM電路係將指令信號與三角波之振幅進行比較而輸出PWM信號(控制信號)。藉由該PWM信號，控制MOSFET2HQ、2LQ(即電源電路10)之輸出電壓(即MOSFET2HQ、2LQ之電壓接入之幅度(接通時間)。
該控制電路CT之輸出係經由形成於半導體裝置11所包含之半導體晶片2S之配線而與驅動電路DR1、DR2之輸入電性連接。驅動電路DR1、DR2各自之輸出係分別電性連接於MOSFET2HQ之閘極電極2HG及MOSFET2LQ之閘極電極2LG。
驅動電路DR1、DR2係根據自控制電路CT供給之脈衝寬度調變(Pulse Width Modulation：PWM)信號，分別對MOSFET2HQ、2LQ之閘極電極HG、LG之電位進行控制，而控制MOSFET2HQ、2LQ之動作的電路。一驅動電路DR1之輸出電性連接於MOSFET2HQ之閘極電極HG。另一驅動電路DR2之輸出電性連接於MOSFET2LQ之閘極電極LG。該控制電路CT及2個驅動電路DR1、DR2係例如形成於一個半導體晶片2S。再者，VDIN表示對於驅動電路DR1、DR2之輸入電源。
又，作為功率電晶體之MOSFET2HQ、2LQ係串聯連接於輸入電源12之高電位(第1電源電位)供給用之端子(第1電源端子)ET1與基準電位(第2電源電位)供給用之端子(第2電源端子)ET2之間。又，於將電源電路10之MOSFET2HQ之源極HS與MOSFET2LQ之汲極LD連結之配線上設置有將輸出用電源電位供給至外部之輸出節點N。該輸出節點N係經由輸出配線而與線圈15電性連接，進而經由輸出配線而與負載14電性連接。
即，MOSFET2HQ係其源極HS．汲極HD路徑串聯連接於輸入電源12之高電位供給用之端子ET1與輸出節點(輸出端子)N之間。又，MOSFET2LQ係其源極LS．汲極LD路徑串聯連接於輸出節點N與基準電位供給用之端子ET2之間。再者，於圖1中，MOSFET2HQ、2LQ分別 表示寄生二極體(內部二極體)。
於電源電路10中，一面於MOSFET2HQ、2LQ獲取同步一面交替地進行接通/斷開，藉此，進行電源電壓之轉換。即，於高壓側用之MOSFET2HQ接通時，電流(第1電流)I1自端子ET1通過MOSFET2HQ流動至輸出節點N。另一方面，於高壓側用之MOSFET2HQ斷開時，藉由線圈15之逆電壓而電流I2流動。藉由於該電流I2流動時將低壓側用之MOSFET2LQ接通，可減少電壓降。
MOSFET(第1場效電晶體、功率電晶體)2HQ係高壓側開關(高電位側：第1動作電壓；以下簡稱為高壓側)用之場效電晶體，且具有用以對上述線圈15儲存能量之開關功能。該高壓側用之MOSFET2HQ係形成於與半導體晶片2S不同之半導體晶片2H。
另一方面，MOSFET(第2場效電晶體、功率電晶體)2LQ係低壓側開關(低電位側：第2動作電壓；以下簡稱為低壓側)用之場效電晶體，且具有與來自控制電路CT之頻率同步地使電晶體之電阻變低而進行整流的功能。即，MOSFET2LQ係電源電路10之整流用之電晶體。
又，如圖2所示，高壓側用之MOSFET2HQ及低壓側用之MOSFET2LQ係例如由n通道型之場效電晶體所形成。圖2係表示圖1所示之場效電晶體之元件構造例之主要部分剖面圖。
於圖2所示之例中，於例如包含n型單晶矽之半導體基板WH之主面Wa上形成有n-型之磊晶層EP。該半導體基板WH及磊晶層EP係構成MOSFET2HQ、2LQ之汲極區域(圖1所示之汲極2HD、2LD)。該汲極區域與形成於圖1所示之半導體晶片2H、2L之背面側之汲極電極2HDP、2LDP電性連接。
於磊晶層EP上形成有作為p-型之半導體區域之通道形成區域CH，於該通道形成區域CH上形成有作為n+型之半導體區域之源極區 域SR。而且，形成有自源極區域SR之上表面貫通通道形成區域CH並到達至磊晶層EP之內部之溝槽(開口部、槽)TR1。
又，於溝槽TR1之內壁形成有閘極絕緣膜GI。又，於閘極絕緣膜GI上形成有以埋入溝槽TR1之方式積層之閘極電極HG、LG。閘極電極HG、LG係經由未圖示之引出配線，而與圖1所示之半導體晶片2H、2L之閘極電極墊2HGP、2LGP電性連接。
又，於埋入有閘極電極HG、LG之溝槽TR1之隔著源極區域SR之旁邊形成有體接觸(body contact)用之溝槽(開口部、槽)TR2。於圖2所示之例中，於溝槽TR1之兩旁形成有溝槽TR2。又，於溝槽TR2之底部形成有作為p+型之半導體區域之體接觸區域BC。藉由設置體接觸區域BC，可使將源極區域SR設為發射極區域並將通道形成區域CH設為基極區域且將磊晶層EP設為集電極區域的寄生雙極電晶體之基極電阻降低。
再者，於圖2所示之例中，構成為藉由形成體接觸用之溝槽TR2，而體接觸區域BC之上表面之位置位於較源極區域SR之下表面靠下方處(通道形成區域CH之下表面側)。然而，雖省略圖示，但作為變化例，亦可不形成體接觸用之溝槽TR2，而以與源極區域SR大致相同之高度形成體接觸區域BC。
又，於源極區域SR及閘極電極HG、LG上形成有絕緣膜IL。又，於絕緣膜IL上及包括體接觸用之溝槽TR2之內壁之區域形成有障壁導體膜BM。又，於障壁導體膜BM上形成有配線CL。配線CL係與形成於圖1所示之半導體晶片2H、2L之正面之源極電極墊2HSP、2LSP電性連接。
又，配線CL係經由障壁導體膜BM而與源極區域SR及體接觸區域BC之兩者電性連接。即，源極區域SR與體接觸區域BC成為等電位。藉此，可抑制因源極區域SR與體接觸區域BC之間之電位差而上述寄 生雙極電晶體接通。
又，MOSFET2HQ、2LQ係隔著通道形成區域CH而於厚度方向上配置汲極區域與源極區域SR，因此，於厚度方向上形成通道(以下，稱為縱向型通道構造)。於此情形時，與沿著主面Wa形成通道之場效電晶體相比，可使俯視時之元件之佔據面積降低。因此，藉由對高壓側用之MOSFET2HQ適用上述縱向型通道構造，可使半導體晶片2H(參照圖1)之平面尺寸降低。
又，於上述縱向型通道構造之情形時，於俯視時，可增加每單位面積之通道寬度，因此，可降低接通電阻。尤其是，低壓側用之MOSFET2LQ係動作時之接通時間(施加電壓期間之時間)較高壓側用之MOSFET2HQ之接通時間長，相較開關損耗而接通電阻所導致之損耗看起來更大。因此，藉由對低壓側用之MOSFET2LQ適用上述縱向型通道構造，可使低壓側用之場效電晶體之接通電阻變小。其結果，於如下方面較佳：即便流動於圖1所示之電源電路10之電流增大，亦可提高電壓轉換效率。
再者，圖2係表示場效電晶體之元件構造之圖，於圖1所示之半導體晶片2H、2L中，具有例如如圖2所示之元件構造之複數個場效電晶體並聯連接。藉此，可構成例如超過1安培般之大電流流動之功率MOSFET。
<半導體裝置>
接下來，對圖1所示之半導體裝置1之封裝構造進行說明。圖3係圖1所示之半導體裝置之俯視圖。又，圖4係圖3所示之半導體裝置之仰視圖。又，圖5係表示將圖3所示之密封體卸除之狀態下之半導體裝置之內部構造的平面圖。又，圖6係沿著圖5之A-A線之剖面圖。又，圖7係表示圖5所示之高壓側用之半導體晶片之閘極電極與引線之連接狀態的放大剖面圖。又，圖8係表示圖5所示之低壓側用之半導體晶片 之閘極電極與引線之連接狀態的放大剖面圖。再者，於圖5及圖6中，為了容易知道利用下述之接合工具接合金屬帶7R時形成之壓接痕PBD之位置，而標註由虛線包圍之影線，並模式性地加以表示。
如圖3~圖8所示，半導體裝置1係包含複數個半導體晶片2(參照圖5、圖6)、分別搭載複數個半導體晶片2之複數個引板(晶片搭載部、晶片焊墊)3(參照圖4~圖6)、及作為外部端子之複數個引線4(參照圖4~圖6)。又，複數個半導體晶片2係藉由一個密封體(樹脂體)5而統一密封。藉由如此般將複數個半導體晶片2搭載於一個密封體5內，可使相鄰之半導體晶片2之分開距離變小，因此，與分別密封複數個半導體晶片2而配置相比，可降低安裝面積。
又，複數個半導體晶片2中包含形成有已利用圖1而說明之電源電路10之高壓側用之開關元件即MOSFET2HQ的半導體晶片2H。如圖6所示，半導體晶片2H係包含正面2Ha、及位於與正面2Ha為相反側之背面2Hb。又，如圖5所示，於半導體晶片2H之正面2Ha形成有與圖1所示之源極HS對應之源極電極墊(第1電極墊)2HSP、及與圖1所示之閘極電極HG對應之閘極電極墊(第3電極墊)2HGP。另一方面，如圖6所示，於半導體晶片2H之背面2Hb形成有與圖1所示之源極HS對應之汲極電極2HDP。於圖6所示之例中，半導體晶片2H之背面2Hb整體成為汲極電極2HDP。
又，複數個半導體晶片2中包含形成有已利用圖1而說明之電源電路10之低壓側用之開關元件即MOSFET2LQ的半導體晶片2L。如圖6所示，半導體晶片2L係包含正面2La、及位於與正面2La為相反側之背面2Lb。又，如圖5所示，於半導體晶片2L之正面2La形成有與圖1所示之源極LS對應之源極電極墊2LSP(第2電極墊)、及與圖1所示之閘極電極LG對應之閘極電極墊2LGP(第4電極墊)。另一方面，如圖6所示，於半導體晶片2L之背面2Lb形成有與圖1所示之源極LS對應之汲 極電極2LDP。於圖6所示之例中，半導體晶片2L之背面2Lb整體成為汲極電極2LDP。
又，於圖5所示之例中，半導體晶片2L之平面尺寸(正面2La之面積)較半導體晶片2H之平面尺寸(正面2Ha之面積)大。如已利用圖1及圖2進行之說明般，藉由增大形成有低壓側用之MOSFET2LQ之半導體晶片2L之平面尺寸，可使低壓側用之場效電晶體之接通電阻變小。其結果，於如下方面較佳：即便流動至圖1所示之電源電路10之電流增大，亦可提高電壓轉換效率。
又，如圖5及圖6所示，半導體裝置1包含搭載半導體晶片2H之引板(晶片搭載部)3H。引板3H係包含經由導電性接著材料(導電性構件)6H搭載有半導體晶片2H之晶片搭載面(上表面)3a、及與晶片搭載面3a為相反側之下表面(安裝面)3b。
如圖5所示，引板3H係與和圖1所示之端子ET1電性連接之端子所對應之引線4HD一體地形成。又，如圖6所示，形成於半導體晶片2H之背面2Hb之汲極電極2HDP係經由導電性接著材料6H而與引板3H電性連接。即，引板3H係兼有作為搭載半導體晶片2H之晶片搭載部之功能及作為圖1所示之高壓側用之MOSFET2HQ之汲極HD之端子即引線4HD之功能。
又，如圖4及圖6所示，引板3H之下表面3b(引線4HD之下表面4b)係於密封體5之下表面5b自密封體5露出。又，於引板3H之露出面，形成有用以於將半導體裝置1安裝於未圖示之安裝基板時使成為接合材料之焊錫材料之潤濕性提高之金屬膜(包裝鍍敷膜)SD。藉由使作為搭載半導體晶片2H之晶片搭載部之引板3H之下表面3b自密封體5露出，可使半導體晶片2H中產生之熱之散熱效率提高。又，藉由使作為外部端子即引線4HD之引板3H之下表面3b自密封體5露出，可增大電流流動之導通路徑之剖面積。因此，可降低導通路徑中之阻抗成 分。
又，如圖5及圖6所示，半導體裝置1係包含搭載半導體晶片2L之引板(晶片搭載部)3L。引板3L係包含以下之3個部分。首先，引板3L係包含固定半導體晶片2L且與半導體晶片2L電性連接之部分即晶片連接部3C。如圖6所示，引板3L之晶片連接部3C係包含經由導電性接著材料(導電性構件)6L搭載有半導體晶片2L之晶片搭載面(上表面)3Ca、及與晶片搭載面3Ca為相反側之下表面(安裝面)3Cb。
又，引板3L包含將金屬帶(導電性構件、帶狀金屬構件)7HSR之一端接合且電性連接之部分即帶連接部3B。如圖6所示，帶連接部3B包含連接金屬帶7HSR之帶連接面(連接面、上表面)3Ba、及與帶連接面3Ba為相反側之下表面3Bb。
又，引板3L包含使帶連接部3B之帶連接面3Ba之高度較晶片連接部3C之晶片搭載面3Ca之高度高之部分即彎折部(傾斜部)3W。彎折部3W係配置於晶片連接部3C與帶連接部3B之間。又，如圖6所示，彎折部3W包含與帶連接部3B之帶連接面3Ba及晶片連接部3C之晶片搭載面3Ca相接之上表面3Wa。又，彎折部3W包含與帶連接部3B之下表面3Bb及晶片連接部3C之下表面3Ca相接之下表面3Wb。
彎折部3W係藉由對金屬板實施彎曲加工而形成，彎折部3W之上表面3Wa及下表面3Wb分別成為傾斜面。又，彎折部3W係以帶連接部3B之帶連接面3Ba之高度較晶片連接部3C之晶片搭載面3Ca之高度高之方式傾斜。因此，於俯視時，晶片連接部3C之下表面3Cb之面積大於晶片搭載面3Ca之面積。另一方面，帶連接部3B之帶連接面3Ba之面積大於帶連接部3B之下表面3Bb之面積。
如圖6所示，形成於半導體晶片2L之背面2Lb之汲極電極2LDP係經由導電性接著材料6L而與引板3L電性連接。即，引板3L兼有作為搭載半導體晶片2L之晶片搭載部之功能、及作為與圖1所示之低壓側 用之MOSFET2LQ之汲極LD與高壓側用之MOSFET2HQ之源極HS之間之輸出節點N對應之外部端子即引線4LD之功能。
又，如圖4及圖6所示，引板3L之下表面3Cb(相當於引線4LD之下表面4b之部分)係於密封體5之下表面5b自密封體5露出。又，於引板3L之露出面形成有用以於將半導體裝置1安裝於未圖示之安裝基板時使成為接合材料之焊錫材料之潤濕性提高之金屬膜(包裝鍍敷膜)SD。藉由使作為搭載半導體晶片2L之晶片搭載部之引板3L之下表面3Cb自密封體5露出，可使半導體晶片2L中產生之熱之散熱效率提高。尤其是，如上所述，低壓側用之半導體晶片2L係動作時之接通時間(施加電壓期間之時間)較高壓側用之半導體晶片2H之接通時間長。即，半導體晶片2L之發熱量大於半導體晶片2H。因此，如圖4所示，引板3L之露出面之面積較佳為較引板3H之露出面之面積大。
又，藉由使作為外部端子即引線4LD之引板3L之下表面3Cb自密封體5露出，可增大電流流動之導通路徑之剖面積。因此，可降低導通路徑中之阻抗成分。尤其是，引線4LD係與已利用圖1而說明之輸出節點N對應之外部端子。因此，於如下方面較佳：藉由降低連接於引線4LD之導通路徑之阻抗成分，可直接降低輸出配線之電力損耗。
又，圖5及圖6所示之導電性接著材料6H、6L分別為用以將半導體晶片2H、2L固定於引板3H、3L上且將半導體晶片2H、2L與引板3H、3L電性連接的導電性構件(黏晶材料)6。作為導電性接著材料6H、6L，例如，可使用使複數(多數)個銀(Ag)粒子等導電性粒子包含於熱固性樹脂中而成之稱為所謂銀(Ag)漿之導電性之樹脂材料或者焊錫材料。
作為將半導體裝置1安裝於未圖示之安裝基板(母板)時將半導體裝置1之複數個引線4與安裝基板側之未圖示之端子電性連接之接合材料，使用例如焊錫材料等。就使作為接合材料之焊錫材料之潤濕性提 高之觀點而言，圖5及圖6所示之例如含有焊錫之包裝鍍敷膜即金屬膜SD係分別形成於半導體裝置1之端子之接合面。
於安裝半導體裝置1之步驟中，為了使未圖示之焊錫材料熔融而分別接合於引線4及未圖示之安裝基板側之端子，而實施稱為回焊處理之加熱處理。於作為導電性構件6而使用使導電性粒子混合於樹脂中而成之導電性接著材料6H、6L之情形時，即便任意設定上述回焊處理之處理溫度，導電性接著材料6H、6L均不熔融。因此，於可防止半導體晶片2H、2L與引板3H、3L之接合部之導電性構件6於半導體裝置1之安裝時重新熔融所導致之不良情況的方面較佳。
另一方面，作為將半導體晶片2H、2L與引板3H、3L接合之導電性構件6而使用焊錫材料之情形時，為了抑制於半導體裝置1之安裝時重新熔融，較佳為使用熔點較安裝時使用之接合材料之熔點高之材料。如此般，對作為黏晶材料之導電性構件6使用焊錫材料之情形時材料選擇產生制約，但與使用導電性接著材料之情形相比，於可使電性連接可靠性提高方面較佳。
又，如圖4及圖5所示，引板3H及引板3L分別由包含懸垂引線TL之複數個引線4支持。該懸垂引線TL係用以於半導體裝置1之製造步驟中將引板3H、3L固定於引線框架之框部之支持構件。
又，如圖5及圖6所示，半導體晶片2H之源極電極墊2HSP與引線4LD係經由金屬帶(導電性構件、帶狀金屬構件)7HSR而電性連接。金屬帶7HSR係相當於將圖1所示之高壓側用之MOSFET2HQ之源極HS與輸出節點N連接之配線的導電性構件，且包含例如鋁(Al)。
詳細而言，如圖6所示，金屬帶7HSR之一端係接合於半導體晶片2H之源極電極墊2HSP。另一方面，金屬帶7HSR之與上述一端為相反側之另一端係接合於形成於兼有作為引線4LD之功能之引板3L之一部分之帶連接部3B之帶連接面(連接面、上表面)3Ba。
於金屬帶7HSR與源極電極墊2HSP之接合部，源極電極墊2HSP之最表面上露出之金屬構件(例如鋁)與構成金屬帶7HSR之例如鋁帶形成金屬鍵而接合。另一方面，於金屬帶7HSR與帶連接部3B之帶連接面3Ba之接合部，例如構成基材之銅(Cu)露出，銅(Cu)之露出面與構成金屬帶7HSR之例如鋁帶形成金屬鍵而接合。詳細情況於下文進行敍述，接合金屬帶7HSR時，利用接合工具施加超音波，藉此可形成如上所述之接合部。
此處，如圖5所示，於俯視時，帶連接部3B之帶連接面3Ba係位於半導體晶片2H與半導體晶片2L之間。又，如圖6所示，帶連接部3B之帶連接面3Ba之高度係配置於較引板3L之晶片連接部3C之晶片搭載面3Ca高之位置上。於圖5及圖6所示之例中，於帶連接部3B之帶連接面3Ba與晶片連接部3C之晶片搭載面3Ca之間設置有以帶連接面3Ba之高度較晶片搭載面3Ca之高度高之方式而設置之彎折部(或傾斜部)3W。因此，帶連接部3B之下表面(帶連接面3Ba之正下方之下表面)3Bb係由密封體5覆蓋。換言之，引板3L之帶連接部3B係由密封體5密封。藉由如此般利用密封體5密封引板3L之一部分，而引板3L不易自密封體5脫落。
又，對於使得帶連接部3B之下表面(帶連接面3Ba之正下方之下表面)3Bb由密封體5覆蓋之形狀，有對引板3L實施彎曲加工之方法或實施蝕刻處理之方法等多種變化例。於圖5及圖6所示之例中，採用對引板3L之一部分實施彎曲加工之方法。因此，帶連接部3B之厚度成為與引板3L之晶片連接部3C之厚度相同之厚度。換言之，於引板3L之厚度方向上，自帶連接面3Ba起至帶連接面3Ba之正下方之下表面為止之厚度係與自晶片連接部3C之晶片搭載面3Ca起至晶片搭載面3Ca之正下方之下表面3Cb為止之厚度相等。於圖6所示之例中，帶連接部3B之厚度及引板3L之晶片連接部3C之厚度分別為200μm~250 μm左右。如此般對引板3L實施彎曲加工之方法於可在製造引線框架之階段中容易進行加工之方面較佳。
又，如圖5及圖6所示，半導體裝置1包含作為與半導體晶片2L電性連接之外部端子之引線(板狀引線構件)4LS。引線4LS包含連接金屬帶7LSR之帶連接部(連接部)4B、及成為將半導體裝置1安裝於未圖示之安裝基板時之外部端子之端子部4T。又，端子部4T包含作為安裝面之下表面4b、及位於下表面4b之相反側之上表面4a。
又，如圖5及圖6所示，半導體晶片2L之源極電極墊2LSP與引線4LS經由金屬帶(導電性構件、帶狀金屬構件)7LSR而電性連接。金屬帶7LSR係相當於將圖1所示之低壓側用之MOSFET2LQ之源極LS與端子ET2連接之配線的導電性構件，例如與上述金屬帶7HSR同樣地包含鋁(Al)。
詳細而言，如圖6所示，金屬帶7LSR之一端接合於半導體晶片2L之源極電極墊2LSP。另一方面，金屬帶7LSR之與上述一端為相反側之另一端接合於形成於引線4LS之一部分之帶連接部4B之帶連接面(連接面、上表面)4Ba。再者，於圖6所示之例中，半導體晶片2L之源極電極墊2LSP係分開形成於複數個部位(例如2個部位)。因此，於複數個源極電極墊2LSP中配置於半導體晶片2H側之源極電極墊2LSP接合金屬帶7LSR之一端，於另一個源極電極墊2LSP接合金屬帶7LSR之兩端之間之一部分。
於金屬帶7LSR與源極電極墊2LSP之接合部，源極電極墊2HSP之最表面上露出之金屬構件(例如鋁)與構成金屬帶7HSR之例如鋁帶分別形成金屬鍵而接合。另一方面，於金屬帶7LSR與帶連接部3B之帶連接面3Ba之接合部，例如構成基材之銅(Cu)露出，銅(Cu)之露出面與構成金屬帶7LSR之例如鋁帶形成金屬鍵而接合。詳細情況於下文進行敍述，接合金屬帶7LSR時，利用接合工具施加超音波，藉此可形 成如上所述之接合部。
又，於圖5及圖6所示之例中，半導體晶片2L係配置於引線4LS之帶連接部4B與引板3L之帶連接部3B之間。又，如圖6所示，帶連接部4B之帶連接面4Ba之高度係配置於較位於作為引線4LS之安裝面之下表面4b之相反側之上表面4a高之位置上。詳細而言，於帶連接部4B之帶連接面4Ba與端子部4T之上表面4a之間設置有以帶連接面4Ba之高度較端子部4T之上表面4a之高度高之方式設置之彎折部(或傾斜部)4W。因此，帶連接部4B之下表面4Bb係由密封體5覆蓋。換言之，引線4LS之帶連接部4B係由密封體5密封。藉由如此般利用密封體5密封引線4LS之一部分，而引線4LS不易自密封體5脫落。其結果，可使半導體裝置1之電性連接可靠性提高。
又，如圖5及圖7所示，於引板3H之旁邊配置有與半導體晶片2H之閘極電極墊2HGP電性連接之外部端子即引線4HG。引線4HG係與引板3H分開設置。又，如圖5及圖8所示，於引板3L之旁邊配置有與半導體晶片2L之閘極電極墊2LGP電性連接之外部端子即引線4LG。引線4LG係與引板3L分開設置。
又，如圖7及圖8所示，引線4HG、4LG係包含作為接合有導線7GW之接合區域之導線連接部4Bw、及成為將半導體裝置1安裝於未圖示之安裝基板時之外部端子之端子部4T。又，如圖7或圖8所示，導線連接部4Bw之導線連接面4Bwa之高度係配置於較位於作為引線4HG、4LG之安裝面之下表面4b之相反側之上表面4a高之位置上。詳細而言，於導線連接部4Bw之導線連接面4Bwa與端子部4T之上表面4a之間設置有以導線連接面4Bwa之高度較端子部4T之上表面4a之高度高之方式設置之彎折部(或傾斜部)4W。因此，與上述引線4LS同樣地，引線4HG、4LG之導線連接部4Bw係由密封體5密封。藉由如此般利用密封體5密封引線4HG、4LG之一部分，而引線4HG、4LG不易自 密封體5脫落。其結果，可使半導體裝置1之電性連接可靠性提高。
然而，引線4HG、4LG及閘極電極墊2HGP、2LGP係分別與圖1所示之驅動電路DR1、DR2各自之輸出端子電性連接。又，將控制圖2所示之MOSFET2HQ、2LQ之閘極電極HG、LG之電位之信號供給至引線4HG、4LG及閘極電極墊2HGP、2LGP。因此，若與其他引線4(圖5所示之引線4HD、4LD、4LS)相比，則流動之電流相對較小。因此，引線4HG、4LG與閘極電極墊2HGP、2LGP係經由金屬細線即導線(導電性構件)7GW而電性連接。
例如，於圖7及圖8所示之例中，於形成於閘極電極墊2HGP、2LGP之最表面之金屬膜(例如鋁膜或金膜)接合有例如包含金(Au)之導線7GW之一端(例如第1接合部)。又，於引線4HG、4LG之導線連接部4Bw之導線連接面4Bwa形成有可使導線7GW與引線4HG、4LG之基材之連接強度提高之金屬膜4BwM。而且，導線7GW之與上述一端為相反側之另一端(例如第2接合部)經由金屬膜4BwM而與引線4HG、4LG之基材電性連接。引線4HG、4LG之基材包含例如銅(Cu)，金屬膜4BwM包含例如銀(Ag)。
又，如圖6所示，半導體晶片2H、2L、引板3H、3L之一部分(晶片連接部3C之晶片搭載面側與帶連接部3B)、引線4LS之帶連接部4B及金屬帶7HSR、7LSR由密封體5予以密封。又，如圖7及圖8所示，引線4HG、4LG之一部分(上表面4a側及導線連接部4Bw)、及複數個導線7GW由密封體5予以密封。
密封體5係密封複數個半導體晶片2、及複數個半導體晶片2、複數個金屬帶7HSR、7LSR、以及複數個導線7GW之樹脂體，且具有上表面5a(參照圖3、圖6)及位於上表面5a之相反側之下表面(安裝面)5b(參照圖4、圖6)。又，如圖3、圖4及圖5所示，密封體5係於俯視時成四邊形，且包含4個側面5c。
密封體5例如主要包含環氧系樹脂等熱固性樹脂。又，為了提高密封體5之特性(例如基於熱影響之膨脹特性)，例如，亦有於樹脂材料中混合有氧化矽(二氧化矽；SiO2)粒子等填料粒子之情形。
<關於引板與密封體之密接性>
然而，如本實施般將形成於半導體晶片2之背面之電極與引板3電性連接之半導體裝置之情形時，就提高可靠性之觀點而言，較佳為使密封體5與引板3之密接性提高，而防止或抑制剝離之發生。以下，利用圖9~圖12，說明本案發明者針對發生剝離之機制進行研究所得之結果。
圖9係與圖5所示之低壓側之引板同樣地構成為帶連接面之高度較晶片搭載面更高之半導體裝置的主要部分平面圖，圖10係作為對於圖9之研究例之半導體裝置之主要部分平面圖。又，圖11係模式性地表示於沿著圖9之A-A線之剖面、伴隨著半導體裝置之溫度下降而產生之應力的說明圖。又，圖12係模式性地表示於沿著圖10之A-A線之剖面、伴隨著半導體裝置之溫度下降而產生之應力的說明圖。再者，於圖9及圖10中，為了容易觀察空白區域YRC、YRB之邊界，對空白區域YRC、YRB標註影線而表示。
圖9所示之半導體裝置60係於如下方面與圖10所示之半導體裝置61不同，即，在連接金屬帶7R之帶連接部3B與晶片連接部3C之間設置有彎折部3W，且帶連接面3Ba之高度較晶片搭載面3Ca之高度更高。換言之，圖10所示之半導體裝置61其引板3之晶片搭載面3Ca與帶連接面配置於相同之高度之方面，與圖9所示之半導體裝置1不同。
此處，為了於經由導電性構件6將半導體晶片2搭載於晶片連接部3C時使半導體晶片2之背面2b(參照圖11)整體與導電性構件6確實地密接，晶片搭載面3Ca之平面尺寸(平面積)較佳為大於半導體晶片2之背面2b之平面尺寸(平面積)。若晶片搭載面3Ca之平面尺寸(平面積)大 於半導體晶片2之背面2b之平面尺寸(平面積)，則即便考慮搭載時之細微之位置偏移，亦可將半導體晶片2之背面2b整體收納於晶片搭載面3Ca上。
如此般晶片搭載面3Ca之平面尺寸(平面積)大於半導體晶片2之背面2b之平面尺寸(平面積)之情形時，如圖9或圖10所示，於實際上固定有半導體晶片2之區域之周圍存在空白區域YRC。
所謂引板3之空白區域YRC，係指以與搭載有半導體晶片2之引板3之晶片搭載面3Ca相同之高度相接之平面中未與固定半導體晶片2之導電性構件6或金屬帶7R接觸之區域。換言之，引板3之空白區域YRC係以與引板3之晶片搭載面3Ca相同之高度相接之平面中未由固定半導體晶片2之導電性構件6或金屬帶7R覆蓋，而引板3之上表面(例如基材之銅面)露出的區域。
因此，於圖9所示之半導體裝置60之情形時，帶連接面3Ba或彎折部3W之上表面3Wa不包含於空白區域YRC中。圖9所示之帶連接面3Ba中未與金屬帶7R接觸之空白區域YRB係配置於與晶片搭載面3Ca不同之高度，因此，與空白區域YRC存在區別。
另一方面，於圖10所示之半導體裝置61中，帶連接部3B之上表面(帶連接面)與晶片搭載面3Ca以相同之高度相接，因此，引板3之上表面中未由固定半導體晶片2之導電性構件6或金屬帶7R覆蓋之區域整體成為空白區域YRC。
又，對圖9與圖10進行比較可知：設置於半導體裝置60之晶片搭載面3Ca之空白區域YRC之面積係較設置於半導體裝置61之晶片搭載面3Ca之空白區域YRC之面積小。詳細而言，圖9所示之半導體裝置60中設置於相較導電性構件6靠金屬帶7R側之空白區域YRC之長度L1係較圖10所示之半導體裝置61中設置於相較導電性構件6靠金屬帶7R側之空白區域YRC之長度L2短。因此，半導體裝置60中設置於金屬帶 7R側之空白區域YRC之面積係較半導體裝置61中設置於金屬帶7R側之空白區域YRC之面積小。
此處，對半導體裝置60或半導體裝置61產生溫度變化之情形時因構成構件之線膨脹係數之差異而產生之應力進行說明。以下，列舉於利用轉移成型方式形成密封體5之步驟中自使樹脂硬化之溫度(例如180℃)下降至常溫(例如25℃)之情形之例進行說明。
首先，如圖11及圖12各自之上段所示，於使密封體5硬化之溫度(例如180℃)之狀態下，半導體裝置60、61之任一情形均不產生成為剝離之原因般之應力。
繼而，若使溫度自使密封體5硬化之溫度逐漸降低，則如圖11及圖12各自之中段所示，產生由構成半導體裝置60、61之構件之線膨脹係數之差異(收縮率之差異)所引起之應力。半導體裝置60之情形及半導體裝置61之情形時，線膨脹係數均按照半導體晶片2、密封體5、引板3之順序變大。因此，相較密封體5之收縮率而引板3之收縮率相對較大，因此，如對圖11及圖12之中段之圖標註箭頭表示般，自密封體5之周緣部側朝向內側產生應力STf。此時，由於線膨脹係數較小之半導體晶片2與引板3利用導電性構件6而固定，故於半導體晶片2之正下方之區域，引板3不易發生變形。因此，朝向引板3之晶片搭載面3Ca中與半導體晶片2之背面2b對向之區域(半導體晶片2之正下方之區域)之中央產生應力STf。
另一方面，由於相較引板3之收縮率而密封體5之收縮率相對較小，故如對圖11及圖12之中段之圖標註箭頭表示般，自引板3之周緣部側朝向外側(密封體5之周緣部側)產生應力STr。此時，由於半導體晶片2與密封體5相比更不易收縮，故以半導體晶片2為基點，於朝向密封體5之周緣部之方向上產生應力(拉伸應力)STr。
此處，如圖12所示，晶片搭載面3Ca以相同之高度延伸至帶連接 部3B為止之情形時，設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L2係較介隔半導體晶片2而設置於帶連接部3B之相反側之空白區域YRC之長度L3長。因此，於相較半導體晶片2靠帶連接部3B側產生之應力STf1係較介隔半導體晶片2而於帶連接部3B之相反側產生之應力STf2大。又，於相較半導體晶片2靠帶連接部3B側產生之應力STr1係較介隔半導體晶片2而於帶連接部3B之相反側產生之應力STr2大。
另一方面，如圖11所示，於晶片搭載面3Ca與帶連接面3Ba之間設置有彎折部3W之情形時，藉由彎折部3W發生彈性變形而應力分散。換言之，彎折部3W作為應力緩和部而發揮功能。因此，如圖11之中段之圖所示，於相較半導體晶片2靠帶連接部3B側之區域，於晶片連接部3C產生應力STf1，於帶連接部3B產生應力ST3。然而，應力STf1、STf3之相互之影響係藉由設置彎折部3W而變小。又，於半導體晶片2與帶連接部3B之間產生應力STr1，於相較帶連接部3B靠密封體5之周緣部側之區域產生應力STr3。然而，應力STr1、STf3之相互之影響係藉由設置彎折部3W而變小。
即，於圖11所示之半導體裝置60之情形時，藉由設置用以將帶連接面3Ba配置於較晶片搭載面3Ca高之位置上之彎折部3W，使於帶連接部3B之周邊產生之應力STf、STr分散。因此，可使引板3之晶片連接部3C所受之應力STf1及STr1與圖12所示之半導體裝置61相比降低。
應力STf1之值可藉由使設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L1變短而降低。例如，於圖11所示之例中，設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L1成為與介隔半導體晶片2而設置於帶連接部3B之相反側之空白區域YRC之長度L3相同之長度。因此，於相較半導體晶片2靠帶連接部3B側產生之應力STf1成為與介隔半導體晶片2而於帶連接部3B之相反側產生之 應力STf2相等之值。
又，如圖11及圖12之下段之圖中分別表示般，若半導體裝置60、61之構成構件之溫度下降，則於使各構成構件變形之方向上產生力Fr、Ff。若自密封體5、引板3各自之立場觀察該力Fr、Ff作用之方向，則如下所述。
首先，自密封體5之立場來看，由於半導體晶片2之線膨脹係數小於密封體5之線膨脹係數，故於半導體晶片2之周邊，相對於密封體5之收縮方向阻礙之力發揮作用。其結果，以密封體5與半導體晶片2之密接界面為基點而力Fr發揮作用使得朝向下方向(安裝面方向)成為凸形狀。
另一方面，自引板3之立場來看，由於半導體晶片2之線膨脹係數小於引板3之線膨脹係數，故於半導體晶片2之正下方之區域周邊，相對於引板3之收縮方向產生阻礙作用之力發揮作用。其結果，以引板3之半導體晶片2之正下方之區域作為基點而力Ff發揮作用使得朝向上方向成為凸形狀。
此處，如圖12所示，晶片搭載面3Ca以相同之高度延伸至帶連接部3B為止之情形時，設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L2係較介隔半導體晶片2而設置於帶連接部3B之相反側之空白區域YRC之長度L3長。因此，於相較半導體晶片2靠帶連接部3B側產生之力Ff1係較介隔半導體晶片2而於帶連接部3B之相反側產生之力Ff2大。又，於相較半導體晶片2靠帶連接部3B側產生之力Fr1係較介隔半導體晶片2而於帶連接部3B之相反側產生之應力Fr2大。
其結果，於帶連接部3B之周緣部(圖12之下段之圖所示之邊緣部3E)，於使密封體5與引板3之密接界面剝離之方向上作用最大之力。換言之，密封體5與引板3之密接界面之剝離容易以帶連接部3B之周 緣部(圖12之下段之圖所示之邊緣部3E)為起點而產生。
另一方面，如圖11所示，於晶片搭載面3Ca與帶連接面3Ba之間設置有彎折部3W之情形時，如上所述，藉由彎折部3W發生彈性變形而應力分散。因此，於晶片連接部3C與彎折部3W之邊界附近產生之力Ff1、Fr1較圖12所示之力Ff1、Fr2小。
又，力Ff1、Fr1之值可藉由使設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L1變短而降低。例如，於圖11所示之例中，設置於相較導電性構件6靠帶連接部3B側之空白區域YRC之長度L1成為與介隔半導體晶片2而設置於帶連接部3B之相反側之空白區域YRC之長度L3相同之長度。因此，於相較半導體晶片2靠帶連接部3B側產生之應力Ff1、Fr1成為與介隔半導體晶片2而於帶連接部3B之相反側產生之應力Ff2、Fr2相等之值。
然而，嚴格而言，於晶片連接部3C與彎折部3W之邊界(圖11之下段之圖所示之邊緣部3E)，於帶連接部3B或彎折部3W產生之力Ff、Fr之影響並非完全消失(變為0)。
因此，於晶片連接部3C與彎折部3W之邊界部分(圖11之下段之圖所示之邊緣部3E)，於使密封體5與引板3之密接界面剝離之方向上作用最大之力。換言之，密封體5與引板3之密接界面之剝離容易以晶片連接部3C與彎折部3W之邊界部分(圖11之下段之圖所示之邊緣部3E)為起點而產生。然而，若對圖11所示之半導體裝置60與圖12所示之半導體裝置61進行比較，則半導體裝置60可抑制剝離(剝離起點)之產生。
然而，因於密封體5與引板3之接著界面產生剝離而半導體裝置之電性特性立即下降的情況較少。於密封體5與引板3之接著界面已產生之細微之剝離(剝離起點)多數情況下於之後之製造製程中擴大、伸展。即，已完成之半導體裝置(封裝體)裝入於最終製品時，一般焊接 於上述最終製品之安裝基板上，此時使用之焊錫為以錫(Sn)-銀(Ag)為基底般之無鉛焊錫之情形時，焊接之回焊溫度至多達到260℃左右。當然，此時之半導體裝置之溫度亦至多上升至260℃左右。而且，當回焊結束時，半導體裝置恢復至常溫(25℃)。即，藉由該常溫(25℃)-高溫(260℃)-常溫(25℃)之溫度循環，而密封體5與引板3之接著界面受到應力，因上述應力而於密封體5與引板3之接著界面已產生之剝離起點擴大、伸展。進而，於上述最終製品在例如低於攝氏0℃般之低溫環境下使用之情形時，引板3較密封體5更大程度地收縮，而受到引板3與密封體5分離之方向之應力，因此，此處剝離亦會伸展。若如此般剝離伸展並到達至導電性接著材料6L，則存在導電性接著材料6L剝離之情形。由於導電性接著材料6L係用以將半導體晶片2之背面電極與引板3電性連接之導電性構件6，故若導電性接著材料6L剝離，則導致半導體晶片2與引板3之間之電性特性下降。尤其是，於圖6所示之例中，由於導電性接著材料6L係將半導體晶片2L之汲極電極2LDP與引板3L電性連接之導電性構件6，故若導電性接著材料6L之一部分剝離，則成為汲極電阻增加而電性特性下降之原因。
如上述般於與半導體晶片2電性連接之引板3中防止或抑制密封體5與引板3之密接界面之剝離係就抑制電性特性下降之觀點而言尤為重要。又，假設已產生密封體5與引板3之密接界面之剝離之情形時，抑制剝離之伸展而使其不易到達至導電性接著材料6L較為重要。
剝離之伸展之容易度係根據已產生剝離之地點之附近所受之應力之大小而變化。若已產生剝離之地點上之應力較大，則沿著剝離面之剝離之伸展速度較快。另一方面，若已產生剝離之地點上所受之應力較小，則可延緩剝離之伸展速度。
如圖11及圖12之中段之圖中分別表示般，就施加至成為產生剝離之地點(剝離起點)之邊緣部3E之應力STr1、STF1而言，帶連接部3B與 晶片連接部3C之間設置有彎折部3W之半導體裝置60中之該應力小於半導體裝置61中之該應力。即，藉由於帶連接部3B與晶片連接部3C之間設置彎折部3W，即便已產生剝離之情形時，亦可抑制剝離之伸展。
接下來，將已利用圖9~圖12而說明之密封體5與引板3之剝離之關係及引板3與導電性接著材料6L之剝離之關係適用於圖5及圖6所示之半導體裝置1而進行說明。如圖5所示，引板3L之晶片連接部3C之晶片搭載面3Ca之平面尺寸(平面積)係較半導體晶片2L之平面尺寸(平面積)大。因此，於半導體晶片2L之周圍存在未由導電性接著材料6L覆蓋之空白區域YRC。又，如圖5所示，金屬帶7HSR係接合於帶連接部3B之帶連接面3Ba之一部分，於接合區域之周圍存在未與金屬帶7HSR接合之空白區域YRB。
此處，若於在帶連接部3B與晶片連接部3C之間未設置彎折部3W之狀態下，對半導體裝置1施加溫度循環，則存在因引板3L與密封體5之線膨脹係數之差異而於密封體5與引板3L之密接界面產生剝離之情形。然而，根據本實施形態，藉由將帶連接面3Ba與晶片搭載面3Ca配置於不同之高度，而使空白區域YRC之面積變小。因此，可抑制晶片連接部3C與彎折部3W之邊界處之剝離之產生。
又，於半導體裝置1中，藉由於帶連接部3B與晶片連接部3C之間設置彎折部3W，可使施加於晶片連接部3C與彎折部3W之邊界之應力降低。因此，即便於晶片連接部3C與彎折部3W之邊界暫時產生剝離之情形時，亦可防止其剝離朝向導電性接著材料6L伸展。
其結果，可抑制由將半導體晶片2L之汲極電極2LDP與引板3L電性連接之導電性構件6剝離所引起之汲極電阻之增加。即，根據本實施形態，可抑制剝離之產生或伸展，因此，可抑制由導電性接著材料6L之剝離所引起之電性特性之下降。換言之，可使半導體裝置1之可 靠性提高。
再者，就抑制引板3H自密封體5脫落之觀點而言，較佳為於引板3H或引線4HD之一部分形成彎折部3W或彎折部4W。然而，為了形成彎折部3W、4W，需要空間，因此，於圖5及圖6所示之例中，就優先考慮平面尺寸之小型化之觀點而言，未於引板3H及引線4HD形成彎折部3W、4W。又，由於未對引板3H設置連接金屬帶7R之帶連接部，故可減小半導體晶片2H及導電性接著材料6H之周圍之空白區域之面積。因此，即便不形成彎折部3W，亦容易抑制剝離之產生或伸展。
然而，作為對於圖5及圖6之變化例，可於引板3H或引線4HD之一部分形成彎折部3W或彎折部4W。又，關於由使連接金屬帶7HSR之帶連接面3Ba之高度較搭載半導體晶片2L之晶片搭載面3a高而產生之上述以外之效果及較佳之高度，之後詳細地進行說明。
<關於金屬帶>
接下來，對圖5及圖6所示之金屬帶進行說明。再者，於以下之說明中，作為統一表示金屬帶7HSR、7LSR之符號而使用7R。於以下之說明中，記載為金屬帶7R時，係金屬帶7HSR及金屬帶7LSR之含義。
圖13及圖14係模式性地表示圖5及圖6所示之金屬帶之形成方法之概要的說明圖。又，圖44係表示對於圖14之研究例之說明圖。
圖5及圖6所示之金屬帶7R係形成為帶狀之金屬構件(金屬帶)，因導通路徑之剖面積大於導線7GW之方面而與導線7GW存在區別。例如於圖6所示之例中，金屬帶7HSR之厚度係50μm~100μm左右，寬度係750μm左右。又，金屬帶7LSR之厚度係50μm~100μm左右，寬度係2000μm左右。另一方面，導線7GW之線徑係例如20μm~50μm左右。如此般經由金屬帶7R將半導體晶片2與引線4(或引板3)電性連接之情形時，由於導通路徑之剖面積大幅度變大，故於可使阻抗成分 下降之方面較佳。
又，於圖5所示之例中，就電力損耗降低之觀點而言，半導體晶片2L之平面尺寸(面積)係較半導體晶片2H之平面尺寸(面積)大。藉此，半導體晶片2L之源極電極墊2LSP之平面尺寸(面積)亦較半導體晶片2H之源極電極墊2HSP之平面尺寸(面積)大。因此，與半導體晶片2L之源極電極墊2LSP連接之金屬帶7LSR之寬度係較與半導體晶片2H之源極電極墊2HSP連接之金屬帶7HSR之寬度寬。再者，金屬帶7LSR之寬度係規定為與自半導體晶片2L之源極電極墊2LSP朝向引線4LS之帶連接部(連接部)4B之Y方向正交之X方向上之金屬帶7LSR之對向之側面間距離。又，金屬帶7HSR之寬度係規定為與自半導體晶片2H之源極電極墊2HSP朝向引板3L之帶連接部(連接部)3B之方向正交之方向上之金屬帶7HSR之對向之側面間距離。
又，作為可使半導體晶片2與引線4之間之導通路徑之剖面積大於導線7GW之連接方式，除利用圖5及圖6所示之金屬帶7R之帶接合(ribbon bonding)方式以外，經由焊錫等導電性接合材料接合預先成形之金屬板之方法(金屬夾(metal clip)方式)亦可作為對於本實施形態之變化例而適用。圖5及圖6所示之金屬帶7R與預先成形之金屬板(金屬夾)不同之方面存在若干個。以下對其等進行說明。
如圖13所示，於金屬帶7R之形成方法(帶接合方式)中，自保持金屬帶20之轉盤(保持部)21依次送出金屬帶20，一面成形一面將金屬帶20接合於被接合部(半導體晶片2之電極墊PD或引板3之帶連接部3B之連接面3Ba)22。即，於一面成形一面接合於被接合部22之方面與預先成形之金屬夾不同。
因此，就使接合時之成形性提高之觀點而言，金屬帶7R之厚度較佳為較薄，例如，如上所述，於圖5及圖6所示之例中，為50μm~100μm左右。相反地，預先成形並將上述已成形者搭載於被接合部之 金屬夾必須於成形後具有剛性。因此，於銅(Cu)材之情形時其厚度為100~250μm左右。換言之，金屬帶7R係一面成形一面接合於被接合部22，因此，與金屬夾相比，可使板厚變薄。
又，若寬度與長度相同，則金屬帶之厚度比金屬夾薄，相應地，導體電阻變高。因此，重視半導體裝置(封裝體)之薄型化之情形時，採用金屬帶即可，重視半導體裝置之電性特性之情形時，採用金屬夾即可。
又，將金屬帶7R接合於被接合部22時，對接合工具(接合治具)23施加超音波，藉此，於金屬帶7R與被接合部之金屬構件之接合界面形成金屬鍵而接合。因此，如圖5所示，於金屬帶7R之接合工具所接觸之部分殘留已施加超音波時之壓接痕PBD。其係採用金屬帶時之主要之特徵中之1個。如此般，金屬帶係藉由施加超音波而與被接合部22形成電性連接，因此，於金屬帶與被接合部之間不需要導電性接合材料。因此，因構成半導體裝置之材料變少、供給導電性接合材料之步驟等變少等原因，可使半導體裝置之組裝成本降低。然而，使用導電性接合材料之金屬夾亦具有較大之優點。對將金屬夾與被接合部電性連接之導電性接合材料使用例如焊錫材料之情形時，其連接部之強度比金屬帶之施加超音波而形成之接合部之連接強度高。該情況係於提高半導體裝置之可靠性方面有效。若進行總結，則可以說於重視成本降低之情形時採用金屬帶即可，於重視可靠性確保之情形時採用金屬夾即可。
又，如金屬帶7R般一面成形一面接合於被接合部22之情形係於將分開之被接合部22間以呈直線連接之方式連接之情形時較佳，於被接合部22之平面佈局複雜之情形時難以成形。因此，於此情形時，較佳為適用接合預先成形為特定形狀之金屬板之金屬夾方式。
根據以上說明可知金屬帶與金屬夾分別存在長處與短處。因 此，根據當時之目的分開使用較為重要。
繼而，於帶接合方式中，成形金屬帶7R並將其與複數個被接合部22接合之後，必須進行將金屬帶20切斷之步驟。於將金屬帶20切斷之步驟中，例如如圖14所示，將切斷刀24朝向金屬帶20按壓，藉此，可予以切斷。此時，就抑制切斷時之按壓力施加於半導體晶片2(防止半導體晶片2之表面因切斷時之按壓力而受損)之觀點而言，較佳為首先與半導體晶片2之電極墊PD接合，繼而與引板3之帶連接部3B(或引線4之帶連接部4B)連接。換言之，將半導體晶片2之電極墊PD設為第1接合側，將引板3之帶連接部3B(或引線4之帶連接部4B)設為第2接合側，藉此，可降低帶接合時施加於半導體晶片2之負載。
又，於搭載有半導體晶片2之引板3設置金屬帶7R之被接合部22之情形時，必須防止半導體晶片2與接合工具23接觸。例如，如圖44所示，帶連接部3B之帶連接面3Ba與搭載半導體晶片2之晶片連接部3C之晶片搭載面3Ca成為相同之高度之情形時，於帶接合時接合工具23與半導體晶片2容易接觸。
作為防止接合工具23與半導體晶片2接觸之方法，考慮使半導體晶片2與帶連接部3B之距離變大之方法。於此情形時，需要較實際之接合區域大之空間，因此，半導體裝置之小型化變得困難。又，作為其他方法，考慮利用帶接合方式接合金屬帶7R之後於引板3上搭載半導體晶片2的方法。然而，於此情形時，無法統一搭載複數個半導體晶片2，因此，製造步驟變得繁雜。
另一方面，於圖14所示之例中，引板3L之帶連接部3B之帶連接面3Ba之高度係配置於較引板3L之晶片連接部3C之晶片搭載面3Ca之高度高之位置上。因此，帶接合時，即便於半導體晶片2與帶連接部3B之距離較近之情形時，亦容易避免接合工具23與半導體晶片2之接觸。即，與圖44所示之比較例相比，可使半導體晶片2與帶連接部3B 之距離變近。其結果，可使半導體裝置之平面尺寸小型化。
此處，列舉本案發明者研究出之實施例為例對藉由將引板3L之帶連接部3B之帶連接面3Ba之高度配置於較晶片連接部3C之晶片搭載面3Ca之高度高之位置上而可實現小型化的情況進行說明。
圖15係表示使圖6所示之低壓側之引板之帶連接面之高度較晶片搭載面高之情形時之引板之尺寸例的主要部分剖面圖。又，圖16係表示作為對於圖15之變化例而於低壓側之引板搭載有平面尺寸較大之半導體晶片之情形時之尺寸例的主要部分剖面圖。又，圖45係表示對於圖15之研究例之主要部分剖面圖。再者，於圖15、圖16及圖45中，以毫米(mm)為單位表示低壓側之引板3L之剖面觀察時之尺寸(長度)。再者，以下之說明中出現之尺寸之具體之數值係說明上之一例，而並不限定於此。
於圖15、圖16及圖45所示之例中，將接合工具23與切斷刀24之佔據寬度(為了接合且切斷金屬帶7R所需之最低限度之寬度)設為1.2mm。如圖45所示，引板3L之帶連接部3B之帶連接面3Ba之高度成為與晶片連接部3C之晶片搭載面3Ca之高度相同，因此，必須空出接合工具23與切斷刀24之佔據寬度即1.2mm部分之空間而搭載半導體晶片2L。因此，引板3L整體之空間成為2.5mm。
另一方面，如圖15所示，將引板3L之帶連接部3B之帶連接面3Ba之高度配置於較晶片連接部3C之晶片搭載面3Ca之高度高之位置上之情形時，即便使接合工具23重疊於半導體晶片2L上，亦可防止或抑制半導體晶片2L與接合工具23或金屬帶20接觸。因此，可將晶片搭載面3Ca之尺寸設為0.94mm。又，即便考慮帶連接部3B及彎折部3W(參照圖6)之尺寸，引板3L整體之上表面之俯視時之尺寸亦可設為1.59mm。即，與圖45所示之情形相比，已知可使平面尺寸縮小相當於0.91mm而小型化。
又，關於引板3L與引板3H之分開距離，圖15所示之情形略微(相當於0.025mm)變大。其原因在於需要用以形成彎折部3W(參照圖6)之加工裕度。然而，即便考慮該加工裕度之情形時，圖15所示之實施例之情形與圖45所示之實施例相比，已知亦可使平面尺寸縮小相當於0.885mm而小型化。
又，作為變化例，如圖16所示，可使半導體晶片2L之平面尺寸變大。例如，於圖16所示之例中，自引板3H之引板3L側之端部起至引板3L之與引板3H為相反側之端部為止之距離為2.7mm。該距離係與圖45所示之實施例相同。然而，於圖16所示之實施例中，可將半導體晶片2L之一邊之長度設為1.535mm。
藉由如上述般增大半導體晶片2L之平面尺寸，而可減小低壓側用之場效電晶體之接通電阻。因此，圖16所示之實施例係於如下方面較佳：於增大半導體晶片2L之平面尺寸而接通電阻之降低得以實現之情形時，亦可抑制半導體裝置之平面尺寸增大。
進而，亦於半導體裝置之製造方面發揮效果。即，由於可於半導體裝置之製造步驟中統一搭載複數個半導體晶片2，故可簡化製造步驟。其結果，可提高製造效率。於下文對其詳細情況進行敍述。
就使半導體裝置小型化且於帶接合時容易避免接合工具23與半導體晶片2之接觸的觀點而言，較佳為如圖14所示，於帶接合時接合工具23之下表面23b配置成與半導體晶片2之正面2a對向。若於帶接合時接合工具23之下表面23b配置於較半導體晶片2之正面2a高之位置上，則可避免接合工具23與半導體晶片2之接觸。因此，若考慮金屬帶7R之厚度，則即便於圖14所示之帶連接面3Ba之高度處於晶片搭載面3Ca與半導體晶片2之正面2a之間之高度之情形時，亦可使得下表面23b不與正面2a接觸。
然而，由於金屬帶7R之厚度如上所述為50μm~100μm左右，故 就避免接合工具23與半導體晶片2之接觸之觀點而言，帶連接面3Ba之高度較佳為半導體晶片2之正面2a之高度以上。又，就確實地避免接合工具23與半導體晶片2之接觸之觀點而言，帶連接面3Ba之高度特佳為配置於較半導體晶片2之正面2a之高度高之位置上。
又，於圖6所示之例中，引板3H之厚度與引板3L之厚度(例如自晶片搭載面3Ca起至其下表面3Cb為止之距離)例如分別為200μm~250μm左右，且成為相同之厚度。又，於圖6所示之例中，半導體晶片2H之厚度與半導體晶片2L之厚度分別為50μm左右至160μm左右且成為相同之厚度。又，於圖6所示之例中，導電性接著材料6H、6L之厚度為20μm~50μm左右且成為相同之厚度。因此，使帶連接面3Ba之高度較低壓側用之半導體晶片2L之正面2La之高度高之情形時，帶連接面3Ba之高度成為較高壓側用之半導體晶片2H之正面2Ha之高度高之狀態。
又，帶連接面3Ba之高度較高壓側用之半導體晶片2H之正面2Ha之高度高之情形時，成為帶連接面3Ba之高度較高壓側用之源極電極墊2HSP之高度高之狀態。即，依序將金屬帶7HSR連接於源極電極墊2HSP、帶連接面3Ba之情形時，為成為第2接合側之連接點之位置較成為第1接合側之連接點高之所謂上升型之構造。
進行帶接合之情形時，例如如圖45所示之實施例般，第2接合側之連接點之位置較第1接合側之連接點之位置低之所謂下降型之構造之情形時，為了避免配置於第1接合側之半導體晶片2與金屬帶7R之接觸，較佳為使金屬帶7R之迴路形狀變大(使迴路距離變長)。然而，若金屬帶7R之迴路形狀變大，則導致金屬帶7R之電阻成分增大。
另一方面，如圖6所示，以第2接合側之連接點之位置較第1接合側之連接點之位置高之所謂上升型之構造進行帶接合之情形時，即便使金屬帶7HSR之迴路形狀變小(使迴路距離變短)，亦可防止半導體晶 片2H與金屬帶7HSR之接觸。其結果，可使金屬帶7HSR之迴路距離變短而降低電阻成分。又，若使金屬帶7HSR之迴路距離變短，則容易使引板3H與引板3L之距離變近，因此，可實現半導體裝置1之進一步之小型化。
又，於圖6所示之例中，引板3L之帶連接面3Ba之高度與引線4LS之帶連接面4Ba之高度成為相同之高度。又，圖6所示之引板3L之帶連接面3Ba之高度與圖7及圖8所示之引線4HG、4LG之導線連接部4Bw之導線連接面4Bwa之高度(嚴格而言，為金屬膜4BwM與引線4HG、4LG之基材之接合面之高度)成為相同之高度。
藉由如此般使帶連接面4Ba之高度與帶連接面4Ba及導線連接面4Bwa之高度一致，對引板3L及引線4LS、4HG、4LG實施彎曲加工時，可容易地進行彎曲角度之管理。因此，可統一形成圖5所示之引板3L之彎折部3W、引線4LS、4HG、4LG之彎折部4W。
<半導體裝置之製造方法>
接下來，對已利用圖1~圖14而說明之半導體裝置1之製造步驟進行說明。半導體裝置1係按照圖17所示之流程而製造。圖17係表示已利用圖1~圖14而說明之半導體裝置之製造步驟之概要的說明圖。以下，利用圖18~圖36對各步驟之詳細情況進行說明。
<引線框架準備步驟>
首先，於圖17所示之引線框架準備步驟中，準備圖18~圖20所示之引線框架30。圖18係表示圖17所示之引線框架準備步驟中準備之引線框架之整體構造的平面圖。又，圖19係相當於圖18所示之1個器件區域之放大平面圖。又，圖20係沿著圖19之A-A線之放大剖面圖。
如圖18所示，本步驟中準備之引線框架30係於外框30b之內側包含複數個(圖18中為32個)器件區域30a。複數個器件區域30a分別相當於圖5所示之1個半導體裝置1之部分。引線框架30係呈矩陣狀配置有 複數個器件區域30a之所謂多腔基材。藉由使用如此般包含複數個器件區域30a之引線框架30，可統一製造複數個半導體裝置1，因此，可提高製造效率。
又，如圖19所示，各器件區域30a之周圍由框部30c包圍。框部30c係在圖17所示之單片化步驟之前之期間支持形成於器件區域30a內之各構件的支持部。
又，如圖19及圖20所示，已於各器件區域30a形成已利用圖5及圖6而說明之複數個引板3(引板3H、引板3L)及複數個引線4。複數個引板3係經由懸垂引線TL而與配置於器件區域30a之周圍之框部30c連結，且由框部30c支持。又，複數個引線4分別與框部30c連結，且由框部30c支持。
於圖19所示之例中，自俯視時形成四邊形之器件區域30a之一邊側朝向對向邊按照引板3H、引板3L、引線4LS之順序排列。又，於與引板3H一體形成之引線4HD之旁邊配置有引線4HG。又，於引線4LS之旁邊配置有引線4LG。
又，對引板3L及引線4HG、4LS、4LG預先實施彎曲加工而形成有彎折部3W、4W。換言之，引板3L之帶連接部3B之帶連接面3Ba係配置於較引板3L之晶片連接部3C之晶片搭載面3Ca高之位置上。彎折部3W、4W可藉由例如壓製加工而形成。
藉由彎曲加工(壓製加工)形成彎折部3W之情形時，如圖20所示，帶連接部3B之厚度成為與引板3L之晶片搭載區域之厚度相同之厚度。換言之，於引板3L之厚度方向上，自帶連接面3Ba起至帶連接面3Ba之正下方之下表面為止之厚度係與自晶片搭載面即晶片搭載面3Ca起至晶片搭載面3Ca之正下方之下表面3Cb為止之厚度相等。
同樣地，藉由彎曲加工(壓製加工)形成彎折部4W之情形時，如圖20所示，帶連接部4B之厚度成為與引線4LS之端子部4T之厚度相同 之厚度。換言之，於引線4LS之厚度方向上，自帶連接面4Ba起至帶連接面4Ba之正下方之下表面為止之厚度係與自作為晶片搭載面之上表面4a起至作為露出面之下表面4b為止之厚度相等。如此般對引板3L或引線4LS實施彎曲加工之方法於可容易地進行加工之方面較佳。
引線框架30例如包含以銅(Cu)為主體之金屬構件。再者，雖省略圖示，但於圖19所示之引線HG及引線LG之導線連接部4Bw之導線連接面4Bwa預先形成有已利用圖7或圖8而說明之金屬膜4BwM。另一方面，於圖20所示之引板3L之晶片連接部3C之晶片搭載面3Ca未形成金屬膜4BwM(參照圖7、圖8)，而基材(例如銅)露出。帶接合之情形時，藉由對如圖13及圖14所示之接合工具23施加超音波而形成金屬鍵，因此，相較金屬膜4BM而使基材之金屬材料露出可提高接合強度。
又，於下述之半導體晶片搭載步驟中作為黏晶材料而使用焊錫材料之情形時，就使焊錫材料之潤濕性提高之觀點而言，較佳為於晶片搭載面3Ca上形成鎳(Ni)或銀(Ag)等之金屬膜(省略圖示)。然而，於本實施形態中，如上所述，使用使複數個導電性粒子(例如銀粒子)混合於樹脂材料中而成之導電性接著材料，因此，就使導電性接著材料與引板3L之潤濕性及接著性提高之觀點而言，未形成上述金屬膜，而基材(例如銅)露出。
由於本步驟中準備之引線框架30之上述以外之特徵如利用圖5~圖14而進行之說明般，故省略重複之說明。
<半導體晶片搭載步驟>
繼而，於圖17所示之半導體晶片搭載步驟中，如圖21及圖22所示，於引線框架30之引板3H、3L搭載半導體晶片2H、2L。圖21係表示於圖19所示之複數個晶片搭載部上分別搭載有半導體晶片之狀態的放大平面圖。又，圖22係沿著圖21之A-A線之放大剖面圖。
於本步驟中，於兼用作高壓側用之汲極端子即引線4HD之引板 3H上搭載包含高壓側用之MOSFET之半導體晶片2H。如圖22所示，半導體晶片2H係以形成有汲極電極2HDP之背面2Hb與引板3H之晶片搭載面3Ca對向之方式經由導電性接著材料6H而接著固定。
又，於本步驟中，於兼用作高壓側用之源極端子及低壓側用之汲極端子即引線4LD之引板3L上搭載包含低壓側用之MOSFET之半導體晶片2L。如圖22所示，半導體晶片2L係以形成有汲極電極2LDP之背面2Lb與引板3L之晶片搭載面3Ca對向之方式經由導電性接著材料6L而接著固定。
導電性接著材料6H、6L係例如使複數個導電性粒子(例如銀粒子)混合於包含環氧樹脂等熱固性樹脂之樹脂材料中而成之導電性構件6。如上所述之導電性接著材料硬化前之性狀係形成糊狀。因此，預先於引板3H、3L之晶片搭載面塗佈糊狀之導電性接著材料6H、6L之後，將半導體晶片2H、2L朝向晶片搭載面按壓。藉此，可使導電性接著材料6H、6L向半導體晶片2H、2L與引板3H、3L之晶片搭載面3Ca之間擴散。
此時，於圖17所示之帶接合步驟中，接合金屬帶7HSR(參照圖6)之一端之預定區域即圖22所示之帶連接部3B之帶連接面3Ba係配置於較引板3L之晶片連接部3C之晶片搭載面3Ca高之位置上。因此，例如，可防止或抑制鋪開導電性接著材料6L時導電性接著材料6L到達至帶連接部3B之帶連接面3Ba。
因此，即便於已將半導體晶片2L搭載於帶連接部3B之帶連接面3Ba之附近之情形時，亦可抑制帶連接面3Ba被導電性接著材料6L污染。其結果，可於圖17所示之帶接合步驟中穩定地接合金屬帶7HSR(參照圖6)之一端。換言之，根據本實施形態，藉由使帶連接面3Ba之高度高於晶片連接部3C之晶片搭載面3Ca，可限制導電性接著材料6L之擴散，因此，可使半導體晶片2L與帶連接部3B之位置靠 近。其結果，可減小引板3L整體之平面尺寸，因此，可實現半導體裝置1(參照圖5)之小型化。
繼而，於本步驟中，將半導體晶片2H、2L分別搭載於引板3H、3L上之後，使導電性接著材料6H、6L統一硬化(固化步驟)。如上所述於導電性接著材料6H、6L中包含熱固性樹脂，因此，藉由實施加熱處理(烘烤處理)，使導電性接著材料6H、6L中所包含之熱固性樹脂成分硬化。作為烘烤條件之一例，列舉180~250℃之溫度區且60~120分鐘左右。藉由本步驟，半導體晶片2H之汲極電極2HDP係經由導電性接著材料6H(詳細而言，為導電性接著材料6H中之複數個導電性粒子)而與引板3H(引線4HD)電性連接。又，半導體晶片2L之汲極電極2LDP係經由導電性接著材料6L(詳細而言，為導電性接著材料6L中之複數個導電性粒子)而與引板3L(引線4LD)電性連接。
於該固化步驟中，導電性接著材料6H、6L中所包含之黏合劑樹脂等有機成分容易以氣體(逸氣)或液體(滲水)之形式自導電性接著材料6H、6L中產生。若該有機成分附著於帶連接面3Ba，則成為於圖17所示之帶接合步驟中接合金屬帶7HSR(參照圖6)之一端時之阻礙要因。然而，根據本實施形態，藉由使帶連接面3Ba之高度較晶片搭載面3Ca高(使帶連接面3Ba與晶片搭載面3Ca隔開配置)，逸氣或滲水不易附著於帶連接面3Ba。其結果，可於圖17所示之帶接合步驟中穩定地接合金屬帶7HSR(參照圖6)之一端。換言之，根據本實施形態，藉由使帶連接面3Ba之高度較晶片搭載面3Ca高，可抑制逸氣或滲水對帶連接面3Ba之污染，因此，可使半導體晶片2L與帶連接部3B之位置靠近。其結果，可使引板3L整體之平面尺寸變小，因此，可實現半導體裝置1(參照圖5)之小型化。
又，根據本實施形態，可使導電性接著材料6H、6L統一硬化。換言之，無需個別設置使導電性接著材料6H硬化之步驟與使導電性 接著材料6L硬化之步驟。因此，封裝之組裝步驟整體上可簡化製造步驟。
再者，為了於本步驟中使導電性接著材料6H、6L一併硬化，故固化步驟必須在半導體晶片2H、2L分別被搭載後進行，但半導體晶片2H、2L之搭載順序不拘。即，只要先搭載半導體晶片2H、2L中之任一者而後搭載另一者即可。
又，因已使用圖1及圖2對半導體晶片2H、2L之構造進行了說明，因此省略重複之說明。
<帶接合步驟>
又，於圖17所示之帶接合步驟中，如圖23及圖24所示，經由金屬帶7HSR將半導體晶片2H之源極電極墊2HSP與引板3L之帶連接部3B之帶連接面3Ba電性連接。又，於本步驟中，經由金屬帶7LSR將半導體晶片2L之源極電極墊2LSP與引線4LS之帶連接部4B之帶連接面4Ba電性連接。
圖23係表示分別經由金屬帶將圖21所示之複數個半導體晶片與複數個引線電性連接之狀態的放大平面圖。又，圖24係沿著圖23之A-A線之放大剖面圖。又，圖25~圖29係依序表示接合圖24所示之金屬帶之步驟之放大剖面圖。
於本步驟中，藉由已利用圖13及圖14而說明之帶接合方式，依序形成金屬帶7HSR、7LSR。先形成金屬帶7HSR、7LSR中之哪一者，可根據帶連接部之佈局而決定，但於將圖24所示之引板3L之帶連接部3B設為金屬帶7HSR之第2接合側之情形時，較佳為先形成(接合)金屬帶7HSR。於此情形時，由於是在半導體晶片2L之正面2La上未形成金屬帶7LSR之狀態下將金屬帶7HSR接合於帶連接部3B，因此，可容易地使接合工具23移動。
於本步驟中，首先，如圖25所示，於高壓側用之半導體晶片2H 之源極電極墊2HSP接合金屬帶20之一端(圖24所示之金屬帶7HSR之一端)。此時，藉由將金屬帶20按壓至源極電極墊2HSP，金屬帶20之形狀會仿照接合工具23而變形。又，藉由對接合工具23施加超音波，可於金屬帶20與源極電極墊2HSP之接觸界面形成金屬鍵，而將金屬帶20與源極電極墊2HSP電性連接。
又，引板3H之位於晶片搭載面之相反側之下表面3b係與支持台25之引板保持面25a密接而被保持於支持台25。藉由如此般於作為被接合部之源極電極墊2HSP由支持台25予以支持之狀態下進行接合，施加於接合工具23之超音波會有效地傳遞至金屬帶20之接合面。其結果，可使金屬帶20與源極電極墊2HSP之接合強度提高。支持台25較佳為使用例如金屬製之平台(金屬平台)，以使施加於接合工具23之超音波集中傳遞至接合界面。
繼而，一面自保持金屬帶20之轉盤21依次送出金屬帶20一面使接合工具23移動，如圖26所示，將金屬帶20之另一端接合於引板3L之帶連接部3B之晶片搭載面3Ca。此時，藉由將金屬帶20按壓至引板3L之帶連接面3Ba，金屬帶20仿照接合工具23而以與引板3L之帶連接面3Ba密接之方式變形。又，藉由對接合工具23施加超音波，可於金屬帶20與帶連接部3B之帶連接面3Ba之接觸界面形成金屬鍵，而將金屬帶20與帶連接部3B之帶連接面3Ba電性連接。
又，帶連接部3B之位於帶連接面3Ba之相反側(正下方)之下表面係與支持台25之帶連接部保持面25b密接而被保持於支持台25。於圖26所示之例中，由於如上所述對引板3L實施了彎曲加工，故帶連接部保持面25b係配置於較引板保持面25a高之位置上。藉由如此般於作為被接合部之帶連接部3B之帶連接面3Ba由支持台25之帶連接部保持面25b支持之狀態下進行接合，施加於接合工具23之超音波有效地傳遞至金屬帶20之接合面。其結果，可使金屬帶20與帶連接部3B之接合 強度提高。
又，於圖26所示之例中，由於半導體晶片2L配置於帶連接部3B之附近，故接合工具23之一部分與半導體晶片2L於厚度方向上重疊。換言之，接合工具23之下表面23b之一部分與半導體晶片2L之正面2La對向。然而，根據本實施形態，以帶接合時接合工具23之下表面23b配置於較半導體晶片2L之正面2La高之位置上之方式，將帶連接部3B之帶連接面3Ba之位置配置得較引板3L之晶片搭載面晶片搭載面3Ca高。
因此，如圖26所示，將金屬帶20接合於帶連接部3B時，使半導體晶片2L靠近於帶連接部3B側配置並達到接合工具23之一部分與半導體晶片2L於厚度方向上重疊之程度之情形時，亦可防止或抑制接合工具23與半導體晶片2L接觸。
繼而，如圖27所示，使接合工具23沿著帶連接面3Ba進一步向半導體晶片2L側移動。繼而，將切斷刀24朝向金屬帶20按壓，藉此，將金屬帶20切斷。藉此，將半導體晶片2H之源極電極墊2HSP與和引板3L一體形成之帶連接部3B電性連接之金屬帶7HSR自金屬帶20分離而形成。此時，切斷刀24之切斷位置較佳為在帶連接部3B之帶連接面3Ba上。在將金屬帶20夾於切斷刀24與帶連接面3Ba之間之狀態下予以切斷可穩定地將金屬帶20切斷。
又，根據本實施形態，以帶接合時接合工具23之下表面23b配置於較半導體晶片2L之正面2La高之位置上之方式，將帶連接部3B之帶連接面3Ba之位置配置得較引板3L之晶片搭載面即晶片搭載面3Ca高。因此，如圖27所示，將金屬帶20切斷時，使半導體晶片2L靠近於帶連接部3B側配置並達到接合工具23之一部分與半導體晶片2L於厚度方向上重疊之程度之情形時，亦可防止或抑制接合工具23與半導體晶片2L接觸。
繼而，如圖28所示，於低壓側用之半導體晶片2L之源極電極墊2LSP接合金屬帶20之一端(圖24所示之金屬帶7LSR之一端)。圖23所示之金屬帶7HSR與金屬帶7LSR之寬度不同。因此，使用供給之金屬帶20之寬度與接合金屬帶7HSR時使用之接合工具23不同之接合工具23接合金屬帶7LSR(參照圖24)。然而，除供給之金屬帶20之寬度不同之方面以外，為與圖25~圖27所示之接合工具23相同之構造，因此，表示為接合工具23，省略重複之說明。
於本步驟中，藉由對接合工具23施加超音波，可於金屬帶20與源極電極墊2LSP之接觸界面形成金屬鍵而將金屬帶20與源極電極墊2HSP電性連接。又，引板3L之位於晶片搭載面3Ca之相反側之下表面3Cb係與支持台25之引板保持面25a密接而保持於支持台25。因此，施加於接合工具23之超音波有效地傳遞至金屬帶20之接合面。其結果，可使金屬帶20與源極電極墊2LSP之接合強度提高。
又，於圖24所示之例中，由於將低壓側用之源極電極墊2LSP分割為2處而形成，故於本步驟中使接合工具23依次移動至2處源極電極墊2LSP上，依次接合金屬帶20。再者，由於接合方法相同，故省略圖示。
繼而，一面自保持金屬帶20之轉盤21依次送出金屬帶20一面使接合工具23移動，如圖29所示，將金屬帶20之另一端接合於引線4LS之帶連接部4B之上表面4a。此時，藉由將金屬帶20按壓至引線4LS之帶連接面4Ba，金屬帶20仿照接合工具23以與帶連接面4Ba密接之方式變形。又，藉由對接合工具23施加超音波，可於金屬帶20與帶連接部4B之帶連接面4Ba之接觸界面形成金屬鍵而將金屬帶20與帶連接部4B之帶連接面4Ba電性連接。
由於未於引線4LS搭載半導體晶片，故不會產生帶接合時之接合工具23與半導體晶片接觸之問題。然而，如已利用圖6進行之說明 般，就引線4LS不易自密封體5脫落之觀點而言，引線4LS之帶連接部4B之帶連接面4Ba較佳為配置於較端子部4T之上表面4a高之位置上。
因此，於本步驟中，帶連接部4B之位於上表面4a之相反側(正下方)之下表面係與支持台25之帶連接部保持面25b密接而保持於支持台25。於圖29所示之例中，於支持台25之一部分設置突出部25c，突出部之上表面成為帶連接部保持面25b。藉由如此般於作為被接合部之帶連接部4B之帶連接面4Ba由支持台25之帶連接部保持面25b支持之狀態下進行接合，施加於接合工具23之超音波有效地傳遞至金屬帶20之接合面。其結果，可使金屬帶20與帶連接部4B之接合強度提高。
繼而，使接合工具23沿著帶連接面4Ba進一步向半導體晶片2L側移動。繼而，將切斷刀24朝向金屬帶20按壓，藉此，將金屬帶20切斷。由於金屬帶20之切斷方法與已利用圖27而說明之方法相同，故省略圖示及重複之說明。
藉由以上之步驟，如圖23及圖24所示，半導體晶片2H之源極電極墊2HSP與引板3L之帶連接部3B之帶連接面3Ba係經由金屬帶7HSR而電性連接。又，半導體晶片2L之源極電極墊2LSP與引線4LS之帶連接部4B之帶連接面4Ba係經由金屬帶7LSR而電性連接。
<打線接合步驟>
又，於圖17所示之打線接合步驟中，如圖30~圖32所示，經由導線(金屬導線)7GW將半導體晶片2H之閘極電極墊2HGP與引線4HG之帶連接部4B之帶連接面4Ba電性連接。又，於本步驟中，經由導線(金屬導線)7GW將半導體晶片2L之閘極電極墊2LGP與引線4LG之帶連接部4B之帶連接面4Ba電性連接。
圖30係表示分別經由導線將圖23所示之複數個半導體晶片與複數個引線電性連接之狀態的放大平面圖。又，圖31係沿著圖30之A-A線之放大剖面圖。又，圖32係沿著圖30之B-B線之放大剖面圖。
如圖31或圖32所示，於本步驟中，藉由對接合工具26施加超音波，而使導線7GW之一部分與被接合部進行金屬結合，藉此進行接合。例如，於圖31及圖32所示之例中，首先，於形成於閘極電極墊2HGP、2LGP之最表面之金屬膜(例如鋁膜或金膜)接合例如包含金(Au)之導線7GW之一端。此時，對接合工具26施加超音波而於接合界面形成金屬鍵。
繼而，一面自接合工具26送出導線27一面使接合工具26移動至帶連接部4B上。於引線4HG、4LG之帶連接部4B之帶連接面4Ba形成有可使導線7GW與引線4HG、4LG之基材(例如銅)之連接強度提高之金屬膜4BM。引線4HG、4LG之基材例如包含銅(Cu)，金屬膜4BM例如包含銀(Ag)。繼而，藉由對接合工具26施加超音波，而於導線27之一部分(第2接合部)與金屬膜4B之接合界面形成金屬鍵，將該等電性連接。繼而，若將導線27切斷，則形成圖31及圖32所示之導線7GW。
於本步驟中，就使超音波有效地傳遞至被接合部而提高接合強度之觀點而言，較佳為於藉由支持台28支持被接合部之狀態下對接合工具26施加超音波。
又，於圖17中，表示於帶接合步驟之後進行打線接合步驟，但作為變化例，亦可於進行帶接合步驟之後進行打線接合步驟。然而，帶接合步驟中使用之接合工具23(參照圖25~圖29)較打線接合步驟中使用之接合工具26(參照圖31、圖32)大。因此，就防止帶接合時接合工具23與導線7GW接觸之觀點而言，較佳為如圖17所示，於帶接合步驟之後進行打線接合步驟。進而，多數情況下帶接合步驟中施加之超音波之功率(能量)較打線接合時施加之超音波之功率(能量)大。其原因在於帶接合步驟中接合工具23施加超音波之面積較打線接合步驟中接合工具26施加超音波之面積大，亦與上述接合工具之大小之差異有關。因此，若先形成導線7GW之後進行帶接合，則因超音波之功率之 影響，導線7GW自電極墊剝落之危險性變高。亦為了避免如上所述之危險性，較佳為於帶接合步驟之後進行打線接合步驟。
<密封步驟>
繼而，於圖17所示之密封步驟中，如圖34所示，利用絕緣樹脂將半導體晶片2H、2L、引板3H、3L之一部分、引線LS4之帶連接部4B、及金屬帶7HSR、7LSR密封，形成密封體5。圖33係表示已形成將圖30所示之複數個半導體晶片及複數個金屬帶密封之密封體時之安裝面側之狀態的放大平面圖。又，圖34係表示於沿著圖33之A-A線之放大剖面在成形模具內配置有引線框架之狀態的放大剖面圖。
於本步驟中，例如，如圖34所示，使用包含上模(第1模具)32及下模(第2模具)33之成形模具31，藉由所謂轉移成型方式形成密封體5。
於圖33所示之例中，以器件區域30a之複數個引板3及配置於引板3之周圍之複數個引線4位於形成於上模32之空腔34內之方式配置引線框架30，並由上模32與下模33夾緊(夾入)。若於該狀態下將經軟化(塑化)之熱固性樹脂(絕緣樹脂)壓入至成形模具31之空腔34，則絕緣樹脂係供給至由空腔34與下模33所形成之空間內，仿照空腔34之形狀而成形。
此時，若使引板3H、3L之下表面3b、3Cb及引線4LS之端子部4T之下表面4b與下模33密接，則下表面3b、3Cb、4b係於密封體5之下表面5b自密封體5露出。另一方面，引板3L之帶連接部3B之下表面及引線4LS之帶連接部4B之下表面未與下模33密接。因此，帶連接部3B、4B係由絕緣樹脂覆蓋，藉由密封體5而密封。又，雖省略圖示，但關於已利用圖31及圖32而說明之引線4HG、4LG，端子部4T之下表面4b亦分別自圖33所示之密封體5露出，帶連接部4B亦分別由密封體5密封。藉由如此般使引板3及引線4各自之一部分由密封體5密封，而 引板3及引線4不易自密封體5脫落。
再者，於圖33中，對在一個空腔34內收容一個器件區域30a之所謂單片成型方式之實施態樣進行了說明。然而，作為變化例，例如，亦可適用使用具有統一覆蓋如圖18所示之複數個器件區域30a之空腔34之成形模具而統一密封複數個器件區域30a的方式。如上所述之密封方式稱為統一密封(Block Molding，團塊成型)方式或MAP(Mold Array Process，模封陣列處理)方式，1塊引線框架30中之有效面積變大。
又，密封體5係以絕緣性之樹脂為主體而構成，藉由例如將氧化矽(二氧化矽；SiO2)粒子等填料粒子混合於熱固性樹脂中，可使密封體5之功能(例如對於翹曲變形之耐受性)提高。
<鍍敷步驟>
繼而，於圖17所示之鍍敷步驟中，如圖35所示，將引線框架30浸於未圖示之鍍敷溶液中，於自密封體5露出之金屬部分之表面形成金屬膜SD。圖35係表示於圖34所示之引板及引線之來自密封體之露出面形成有金屬膜之狀態的放大剖面圖。
於圖35所示之例中，例如，將引線框架30浸於焊錫溶液中，利用電鍍方式形成作為焊錫膜之金屬膜SD。金屬膜SD具有將已完成之半導體裝置1(參照圖6)安裝於未圖示之安裝基板時使接合材料之潤濕性提高的功能。作為焊錫膜之種類，例如，列舉錫-鉛鍍敷、作為無Pb鍍敷之純錫鍍敷、錫-鉍鍍敷等。
再者，亦可使用預先於引線框架形成有導體膜之預鍍敷之引線框架。此時之導體膜多數情況下由例如鎳膜、形成於鎳膜上之鈀膜、及形成於鈀膜上之金膜所形成。使用預鍍敷之引線框架之情形時，省略本鍍敷步驟。
然而，如上所述，金屬帶7R之接合區域中作為基材之銅(Cu)露 出於提高接合強度方面較佳。又，於作為黏晶材料而使用導電性接著材料之情形時，晶片搭載區域中作為基材之銅(Cu)露出於提高接合強度方面較佳。因此，即便於使用預鍍敷之引線框架之情形時，亦較佳為未於金屬帶7R之接合區域及晶片搭載區域形成導體膜。
<單片化步驟>
繼而，於圖17所示之單片化步驟中，如圖36所示，針對每一器件區域30a分割引線框架30。圖36係表示已將圖33所示之引線框架單片化之狀態的放大平面圖。
於本步驟中，如圖36所示，將引線4LS之一部分切斷，將引線4LS自框部30c切離。又，於本步驟中，將支持引板3L之複數個懸垂引線TL之一部分切斷，將引板3L自框部30c切離。又，將支持引板3H之複數個懸垂引線TL及引線4HD之一部分切斷，將引板3H自框部30c切離。又，分別將引線4HG、4LG之一部分切斷，將引線4HG、4LG分別自框部30c切離。切斷方法並無特別限定，可藉由壓製加工或使用旋轉刀之切削加工予以切斷。
藉由以上之各步驟，獲得已利用圖1~圖14而說明之半導體裝置1。之後，進行外觀檢查或電性試驗等必需之檢查、試驗，出貨或安裝於未圖示之安裝基板。
<變化例>
接下來，就對於上述實施形態中已說明之實施態樣之多種變化例進行說明。
首先，於上述實施形態中，對作為用以將半導體晶片2H、2L接著固定且與引板3H、3L電性連接之導電性構件6而使用導電性接著材料6H、6L的實施態樣進行了說明。然而，可如圖37所示之變化例之半導體裝置1a般作為導電性構件6而使用焊錫材料6S。圖37係作為對於圖6之變化例之半導體裝置之剖面圖。
圖37所示之半導體裝置1a係於作為將半導體晶片2H、2L接著固定且電性連接於引板3H、3L之導電性構件6而使用焊錫材料6S的方面與圖6所示之半導體裝置1不同。為了抑制於半導體裝置1之安裝時重新熔融，焊錫材料6S較佳為熔點較金屬膜SD或安裝時使用之接合材料高之材料。高熔點化之方法並無特別限定，例如，可藉由使混合於錫(Sn)之鉛(Pb)等之含有率增加而使熔點上升。作為一例，使用鉛之含有率為90重量%以上之焊錫。
又，圖6所示之導電性接著材料6H、6L係藉由樹脂中所含有之導電性粒子進行接觸而形成導通路徑，與此相對，焊錫材料6S係整體由導體所構成。因此，對導電性構件6使用焊錫材料6S之情形時，與使用導電性接著材料之情形相比，於可使電性連接可靠性提高之方面較佳。
又，使用焊錫材料6S之情形時，就使與引板3H、3L之晶片搭載面之連接強度提高之觀點而言，於引板3H、3L之基材包含例如銅(Cu)之情形時，較佳為利用能夠使與焊錫材料6S之連接強度提高之金屬膜3BM覆蓋晶片搭載面即晶片搭載面3a、3Ca。金屬膜3BM係具有使焊錫材料6S相對於晶片搭載面3a、3Ca之潤濕性提高之功能的鍍敷導體膜，例如，可例示鎳(Ni)膜或銀(Ag)膜等。
再者，作為對於圖37之又一變化例，亦存在於引板3及引線4之露出面整體形成金屬膜3BM之方法。然而，如上所述，接合金屬帶7R之區域中使作為基材之銅(Cu)露出可提高連接強度。因此，就金屬帶7R之連接強度提高之觀點而言，較佳為如圖37所示，於搭載半導體晶片2H、2L之晶片搭載區域局部形成金屬膜3BM。
又，將焊錫材料6S用作黏晶材料之情形時，需要用以使焊錫材料熔融之加熱處理步驟(回焊步驟)。於該回焊步驟中，必須以較上述固化步驟為高溫而進行加熱，因此，對半導體晶片2H、2L增加負 載。因此，就降低半導體晶片所受之負載之觀點而言，加熱焊錫材料6S之步驟較佳為進行1次。即，較佳為使接合半導體晶片2H之焊錫材料6S及接合半導體晶片2L之焊錫材料6S於1次回焊步驟中統一熔融、硬化。
又，即便於使用焊錫材料6S之情形時，若焊錫材料6S漏出至帶連接部3B之帶連接面3Ba，則帶連接面亦被污染。因此，帶連接面3Ba之高度位於與晶片搭載面即晶片搭載面3Ca相同之高度或較晶片搭載面3Ca低之高度之情形時，與使用上述導電性接著材料6H、6L之情形同樣地，必須將帶連接面與晶片搭載面之距離拉開。其結果，即便於使用焊錫材料6S之情形時，亦產生小型化變得困難之問題。因此，至此為止說明之若干個主要特徵可解決上述問題。
圖37所示之半導體裝置1a係於上述不同點以外之方面與上述實施形態中已說明之半導體裝置1相同，因此，省略重複之說明。
其次，於上述實施形態中，作為使引板3L之帶連接部3B之帶連接面3Ba之高度較晶片搭載面即晶片搭載面3Ca之高度高的方法，就對引板3L實施彎曲加工而形成彎折部3W之方法進行了說明。然而，藉由如圖38所示之變化例之半導體裝置1b般使帶連接部3B之板厚較晶片搭載區域之厚度厚，可使帶連接面3Ba之高度高於晶片搭載面3Ca。圖37係作為對於圖6之其他變化例之半導體裝置之剖面圖。
圖38所示之半導體裝置1b係於與引板3L一體形成之帶連接部3B之厚度較半導體晶片2L之搭載區域之厚度厚之方面與圖6所示之半導體裝置1不同。換言之，於引板3L之厚度方向上，自帶連接面3Ba起至其正下方之下表面3Bb為止之厚度(距離)係較自晶片搭載面即晶片搭載面3Ca起至其正下方之下表面3Bb為止之厚度(距離)厚(大)。
又，半導體裝置1b係於引板3L之帶連接部3B之下表面3Bb與晶片搭載區域之下表面3Cb相接且自密封體5露出的方面與圖6所示之半導 體裝置1不同。
藉此，可根據帶連接部3B之厚度控制帶連接面3Ba之高度，因此，與如半導體裝置1般藉由例如壓製加工形成彎折部3W之情形相比，可以高精度控制帶連接面3Ba之高度。包含如圖38所示之階差部3DS之帶連接部3B可藉由例如實施蝕刻加工而形成。或者，可藉由於形成引線框架30(參照圖19)之階段中對帶連接部3B之金屬板實施彎曲加工及塑性變形加工而形成。於上述任一情形時，均可以高精度對帶連接面3Ba之位置(高度)進行加工。
帶連接面3Ba之高度較佳為如上述般高至可避免帶接合步驟中之接合工具23與半導體晶片2L之接觸之程度。另一方面，若帶連接面3Ba之高度過度變高，則金屬帶7HSR之高度變高，因此，封裝高度變高。因此，於如下方面較佳：若以高精度控制帶連接面3Ba之高度，則可抑制封裝高度變高。
又，半導體裝置1b係於如下方面與圖6所示之半導體裝置1不同，即，未於引板3L之帶連接部3B之帶連接面3Ba與晶片搭載面即晶片搭載面3Ca之間形成彎折部3W(參照圖6)，而於帶連接面3Ba與晶片搭載面即晶片搭載面3Ca之間配置有階差部(傾斜面)3DS。
於上述實施形態中，對可藉由形成彎折部3W而抑制與密封體5於帶連接部3B之空白區域中產生之剝離之伸展的情況進行了說明。如圖38所示之半導體裝置1b般於帶連接面3Ba與晶片搭載面3Ca之間包含階差部3DS之情形時，可藉由階差部3DS而抑制剝離之伸展。尤其是，於帶連接面3Ba與階差部3DS之邊界、及晶片搭載面3Ca與階差部3DS之邊界，容易阻止剝離之伸展。即，根據圖38所示之變化例，由於可藉由階差部3DS抑制剝離之伸展，故可抑制由導電性接著材料6L之剝離而引起之電性特性之下降。換言之，可使半導體裝置1b之可靠性提高。又，圖38所示之變化例係於製造步驟中於以下之方面優異。 即，半導體裝置1b係於引板3不包含彎折部，因此，可於上述帶接合步驟中代替圖25所示之支持台25而使用未設置突出部25c之平坦之支持台(省略圖示)。藉此，可簡化帶接合步驟中使用之支持台之構造。又，可利用平坦之保持面緊密地保持帶連接面3Ba之正下方之下表面3Bb，因此，可穩定地進行帶接合。
圖38所示之半導體裝置1b係於上述不同點以外之方面與上述實施形態中已說明之半導體裝置1相同，因此，省略重複之說明。
其次，於上述實施形態中，為了容易理解，對內置有2個半導體晶片2之半導體裝置1進行了說明。然而，內置於一個封裝之半導體晶片2之數量可為2個以上，例如可適用於如圖39所示內置有3個半導體晶片2之半導體裝置1c。圖39係表示作為對於圖5之變化例之半導體裝置之內部構造的平面圖。又，圖40係表示作為對於圖1之變化例且裝入有圖39所示之半導體裝置之電源電路之構成例的說明圖。又，圖41係沿著圖39之A-A線之放大剖面圖。又，圖42係沿著圖39之B-B線之放大剖面圖。
圖39所示之半導體裝置1c係於如下方面與圖5所示之半導體裝置1不同，即，除半導體晶片2H、2L以外，而且包含作為第3半導體晶片之半導體晶片2S。如圖40所示，半導體晶片2S係包含驅動半導體晶片2H所包含之高壓側用之MOSFET2HQ、及半導體晶片2L所包含之低壓側用之MOSFET2LQ的驅動電路DR1、DR2。又，半導體晶片2S包含經由驅動電路DR1、DR2控制MOSFET2HQ、2LQ之驅動之控制電路CT。即，圖40所示之半導體裝置1c係將圖1所示之半導體裝置1及半導體裝置11內置於一個封裝體內之半導體封裝。半導體裝置1c係於一個封裝體內包含高壓側用之MOSFET2HQ、低壓側用之MOSFET2LQ、驅動電路DR1、DR2、及控制電路CT，因此，可降低電力轉換電路整體之安裝面積。
又，如圖41所示，半導體晶片2S係包含正面2Sa、及位於正面2Sa之相反側之背面2Sb。又，如圖39所示，於半導體晶片2S之正面2Sa形成有複數個電極墊(第5電極墊、第6電極墊)PD。複數個電極墊PD中之一部分係經由導線7GW而與形成於半導體晶片2H之正面2Ha之閘極電極墊2HGP電性連接。又，複數個電極墊PD中之其他一部分係經由導線7GW而與形成於半導體晶片2L之正面2La之閘極電極墊2LGP電性連接。又，於半導體晶片2S之周圍配置有複數個引線4，複數個電極墊PD中之其他一部分係經由複數個導線7W而與複數個引線4電性連接。
又，如圖41所示，半導體晶片2S係搭載於與引板3H、3L分開(分離)形成之引板3S上。引板3S係包含晶片搭載面即晶片搭載面3a及位於晶片搭載面3a之相反側之下表面3b，下表面3b係自密封體5露出。半導體晶片2S係以背面2Sb與引板3S之晶片搭載面3a對向之方式經由黏晶材料6D而搭載於引板3S上。
又，於半導體晶片2S之背面2Sb未形成電極。因此，黏晶材料6D不一定需要設為導電性構件，若與圖33所示之導電性接著材料6H、6L同樣地使用導電性接著材料，則於製造步驟變得簡單之方面較佳。
又，圖39至圖42所示之半導體裝置1c之製造步驟中將半導體晶片2S搭載於引板3S上之時序較佳為於已利用圖17而說明之半導體晶片搭載步驟中進行。又，黏晶材料6D較佳為與導電性接著材料6H、6L統一硬化。又，接合導線7GW、7W之步驟可於已利用圖17而說明之打線接合步驟中進行。又，於半導體裝置1c之製造步驟及圖17所示之密封步驟中，半導體晶片2S均利用絕緣樹脂而密封。
又，圖39所示之半導體裝置1c係於金屬帶7HSR延伸之方向與金屬帶7LSR延伸之方向不同之方面與圖5所示之半導體裝置1不同。於圖39所示之例中，金屬帶7HSR係沿著自半導體晶片2H之源極電極墊 2HSP朝向引板3L之帶連接部3B之帶連接面3Ba之Y方向延伸。另一方面，金屬帶7LSR係沿著自半導體晶片2L之源極電極墊2LSP朝向引線4LS之帶連接部4B之帶連接面4Ba之X方向延伸。Y方向與X方向正交。
於俯視時，半導體裝置1c形成四邊形，引板3H與引線4LS係配置於同一邊(沿著Y方向延伸之一邊)。因此，成為如上述般金屬帶7HSR延伸之方向與金屬帶7LSR延伸之方向實質上正交之佈局。
如圖40所示，連接有輸入電容器13之情形時，藉由使高壓側用之MOSFET2HQ之汲極HD與低壓側用之MOSFET2LQ之源極LS之距離變短，可使連接於輸入電容器13之電路之迴路距離變小。藉此，不易產生振鈴等。又，於圖39所示之例中，藉由沿著於Y方向上延伸之一邊配置引線4LS，可使低壓側用之半導體晶片2L之平面尺寸變大。
然而，金屬帶7HSR延伸之方向與金屬帶7LSR延伸之方向之最佳之關係亦根據半導體晶片2S之平面尺寸或佈局而異。例如，雖省略圖示，但作為對於圖39之又一變化例，亦可使半導體晶片2S及引板3S之平面尺寸變小，將金屬帶7HSR及金屬帶7LSR以分別沿著Y方向延伸之方式配置。
又，圖42所示之半導體裝置1c係於如下方面與圖6所示之半導體裝置1不同，即，未對引線4LS實施彎曲加工，而帶連接部4B之帶連接面4Ba與端子部4T之上表面4a成為相同之高度。於半導體裝置1c中，對帶連接部4B之正下方之下表面實施半蝕刻加工，藉此，帶連接部4B係由密封體5密封。由於未於引線4LS搭載半導體晶片，故即便帶連接部4B之帶連接面4Ba與端子部4T之上表面4a之高度相同，亦不會產生帶接合時之問題。又，藉由半蝕刻加工密封帶連接部4B之方式之情形時，無需設置圖6所示之彎折部4W之空間，因此，於小型化方面有利。
圖39~圖42所示之半導體裝置1c係於上述不同點以外之方面與上述實施形態中已說明之半導體裝置1相同，因此省略重複之說明。
其次，於上述實施形態中，對分別經由金屬帶7HSR、7LSR將半導體晶片2H之源極電極墊2HSP與引板3L、及半導體晶片2L之源極電極墊2LSP與引線4LS電性連接之實施態樣進行了說明。然而，可適用於如圖43所示之變化例之半導體裝置1d般經由預先成形之金屬板即金屬夾7HSC、7LSC而電性連接之實施態樣。圖43係作為對於圖6之其他變化例之半導體裝置之剖面圖。
圖43所示之半導體裝置1d係於半導體晶片2H之源極電極墊2HSP與引板3L、及半導體晶片2L之源極電極墊2LSP與引線4LS分別經由金屬夾(金屬板)7HSC、7LSC而電性連接的方面與圖6所示之半導體裝置1不同。
金屬夾7HSC之一端係經由焊錫材料(導電性構件)8而與半導體晶片2H之源極電極墊2HSP電性連接。又，金屬夾7HSC之位於上述一端之相反側之另一端係經由焊錫材料8而與作為引板3L之夾連接面之帶連接部3B之帶連接面3Ba電性連接。又，於帶連接面3Ba形成有金屬膜3BM，以使焊錫材料8之潤濕性提高。
又，金屬夾7LSC之一端係經由焊錫材料(導電性構件)8而與半導體晶片2L之源極電極墊2LSP電性連接。又，金屬夾7LSC之位於上述一端之相反側之另一端係經由焊錫材料8而與作為引線4LS之夾連接面之帶連接部4B之帶連接面4Ba電性連接。又，於帶連接面4Ba形成有金屬膜4BM，以使焊錫材料8之潤濕性提高。
如半導體裝置1d般變更上述實施形態中已說明之金屬帶HSR、7HLR而使用金屬夾7HSC、7LSC之情形時，於接合部設置焊錫材料8等導電性之接合材料。因此，於接合時，可藉由例如實施回焊處理而進行接合，因此，未使用圖25~圖29所示之施加超音波之接合工具 23。因此，不會產生如上述實施形態中已說明之接合工具23與半導體晶片2L接觸的問題。
然而，如圖43所示，於半導體裝置1d之製造步驟中，於與圖17所示之帶接合步驟對應之夾焊(clip bongding)步驟中形成使焊錫材料8之潤濕性提高之金屬膜3BM。而且，若於圖17所示之半導體晶片搭載步驟中金屬膜3BM之露出面被導電性接著材料6L污染，則焊錫材料8之潤濕性下降。即，需要保護金屬膜3BM之露出面於半導體晶片搭載步驟中免遭污染之技術。
作為保護金屬膜3BM之露出面於該半導體晶片搭載步驟中免遭污染之技術，可應用並適用上述實施形態中已說明之技術。即，藉由使帶連接部3B之帶連接面3Ba之高度較引板3L之晶片搭載面即晶片搭載面3Ca之高度高，可防止或抑制晶片搭載步驟中之金屬膜3BM之污染。又，如上述實施形態中已進行之說明般，於該對策方法之情形時，可使半導體晶片2L與帶連接部3B之距離變近，因此，可使半導體裝置1d之平面尺寸小型化。
圖43所示之半導體裝置1d係於上述不同點以外之方面與上述實施形態中已說明之半導體裝置1相同，因此省略重複之說明。又，若提取已利用圖43而說明之技術思想，則可表現為如下。
〔附記1〕
一種半導體裝置之製造方法，其包含如下步驟：a)準備包含搭載有第1半導體晶片之第1晶片搭載部及搭載有第2半導體晶片之第2晶片搭載部的引線框架；b)經由第1焊錫材料將第1金屬帶之一端電性連接於形成於上述第1半導體晶片之正面上之第1電極墊；及c)經由第2焊錫材料將上述第1金屬帶之與上述一端為相反側之另一端電性連接於上述第2晶片搭載部之帶連接部之帶連接面； 於上述帶連接面形成覆蓋上述第2晶片搭載部之基材之第1金屬膜；於俯視時，上述第2晶片搭載部之上述帶連接面係位於上述第1半導體晶片與上述第2半導體晶片之間；上述帶連接面之高度係配置於較上述第2晶片搭載部之上述第2半導體晶片之搭載面之高度高之位置上。
以上，根據實施形態對由本發明者完成之發明具體進行了說明，勿庸置疑，本發明並不限定於上述實施形態，而可於不脫離其主旨之範圍內進行多種變更。
例如，可於不脫離上述實施形態中已說明之技術思想之主旨之範圍內，將變化例彼此組合而適用。
1‧‧‧半導體裝置
2a、2Ha、2La‧‧‧正面
2H、2L‧‧‧半導體晶片
2Hb、2Lb‧‧‧背面
2HDP、2LDP‧‧‧汲極電極
2HSP、2LSP‧‧‧源極電極墊
3、3H、3L‧‧‧引板(晶片搭載部、晶片焊墊)
3a、3Ca‧‧‧晶片搭載面(上表面)
3b‧‧‧下表面(安裝面)
3B‧‧‧帶連接部(連接部)
3Ba‧‧‧帶連接面(連接面、上表面)
3Bb‧‧‧下表面(帶連接面3Ba之正下方之下表面)
3C‧‧‧晶片連接部
3Cb‧‧‧下表面(安裝面)
3W、4W‧‧‧彎折部(傾斜部)
3Wa‧‧‧上表面
3Wb‧‧‧下表面
4、4HD、4LD、4LS‧‧‧引線
4a‧‧‧上表面
4b‧‧‧下表面
4B‧‧‧帶連接部(連接部)
4Ba‧‧‧帶連接面(連接面、上表面)
4Bb‧‧‧下表面
4T‧‧‧端子部
5‧‧‧密封體(樹脂體)
5a‧‧‧上表面
5b‧‧‧下表面(安裝面)
6‧‧‧導電性構件(黏晶材料)
6H、6L‧‧‧導電性接著材料(導電性構件)
7HSR、7LSR、7R‧‧‧金屬帶(導電性構件、帶狀金屬構件)
PBD‧‧‧壓接痕
SD‧‧‧金屬膜

Claims (20)

  1. 一種半導體裝置之製造方法，其包含如下步驟：a)準備引線框架，該引線框架具有搭載有第1半導體晶片之第1晶片搭載部、及搭載有第2半導體晶片之第2晶片搭載部；b)藉由對第1接合工具施加超音波而將第1金屬帶之一端電性連接於形成於上述第1半導體晶片之正面上之第1電極墊；及c)藉由對上述第1接合工具施加超音波而將上述第1金屬帶之與上述一端為相反側之另一端電性連接於上述第2晶片搭載部之帶連接部之帶連接面；且於俯視時，上述第2晶片搭載部之上述帶連接面位於上述第1半導體晶片與上述第2半導體晶片之間；上述帶連接面之高度係配置於較搭載有上述第2半導體晶片之上述第2晶片搭載部之晶片連接部之晶片連接面之高度更高之位置。
  2. 如請求項1之半導體裝置之製造方法，其中上述帶連接面之高度為上述第2半導體晶片之正面之高度以上。
  3. 如請求項1之半導體裝置之製造方法，其中上述c)步驟係於利用支持台支持上述第2晶片搭載部之與上述帶連接面為相反側之正下方之下表面的狀態下進行。
  4. 如請求項3之半導體裝置之製造方法，其中上述引線框架包含具有帶連接部之第1引線，且上述半導體裝置之製造方法包含如下步驟：d)上述c)步驟之後，藉由對第2接合工具施加超音波而將第2金屬帶之一端電性連接於形成於上述第2半導體晶片之正面上之第2電極墊；及 e)上述d)步驟之後，藉由對上述第2接合工具施加超音波而將上述第2金屬帶之與上述一端為相反側之另一端電性連接於上述第1引線之上述帶連接部之帶連接面。
  5. 如請求項4之半導體裝置之製造方法，其中上述第1半導體晶片包含形成於其正面上之第3電極墊；上述第2半導體晶片包含形成於其正面上之第4電極墊；且上述半導體裝置之製造方法包含如下步驟：f)上述e)步驟之後，藉由對第3接合工具施加超音波而將第1金屬導線及第2金屬導線之一端電性連接於上述第3及第4電極墊之各者。
  6. 如請求項5之半導體裝置之製造方法，其包含如下步驟：g)上述f)步驟之後，藉由絕緣樹脂將上述第1及第2半導體晶片、上述第1及第2晶片搭載部之一部分、上述第1及第2金屬帶、上述第1及第2金屬導線、以及上述第1引線之上述帶連接部密封，從而形成密封體。
  7. 如請求項6之半導體裝置之製造方法，其中上述引線框架包含搭載有第3半導體晶片之第3晶片搭載部；於上述第3半導體晶片之正面形成有第5電極墊與第6電極墊；上述f)步驟包含如下步驟，即，藉由對上述第3接合工具施加超音波而將上述第1及第2金屬導線之與上述一端為相反側之另一端電性連接於上述第5及第6電極墊之各者；上述g)步驟包括亦藉由上述絕緣樹脂密封上述第3半導體晶片而形成上述密封體。
  8. 如請求項6之半導體裝置之製造方法，其中上述第2晶片搭載部包含形成有晶片搭載面與上述帶連接面之上表面、及與上述上表面為相反側之下表面； 於上述晶片搭載面搭載有上述第2半導體晶片；於上述第2晶片搭載部之厚度方向上，自上述帶連接面至上述帶連接面之正下方之上述下表面之厚度，厚於自上述晶片搭載面至上述晶片搭載面之正下方之上述下表面之厚度；上述g)步驟係以上述第2晶片搭載部之上述下表面自上述密封體露出之方式形成上述密封體。
  9. 如請求項6之半導體裝置之製造方法，其中上述第2晶片搭載部包含形成有晶片搭載面與上述帶連接面之上表面、及與上述上表面為相反側之下表面；於上述晶片搭載面搭載有上述第2半導體晶片；於上述第2晶片搭載部之厚度方向上，自上述帶連接面至上述帶連接面之正下方之上述下表面之厚度，與自上述晶片搭載面至上述晶片搭載面之正下方之上述下表面之厚度相等；上述g)步驟係以位於上述帶連接面之正下方之上述下表面之一部分由上述密封體覆蓋、且位於上述晶片搭載面之正下方之上述下表面之一部分自上述密封體露出之方式形成上述密封體。
  10. 如請求項4之半導體裝置之製造方法，其中與自上述第2半導體晶片之上述第2電極墊朝向上述第1引線之上述帶連接部之方向正交之方向上的上述第2金屬帶之寬度，寬於與自上述第1半導體晶片之上述第1電極墊朝向上述第2晶片搭載部之上述帶連接面之方向正交之方向上的上述第1金屬帶之寬度。
  11. 如請求項4之半導體裝置之製造方法，其中以上述第2晶片搭載部於俯視時位於上述第1晶片搭載部與上述第1引線之間之方式配置上述第1引線。
  12. 如請求項4之半導體裝置之製造方法，其中上述第1金屬帶係沿 著自上述第1半導體晶片之上述第1電極墊朝向上述第2晶片搭載部之上述帶連接面之第1方向延伸；上述第2金屬帶係沿著自上述第2半導體晶片之上述第2電極墊朝向上述第1引線之上述帶連接部之第2方向延伸；上述第1方向與上述第2方向正交。
  13. 如請求項4之半導體裝置之製造方法，其中上述第1引線之上述帶連接面之高度高於上述第2半導體晶片之正面之高度。
  14. 一種半導體裝置之製造方法，其包含如下步驟：a)準備具有第1晶片搭載部、第2晶片搭載部及第1引線之引線框架；b)將包含形成有第1電極墊之第1正面及與上述第1正面為相反側之第1背面的第1半導體晶片以上述第1背面與上述第1晶片搭載部對向之方式，經由第1導電性接著材料搭載於上述第1晶片搭載部；c)將包含形成有第2電極墊之第2正面及與上述第2正面為相反側之第2背面的第2半導體晶片以上述第2背面與上述第2晶片搭載部對向之方式，經由第2導電性接著材料搭載於上述第2晶片搭載部之晶片搭載面；d)上述b)及c)步驟之後，使上述第1及第2導電性接著材料硬化；e)藉由對第1接合工具施加超音波而將第1金屬帶之一端電性連接於上述第1半導體晶片之上述第1電極墊；f)藉由對上述第1接合工具施加超音波而將上述第1金屬帶之與上述一端為相反側之另一端電性連接於上述第2晶片搭載部之帶連接面；g)藉由對第2接合工具施加超音波而將第2金屬帶之一端電性連 接於上述第2半導體晶片之上述第2電極墊；h)藉由對上述第2接合工具施加超音波而將上述第2金屬帶之與上述一端為相反側之另一端電性連接於上述第1引線之帶連接部；i)藉由絕緣樹脂將上述第1及第2半導體晶片、上述第1及第2晶片搭載部之一部分、上述第1引線之上述帶連接部、以及上述第1及第2金屬帶密封，從而形成密封體；及j)將上述第1引線之一部分切斷，而將上述第1引線之剩餘部分與上述引線框架切離；且於俯視時，上述第2晶片搭載部之上述帶連接面位於上述第1半導體晶片與上述第2半導體晶片之間；上述帶連接面之高度係配置於較上述第2晶片搭載部之上述第2半導體晶片之搭載面之高度更高之位置。
  15. 如請求項14之半導體裝置之製造方法，其中上述帶連接面之高度為上述第2半導體晶片之正面之高度以上。
  16. 一種半導體裝置，其包含：第1半導體晶片，其具有形成有第1電極墊之第1正面；第2半導體晶片，其具有第2正面；第1晶片搭載部，其具有經由第1導電性接著材料搭載有上述第1半導體晶片之上表面、及與上述上表面為相反側之下表面；第2晶片搭載部，其包含經由第2導電性接著材料搭載有上述第2半導體晶片之晶片連接部及帶連接部，且包含上表面及與上述上表面為相反側之下表面；第1金屬帶，其一端電性連接於上述第1半導體晶片之上述第1電極墊，其與上述一端為相反側之另一端電性連接於上述第2晶片搭載部之上述帶連接部；及 密封體，其將上述第1及第2半導體晶片、上述第1及第2晶片搭載部之一部分、以及上述第1金屬帶密封；上述第2半導體晶片係搭載於上述第2晶片搭載部之上述晶片連接部之晶片連接面；上述第1金屬帶之上述另一端係電性連接於上述第2晶片搭載部之上述帶連接部之帶連接面；於俯視時，上述帶連接面係位於上述第1半導體晶片與上述第2半導體晶片之間，上述帶連接面之高度係配置於較上述晶片連接面之高度更高之位置。
  17. 如請求項16之半導體裝置，其中上述帶連接面之高度為上述第2半導體晶片之上述第2正面之高度以上。
  18. 如請求項17之半導體裝置，其中上述第2晶片搭載部係於上述帶連接部與上述晶片連接部之間設置有上述帶連接面之高度較晶片搭載面之高度更高之彎折部。
  19. 如請求項18之半導體裝置，其中上述第2晶片搭載部之上述帶連接面之正下方之上述下表面由上述密封體覆蓋；上述第2晶片搭載部之上述晶片搭載面之正下方之上述下表面自上述密封體露出。
  20. 如請求項19之半導體裝置，其中於上述第2晶片搭載部之厚度方向上，自上述帶連接面至上述帶連接面之正下方之上述下表面之厚度，與自上述晶片搭載面至上述晶片搭載面之正下方之上述下表面之厚度相等。
TW102127854A 2012-09-24 2013-08-02 半導體裝置之製造方法及半導體裝置 TW201413839A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074369 WO2014045435A1 (ja) 2012-09-24 2012-09-24 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW201413839A true TW201413839A (zh) 2014-04-01

Family

ID=50340784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127854A TW201413839A (zh) 2012-09-24 2013-08-02 半導體裝置之製造方法及半導體裝置

Country Status (7)

Country Link
US (1) US20150206830A1 (zh)
JP (1) JP5870200B2 (zh)
KR (1) KR20150056531A (zh)
CN (1) CN104603943B (zh)
HK (1) HK1206147A1 (zh)
TW (1) TW201413839A (zh)
WO (1) WO2014045435A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663660B (zh) * 2014-08-26 2019-06-21 日商瑞薩電子股份有限公司 半導體裝置的製造方法
TWI668826B (zh) * 2014-12-19 2019-08-11 日商新光電氣工業股份有限公司 Lead frame, semiconductor device
TWI703694B (zh) * 2015-06-24 2020-09-01 日商瑞薩電子股份有限公司 半導體裝置之製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
JP6147588B2 (ja) * 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
JP6507779B2 (ja) * 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN105552075B (zh) * 2016-01-22 2018-06-22 成都芯源系统有限公司 一种减少系统环路寄生电感的半导体器件
JP6591302B2 (ja) * 2016-01-29 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
CN106229307B (zh) * 2016-08-01 2019-05-17 长电科技（宿迁）有限公司 铝线焊点表面二次装片的焊接结构及其工艺方法
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6777815B2 (ja) * 2017-05-10 2020-10-28 三井化学株式会社 半導体装置の製造方法および半導体装置の中間体
US10804186B2 (en) * 2017-05-12 2020-10-13 Mitsubishi Electric Corporation Semiconductor module and power converter
JP6742540B2 (ja) * 2017-12-13 2020-08-19 三菱電機株式会社 半導体装置及び電力変換装置
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
JP7199214B2 (ja) * 2018-12-17 2023-01-05 ローム株式会社 半導体装置および電力変換装置
JP7364168B2 (ja) * 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
JP7222822B2 (ja) * 2019-06-18 2023-02-15 株式会社東芝 半導体装置
US11538768B2 (en) * 2019-10-04 2022-12-27 Texas Instruments Incorporated Leadframe with ground pad cantilever
JP7264143B2 (ja) * 2020-11-12 2023-04-25 株式会社デンソー 半導体モジュール、および、それを含むパワーモジュール
FR3118391A1 (fr) * 2020-12-22 2022-06-24 Valeo Equipements Electriques Moteur Module de puissance avec surmoulage et systemes comprenant un tel module de puissance
FR3118390A1 (fr) * 2020-12-22 2022-06-24 Valeo Equipements Electriques Moteur Module de puissance avec surmoulage et systemes comprenant un tel module de puissance
US20230136784A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Semiconductor device package with thermal pad

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453156B2 (en) * 2004-11-12 2008-11-18 Chippac, Inc. Wire bond interconnection
JP2009259981A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置
JP2011003631A (ja) * 2009-06-17 2011-01-06 Mitsubishi Electric Corp 電力半導体装置
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663660B (zh) * 2014-08-26 2019-06-21 日商瑞薩電子股份有限公司 半導體裝置的製造方法
TWI668826B (zh) * 2014-12-19 2019-08-11 日商新光電氣工業股份有限公司 Lead frame, semiconductor device
TWI703694B (zh) * 2015-06-24 2020-09-01 日商瑞薩電子股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
CN104603943A (zh) 2015-05-06
US20150206830A1 (en) 2015-07-23
JP5870200B2 (ja) 2016-02-24
JPWO2014045435A1 (ja) 2016-08-18
KR20150056531A (ko) 2015-05-26
WO2014045435A1 (ja) 2014-03-27
HK1206147A1 (zh) 2015-12-31
CN104603943B (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
JP5870200B2 (ja) 半導体装置の製造方法および半導体装置
TWI585978B (zh) Semiconductor device and manufacturing method thereof
JP5107839B2 (ja) 半導体装置
JP5868043B2 (ja) 半導体装置
US9024423B2 (en) Semiconductor device for a DC-DC converter
JP2007012857A (ja) 半導体装置
JP3033576B1 (ja) 半導体装置及び半導体装置の製造方法
US10910337B2 (en) Semiconductor device
JP2005243685A (ja) 半導体装置
JPH11111750A (ja) 半導体装置
US20240006275A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2012235164A (ja) 半導体装置
JP2005064532A (ja) 半導体装置
JP2016076730A (ja) 半導体装置
JP4822660B2 (ja) 半導体接続用マイクロジョイント端子
JP2013128040A (ja) 半導体装置
JP2005026624A (ja) 樹脂封止型半導体装置の製造方法