JP3033576B1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP3033576B1
JP3033576B1 JP11039986A JP3998699A JP3033576B1 JP 3033576 B1 JP3033576 B1 JP 3033576B1 JP 11039986 A JP11039986 A JP 11039986A JP 3998699 A JP3998699 A JP 3998699A JP 3033576 B1 JP3033576 B1 JP 3033576B1
Authority
JP
Japan
Prior art keywords
electrodes
electrode
semiconductor chip
conductive resin
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11039986A
Other languages
English (en)
Other versions
JP2000243728A (ja
Inventor
篤史 坂崎
知信 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11039986A priority Critical patent/JP3033576B1/ja
Priority to TW089102758A priority patent/TW451502B/zh
Priority to US09/506,005 priority patent/US6323061B1/en
Application granted granted Critical
Publication of JP3033576B1 publication Critical patent/JP3033576B1/ja
Publication of JP2000243728A publication Critical patent/JP2000243728A/ja
Priority to US09/961,317 priority patent/US6400017B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

【要約】 【課題】より小型化・薄型化された半導体装置を提供す
る。 【解決手段】本発明の半導体装置は、一主面上に２種類
の電極１０が形成されてなる半導体チップ１と、前記半
導体チップ１の一主面の反対面に接する底面部１３１か
ら前記一主面方向に側面部１３２を伸長させて形成され
る導電性樹脂からなる電極１３とを有し、前記２種類の
電極１０の先端部及び前記導電性樹脂電極の先端部の延
出方向が同一方向に規定されてなる。以上により上記目
的を達成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関する。特に、小型化・薄型化され
た半導体装置及び生産性の高い半導体装置の製造方法に
関する。
【従来の技術】
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば半導体集積回路
のみならず、ダイオードやトランジスタ等の個別半導体
においても小型軽量化が求められている。
【０００３】例えば、従来のトランジスタでは、一般に
トランジスタに搭載される半導体チップの一主面及び前
記一主面と反対面の両方から電極を取り出す構成を有す
る。一方、前述したような近年の半導体装置の小型化の
要求に対応して、複数の電極を半導体チップの同一面か
ら取り出すことにより小型化を図ろうとする試みが行わ
れている。
【０００４】図５に、半導体チップの同一面から複数の
電極を取り出す形態を有してなる従来のトランジスタの
断面図を示す。係る従来の半導体装置は、図５に示すよ
うに、半導体チップ１の同一面上にゲート電極（ベース
電極）４１、ソース電極（エミッタ電極）４２、及びド
レイン電極（コレクタ電極）４３が設けられている。ま
た、ドレイン電極４３は拡散技術により形成され、前記
半導体チップ１の電極設置面と反対面近傍に、前記電極
設置面と略平行に半導体チップ１内部に形成された底面
部から前記電極設置面と略垂直に前記電極設置面の方向
に伸長し、その先端が前記半導体チップ１の一電極設置
面上に形成されてなる。
【０００５】
【発明が解決しようとする課題】しかしながら、図５に
示される従来のトランジスタでは以下に示すような問題
が生じていた。一般に、製品化されたトランジスタは、
ゲート電極に電圧を印可することによりドレイン電極と
ソース電極間の抵抗値が小さくなる（以後、この抵抗値
をＯＮ抵抗と記載する）特性を有する。この場合、ドレ
イン電極に所定の電流を流すためにドレイン電極に印可
する電圧は、ＯＮ抵抗が小さくなるほど小さくてすむ。
完成品のトランジスタの個々の消費電力はそれほど大き
いものではないが、係るトランジスタは一般に、製品で
ある回路等上に多数設置されるので、トランジスタ個々
の消費電力はより小さいほうが望ましい。すなわち、Ｏ
Ｎ抵抗が小さいほどトランジスタを駆動するための消費
電力が小さくなるため、トランジスタにおいてはＯＮ抵
抗が小さい方が望ましい。一方、電極の抵抗値ｒは一般
に、ｐ＝ｌ／Ｓ（ｐは比抵抗率、ｌは電極の長さ、Ｓは
電極の断面積）で求められ、抵抗値ｒを小さくするため
には電極の断面積Ｓを大きくする必要がある。図５に示
される従来の半導体装置においては、ドレイン電極４３
内の側面部の幅Ｗ’がより大きくなれば抵抗値ｒ、すな
わちＯＮ抵抗は小さくなる。しかしながら、ドレイン電
極４３は、前述したように拡散工程により形成された半
導体物質から形成されているうえ、前記拡散工程により
形成された半導体物質は比抵抗率が高いため、電極の断
面積Ｓ、すなわち、ドレイン電極４３の側面部の幅Ｗ’
を大きくするには半導体チップ１を大きくするしかな
い。すなわち、図５に示される従来の半導体装置におい
ては、半導体チップ自体の大きさを小さくし且つＯＮ抵
抗を十分小さくすることができない。以上のように、従
来の半導体装置に設置された半導体チップにおいて、ゲ
ート電極及びソース電極と同一面に且つゲート電極及び
ソース電極近傍にドレイン電極を形成した場合、装置全
体の小型化が十分に図れないという問題が生じていた。
【０００６】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、より小型
化・薄型化された半導体装置を提供することである。ま
た、本発明の目的は、生産性に優れた半導体装置の製造
方法を提供することである。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、一主面上に２種類の電
極が形成されてなる半導体チップと、前記半導体チップ
の一主面の反対面に接する底面部から前記一主面方向に
側面部を伸長させて形成される導電性樹脂電極とを有
し、前記２種類の電極の先端部及び前記導電性樹脂電極
の先端部の延出方向が同一方向に規定されてなることを
特徴とする半導体装置である。
【０００８】本出願にいう２種類の電極とは、第一義的
には、それぞれが異なる性質を有し、半導体チップ上に
形成されるゲート電極及びソース電極をいい、本出願に
いう導電性樹脂電極とは、第一義的にはドレイン電極を
いう。上記構成を有する本出願第１の発明の半導体装置
によると、前記２種類の電極の先端部及び前記導電性樹
脂電極の先端部の延出方向が同一方向に規定されてなる
ことにより、同一面上で前記２種類の電極及び前記導電
性樹脂電極と装置外部の部品とを接続することができる
ため、半導体装置全体の小型化を図ることができるう
え、前記導電性樹脂電極は導電性樹脂からなり、この導
電性樹脂は従来の半導体装置のドレイン電極より比抵抗
率の低い物質であることから、係る電極の側面部の幅を
小さくしても抵抗値が十分小さい電極として得ることが
できるため、電極間の抵抗値がより小さく且つより小型
化された半導体装置として得ることができる。
【０００９】また、本出願第２の発明は、一主面上に２
種類の電極が形成されてなる半導体チップと、前記半導
体チップの一主面の反対面に接する底面部の一端部から
前記一主面方向に側面部を伸長させて形成される導電性
樹脂電極とを有し、前記２種類の電極の先端部及び前記
導電性樹脂電極の先端部が一平面上に揃い合わされてな
ることを特徴とする半導体装置である。
【００１０】本出願にいう２種類の電極とは、第一義的
には、それぞれが異なる性質を有し、半導体チップ上に
形成されるゲート電極及びソース電極をいい、本出願に
いう導電性樹脂電極とは、第一義的にはドレイン電極を
いう。上記構成を有する本出願第２の発明の半導体装置
によると、前記２種類の電極の先端部及び前記導電性樹
脂電極の先端部が一平面上に揃い合わされてなることに
より、同一面上で前記２種類の電極及び前記導電性樹脂
電極と装置外部の部品とを接続することができるため、
半導体装置全体の小型化を図ることができるうえ、前記
導電性樹脂電極は導電性樹脂からなり、この導電性樹脂
は従来の半導体装置のドレイン電極より比抵抗率の低い
物質であることから、係る電極の側面部の幅を小さくし
ても抵抗値が十分小さい電極として得ることができるた
め、電極間の抵抗値がより小さく且つより小型化された
半導体装置として得ることができる。
【００１１】また、本出願第３の発明は、一主面上に２
種類の電極が形成されてなる半導体チップと、前記半導
体チップの一主面の反対面に接する底面部の一端部から
前記一主面方向に側面部を伸長させて形成される導電性
樹脂電極とを有し、前記２種類の電極の先端部及び前記
導電性樹脂電極の先端部が一平面上に揃い合わされてな
る本出願第２の半導体装置において、前記２種類の電極
の先端部及び前記導電性樹脂電極の先端部が揃い合わさ
れた前記一平面以外の側面が絶縁性樹脂で封止されてな
ることを特徴とする半導体装置である。
【００１２】本出願にいう２種類の電極とは、第一義的
には、それぞれが異なる性質を有し、半導体チップ上に
形成されるゲート電極及びソース電極をいい、本出願に
いう導電性樹脂電極とは、第一義的にはドレイン電極を
いう。上記構成を有する本出願第３の発明の半導体装置
によると、前記２種類の電極の先端部及び前記導電性樹
脂電極の先端部が揃い合わされた前記一平面以外の側面
が絶縁性樹脂で封止されてなることにより、同一面上で
前記２種類の電極及び前記導電性樹脂電極と装置外部の
部品とを接続することができることから、半導体装置全
体の小型化を図ることができるうえ、前記導電性樹脂電
極は導電性樹脂からなり、この導電性樹脂は従来の半導
体装置のドレイン電極より比抵抗率の低い物質であるこ
とから、係る電極の側面部の幅を小さくしても抵抗値が
十分小さい電極として得ることができるため、電極間の
抵抗値がより小さく且つより小型化された半導体装置と
して得ることができる。
【００１３】また、本出願第４の発明は、半導体ウエハ
の一主面上に２種類の電極を複数組形成した後前記電極
設置面が上面にくるようにテープに貼着して１方向にダ
イシングを行うことにより、前記２種類の電極が複数組
設置され、ダイシングの際形成された第１の溝を介して
並列配置された複数の半導体チップを形成し、しかる後
に、前記第１の溝を拡げる方向にエキスパンドを行い、
前記電極が埋没しない程度まで半導体チップの前記電極
設置面及び前記第１の溝を絶縁性樹脂で封止し硬化させ
た後、前記電極設置面が下面にくるようにテープ上に貼
着し、前記絶縁性樹脂で封止された前記半導体チップ間
の前記第１の溝の略中心を前記第１の溝と平行方向にダ
イシングすることで前記絶縁性樹脂間に第２の溝を形成
し、前記第２の溝、前記半導体チップ、及び前記樹脂上
に導電性樹脂を塗りこんだ後に導電性樹脂及び絶縁性樹
脂の界面をダイシングし、続いて前記導電性樹脂及び絶
縁性樹脂の界面と垂直方向に前記半導体チップ間をダイ
シングすることにより、１組の前記２種類の電極及び１
個の導電性樹脂電極を有する半導体チップを含む装置を
複数個形成し、しかる後にエキスパンドを行い前記装置
間に第３の溝を形成し、第３の溝及び前記装置上に樹脂
を塗りこみ硬化させた後ダイシングすることにより、前
記装置を所定数含む半導体装置を形成することを特徴と
する半導体装置の製造方法である。
【００１４】本出願にいう前記装置を所定数含む半導体
装置とは、１組の前記２種類の電極及び１個の導電性樹
脂電極を有する半導体チップを含む装置を所定数含む半
導体装置のことをいい、ここで所定数とは、最終的に半
導体装置に含まれる前記装置の数をいう。上記構成を有
する本出願第４の発明の半導体装置の製造方法による
と、半導体ウエハより得られる複数の半導体チップから
半導体装置を一括して製造することができるため、生産
性を向上を図ることができる。以上により半導体装置の
製造コストの低減を図ることが可能である。
【００１５】また、本出願第５の発明は、半導体ウエハ
の一主面上に２種類の電極を複数組形成した後前記電極
設置面が上面にくるようにテープに貼着して１方向にダ
イシングを行うことにより、前記２種類の電極が複数組
設置され、ダイシングの際形成された第１の溝を介して
並列配置された複数の半導体チップを形成し、しかる後
に、前記第１の溝を拡げる方向にエキスパンドを行い、
前記電極が埋没しない程度まで半導体チップの前記電極
設置面及び前記第１の溝を絶縁性樹脂で封止し硬化させ
た後、前記電極設置面が下面にくるようにテープ上に貼
着し、前記絶縁性樹脂で封止された前記半導体チップ間
の前記第１の溝の略中心を前記第１の溝と平行方向にダ
イシングすることで前記絶縁性樹脂間に第２の溝を形成
し、前記第２の溝、前記半導体チップ、及び前記樹脂上
に導電性樹脂を塗りこんだ後に導電性樹脂及び絶縁性樹
脂の界面をダイシングし、続いて前記導電性樹脂及び絶
縁性樹脂の界面と垂直方向に前記半導体チップ間をダイ
シングすることにより、１組の前記２種類の電極及び１
個の導電性樹脂電極を有する半導体チップを含む装置を
複数個形成し、しかる後にエキスパンドを行い前記装置
間に第３の溝を形成し、第３の溝及び前記装置上に樹脂
を塗りこみ硬化させた後ダイシングすることにより、前
記装置を所定数含む装置として得られ、長辺、短辺、及
び高さがそれぞれ半導体チップの長辺、短辺、及び高さ
の１〜３倍であることを特徴とする半導体装置である。
【００１６】上記構成を有する本出願第５の発明の半導
体装置は、長辺Ｘ、短辺Ｙ、及び高さＺがそれぞれ半導
体チップの長辺Ｘ’、短辺Ｙ’、及び高さＺ’の１〜３
倍である装置として得ることができるため、従来の半導
体装置と比較してより小型化された半導体装置として得
ることができる。
【００１７】また、本出願第６の発明の半導体装置は、
本出願第１の発明〜本出願第３の何れか１の発明の半導
体装置若しくは本出願第５の発明の半導体装置であっ
て、１組の前記２種類の電極及び１個の導電性樹脂電極
が設置された半導体チップを含む装置を複数個含む１の
ユニットとして構成されることを特徴とする。
【００１８】上記構成を有する本出願６の発明の半導体
装置によると、１組の前記２種類の電極及び１個の導電
性樹脂電極が設置された半導体チップを含む装置を複数
個含む１のユニットとして構成されることにより、複数
の半導体チップを一度に実装することができるため、半
導体装置の実装時の労力を軽減することができる。さら
に、要求に応じて１のユニットに含ませる半導体チップ
の数及び半導体チップの配列を変えることができるた
め、用途に応じて最適な形状を有してなる半導体装置と
して得ることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置及び半導体装置の製造方法を、図面を参照し
て説明するが、以下の実施の形態は本発明に係る半導体
装置及び半導体装置の製造方法の一例にすぎない。図１
は、本実施の形態に係る半導体装置を示す断面図及び斜
視図である。図２は、本実施の形態に係る半導体装置の
一製造工程を示す図である。図３は、本実施の形態に係
る半導体装置の一製造工程を示す断面図である。図４
は、本実施の形態に係る一実施例を示す断面図及び斜視
図である。
【００２０】本実施形態に係る半導体装置は、トランジ
スタ、ダイオード、又は縦型ＭＯＳＦＥＴ等の個別半導
体であり、図１（ａ）に示されるように、一主面上に性
質の異なる２種類の電極１０が形成されてなる半導体チ
ップ１と、底面部１３１及び側面部１３２より成る導電
性樹脂電極であるドレイン電極１３（コレクタ電極）と
を有する。すなわち、一主面上に性質の異なる２種類の
電極１０が形成されてなる半導体チップ１と、前記半導
体チップ１の一主面の反対面に接する底面部１３１及び
前記底面部１３１の一端部から前記一主面方向に伸長す
るように形成される側面部１３２より成るドレイン電極
１３とを有し、前記半導体チップ１の露出面及び前記ド
レイン電極１３の露出面が絶縁性樹脂１４・１５で封止
され、前記２種類の電極１０の先端部及び前記ドレイン
電極１３の側面部１３２の先端部が一平面に揃え合わさ
れている。すなわち、前記２種類の電極１０の先端部及
び前記ドレイン電極１３の側面部１３２の先端部の延出
方向が同一方向に規定され、前記２種類の電極１０の先
端部及び前記導電性樹脂からなるドレイン電極１３の先
端部が揃い合わされた前記一平面以外の側面が絶縁性樹
脂１４・１５で封止されてなる。なお、前記２種類の電
極１０の先端部及び前記ドレイン電極１３の先端部の延
出方向とは、換言すれば、前記２種類の電極１０の先端
部及び前記ドレイン電極１３の先端部において半導体装
置と装置外部とを接続するために延出している方向をい
う。
【００２１】半導体チップ１は拡散済みであり、その一
主面には性質の異なる２種類の電極１０が設置されてな
る。本実施の形態においては、前記２種類の電極１０
は、ゲート電極（ベース電極）１１及びソース電極（エ
ミッタ電極）１２であり、これらはそれぞれ半導体チッ
プ１と外部部品とを接続するために設置され、Ａｕ等か
らなる金属バンプである。また、前記一主面とは、半導
体チップ１の表面のうち、前記ゲート電極１１及びソー
ス電極１２の設置面をいう。
【００２２】また、本実施の形態においては、ドレイン
電極１３は導電性樹脂からなる導電性樹脂電極であり、
銅ペースト又は銀ペーストが硬化して形成されてなる。
なお、銅ペースト及び銀ペーストはそれぞれ熱硬化性物
質である。ドレイン電極１３の底面部１３１は、前記半
導体チップ１の一主面の反対側の面に接し、ドレイン電
極１３において前記半導体チップ１の前記電極１０の設
置面の反対側の面に接するように形成された部分であ
り、ドレイン電極１３の側面部１３２は、ドレイン電極
１３において絶縁性樹脂１４と接し前記底面部１３１の
一端部から連続して前記底面部１３１と略垂直に前記一
主面方向に伸長するように形成された部分である。ここ
で、前記電極１０の設置面の反対面とは、半導体チップ
１において前記電極１０が設置されている面と反対側の
面をいい、前記底面部１３１の一端部から連続してと
は、前記底面部の一端部から前記底面部と略垂直の角を
なすように曲っていることをいう。また、前記底面部１
３１の一端部から連続して前記底面部１３１と略垂直に
前記一主面方向に伸長するように形成されるとは、前記
底面部１３１と前記側面部１３２とが擬似Ｌ字型の形状
をなすように設置され、前記側面部１３２が前記半導体
チップ１の一主面の方向に半導体チップ１の一側面と略
平行に伸長していることをいう。
【００２３】また、絶縁性樹脂１４・１５は、前述した
ように、前記半導体チップ１の露出面及び前記ドレイン
電極１３を封止しており、換言すれば、前記２種類の電
極１０の先端部及び前記ドレイン電極１３の先端部が揃
い合わされた前記一平面以外の側面が絶縁性樹脂１４・
１５で封止されている。すなわち、絶縁性樹脂１４・１
５は、半導体チップ１のドレイン電極１３との接続面と
前記電極１０の先端部及び前記導電性樹脂からなるドレ
イン電極１３の先端部とを除く半導体チップ１の側面を
封止している。例えば、エポキシ系樹脂等の高い絶縁性
を有する樹脂からなる。ここで、前記半導体チップ１の
露出面とは、半導体チップ１がドレイン電極１３と接し
ている部分以外の表面をいい、また、前記ドレイン電極
１３の露出面とは、前記ドレイン電極１３が半導体チッ
プ１と接している部分以外の表面をいう。また、前記２
種類の電極１０の先端部及び前記ドレイン電極１３の先
端部が揃い合わされた前記一平面以外の側面が絶縁性樹
脂１４・１５で封止されているとは、図１に示される半
導体装置に設置される半導体チップ１及びドレイン電極
１３において、前記２種類の電極１０の先端部及び前記
ドレイン電極１３の先端部以外の側面が絶縁性樹脂１４
・１５で封止されているということである。以上説明し
たように、半導体チップ１がドレイン電極１３と接して
いる部分以外の表面及び前記ドレイン電極１３が半導体
チップ１と接している部分以外の表面は絶縁性樹脂１４
・１５で封止されてはいるが、前記２種類の電極１０の
先端部及び前記ドレイン電極１３の側面部１３２の先端
部はこれらの電極と外部部品との接続ができるように、
半導体チップ１上に形成された絶縁性樹脂１４から突出
するよう形成されている。すなわち、前記２種類の電極
１０の先端部及び前記ドレイン電極１３の側面部１３２
の先端部は絶縁性樹脂１４で覆われていない。ここで、
前記２種類の電極１０の先端部とは、２種類の電極１０
（ゲート電極１１及びソース電極１２）において、半導
体チップ１との接続面と反対側の面をいう。また、前記
ドレイン電極１３の側面部１３２の先端部とは、底面部
１３１から連続して形成されてなる前記側面部１３２の
先端部分をいう。以上のように、本実施の形態に係る半
導体装置は、前記２種類の電極１０の先端部及び前記ド
レイン電極１３の側面部１３２の先端部が同一面上に形
成されてなることにより、同一面上で前記２種類の電極
であるゲート電極１１・ソース電極１２、及びドレイン
電極１３と装置外部の部品とを接続することができるた
め半導体装置全体の小型化・薄型化を図ることができる
うえ、前記ドレイン電極１３は導電性樹脂から形成され
ており、この導電性樹脂は従来の半導体装置のドレイン
電極より比抵抗率の低い物質であることから、係る電極
の側面部の幅を小さくしても抵抗値が十分小さい電極と
して得ることができるため、電極間の抵抗値がより小さ
く且つより小型化された半導体装置として得ることがで
きる。
【００２４】次に、図１に示される半導体装置の製造方
法について図２及び図３を参照して説明する。まず、本
実施の形態に係る半導体装置を製造する際に使用する半
導体チップ１を半導体ウエハ０から製造する工程につい
て図２を参照して説明する。まず、拡散処理が施された
半導体ウエハ０（図２（ａ）に示される半導体ウエハ０
の上面図を参照）に、金属バンプからなる２種類の電極
１０（ゲート電極１１及びソース電極１２）を複数組設
置する。図２（ａ）に示される半導体ウエハ０を拡大し
た斜視図を図２（ｂ）に示す。半導体ウエハ０上には所
定の位置毎にゲート電極１１及びソース電極１２が設置
されてなり、この一組のゲート電極１１及びソース電極
１２からなる２種類の電極１０と、半導体チップ１（後
の工程において得られる：図３（ｇ）参照）とが最終的
に1つの装置を構成する。次に、図２（ｂ）に示される
半導体ウエハ０をＡ−Ａ’断面からダイシングを行い、
一方向にのみ平行となるように半導体ウエハ０を切断
し、前記２種類の電極１０が複数組設置され、ダイシン
グの際形成された第１の溝３０を介して並列配置された
複数の半導体チップ１１１を形成する。係る工程におけ
る図２（ｂ）の半導体ウエハ０の上面図を図２（ｃ）に
示す。続いて、前記半導体チップ１１１に対して前記第
１の溝３０を拡げる方向にエキスパンドを行うことによ
り、半導体チップ１１１の相互の間隔を広げる（図２
（ｄ）参照）。
【００２５】続いて、図２に示される工程により得られ
た半導体チップ１を用いて、本実施の形態に係る半導体
装置を製造する工程について、図３（図３は図２（ｄ）
における矢印Ｃ方向からみた断面図）を参照して説明す
る。まず、図２（ｄ）に示される工程により得られた半
導体チップ１１１を、２種類の電極１０が設置されてい
る面を上にしてそれぞれ平板３１上に並列に設置し、続
いて平板３１上に絶縁性樹脂１４を塗り込んだ後硬化さ
せる（図３（ａ）参照）。この際、電極１０の先端部が
露出するように絶縁性樹脂１４を充填する。次に、この
半導体チップ１を平板から取り外し、２種類の電極１０
の設置面が下面にくるようにテープ３２上に半導体チッ
プ１１１を貼り付け、上面（半導体チップ１の２種類の
電極１０の設置面と反対側の面）から、前記絶縁性樹脂
１４で封止された前記半導体チップ１１１間の前記第１
の溝３０の略中心を前記第１の溝３０と平行方向にダイ
シングを行い前記絶縁性樹脂１４間に第２の溝３３を形
成した後（図３（ｂ）参照）、前記第２の溝３３内部、
半導体チップ１１１、及び絶縁性樹脂１４上に導電性樹
脂１６を塗りこむ（図３（ｃ）参照）。続いて、切断面
Ｄ（導電性樹脂１６と絶縁性樹脂１４との界面）からダ
イシングを行うとともに前記切断面Ｄと垂直方向に半導
体チップ１１１間をダイシングすることにより、導電性
樹脂１６からなるドレイン電極１３、１組の前記２種類
の電極１０及び１個の前記ドレイン電極１３を有する複
数の半導体チップ１、及び前記半導体チップ１を含む装
置２１を複数個形成するとともに、前記装置２１間に第
３の溝３４を形成する（図３（ｃ）〜図３（ｅ）参
照）。図３（ｄ）の斜視図を図３（ｅ）に示す。続い
て、図３（ｅ）に示される装置全体のエキスパンドを行
い第３の溝３４を拡張した後、前記第３の溝３４内部及
びドレイン電極１３上に絶縁性樹脂１５を塗り込んだ後
硬化させる（図３（ｆ）参照）。最後に、前記装置２１
を所定数含むように切断（ここでは切断面Ｅ−Ｅ’から
切断する）することにより本実施の形態に係る半導体装
置を得る（図３（ｇ）参照）。以上に示すように、本実
施の形態に係る半導体装置の製造方法においては、半導
体ウエハ０より得られる複数の半導体チップ１から半導
体装置を一括して製造することができるため、生産性の
向上を図ることができる。以上により半導体装置の製造
コストの低減を図ることができる。
【００２６】また、図２及び図３に示される工程により
製造された半導体装置を図１（ｂ）及び図１（ｃ）に示
す。図１（ｂ）は図２（ｇ）と同様の半導体装置を示す
断面図であり、図１（ｃ）は図１（ｂ）に示される半導
体装置の下方（半導体チップ１上の２種類の電極１０の
設置面）からの斜視図である。上記工程により得られた
本実施の形態に係る半導体装置は、長辺Ｘ、短辺Ｙ、及
び高さＺがそれぞれ半導体チップの長辺Ｘ’、短辺
Ｙ’、及び高さＺ’の１〜３倍である装置として得るこ
とができる。これにより、従来の半導体装置と比較して
より小型化された半導体装置として得ることができる。
【００２７】一方、図２及び図３に示される工程におい
ては、１つの半導体チップ１を含む装置２１毎に切断す
ることにより、１つの半導体装置につきゲート電極１１
・ソース電極１２・ドレイン電極１３、及び半導体チッ
プ１をそれぞれ１つ含む装置として製造しているが、図
４（ａ）に示すように、図３（ｆ）に示される半導体装
置に対して切断面Ｆから切断し、１つの半導体装置が図
１（ｃ）に示される装置２１を複数個含むような半導体
装置として形成することにより、複数の半導体チップ１
を含む１のユニット、すなわち１組の電極１０及び１個
のドレイン電極１３が設置された半導体チップ１を含む
装置２１を複数個含む１のユニットとして構成される半
導体装置として得ることができる（図４（ｂ）参照）。
これにより、複数の半導体装置を同時に実装する必要が
生じた場合に、切断面Ｆの位置を変えることにより、図
４（ｂ）に示すように、１のユニットとして複数の半導
体チップ１を有してなる半導体装置を実装することによ
り、図１（ｃ）に示される半導体装置を一度に複数個実
装することができるため、半導体装置の実装時の労力を
軽減することができる。なお、図４（ｂ）においては、
半導体チップ１が順列してなるユニットの例を示した
が、半導体チップ１の配列は順列に限定されず、切断面
Ｆの位置を変えることにより用途に応じた形状に配列す
るようにすることができる。このように、要求に応じて
１のユニットに含ませる半導体チップ１の数及び半導体
チップ１の配列を変えることで、所定数の半導体チップ
及び所望のユニットの形状を得ることができるため、用
途に応じて最適な形状を有してなる半導体装置として得
ることができる。
【００２８】
【発明の効果】以上のように、本発明に係る半導体装置
によると、一主面上に２種類の電極が形成されてなる半
導体チップと、前記半導体チップの一主面の反対面に接
する底面部から前記一主面方向に側面部を伸長させて形
成される導電性樹脂電極とを有し、前記２種類の電極の
先端部及び前記導電性樹脂電極の先端部の延出方向が同
一方向に規定されてなることにより、前記２種類の電極
の先端部及び前記導電性樹脂電極の先端部の延出方向が
同一方向に規定されてなることにより、同一面上で前記
２種類の電極及び前記導電性樹脂電極と装置外部の部品
とを接続することができるため、半導体装置全体の小型
化を図ることができるうえ、前記導電性樹脂電極は導電
性樹脂からなり、この導電性樹脂は従来の半導体装置の
ドレイン電極より比抵抗率の低い物質であることから、
係る電極の側面部の幅を小さくしても抵抗値が十分小さ
い電極として得ることができるため、電極間の抵抗値が
より小さく且つより小型化された半導体装置として得る
ことができる。
【００２９】また、本発明に係る半導体装置によると、
一主面上に２種類の電極が形成されてなる半導体チップ
と、前記半導体チップの一主面の反対面に接する底面部
の一端部から前記一主面方向に側面部を伸長させて形成
される導電性樹脂電極とを有し、前記２種類の電極の先
端部及び前記導電性樹脂電極の先端部が一平面上に揃い
合わされてなることにより、同一面上で前記２種類の電
極及び前記導電性樹脂電極と装置外部の部品とを接続す
ることができるため、半導体装置全体の小型化を図るこ
とができるうえ、前記導電性樹脂電極は導電性樹脂から
なり、この導電性樹脂は従来の半導体装置のドレイン電
極より比抵抗率の低い物質であることから、係る電極の
側面部の幅を小さくしても抵抗値が十分小さい電極とし
て得ることができるため、電極間の抵抗値がより小さく
且つより小型化された半導体装置として得ることができ
る。
【００３０】また、本発明に係る半導体装置によると、
一主面上に２種類の電極が形成されてなる半導体チップ
と、前記半導体チップの一主面の反対面に接する底面部
の一端部から前記一主面方向に側面部を伸長させて形成
される導電性樹脂電極とを有し、前記２種類の電極の先
端部及び前記導電性樹脂電極の先端部が一平面上に揃い
合わされてなる本出願第２の半導体装置において、前記
２種類の電極の先端部及び前記導電性樹脂電極の先端部
が揃い合わされた前記一平面以外の側面が絶縁性樹脂で
封止されてなることにより、同一面上で前記２種類の電
極及び前記導電性樹脂電極と装置外部の部品とを接続す
ることができるため、半導体装置全体の小型化を図るこ
とができるうえ、前記導電性樹脂電極は導電性樹脂から
なり、この導電性樹脂は従来の半導体装置のドレイン電
極より比抵抗率の低い物質であることから、係る電極の
側面部の幅を小さくしても抵抗値が十分小さい電極とし
て得ることができるため、電極間の抵抗値がより小さく
且つより小型化された半導体装置として得ることができ
る。
【００３１】また、本発明に係る半導体装置の製造方法
によると、半導体ウエハの一主面上に２種類の電極を複
数組形成した後前記電極設置面が上面にくるようにテー
プに貼着して１方向にダイシングを行うことにより、前
記２種類の電極が複数組設置され、ダイシングの際形成
された第１の溝を介して並列配置された複数の半導体チ
ップを形成し、しかる後に、前記第１の溝を拡げる方向
にエキスパンドを行い、前記電極が埋没しない程度まで
半導体チップの前記電極設置面及び前記第１の溝を絶縁
性樹脂で封止し硬化させた後、前記電極設置面が下面に
くるようにテープ上に貼着し、前記絶縁性樹脂で封止さ
れた前記半導体チップ間の前記第１の溝の略中心を前記
第１の溝と平行方向にダイシングすることで前記絶縁性
樹脂間に第２の溝を形成し、前記第２の溝、前記半導体
チップ、及び前記樹脂上に導電性樹脂を塗りこんだ後に
導電性樹脂及び絶縁性樹脂の界面をダイシングし、続い
て前記導電性樹脂及び絶縁性樹脂の界面と垂直方向に前
記半導体チップ間をダイシングすることにより、１組の
前記２種類の電極及び１個の導電性樹脂電極を有する半
導体チップを含む装置を複数個形成し、しかる後にエキ
スパンドを行い前記装置間に第３の溝を形成し、第３の
溝及び前記装置上に樹脂を塗りこみ硬化させた後ダイシ
ングすることにより、前記装置を所定数含む半導体装置
を形成することにより、半導体ウエハより得られる複数
の半導体チップから半導体装置を一括して製造すること
ができるため、生産性の向上を図ることができる。以上
により半導体装置の製造コストの低減を図ることが可能
である。
【００３２】また、本発明に係る半導体装置によると、
上記製造方法により得られ、長辺Ｘ、短辺Ｙ、及び高さ
Ｚがそれぞれ半導体チップの長辺Ｘ’、短辺Ｙ’、及び
高さＺ’の１〜３倍である装置として得ることができる
ため、従来の半導体装置と比較してより小型化された半
導体装置として得ることができる。
【図面の簡単な説明】
【図１】 本実施の形態に係る半導体装置を示す断面図
及び斜視図である。
【図２】 本実施の形態に係る半導体装置の一製造工程
を示す図である。
【図３】 本実施の形態に係る半導体装置の一製造工程
を示す断面図及び斜視図である。
【図４】 本実施の形態に係る一実施例を示す図であ
る。
【図５】 従来の半導体装置を示す断面図である。
【符号の説明】
０ 半導体ウエハ １ 半導体チップ １０ ２種類の電極 １１ ゲート電極 １２ ソース電極 １３ ドレイン電極 １４ 絶縁性樹脂 １５ 絶縁性樹脂 １６ 導電性樹脂 ２１ 装置 ３０ 第１の溝 ３１ 平板 ３２ テープ ３３ 第２の溝 ３４ 第３の溝 ４１ ゲート電極 ４２ ソース電極 ４３ ドレイン電極 ４４ ゲート酸化膜 １１１ 半導体チップ １３１ 底面部 １３２ 側面部 Ａ−Ａ’ 断面 Ｂ 幅 Ｃ 矢印 Ｄ 切断面 Ｅ−Ｅ’ 切断面 Ｆ 切断面 Ｗ、Ｗ’ 側面部の幅 Ｘ、Ｘ’ 長辺 Ｙ、Ｙ’ 短辺 Ｚ、Ｚ’ 高さ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】一主面上に２種類の電極が形成されてなる
    半導体チップと、前記半導体チップの一主面の反対面に
    接する底面部から前記一主面方向に側面部を伸長させて
    形成される導電性樹脂電極とを有し、前記２種類の電極
    の先端部及び前記導電性樹脂電極の先端部の延出方向が
    同一方向に規定されてなることを特徴とする半導体装
    置。
  2. 【請求項２】一主面上に２種類の電極が形成されてなる
    半導体チップと、前記半導体チップの一主面の反対面に
    接する底面部の一端部から前記一主面方向に側面部を伸
    長させて形成される導電性樹脂電極とを有し、前記２種
    類の電極の先端部及び前記導電性樹脂電極の先端部が一
    平面上に揃い合わされてなることを特徴とする半導体装
    置。
  3. 【請求項３】一主面上に２種類の電極が形成されてなる
    半導体チップと、前記半導体チップの一主面の反対面に
    接する底面部の一端部から前記一主面方向に側面部を伸
    長させて形成される導電性樹脂電極とを有し、前記２種
    類の電極の先端部及び前記導電性樹脂電極の先端部が一
    平面上に揃い合わされてなる請求項２に記載の半導体装
    置において、前記２種類の電極の先端部及び前記導電性
    樹脂電極の先端部が揃い合わされた前記一平面以外の側
    面が絶縁性樹脂で封止されてなることを特徴とする半導
    体装置。
  4. 【請求項４】半導体ウエハの一主面上に２種類の電極を
    複数組形成した後前記電極設置面が上面にくるようにテ
    ープに貼着して１方向にダイシングを行うことにより、
    前記２種類の電極が複数組設置され、ダイシングの際形
    成された第１の溝を介して並列配置された複数の半導体
    チップを形成し、しかる後に、前記第１の溝を拡げる方
    向にエキスパンドを行い、前記電極が埋没しない程度ま
    で半導体チップの前記電極設置面及び前記第１の溝を絶
    縁性樹脂で封止し硬化させた後、前記電極設置面が下面
    にくるようにテープ上に貼着し、前記絶縁性樹脂で封止
    された前記半導体チップ間の前記第１の溝の略中心を前
    記第１の溝と平行方向にダイシングすることで前記絶縁
    性樹脂間に第２の溝を形成し、前記第２の溝、前記半導
    体チップ、及び前記樹脂上に導電性樹脂を塗りこんだ後
    に導電性樹脂及び絶縁性樹脂の界面をダイシングし、続
    いて前記導電性樹脂及び絶縁性樹脂の界面と垂直方向に
    前記半導体チップ間をダイシングすることにより、１組
    の前記２種類の電極及び１個の導電性樹脂電極を有する
    半導体チップを含む装置を複数個形成し、しかる後にエ
    キスパンドを行い前記装置間に第３の溝を形成し、第３
    の溝及び前記装置上に樹脂を塗りこみ硬化させた後ダイ
    シングすることにより、前記装置を所定数含む半導体装
    置を形成することを特徴とする半導体装置の製造方法。
  5. 【請求項５】半導体ウエハの一主面上に２種類の電極を
    複数組形成した後前記電極設置面が上面にくるようにテ
    ープに貼着して１方向にダイシングを行うことにより、
    前記２種類の電極が複数組設置され、ダイシングの際形
    成された第１の溝を介して並列配置された複数の半導体
    チップを形成し、しかる後に、前記第１の溝を拡げる方
    向にエキスパンドを行い、前記電極が埋没しない程度ま
    で半導体チップの前記電極設置面及び前記第１の溝を絶
    縁性樹脂で封止し硬化させた後、前記電極設置面が下面
    にくるようにテープ上に貼着し、前記絶縁性樹脂で封止
    された前記半導体チップ間の前記第１の溝の略中心を前
    記第１の溝と平行方向にダイシングすることで前記絶縁
    性樹脂間に第２の溝を形成し、前記第２の溝、前記半導
    体チップ、及び前記樹脂上に導電性樹脂を塗りこんだ後
    に導電性樹脂及び絶縁性樹脂の界面をダイシングし、続
    いて前記導電性樹脂及び絶縁性樹脂の界面と垂直方向に
    前記半導体チップ間をダイシングすることにより、１組
    の前記２種類の電極及び１個の導電性樹脂電極を有する
    半導体チップを含む装置を複数個形成し、しかる後にエ
    キスパンドを行い前記装置間に第３の溝を形成し、第３
    の溝及び前記装置上に樹脂を塗りこみ硬化させた後ダイ
    シングすることにより、前記装置を所定数含む装置とし
    て得られ、長辺、短辺、及び高さがそれぞれ半導体チッ
    プの長辺、短辺、及び高さの１〜３倍であることを特徴
    とする半導体装置。
  6. 【請求項６】１組の前記２種類の電極及び１個の導電性
    樹脂電極が設置された半導体チップを含む装置を複数個
    含む１のユニットとして構成されることを特徴とする請
    求項１乃至請求項３何れか１項若しくは請求項５に記載
    の半導体装置。
JP11039986A 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3033576B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11039986A JP3033576B1 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法
TW089102758A TW451502B (en) 1999-02-18 2000-02-16 Semiconductor device and method for manufacturing same
US09/506,005 US6323061B1 (en) 1999-02-18 2000-02-17 Method for manufacturing a semiconductor device
US09/961,317 US6400017B2 (en) 1999-02-18 2001-09-25 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11039986A JP3033576B1 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3033576B1 true JP3033576B1 (ja) 2000-04-17
JP2000243728A JP2000243728A (ja) 2000-09-08

Family

ID=12568276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11039986A Expired - Fee Related JP3033576B1 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6323061B1 (ja)
JP (1) JP3033576B1 (ja)
TW (1) TW451502B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288069B2 (en) * 2000-02-07 2007-10-30 Kabushiki Kaisha Toshiba Ultrasonic probe and method of manufacturing the same
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
DE10149689A1 (de) * 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP3791485B2 (ja) * 2002-06-04 2006-06-28 株式会社村田製作所 音叉形振動子およびそれを用いた振動ジャイロおよびそれを用いた電子装置および音叉形振動子の製造方法
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
WO2005078789A1 (en) * 2004-01-13 2005-08-25 Infineon Technologies Ag Chip-sized filp-chip semiconductor package and method for making the same
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2008235837A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP3191729B2 (ja) * 1997-07-03 2001-07-23 日本電気株式会社 光半導体モジュールとその製造方法
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US6400017B2 (en) 2002-06-04
US6323061B1 (en) 2001-11-27
TW451502B (en) 2001-08-21
US20020011667A1 (en) 2002-01-31
JP2000243728A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US8237232B2 (en) Semiconductor device including a DC-DC converter having a metal plate
JP3033576B1 (ja) 半導体装置及び半導体装置の製造方法
US9536800B2 (en) Packaged semiconductor devices and methods of manufacturing
US7476959B2 (en) Encapsulated electronic device
US7166496B1 (en) Method of making a packaged semiconductor device
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
KR101360163B1 (ko) 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지
US6521982B1 (en) Packaging high power integrated circuit devices
JP3868777B2 (ja) 半導体装置
US6452802B2 (en) Symmetrical package for semiconductor die
JP4195380B2 (ja) 冷却を改善した半導体デバイスのパッケージ
US20090261462A1 (en) Semiconductor package with stacked die assembly
TW201413839A (zh) 半導體裝置之製造方法及半導體裝置
TWI489563B (zh) 預先模鑄成形且封裝粘著的多晶粒半導體封裝
WO2007027790A2 (en) Reversible-multiple footprint package and method of manufacturing
US20020109216A1 (en) Integrated electronic device and integration method
CN108155168B (zh) 电子器件
US10283409B2 (en) Integrated clip and lead and method of making a circuit
US7508055B2 (en) High heat release semiconductor and method for manufacturing the same
US20050046035A1 (en) Semiconductor device
JPH10261756A (ja) 半導体装置およびその製造方法
CN112185923A (zh) 半导体装置的引线框架组件
JPH11111750A (ja) 半導体装置
JP2001284370A (ja) 半導体装置の製造方法
TW200401413A (en) New package system for discrete devices

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees