JP5368008B2 - パッケージ型二端子半導体装置 - Google Patents
パッケージ型二端子半導体装置 Download PDFInfo
- Publication number
- JP5368008B2 JP5368008B2 JP2008136718A JP2008136718A JP5368008B2 JP 5368008 B2 JP5368008 B2 JP 5368008B2 JP 2008136718 A JP2008136718 A JP 2008136718A JP 2008136718 A JP2008136718 A JP 2008136718A JP 5368008 B2 JP5368008 B2 JP 5368008B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- chip
- lead
- width dimension
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は，半導体チップの部分を合成樹脂製のモールド部にてパッケージして成るパッケージ型半導体装置のうち，前記一つの半導体チップに対して二つのリード端子を備えたパッケージ型二端子半導体装置に関するものである。
一般に，この種のパッケージ型二端子半導体装置は，図５，図６及び図７に示すように，金属板製にて形成した二本のリード端子１′，２′の先端に幅広のチップ接合部１ａ′，２ａ′を一体的に設け，この両リード端子１′，２′のうち一方のリード端子１′におけるチップ接合部１ａ′に半導体チップ３′をマウントする一方，他方のリード端子２′を，そのチップ接合部２ａ′を前記半導体チップ３′に対して重ね接合した状態で前記一方のリード端子１′に対して反対方向に延びるように配設し，前記半導体チップ３′の部分を，熱硬化性合成樹脂製のモールド部４′にて，前記両リード端子１′，２′の一部が当該モールド部４′の左右両端面から外向きに突出するようにパッケージし，前記リード端子１′，２′のうち前記モールド部４′から突出する部分を，プリント回路基板等に対して半田付けするという構成にしている。
しかし，この従来における半導体装置では，他方のリード端子２′において半導体チップ３′に重ね接合されるチップ接合部２ａ′の幅寸法Ｗ２′を，一方のリード端子１′において半導体チップ３′がマウントされる幅広の端子部１ａ′の幅寸法Ｗ１′と同じにしているから，以下に述べるような問題があった。
すなわち，従来において，前記したように，半導体チップ３′に重ね接合されるチップ接合部２ａ′の幅寸法Ｗ２′を，半導体チップ３′がマウントされる幅広の端子部１ａ′の幅寸法Ｗ１′を同じにしている理由は，前記半導体チップ３′から両リード端子１′，２′を介して放熱することの放熱性を所定値以上に確保することにあるが，このように構成にすると，半導体チップ３を挟む広幅の両チップ接合部１ａ′，２ａ′における剛性が高くて，曲がり変形が困難であることから，両リード端子１′，２′のうちモールド部４′からの突出する部分に曲げ外力が作用したとき，前記モールド部４′に割れが発生するおそれが大きく，耐曲げ性が低いのである。
そこで，従来の構造では，前記の割れ発生を低減して耐曲げ性を向上させるために，前記モールド部４′における高さ寸法Ｈ′及び幅寸法Ｓ′のいずれか一方又は両方を大きくすることにより，モールド部４′のうち両端子部１ａ′，２ａ′を囲う部分の肉厚を厚くしているから，半導体装置の大型化及び重量のアップを招来するのであった。
本発明は，この問題を解消することを技術的課題とするものである。
本願発明（請求項１の発明）は，
「先端に幅広のチップ接合部を一体的に設けた金属板製の一方のリード端子と，前記一方のリード端子におけるチップ接合部の上面にマウントした半導体チップと，前記半導体チップを挟んで前記一方のリード端子の反対側から延びていて先端に前記半導体チップの上面に重ね接合されるチップ接合部を一体的に備えた金属板製の他方のリード端子と，前記半導体チップ及び両リード端子のチップ接合部をパッケージした熱硬化性合成樹脂製モールド部とからなり，前記両リード端子は前記モールド部の下方に露出した基部を有していて，前記両リード端子の基部の一部が前記モールド部の外側に突出している構成であって，
前記他方のリード端子は，前記基部から上向きに延びる立ち上がり部を有しており，前記立ち上がり部を，前記基部の幅寸法のままで立ち上がってから幅寸法を前記一方のリード端子におけるチップ接合部の幅寸法より小さく縮小させた構成として，前記立ち上がり部のうち幅寸法が縮小した部分を折り曲げることにより，前記他方のリード端子のチップ接合部の幅寸法を前記一方のリード端子のチップ接合部よりも幅狭に形成している」
ことを特徴としている。
「先端に幅広のチップ接合部を一体的に設けた金属板製の一方のリード端子と，前記一方のリード端子におけるチップ接合部の上面にマウントした半導体チップと，前記半導体チップを挟んで前記一方のリード端子の反対側から延びていて先端に前記半導体チップの上面に重ね接合されるチップ接合部を一体的に備えた金属板製の他方のリード端子と，前記半導体チップ及び両リード端子のチップ接合部をパッケージした熱硬化性合成樹脂製モールド部とからなり，前記両リード端子は前記モールド部の下方に露出した基部を有していて，前記両リード端子の基部の一部が前記モールド部の外側に突出している構成であって，
前記他方のリード端子は，前記基部から上向きに延びる立ち上がり部を有しており，前記立ち上がり部を，前記基部の幅寸法のままで立ち上がってから幅寸法を前記一方のリード端子におけるチップ接合部の幅寸法より小さく縮小させた構成として，前記立ち上がり部のうち幅寸法が縮小した部分を折り曲げることにより，前記他方のリード端子のチップ接合部の幅寸法を前記一方のリード端子のチップ接合部よりも幅狭に形成している」
ことを特徴としている。
この構成によると，他方のリード端子のうち半導体チップの上面に接合されるチップ接合部は，一方のリード端子のうち半導体チップをマウントしたチップ接合部よりも幅狭であることにより，剛性が低くて曲げ変形が容易になるため，両リード端子のうちモールド部から突出する部分に曲げ外力が作用したときにおける応力を，前記他方のリード端子の狭幅のチップ接合部において吸収することができるから，モールド部に割れが発生することを確実に低減できて耐曲げ性を向上できるのである。そして，この耐曲げ性を図５〜図７に示す従来の半導体装置と同じとした場合，モールド部のうち前記他方のリード端子における端子部を囲う部分における肉厚を，耐曲げ性を向上できる分だけ薄くすることができ，ひいては，モールド部における高さ寸法及び幅寸法のうちいずれか一方又は両方を小さくできて，半導体装置の小型・軽量を図ることができる。
以下，本発明の実施の形態を，図１，図２及び図３の図面について説明する。
本発明による半導体装置は，基本的には前記図５〜図７に示す従来の半導体装置と同様であり，金属板製にて形成した二本のリード端子１，２の先端にチップ接合部１ａ，２ａを一体的に設け，この両リード端子１，２のうち一方のリード端子１におけるチップ接合部１ａに半導体チップ３をマウントする一方，他方のリード端子２を，そのチップ接合部２ａを前記半導体チップ３に対して重ね接合した状態で前記一方のリード端子１に対して反対方向に延びるように配設し，前記半導体チップ３及びその上下のチップ接合部１ａ，２ａの部分を，熱硬化性合成樹脂製のモールド部４にて，前記両リード端子１，２の基部１ｂ，２ｂの一部が当該モールド部４の左右両端面から外向きに突出するようにパッケージし，前記リード端子１，２のうち前記モールド部４から突出する部分をプリント回路基板等に対して半田付けするという構成にしている。両リード端子１，２の基部１ｂ，２ｂはモールド部４の下方に露出している。
そして，本発明においては，前記一方のリード端子１の先端におけるチップ接合部１ａの幅寸法Ｗ１を，一方のリード端子１における基部１ｂの幅寸法Ｗ０よりも幅広に構成する一方，前記他方のリード端子２の先端におけるチップ接合部２ａの幅寸法Ｗ２を，他方のリード端子２における基部２ｂの幅寸法Ｗ０よりも狭く，且つ，前記一方のリード端子１におけるチップ接合部１ａの幅寸法Ｗ１よりも狭くしている。例えば，Ｗ２を前記幅寸法Ｗ１の４０〜６０パーセント（Ｗ２＝（０．４〜０．６）×Ｗ１）にするものである。
また，他方のリード端子２においてチップ接合部２ａは半導体チップ３の上に位置しているので，他方のリード端子２は，基部２ｂから上向きに延びる立ち上がり部２ｃを有しており，立ち上がり部２ｃの上端にチップ接合部２ａを曲げ形成している。そして，立ち上がり部２ｃは，図１，２から理解できるように，基部２ｂの幅寸法Ｗ０のままで立ち上がってから途中の高さで幅寸法がＷ２になるように縮小し，Ｗ２の幅寸法のままで曲げることでチップ接合部２ａになっている。
また，前記一方のリード端子１では，幅寸法は，チップ接合部１ａの高さにおいてＷ０からＷ１に広がっている。
また，他方のリード端子２においてチップ接合部２ａは半導体チップ３の上に位置しているので，他方のリード端子２は，基部２ｂから上向きに延びる立ち上がり部２ｃを有しており，立ち上がり部２ｃの上端にチップ接合部２ａを曲げ形成している。そして，立ち上がり部２ｃは，図１，２から理解できるように，基部２ｂの幅寸法Ｗ０のままで立ち上がってから途中の高さで幅寸法がＷ２になるように縮小し，Ｗ２の幅寸法のままで曲げることでチップ接合部２ａになっている。
また，前記一方のリード端子１では，幅寸法は，チップ接合部１ａの高さにおいてＷ０からＷ１に広がっている。
このように，両リード端子１，２のうち他方のリード端子２におけるチップ接合部２ａ及び立ち上がり部２ｃの細幅になっている部分の幅寸法Ｗ２を，他方のリード端子２における幅寸法Ｗ０よりも狭く，且つ，前記一方のリード端子１における端子部１ａの幅寸法Ｗ１よりも狭くしたことにより，他方のリード端子２のうち幅狭の部分は，剛性が低くて曲げ変形が容易になり，両リード端子１，２の基部１ｂ，２ｂに曲げ外力が作用したときの応力を狭幅の部分で吸収することができるから，モールド部４に割れが発生することを確実に低減でして耐曲げ性を向上できるのである。従って，耐曲げ性を図５〜図７に示す従来の半導体装置と同じとした場合，モールド部４における高さ寸法Ｈ及び幅寸法Ｓのうちいずれか一方又は両方を小さくできて，半導体装置の小型・軽量を図ることができるのである。
ところで，この種のモールド型半導体装置における耐曲げ試験は，図４に示すように，所定の長さＬにした硬質合成樹脂製のプリント回路基板Ａを用意し，このプリント回路基板Ａの上面における中央部分に，半導体装置を，そのモールド部４の両端から突出した基部１ｂ，２ｂを半田付けすることによって固着し，この状態で，前記プリント回路基板Ａを，その両端に対して矢印Ｂ，Ｂで示すように曲げ外力を付与することによって所定の撓み寸法Ｘだけ弓形に撓み変形させ，その撓み変形によって前記モールド部４に割れが発生するか否かによって行われる。
本発明者の実験によると，前記した本実施形態の構成において，他方のリード端子２におけるチップ接合部２ａの幅寸法Ｗ２を，他方のリード端子２における基部２ｂの幅寸法Ｗ０よりも狭く，且つ，前記一方のリード端子１における端子部１ａの幅寸法Ｗ１の６０パーセント（Ｗ２＝０．６×Ｗ１）以下にした場合，そのモールド部４における高さ寸法Ｈを，前記図５〜図７に示す従来の構造によるモールド部４′の高さ寸法Ｈ′の約０．８５に低くしても，前記曲げ試験において，モールド部４に割れが発生することは認められなかった。
また，本発明者の実験によると，前記他方のリード端子２における端子部２ａの幅寸法Ｗ２を前記よりも更に狭くすることにより，耐曲げ性を更に向上できるのであったが，その反面，この他方のリード端子２における端子部２ａの幅寸法Ｗ２を，一方のリード端子１における端子部１ａの幅寸法Ｗ１の４０パーセント（Ｗ２＝０．４×Ｗ１）未満に狭くした場合には，この端子部２ａの幅が狭くなり過ぎ，この端子部２ａから他方のリード端子２への熱伝達が著しく低下し，半導体チップ３から前記他方のリード端子２を伝っての放熱性が急激に悪化する現象が認められた。
１ 一方のリード端子
１ａ 一方のリード端子の端子部
１ｂ 一方のリード端子の基部
２ 他方のリード端子
２ａ 他方のリード端子の端子部
２ｂ 他方のリード端子の基部
２ｃ 他方のリード端子の立ち上がり部
３ 半導体チップ
４ モールド部
１ａ 一方のリード端子の端子部
１ｂ 一方のリード端子の基部
２ 他方のリード端子
２ａ 他方のリード端子の端子部
２ｂ 他方のリード端子の基部
２ｃ 他方のリード端子の立ち上がり部
３ 半導体チップ
４ モールド部
Claims (5)
- 先端に幅広のチップ接合部を一体的に設けた金属板製の一方のリード端子と，前記一方のリード端子におけるチップ接合部の上面にマウントした半導体チップと，前記半導体チップを挟んで前記一方のリード端子の反対側から延びていて先端に前記半導体チップの上面に重ね接合されるチップ接合部を一体的に備えた金属板製の他方のリード端子と，前記半導体チップ及び両リード端子のチップ接合部をパッケージした熱硬化性合成樹脂製モールド部とからなり，前記両リード端子は前記モールド部の下方に露出した基部を有していて，前記両リード端子の基部の一部が前記モールド部の外側に突出している構成であって，
前記他方のリード端子は，前記基部から上向きに延びる立ち上がり部を有しており，前記立ち上がり部を，前記基部の幅寸法のままで立ち上がってから幅寸法を前記一方のリード端子におけるチップ接合部の幅寸法より小さく縮小させた構成として，前記立ち上がり部のうち幅寸法が縮小した部分を折り曲げることにより，前記他方のリード端子のチップ接合部の幅寸法を前記一方のリード端子のチップ接合部よりも幅狭に形成している，
パッケージ型二端子半導体装置。 - 前記一方のリード端子は，前記チップ接合部と同じ高さにおいて幅寸法を変化させている，
請求項１に記載したパッケージ型二端子半導体装置。 - 前記他方のリード端子におけるチップ接合部の幅寸法を，前記一方のリード端子におけるチップ接合部の幅寸法の４０〜６０バーセントにしている，
請求項１又は２に記載にしたパッケージ型二端子半導体装置。 - 前記他方のリード端におけるチップ接合部の幅寸法を前記半導体チップの幅寸法よりも狭くしている，
請求項１〜３のいずれかに記載したパッケージ型二端子半導体装置。 - 前記両リード端子における基部の幅寸法を同じ幅寸法にしている，
請求項１〜４のいずれかに記載したパッケージ型二端子半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136718A JP5368008B2 (ja) | 2008-05-26 | 2008-05-26 | パッケージ型二端子半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136718A JP5368008B2 (ja) | 2008-05-26 | 2008-05-26 | パッケージ型二端子半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000043188A Division JP2001237358A (ja) | 2000-02-21 | 2000-02-21 | パッケージ型二端子半導体装置の構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012171399A Division JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235935A JP2008235935A (ja) | 2008-10-02 |
| JP5368008B2 true JP5368008B2 (ja) | 2013-12-18 |
Family
ID=39908270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008136718A Expired - Lifetime JP5368008B2 (ja) | 2008-05-26 | 2008-05-26 | パッケージ型二端子半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5368008B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935803A (en) * | 1988-09-09 | 1990-06-19 | Motorola, Inc. | Self-centering electrode for power devices |
-
2008
- 2008-05-26 JP JP2008136718A patent/JP5368008B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008235935A (ja) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100984132B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
| WO2016084483A1 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
| JP4698234B2 (ja) | 表面実装型半導体素子 | |
| WO2014132803A1 (ja) | 電力用半導体装置 | |
| JP5098440B2 (ja) | 電力半導体装置の製造方法 | |
| WO2015068557A1 (ja) | 電子部品パッケージ | |
| KR20070027625A (ko) | 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법 | |
| JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
| US10366943B2 (en) | Packaged electronic device having stepped conductive structure and related methods | |
| JP2009038375A (ja) | 半導体パッケージ装置及びその製造方法 | |
| JP6364556B1 (ja) | 電子装置 | |
| KR100438248B1 (ko) | 면실장형(面實裝型)전자부품및그제조방법 | |
| JP2008016469A (ja) | 半導体装置 | |
| KR101331737B1 (ko) | 반도체 패키지 | |
| JP5368008B2 (ja) | パッケージ型二端子半導体装置 | |
| JP4737664B2 (ja) | 面実装型固体電解コンデンサとその製造方法 | |
| JP2001237358A (ja) | パッケージ型二端子半導体装置の構造 | |
| JP6474939B2 (ja) | 電子装置及び接続子 | |
| JP6402281B1 (ja) | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 | |
| JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP5273265B2 (ja) | 電力用半導体装置 | |
| JP4454357B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| CN211578741U (zh) | 导线框架及包含其的集成电路封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120808 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5368008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |