JP2001237358A - パッケージ型二端子半導体装置の構造 - Google Patents

パッケージ型二端子半導体装置の構造

Info

Publication number
JP2001237358A
JP2001237358A JP2000043188A JP2000043188A JP2001237358A JP 2001237358 A JP2001237358 A JP 2001237358A JP 2000043188 A JP2000043188 A JP 2000043188A JP 2000043188 A JP2000043188 A JP 2000043188A JP 2001237358 A JP2001237358 A JP 2001237358A
Authority
JP
Japan
Prior art keywords
terminal
lead
lead terminal
semiconductor chip
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000043188A
Other languages
English (en)
Inventor
Masahiko Kobayakawa
正彦 小早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000043188A priority Critical patent/JP2001237358A/ja
Priority to US09/783,984 priority patent/US6576986B2/en
Publication of JP2001237358A publication Critical patent/JP2001237358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 先端に幅広の端子部１ａを設けた一方のリー
ド端子１と、この一方のリード端子１における端子部１
ａにマウントした半導体チップ３と、先端にこの半導体
チップ３に対して重ね接合される端子部２ａを備えた他
方のリード端子２と、前記半導体チップ２の部分をパッ
ケージするモールド部とから成るパッケージ型二端子半
導体装置において、所定の耐曲げ性及び放熱性を確保し
た状態で、小型・軽量化を図る。 【解決手段】 前記他方のリード端子２における端子部
２ａの幅寸法Ｗ２を、他方のリード端子２の幅寸法Ｗ０
よりも狭く、且つ、前記一方のリード端子１における端
子部１ａの幅寸法Ｗ１の４０〜６０パーセントにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの部
分を合成樹脂製のモールド部にてパッケージして成るパ
ッケージ型半導体装置のうち、前記一つの半導体チップ
に対して二つのリード端子を備えたパッケージ型二端子
半導体装置の構造に関するものである。
【０００２】
【従来の技術】一般に、この種のパッケージ型二端子半
導体装置は、図５、図６及び図７に示すように、金属板
製にて形成した二本のリード端子１′，２′の先端に幅
広の端子部１ａ′，２ａ′を一体的に設け、この両リー
ド端子１′，２′のうち一方のリード端子１′における
端子部１ａ′に半導体チップ３′をマウントする一方、
他方のリード端子２′を、その端子部２ａ′を前記半導
体チップ３′に対して重ね接合した状態で前記一方のリ
ード端子１′に対して反対方向に延びるように配設し、
前記半導体チップ３′の部分を、熱硬化性合成樹脂製の
モールド部４′にて、前記両リード端子１′，２′の一
部が当該モールド部４′の左右両端面から外向きに突出
するようにパッケージし、前記リード端子１′，２′の
うち前記モールド部４′から突出する部分を、プリント
回路基板等に対して半田付けするという構成にしてい
る。
【０００３】しかし、この従来における半導体装置で
は、他方のリード端子２′において半導体チップ３′に
重ね接合される端子部２ａ′の幅寸法Ｗ２′を、一方の
リード端子１′において半導体チップ３′がマウントさ
れる幅広の端子部１ａ′の幅寸法Ｗ１′と同じにしてい
るから、以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】すなわち、従来におい
て、前記したように、半導体チップ３′に重ね接合され
る端子部２ａ′の幅寸法Ｗ２′を、半導体チップ３′が
マウントされる幅広の端子部１ａ′の幅寸法Ｗ１′を同
じにするのは、前記半導体チップ３′から両リード端子
１′，２′を介して放熱することの放熱性を所定値以上
に確保することにあるが、このように構成にすると、半
導体チップ３を挟む広幅の両端子部１ａ，２ａにおける
剛性が高くて、曲げ変形が困難であることから、以下に
おいて詳しく説明するように、両リード端子１′，２′
のうちモールド部４′からの突出する部分に曲げ外力が
作用したとき、前記モールド部４′に割れが発生するお
それが大きく、耐曲げ性が低いのである。
【０００５】そこで、従来の構造では、前記の割れ発生
を低減して、耐曲げ性を向上することのために、前記モ
ールド部４′における高さ寸法Ｈ′及び幅寸法Ｓ′のい
ずれか一方又は両方を大きくすることにより、モールド
部４′のうち両端子部１ａ′，２ａ′を囲う部分におけ
る肉厚を厚くするように構成しているから、半導体装置
の大型化及び重量のアップを招来するのであった。
【０００６】また、従来の一部では、図８及び図９に示
すように、他方のリード端子２′における端子部２ａ′
を、一方のリード端子１′における端子部１ａ′にマウ
ントした半導体チップ３′に対して重ねない構成にし、
この端子部２ａ′と半導体チップ３′との間を狭幅のサ
ブリード端子５′にて接続することにより、両リード端
子１′，２′のうちモールド部４′から突出する部分に
曲げ外力が作用したときにおける応力を、前記狭幅のサ
ブリード端子５′において吸収することにより、モール
ド部４′に割れが発生することを低減し、耐曲げ性を向
上することも行われている。
【０００７】しかし、この構成では、両リート端子
１′，２′とは別体のサブリード端子５′を使用するこ
とのために、製造コストが可成りアップすることに加え
て、半導体チップ３′と他方のリード端子２′とを連結
するサブリード端子５′が狭幅であることに加えて、こ
のサブリード端子５′が他方のリード端子２′と一体で
ないことにより、当該サブリード端子５′を伝って他方
のリード端子２′に至る熱伝達が低いから、他方のリー
ド端子２′からの放熱性が悪くなり、ひいては、半導体
装置におけるパワーの低下を招来するのであった。
【０００８】本発明は、この問題を解消することを技術
的課題とするものである。
【０００９】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「先端に幅広の端子部を一体的に設け
た金属板製の一方のリード端子と、この一方のリード端
子における端子部にマウントした半導体チップと、先端
にこの半導体チップに対して重ね接合される端子部を一
体的に備えた金属板製の他方のリード端子と、前記半導
体チップの部分を、前記両リード端子の一部が突出する
ようにパッケージした熱硬化性合成樹脂製のモールド部
とから成るパッケージ型二端子半導体装置において、前
記他方のリード端子における端子部の幅寸法を、他方の
リード端子の幅寸法よりも狭く、且つ、前記一方のリー
ド端子における端子部の幅寸法の４０〜６０パーセント
にする。」という構成にした。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を、図
１、図２及び図３の図面について説明する。
【００１１】本発明による半導体装置は、基本的には、
前記図５〜図７に示す従来の半導体装置と同様に、金属
板製にて形成した二本のリード端子１，２の先端に端子
部１ａ，２ａを一体的に設け、この両リード端子１，２
のうち一方のリード端子１における端子部１ａに半導体
チップ３をマウントする一方、他方のリード端子２を、
その端子部２ａを前記半導体チップ３に対して重ね接合
した状態で前記一方のリード端子１に対して反対方向に
延びるように配設し、前記半導体チップ３の部分を、熱
硬化性合成樹脂製のモールド部４にて、前記両リード端
子１，２の一部が当該モールド部４の左右両端面から外
向きに突出するようにパッケージし、前記リード端子
１，２のうち前記モールド部４から突出する部分をプリ
ント回路基板等に対して半田付けするという構成にして
いる。
【００１２】そして、本発明においては、前記一方のリ
ード端子１の先端における端子部１ａの幅寸法Ｗ１を、
一方のリード端子１における幅寸法Ｗ０よりも幅広に構
成する一方、前記他方のリード端子２の先端における端
子部２ａの幅寸法Ｗ２を、他方のリード端子２における
幅寸法Ｗ０よりも狭く、且つ、前記一方のリード端子１
における端子部１ａの幅寸法Ｗ１の４０〜６０パーセン
ト（Ｗ２＝（０．４〜０．６）×Ｗ１）にするものであ
る。
【００１３】このように、両リード端子１，２のうち他
方のリード端子２における端子部２ａの幅寸法Ｗ２を、
他方のリード端子２における幅寸法Ｗ０よりも狭く、且
つ、前記一方のリード端子１における端子部１ａの幅寸
法Ｗ１の４０〜６０パーセントにすることにより、他方
のリード端子２のうち半導体チップ３の上面に接合され
る端子部２ａは、一方のリード端子１のうち半導体チッ
プ３をマウントした端子部１ａよりも幅狭で、剛性が低
くて、曲げ変形が容易になり、両リード端子１，２のう
ちモールド部４から突出する部分に曲げ外力が作用した
ときにおける応力を、前記狭幅の端子部２ａにおいて吸
収することができるから、モールド部４に割れが発生す
ることを確実に低減でき、耐曲げ性を向上できるのであ
り、この耐曲げ性を、前記図５〜図７に示す従来の半導
体装置と同じとした場合、モールド部４のうち前記端子
部２ａを囲う部分における肉厚を、耐曲げ性を向上でき
る分だけ、薄くすることができ、ひいては、モールド部
４における高さ寸法Ｈ及び幅寸法Ｓのうちいずれか一方
又は両方を小さくできて、半導体装置の小型・軽量を図
ることができるのである。
【００１４】ところで、この種のモールド型半導体装置
における耐曲げ試験は、図４に示すように、所定の長さ
Ｌにした硬質合成樹脂製のプリント回路基板Ａを用意
し、このプリント回路基板Ａの上面における中央部分
に、半導体装置を、そのモールド部４の両端から突出す
るリード端子１，２を半田付けすることによって固着
し、この状態で、前記プリント回路基板Ａを、その両端
に対して矢印Ｂ，Ｂで示すように曲げ外力を付与するこ
とによって所定の撓み寸法Ｘだけ弓形に撓み変形し、そ
の撓み変形によって前記モールド部４に割れが発生する
か否かによって行われる。
【００１５】本発明者の実験によると、前記した本発明
の構成において、他方のリード端子２の先端における端
子部２ａの幅寸法Ｗ２を、他方のリード端子２における
幅寸法Ｗ０よりも狭く、且つ、前記一方のリード端子１
における端子部１ａの幅寸法Ｗ１の６０パーセント（Ｗ
２＝０．６×Ｗ１）以下にした場合、そのモールド部４
における高さ寸法Ｈを、前記図５〜図７に示す従来の構
造によるモールド部４′の高さ寸法Ｈ′の約０．８５に
低くしても、前記曲げ試験において、モールド部４に割
れが発生することが認められなかった。
【００１６】また、本発明者の実験によると、前記他方
のリード端子２における端子部２ａの幅寸法Ｗ２を前記
よりも更に狭くすることにより、耐曲げ性を更に向上で
きるのであったが、その反面、この他方のリード端子２
における端子部２ａの幅寸法Ｗ２を、一方のリード端子
１における端子部１ａの幅寸法Ｗ１の４０パーセント
（Ｗ２＝０．４×Ｗ１）未満に狭くした場合には、この
端子部２ａの幅が狭くなり過ぎ、この端子部２ａから他
方のリード端子２への熱伝達が著しく低下し、半導体チ
ップ３から前記他方のリード端子２を伝っての放熱性が
急激に悪化する現象が認められた。
【００１７】
【発明の効果】本発明は、特許請求の範囲に記載の構成
にしたことにより、所定の耐曲げ性と、所定の放熱性を
確保したうえで、しかも、コストのアップを招来するこ
となく、確実に小型・軽量化できる効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す縦断正面図である。
【図２】図１のII−II視断面図である。
【図３】図１のIII −III 視断面図である。
【図４】曲げ試験の状態を示す斜視図である。
【図５】従来の例を示す縦断正面図である。
【図６】図５のVI−VI視断面図である。
【図７】図５のVII −VII 視断面図である。
【図８】従来の別の例を縦断正面図である。
【図９】図８のIX−IX視断面図である。
【符号の説明】
１ 一方のリード端子 １ａ 一方のリード端子の端子部 ２ 他方のリード端子 ２ａ 他方のリード端子の端子部 ３ 半導体チップ ４ モールド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】先端に幅広の端子部を一体的に設けた金属
    板製の一方のリード端子と、この一方のリード端子にお
    ける端子部にマウントした半導体チップと、先端にこの
    半導体チップに対して重ね接合される端子部を一体的に
    備えた金属板製の他方のリード端子と、前記半導体チッ
    プの部分を、前記両リード端子の一部が突出するように
    パッケージした熱硬化性合成樹脂製のモールド部とから
    成るパッケージ型二端子半導体装置において、 前記他方のリード端子における端子部の幅寸法を、他方
    のリード端子の幅寸法よりも狭く、且つ、前記一方のリ
    ード端子における端子部の幅寸法の４０〜６０パーセン
    トにしたことを特徴とするパッケージ型二端子半導体装
    置の構造。
JP2000043188A 2000-02-21 2000-02-21 パッケージ型二端子半導体装置の構造 Pending JP2001237358A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000043188A JP2001237358A (ja) 2000-02-21 2000-02-21 パッケージ型二端子半導体装置の構造
US09/783,984 US6576986B2 (en) 2000-02-21 2001-02-16 Semiconductor device with resin package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043188A JP2001237358A (ja) 2000-02-21 2000-02-21 パッケージ型二端子半導体装置の構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008136718A Division JP5368008B2 (ja) 2008-05-26 2008-05-26 パッケージ型二端子半導体装置

Publications (1)

Publication Number Publication Date
JP2001237358A true JP2001237358A (ja) 2001-08-31

Family

ID=18566143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043188A Pending JP2001237358A (ja) 2000-02-21 2000-02-21 パッケージ型二端子半導体装置の構造

Country Status (2)

Country Link
US (1) US6576986B2 (ja)
JP (1) JP2001237358A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置
EP4258349A1 (en) * 2022-04-08 2023-10-11 Littelfuse Semiconductor (Wuxi) Co., Ltd. Small outline tvs package structure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8866004B1 (en) 2009-06-09 2014-10-21 Amkor Technology, Inc. Frame interconnect for concentrated photovoltaic module
EP3174088B1 (en) * 2015-11-26 2020-12-30 Siyang Grande Electronics Co., Ltd. Method of manufacturing a plastic packaged smd diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233955A (ja) * 1988-07-22 1990-02-05 Rohm Co Ltd 半導体装置の製造方法
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH0493055A (ja) * 1990-08-08 1992-03-25 Nec Corp ２端子型半導体装置
JPH0685113A (ja) * 1992-09-01 1994-03-25 Nec Corp 半導体装置およびその製造方法
JPH08139241A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH0936288A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置の製造方法
JPH0982865A (ja) * 1995-09-08 1997-03-28 Canon Inc リード端子付きチップダイオード及びこれを用いた太陽電池モジュール
JPH09129796A (ja) * 1995-10-27 1997-05-16 Rohm Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627959Y2 (ja) * 1988-10-20 1994-07-27 ローム株式会社 ダイオード
US5528079A (en) * 1991-12-23 1996-06-18 Gi Corporation Hermetic surface mount package for a two terminal semiconductor device
JP2747634B2 (ja) * 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
US5821611A (en) 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233955A (ja) * 1988-07-22 1990-02-05 Rohm Co Ltd 半導体装置の製造方法
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH0493055A (ja) * 1990-08-08 1992-03-25 Nec Corp ２端子型半導体装置
JPH0685113A (ja) * 1992-09-01 1994-03-25 Nec Corp 半導体装置およびその製造方法
JPH08139241A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH0936288A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置の製造方法
JPH0982865A (ja) * 1995-09-08 1997-03-28 Canon Inc リード端子付きチップダイオード及びこれを用いた太陽電池モジュール
JPH09129796A (ja) * 1995-10-27 1997-05-16 Rohm Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4565634B2 (ja) * 2005-02-03 2010-10-20 パナソニック株式会社 半導体装置およびその製造方法
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置
EP4258349A1 (en) * 2022-04-08 2023-10-11 Littelfuse Semiconductor (Wuxi) Co., Ltd. Small outline tvs package structure

Also Published As

Publication number Publication date
US20010015486A1 (en) 2001-08-23
US6576986B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
JP5320612B2 (ja) 抵抗器
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JPH1012790A (ja) 半導体集積回路装置
JP2001237358A (ja) パッケージ型二端子半導体装置の構造
JPS62113452A (ja) パワ−半導体装置
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JPH05291467A (ja) リードフレームおよび半導体装置
US5291372A (en) Integral heat sink-terminal member structure of hybrid integrated circuit assembly and method of fabricating hybrid integrated circuit assembly using such structure
JPS6215844A (ja) 半導体リ−ドフレ−ム
JP2591895Y2 (ja) チップ形電子部品
US5925927A (en) Reinforced thin lead frames and leads
WO1996002943A1 (en) Thermally enhanced leadframe
JP2004140156A (ja) パッケージ型電子部品におけるリード端子の切断方法
JP3667916B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JP3546926B2 (ja) 電子部品の製造方法と同電子部品用座板
JP5653974B2 (ja) パッケージ型二端子半導体装置
JP5368008B2 (ja) パッケージ型二端子半導体装置
JPS6329413B2 (ja)
JPH10229001A (ja) 表面実装型固定抵抗器
JP4235417B2 (ja) 表面実装型電子部品及びその製造方法
JPS638618B2 (ja)
JP2692656B2 (ja) 表面実装型半導体装置
JP2744844B2 (ja) チップ型ヒューズ
JP4003656B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080609

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080704