JP4565634B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4565634B2
JP4565634B2 JP2005027248A JP2005027248A JP4565634B2 JP 4565634 B2 JP4565634 B2 JP 4565634B2 JP 2005027248 A JP2005027248 A JP 2005027248A JP 2005027248 A JP2005027248 A JP 2005027248A JP 4565634 B2 JP4565634 B2 JP 4565634B2
Authority
JP
Japan
Prior art keywords
frame
lead terminal
main surface
groove
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005027248A
Other languages
English (en)
Other versions
JP2006216736A (ja
Inventor
稔志 横江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005027248A priority Critical patent/JP4565634B2/ja
Publication of JP2006216736A publication Critical patent/JP2006216736A/ja
Application granted granted Critical
Publication of JP4565634B2 publication Critical patent/JP4565634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、金線などによるワイヤボンドをされず、ワイヤの代りに金属片でチップとリードとを繋いだワイヤボンドレスの半導体装置およびその製造方法に関する。
従来の半導体装置としては、上面に電極部を設けた半導体チップと、該半導体チップの下面に接続した第一のリード端子と、電極部に接続した第二のリード端子と、半導体チップおよび第一乃至第二のリード端子の一部を覆うモールド部とを備えてなる半導体装置であって、電極部と第二のリード端子とをフレームを介して接続しているものがあった（例えば、特許文献１参照）。
図３は、特許文献１に記載された従来の半導体装置を示す図である。図３において、１０１は第一リード端子、１０２は第二リード端子、１０３は半導体チップ、１０５は電極部、１０７はフレーム、１０８はモールド部を示す。
上記フレーム１０７は、電極部１０５と第二リード端子１０２との間を、該第二リード端子１０２と電極部１０５とに各々はんだ接続（図示せず）にて電気的に接続されている。この構成によって、フレーム１０７をその一方端部を電極部１０５上に、その他方端部を第二リード端子上に位置させて載置して接続することが可能となるため、半導体チップ１０３に対して押圧力を付加する必要なく上記接続が可能と成り、第一リード端子１０１上における半導体チップ１０３の位置ずれを発生させたり、電極部１０５を傷つけたりすることなく、容易に上記接続をなし得る事ができた。
特開平８−１４８６２３号公報
しかしながら、従来の構成では、フレーム１０７と、電極部１０５及び第二リード端子１０２とをはんだ接続させる際の熱で融解したはんだが、毛管現象にてフレーム１０７と半導体チップ１０３との間隙を伝って電極部１０５の外へ流れ出て、極端な場合は半導体チップ１０３の側面にまで達する事が有り、これらの場合は半導体チップ１０３の電気特性が、リーク大やショートといった半導体装置としての電気特性が損なわれた不具合品となる課題を有していた。
本発明は、従来の課題を解決するもので、組み立ての際にロー付けするにおいて、融解したロー材が流れて不具合品となる事が無く、且つ、効率良く製造が可能な半導体装置とその製造方法を提供する事を目的とする。
従来の課題を解決するために、本半導体装置の発明は、クランク状に段差を設けてフォーミングされた第一リード端子の上段第一主面に半導体チップがロー付けにて電気的に導通され、該半導体チップの第一主面には電極部を有し、クランク状に段差を設けてフォーミングされた第二リード端子が第一リード端子と対向して、且つ、第一リード端子の下段第二主面と第二リード端子の下段第二主面とが同一面に設けられ、電極部と第二リード端子の上段第一主面とにロー材を有し、電極部と第二リード端子の上段第一主面とをロー材で接続されたフレームを介して電気的に導通され、半導体チップと電極部とロー材とフレームと、第一リード端子と第二リード端子との一部を含んで覆ったモールド部を備えてなる半導体装置に於いて、フレームの電極部に固定される部分の第二主面には、電極部の外周縁のうちフレームの幅方向に延びる一対の辺の間に対応するように位置し、かつ、各々がフレームの幅方向に横断する一対の溝である第一の溝が形成され、フレームと電極部とがロー付けされた際における、第一の溝へのロー材の毛管現象によって、ロー材が第一の溝に吸い上げられている。
また、本半導体装置の別の発明は、電極部表面と第二リード端子の上段第一主面とが同一高さに位置する事を特徴とする。
また、本半導体装置の別の発明は、フレームの形状が左右対称で、双方の先端が同様な構成である事を特徴とする。
また、本半導体装置の別の発明は、フレームの先端形状が、クランク状に段差を設けた第一先端部と、該第一先端部に対して反対側に形成されたクランク状の段差である第二先端部とで左右対称である事を特徴とする。
また、本半導体装置の別の発明は、フレームの先端形状が、第一の溝と、該第一の溝に対して反対側に形成された第二の溝とで左右対称である事を特徴とする。
また、本半導体装置の別の発明は、フレームの形状が、第一の溝と第二の溝とを有して左右対称であると共に、該第一の溝を有する面の反対側の面にも溝を有し、面対称である事を特徴とする。
本構成によって、組み立ての際にロー付けするにおいて、融解したロー材が流れて不具合品となる事が無く、且つ、効率良く製造が可能な半導体装置とすることができる。
以上のように、本発明の半導体装置によれば、組み立ての際にロー材の延展による不具合品が発生を防止出来て、効率良く製造が可能な半導体装置とすることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は発明の実施の形態を示す断面図であり、図２は発明の製造方法を示す上面図である。
図１および図２において、１は第一リード端子、２は第二リード端子、３は半導体チップ、４は電極部、５は第一のはんだ、６は第二のはんだ、７はフレーム、７ａは第一先端部、７ｂは第二先端部、８はモールド部、１０はフレームII、１０ａは第一の溝、１０ｂは第二の溝を各々示している。
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る半導体装置の断面図である。図１（ａ）は、クランク状に段差を設けてフォーミングされた第一リード端子１の上段第一主面に半導体チップ３がロー付けにて電気的に導通され、該半導体チップ３の第一主面には電極部４を有し、クランク状に段差を設けてフォーミングされた第二リード端子２が第一リード端子１と対向して、且つ、第一リード端子１の下段第二主面と該第二リード端子２の下段第二主面とが同一面に設けられ、電極部４と第二リード端子２の上段第一主面とにロー材である第一のはんだ５とロー材である第二のはんだ６とを有し、電極部４と第二リード端子２の上段第一主面とを第一のはんだ５と第二のはんだ６とではんだ接続された金属片であるフレーム７を介して電気的に導通され、半導体チップ３と電極部４と第一のはんだ５と第二のはんだ６とフレーム７と、第一リード端子１と第二リード端子２との一部を含んで覆ったモールド部８を備えてなる半導体装置である。
ここで、上述のフレーム７は、その両端が該フレーム７に対して下段となる方向に各々クランク状に段差を設けてフォーミングされたフレーム７の第一先端部７ａと第二先端部７ｂとして形成されており、第一先端部７ａの第二主面側と電極部４と、第二先端部７ｂの第二主面側と第二リード端子２の上段第一主面とを各々第一のはんだ５と第二のはんだ６とを介して電気的に導通を取って固定されているが、第一先端部７ａの第二主面を電極部４表面よりも内側に納まる様に小さく形成されている。
かかる構成によれば、半導体装置としての組み立ての際に、電極部４と第一先端部７ａとをはんだ接続させる際の熱で融解したはんだが、表面張力と濡れ上がり現象とによって第一先端部７ａを電極部４の中央に位置させて保つセルフアライメントと共に、第一先端部７ａの外側に位置する電極部４の外周面から第一先端部７ａ側面にかけて濡れ上がって行き（図示せず）、毛管現象によるはんだの延展防止手段と成り、電極部４の外側にはんだが流れ出て半導体チップ３の表面や側面に付着する事が防止できるので、融解したはんだが流れて不具合品となる事のない半導体装置とすることができる。
また、電極部４表面と第二リード端子２の上段第一主面とを同一高さの面とする事によって、フレーム７の形状を左右対称とすることが可能なので、組み立ての際の部品供給としてフレーム７の方向性を考慮する必要が無くなる事や、組み立ての際第一のはんだ５と第二のはんだ６とが同一高さの面に載置できるので、スクリーン印刷等を用いて一括してクリームはんだとして第一のはんだ５と第二のはんだ６とを材料供給できるので、製造の簡略化や高効率化が可能な半導体装置とすることができる。
この様な半導体装置の製造方法としては、図２を参考にできる。即ち、第一リード端子１と該第一リード端子１に段差の上段同士を対向させて形成された第二リード端子２とを含んで連続した枠体に形成されたリードフレームの第一リード端子１の上段第一主面にはんだ等（図示せず）を介して半導体チップ３をロー付けするチップ接着工程と、該半導体チップ３の上面に形成された電極部（図示せず）上と第二リード端子２上とに印刷や塗布等の方法を用いて第一のはんだ５と第二のはんだ６とを載置してフレーム７を第一のはんだ５と第二のはんだ６とに架けて載置するフレーム載置工程と、加熱炉を用いて第一のはんだ５と第二のはんだ６とを融解して電極部（図示せず）と第二リード端子２とに架けてフレーム７をロー付けするフレーム接着工程と、モールド型にリードフレームを勘合させて半導体チップ３とフレーム７と、第一リード端子１と第二リード端子２との一部を含んだキャビティーを形成し該キャビティー内にモールド用樹脂を注入して加熱硬化させてモールド部８を形成するモールド工程と、モールド部８から引き出されたリードフレームの一部である第一リード端子１と第二リード端子２とのリード端子先端予定部を各々切断して外部引出し端子としての第一リード端子１と第二リード端子２とするリード端子切断工程とにより製造する事ができる。
（実施の形態２）
図１（ｂ）は、本発明の実施の形態２に係る半導体装置の断面図である。図１（ｂ）は、実施の形態１で示した図１（ａ）の第二リード端子２の上段第一主面と電極部４表面とを同一高さの面とし、フレーム７をフレームII１０に置き換えたもので、他は図１（ａ）と同様である。
ここで、フレームII１０は、上述のフレーム７の様なフォーミングにて段差を設ける事なく、電極部４上面と第二リード端子２の上段第一主面とを略直線状に繋ぐものである。また、フレームII１０の電極部４上部に位置する部分は、その有する寸法幅が電極部４の対比する寸法よりも狭く、該フレームII１０の第二主面で幅方向に横断して、且つ、電極部４の両端である外縁近傍の内側に対比する部位の二箇所に溝切りされた第一の溝１０ａが形成されている。
かかる構成によれば、半導体装置としての組み立ての際に電極部４とフレームII１０とをはんだ接続させる際の熱で融解したはんだが、濡れ上がり現象と毛管現象とによって、フレームII１０の幅方向外側に位置する電極部４の表面からフレームII１０側面にかけて濡れ上がって行き（図示せず）、フレームII１０と電極部４との間隙を伝って該フレームII１０の長さ方向の電極部４の外へ流れ出ようとするはんだが、毛管現象によって第一の溝１０ａに吸い上がって行き（図示せず）、毛管現象によるはんだの延展防止手段と成り、電極部４の外側にはんだが流れ出て半導体チップ３の表面や側面に付着する事が防止できるので、融解したはんだが流れて不具合品となる事がない半導体装置とすることができる。
また、図１（ｃ）は、上述の第一の溝１０ａを設けたフレームII１０であるが、図１（ｄ）に示す様にフレームII１０の一端に設けた第一の溝１０ａと、フレームII１０の他端にも同様に第二の溝１０ｂを設ける事によって左右対称形状とすることが可能なので、組み立ての際の部品供給としてフレームII１０の両端方向性を考慮する必要が無くなり、更に、フレームII１０を表裏同形状とすることによって組み立ての際の部品供給としてフレームII１０の両端表裏方向性を考慮する必要が無くなるので、製造の簡略化や高効率化が可能な半導体装置とすることができる。
尚、実施の形態１の第一先端部７ａおよび第二先端部７ｂに、実施の形態２の第一の溝１０ａおよび第二の溝１０ｂを形成して、実施の形態１と実施の形態２とのはんだ流れ止め手段を併用しても良い。
面実装タイプの半導体パッケージとして有用であり、特に内部配線に大電流が可能な半導体装置に適している。
本発明の半導体装置の断面図 本発明の製造方法を示す上面図 従来の半導体装置を示す断面図
符号の説明
１ 第一リード端子
２ 第二リード端子
３ 半導体チップ
４ 電極部
５ 第一のはんだ
６ 第二のはんだ
７ フレーム
７ａ 第一先端部
７ｂ 第二先端部
８ モールド部
１０ フレームII
１０ａ 第一の溝
１０ｂ 第二の溝

Claims (7)

  1. クランク状に段差を設けてフォーミングされた第一リード端子の上段第一主面に半導体チップがロー付けにて電気的に導通され、該半導体チップの第一主面には電極部を有し、クランク状に段差を設けてフォーミングされた第二リード端子が前記第一リード端子と対向して且つ前記第一リード端子の下段第二主面と前記第二リード端子の下段第二主面とが同一面に設けられ、前記電極部と前記第二リード端子の上段第一主面とにロー材を有し、前記電極部と前記第二リード端子の上段第一主面とを前記ロー材で接続されたフレームを介して電気的に導通され、前記半導体チップと前記電極部と前記ロー材と前記フレームと、前記第一リード端子と前記第二リード端子との一部を含んで覆ったモールド部を備えてなる半導体装置に於いて、
    前記フレームの前記電極部に固定される部分の第二主面には、前記電極部の外周縁のうち前記フレームの幅方向に延びる一対の辺の間に対応するように位置し、かつ、各々が前記フレームの幅方向に横断する一対の溝である第一の溝が形成され、
    前記フレームと前記電極部とがロー付けされた際における、前記第一の溝への前記ロー材の毛管現象によって、前記ロー材が前記第一の溝に吸い上げられている、半導体装置。
  2. 前記フレームは、前記電極部側の端部である第一先端部が、当該第一先端部を除く中央部分より下段となるように、クランク状に段差を設けてフォーミングされ、
    前記電極部の表面より小さく形成された前記第一先端部の第二主面が、前記電極部の表面に収まるように、前記電極部に固定されており、
    前記第一先端部の第二主面と前記電極部とがロー付けされた際における、前記第一先端部の第二主面を取り囲む前記第一先端部の側面への前記ロー材の毛管現象によって、前記ロー材が前記第一先端部の側面に濡れ上がっており、
    前記第一の溝は、前記第一先端部の第二主面に形成されている、請求項１に記載の半導体装置。
  3. 前記電極部表面と前記第二リード端子の上段第一主面とが同一高さに位置する事を特徴とする請求項１または２に記載の半導体装置。
  4. 前記フレームは、前記フレームの中心を通り、かつ、前記フレームの幅方向に延びる軸に対称の形態を有する、請求項１〜３に記載の半導体装置。
  5. 前記フレームは、第二リード端子側の端部である第二先端部が、前記中央部分より下段となるように、クランク状に段差を設けてフォーミングされ、
    前記第一先端部と、前記第二先端部とは、前記第一先端部の中心と前記第二先端部の中心とを結ぶ線に直交する線分を軸に対称の形態を有する、請求項２〜４に記載の半導体装置。
  6. 前記フレームにおける、前記第二リード端子の上段第一主面に固定される部分の第二主面に、当該フレームの幅方向に横断する第二の溝が形成され、
    前記第一の溝と、前記第二の溝とは、前記フレームの幅方向に延びる軸に対称な形態を有する、請求項１〜５に記載の半導体装置。
  7. 前記フレームは、一方面に前記第一の溝が形成され、他方面に第三の溝が形成され、
    前記第一の溝と、前記第三の溝とは、前記一方面と前記他方面との間に位置し、かつ、前記一方面及び前記他方面に平行な面に対称な形態を有する、請求項１〜６に記載の半導体装置。
JP2005027248A 2005-02-03 2005-02-03 半導体装置およびその製造方法 Expired - Fee Related JP4565634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027248A JP4565634B2 (ja) 2005-02-03 2005-02-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027248A JP4565634B2 (ja) 2005-02-03 2005-02-03 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010119301A Division JP2010212729A (ja) 2010-05-25 2010-05-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006216736A JP2006216736A (ja) 2006-08-17
JP4565634B2 true JP4565634B2 (ja) 2010-10-20

Family

ID=36979695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027248A Expired - Fee Related JP4565634B2 (ja) 2005-02-03 2005-02-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4565634B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542627B2 (ja) * 2010-11-11 2014-07-09 新電元工業株式会社 接続板、接合構造及び半導体装置
CN103503132B (zh) * 2011-06-09 2016-06-01 三菱电机株式会社 半导体装置
JP2013143552A (ja) * 2012-01-12 2013-07-22 Mitsubishi Electric Corp 半導体装置
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP7014298B2 (ja) 2018-06-18 2022-02-01 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2003133495A (ja) * 2001-10-25 2003-05-09 Toshiba Components Co Ltd コネクター型半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2003133495A (ja) * 2001-10-25 2003-05-09 Toshiba Components Co Ltd コネクター型半導体素子

Also Published As

Publication number Publication date
JP2006216736A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4565634B2 (ja) 半導体装置およびその製造方法
JP4571105B2 (ja) 半田付け構造を改善した発光ダイオード、及びこの発光ダイオードを半田付けによって基板に組み立てる方法並びにこの組立方法によって製造した発光ダイオードアセンブリ
JP2007141570A (ja) 雌コネクタの取付構造
JP5011562B2 (ja) 半導体装置およびその製造方法
JP6239840B2 (ja) 半導体装置および半導体装置の製造方法
KR102168886B1 (ko) 단자 접속 구조 및 그 제조 방법
TWI344197B (en) Semiconductor device
KR100438248B1 (ko) 면실장형(面實裝型)전자부품및그제조방법
JP2010212729A (ja) 半導体装置およびその製造方法
JP2003068967A (ja) 半導体装置
JP2014154443A (ja) 端子接続構造およびその製造方法
JP3879442B2 (ja) 電気部品取付構造
JP2009182265A (ja) フィルムコンデンサ用電極端子及びフィルムコンデンサ
JP2006278385A (ja) 電子部品及びその製造方法
JP2008182078A (ja) チップ型金属板抵抗器
JP2005251856A (ja) 半導体装置
JP4225164B2 (ja) 配線基板の製造方法
JP7172325B2 (ja) 配線基板、半導体装置、配線基板の製造方法
JP2008034830A (ja) 半導体装置およびリードフレームとその製造方法
JP2018110169A (ja) 半導体装置および半導体装置製造方法
KR101259714B1 (ko) 커넥터 제조 방법
JP3751080B2 (ja) 電子部品
JP2004349413A (ja) 表面実装クランプ
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP4597265B6 (ja) 半田付け構造を改善した発光ダイオード、及びこの発光ダイオードを半田付けによって基板に組み立てる方法並びにこの組立方法によって製造した発光ダイオードアセンブリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees