JP7172325B2 - 配線基板、半導体装置、配線基板の製造方法 - Google Patents
配線基板、半導体装置、配線基板の製造方法 Download PDFInfo
- Publication number
- JP7172325B2 JP7172325B2 JP2018172007A JP2018172007A JP7172325B2 JP 7172325 B2 JP7172325 B2 JP 7172325B2 JP 2018172007 A JP2018172007 A JP 2018172007A JP 2018172007 A JP2018172007 A JP 2018172007A JP 7172325 B2 JP7172325 B2 JP 7172325B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- solder
- wiring board
- circuit board
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
上記実施の形態に記載の配線基板は、第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下であり、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、前記第1回路層と前記導線の一端側とを接合する第1半田と、を備えることを特徴とする。
2 :積層基板
3a :半導体チップ
3b :半導体チップ
4 :配線基板
5 :配線基板
6 :配線基板製造装置
20 :絶縁板
21 :回路層
22 :金属層
30 :半田(第2半田)
40 :回路基板
41 :半田(第1半田)
42 :導線
43 :スルーホール
50 :回路基板
51 :スルーホール
52 :ピン
60 :第1治具
60a :穴
60b :分割体
60c :分割体
60d :直線溝
60e :面取り
61 :ロール
62 :ガイドローラ
63 :第2治具
63a :貫通孔
63b :分割体
63c :分割体
63d :直線溝
63e :面取り
64 :刃
65 :刃
66 :貫通孔
Claims (16)
- 第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、
前記スルーホールの内径より小さい線径であって、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、
前記第1回路層と前記導線の一端側とを接合する第1半田と、を備え、
前記スルーホールは、複数設けられ、
前記導線及び前記第1半田は、複数の前記スルーホールに対応してそれぞれ設けられ、
それぞれの前記導線において、前記所定長さが異なり、
前記導線の一端側は、前記スルーホールから突出しており、かつ曲げられていることを特徴とする配線基板。 - 前記回路基板は、前記スルーホールの内壁に前記第1回路層と接続する導電層を有することを特徴とする請求項1に記載の配線基板。
- 前記第1半田は、前記導線の前記第1回路層に隣接する領域にそれぞれフィレットを形成しており、前記回路基板の前記第1回路層とは反対側の面に露出していないことを特徴とする請求項1または2に記載の配線基板。
- 前記回路基板は、前記第1絶縁板の他方の面に配置された第2回路層を有し、前記第2回路層が前記導電層と接続し、
前記第1半田は、前記スルーホールの内壁と前記導線の外周との隙間を埋めるように配置され、前記導線の前記第1回路層に隣接する領域及び前記導線の前記第2回路層に隣接する領域にフィレットを形成していることを特徴とする請求項2に記載の配線基板。 - 第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、
前記スルーホールの内径より小さい線径であって、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、
前記第1回路層と前記導線の一端側とを接合する第1半田と、
を備え、
前記スルーホールは、複数設けられ、
前記導線及び前記第1半田は、複数の前記スルーホールに対応してそれぞれ設けられ、
それぞれの前記導線において、前記所定長さが異なり、
前記第1半田は、前記導線の前記第1回路層に隣接する領域にそれぞれフィレットを形成しており、前記回路基板の前記第1回路層とは反対側の面に露出していない
ことを特徴とする配線基板。 - 前記回路基板は、前記スルーホールの内壁に前記第1回路層と接続する導電層を有することを特徴とする請求項5に記載の配線基板。
- 第2絶縁板及び該第2絶縁板の一方の面に配置された第3回路層を有する積層基板と、
上面に電極を有し、下面は前記第1半田より融点が低い第2半田を介して前記第3回路層上に配置された半導体チップと、
前記回路基板の他方の面が、前記積層基板の前記半導体チップが実装された側の面に対向しており、前記導線の他端側が前記半導体チップの前記電極に電気的に接続された請求項1から請求項6のいずれか一項に記載の配線基板と、を備えることを特徴とする半導体装置。 - 前記半導体チップは、厚さの異なる複数の半導体チップであり、
それぞれの前記導線において、前記所定長さが前記半導体チップの厚さに応じて異なることを特徴とする請求項7に記載の半導体装置。 - 第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板を準備する工程と、
前記回路基板の前記スルーホールに対応する位置に所定深さの底のある穴を形成した第1治具を準備する工程と、
前記スルーホールの位置と前記穴の位置とが一致するように前記回路基板を前記第1治具上に載置する載置工程と、
前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下である導線を、前記スルーホールを貫通して前記穴の底まで挿入する挿入工程と、
前記回路基板の前記第1治具に対向する面とは反対側の面から前記導線を刃で切断する切断工程と、
前記導線の切断面に第1半田を付ける工程と、
前記第1半田を溶融して前記導線の切断側を前記第1回路層に接合する工程と、を備えることを特徴とする配線基板の製造方法。 - 前記第1治具は、前記穴を複数有し、該穴の深さが異なることを特徴とする請求項9に記載の配線基板の製造方法。
- 複数のロールから供給され線状に直列に連続している導線を複数の前記スルーホールへそれぞれ挿入した後、複数の前記導線を一度に切断することを特徴とする請求項10に記載の配線基板の製造方法。
- 前記第1治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記穴を形成することを特徴とする請求項9から請求項11のいずれか一項に記載の配線基板の製造方法。
- 前記挿入工程において、前記スルーホールに対する前記導線の挿入をガイドする貫通孔が形成された第2治具を用い、
前記第2治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記貫通孔を形成し、
前記切断工程において、前記導線をガイドした前記貫通孔の出口側の端面に沿って前記刃をスライドさせることにより前記導線を切断することを特徴とする請求項9から請求項12のいずれか一項に記載の配線基板の製造方法。 - 前記刃は、板状の刃であり、前記刃の先端は、前記回路基板から遠い上側が薄く、前記回路基板と対向する下側が厚い片刃状であることを特徴とする請求項9から請求項13のいずれか一項に記載の配線基板の製造方法。
- 前記刃は、板に開けられた貫通孔の内周縁を前記刃の先端としていることを特徴とする請求項9から請求項13のいずれか一項に記載の配線基板の製造方法。
- 前記導線の外周は、Sn、Ni、又は前記第1半田で被覆されていることを特徴とする請求項9から請求項15のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172007A JP7172325B2 (ja) | 2018-09-14 | 2018-09-14 | 配線基板、半導体装置、配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172007A JP7172325B2 (ja) | 2018-09-14 | 2018-09-14 | 配線基板、半導体装置、配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043317A JP2020043317A (ja) | 2020-03-19 |
JP7172325B2 true JP7172325B2 (ja) | 2022-11-16 |
Family
ID=69799449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018172007A Active JP7172325B2 (ja) | 2018-09-14 | 2018-09-14 | 配線基板、半導体装置、配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7172325B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289999A (ja) | 2001-03-27 | 2002-10-04 | Suzuki Co Ltd | 配線基板及びその製造方法 |
JP2004022705A (ja) | 2002-06-14 | 2004-01-22 | Mitsubishi Electric Corp | パワーモジュール |
JP2009176924A (ja) | 2008-01-24 | 2009-08-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2013065620A (ja) | 2011-09-15 | 2013-04-11 | Sumitomo Electric Ind Ltd | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
JP2013125803A (ja) | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2016024445A1 (ja) | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | 半導体装置 |
-
2018
- 2018-09-14 JP JP2018172007A patent/JP7172325B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289999A (ja) | 2001-03-27 | 2002-10-04 | Suzuki Co Ltd | 配線基板及びその製造方法 |
JP2004022705A (ja) | 2002-06-14 | 2004-01-22 | Mitsubishi Electric Corp | パワーモジュール |
JP2009176924A (ja) | 2008-01-24 | 2009-08-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2013065620A (ja) | 2011-09-15 | 2013-04-11 | Sumitomo Electric Ind Ltd | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
JP2013125803A (ja) | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2016024445A1 (ja) | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020043317A (ja) | 2020-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5083226B2 (ja) | 半導体装置およびその製造方法 | |
US9070659B2 (en) | Semiconductor device | |
WO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
KR20120127535A (ko) | 프레스 피트 단자 및 반도체 장치 | |
CN108369933B (zh) | 半导体装置及其制造方法 | |
CN110637366B (zh) | 半导体器件及其制造方法 | |
JP2009064908A (ja) | 配線基板およびその製造方法 | |
JP5819052B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4764692B2 (ja) | 半導体モジュール | |
WO2016152647A1 (ja) | 回路構成体 | |
US10115699B2 (en) | Method for manufacturing wire bonding structure, wire bonding structure, and electronic device | |
US11164846B2 (en) | Semiconductor device manufacturing method and soldering support jig | |
US11071212B2 (en) | Semiconductor device manufacturing method | |
JP2002026067A (ja) | 半導体装置及びその実装方法 | |
JP7172325B2 (ja) | 配線基板、半導体装置、配線基板の製造方法 | |
JP2020519027A (ja) | 半導体モジュール | |
JP5579148B2 (ja) | 電力用半導体装置 | |
JP7173487B2 (ja) | 半導体装置 | |
JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5025394B2 (ja) | 半導体装置及びその製造方法 | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
US11552065B2 (en) | Semiconductor device | |
JP5734493B2 (ja) | 電力用半導体装置 | |
JP2021027146A (ja) | 半導体装置 | |
US11929306B2 (en) | Semiconductor device comprising first and second lead frames |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7172325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |