JP2020043317A - 配線基板、半導体装置、配線基板の製造方法 - Google Patents

配線基板、半導体装置、配線基板の製造方法 Download PDF

Info

Publication number
JP2020043317A
JP2020043317A JP2018172007A JP2018172007A JP2020043317A JP 2020043317 A JP2020043317 A JP 2020043317A JP 2018172007 A JP2018172007 A JP 2018172007A JP 2018172007 A JP2018172007 A JP 2018172007A JP 2020043317 A JP2020043317 A JP 2020043317A
Authority
JP
Japan
Prior art keywords
hole
wiring board
solder
circuit board
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018172007A
Other languages
English (en)
Other versions
JP7172325B2 (ja
Inventor
慎司 多田
Shinji Tada
慎司 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018172007A priority Critical patent/JP7172325B2/ja
Publication of JP2020043317A publication Critical patent/JP2020043317A/ja
Application granted granted Critical
Publication of JP7172325B2 publication Critical patent/JP7172325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体装置をより小型化すること。【解決手段】配線基板(4)は、第1絶縁板、第1絶縁板の一方の面に配置された第1回路層、及び第1絶縁板と第1回路層を貫通するスルーホール(43)を有する回路基板(40)と、スルーホールの内径より小さい線径であって、線径が0.1mm以上0.4mm以下であり、一端側がスルーホールに挿入され、他端側が回路基板から所定長さで突出した導線(42)と、第1回路層と導線の一端側とを接合する第1半田(41)と、を備える。【選択図】図1

Description

本発明は、配線基板、半導体装置、配線基板の製造方法に関する。
従来より、基板に電子部品や端子ピン等を実装して配線基板を製造する方法として以下のようなものが提案されている(例えば特許文献1から特許文献6を参照)。
特許文献1では、回路板に複数の開口が形成されており、各開口にそれぞれ端子ピンが配置される。端子ピンは、上方から回路板に向かって押圧されることによって圧入され、位置が固定された状態で半田付けが実施される。
特許文献2では、電子回路基板の表面に回路パターンを形成する複数の孔が形成されており、各孔にはハンダペーストが充填されている。コンタクトピンは、各孔に対応する挿入孔が形成された治具を介して各孔に整列配置される。この状態でハンダペーストを溶融させた後に凝固させることでコンタクトピンが電子回路基板に固定される。
特許文献3では、基板に形成される孔に線材を挿入するに際し、予め線材に孔の内径よりも幅広の幅広部を形成しておき、線材を孔に位置決めした状態で半田付けが実施される。
特許文献4では、電子部品を配線基板に半田付けするにあたって、電子部品のリード端子を配線基板の挿通して実装した後、電子部品の上方から重しを被せることで電子部品を保持する。そして、電子基板の裏面側から突出するリード端子を所定長さで切断した後、電子基板の裏面を半田槽に浸漬して半田付けが実施される。
特許文献5では、金属線によって構成される導電部材が基材の一方の面と他方の面との間で直線状に延在する構造を有し、複数の導電部材が金型に配置された状態で金型内に基材を形成する樹脂材を注入することにより、導電部材と基材とを一体成型した基板が形成される。
特許文献6では、所定長さに切断された線材を基板に押し込んで圧入することにより、固定される。また、基板の裏面から突出した線材の端部はプレス装置によって押し潰され、基板の表面に平行な平坦部が形成される。
特公昭54−8870号公報 特許第3110655号公報 特開平2−246192号公報 特開平5−267835号公報 特開平10−27825号公報 特開昭60−46091号公報
ところで、半導体装置は、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
半導体装置においては、省スペースの観点から更なる小型化が求められている。例えば、基板に実装されるチップの小型化に伴い、基板に形成される電極パッドも小型化されると、その配線構造としてチップと電極パッドとを接続する導線(ピン)の径も小さくする必要がある。
しかしながら、上記の文献に記載の配線基板の製造方法では、例えば導線用の端子ピンを圧入できるだけの径が必要であり、より径の小さいピン(導線)への適用は難しいことが想定される。
本発明はかかる点に鑑みてなされたものであり、半導体装置をより小型化することが可能な配線基板、半導体装置、配線基板の製造方法を提供することを目的の1つとする。
本発明の一態様の配線基板は、第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下であり、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、前記第1回路層と前記導線の一端側とを接合する第1半田と、を備えることを特徴とする。
本発明の一態様の半導体装置は、第2絶縁板及び該第2絶縁板の一方の面に配置された第3回路層を有する積層基板と、上面に電極を有し、下面は前記第1半田より融点が低い第2半田を介して前記第3回路層上に配置された半導体チップと、前記回路基板の他方の面が、前記積層基板の前記半導体チップが実装された側の面に対向しており、前記導線の他端側が前記半導体チップの前記電極に電気的に接続された上記の配線基板と、を備えることを特徴とする。
本発明の一態様の配線基板の製造方法は、第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板を準備する工程と、前記回路基板の前記スルーホールに対応する位置に所定深さの底のある穴を形成した第1治具を準備する工程と、前記スルーホールの位置と前記穴の位置とが一致するように前記回路基板を前記第1治具上に載置する載置工程と、前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下である導線を、前記スルーホールを貫通して前記穴の底まで挿入する挿入工程と、前記回路基板の前記第1治具に対向する面とは反対側の面から前記導線を刃で切断する切断工程と、前記導線の切断面に第1半田を付ける工程と、前記第1半田を溶融して前記導線の切断側を前記第1回路層に接合する工程と、を備えることを特徴とする。
本発明によれば、線径の小さい導線を用いることで、半導体装置をより小型化することが可能である。
本実施の形態に係る半導体装置の一例を示す断面模式図である。 比較例に係る配線基板の模式図である。 本実施の形態に係る配線基板製造装置の模式図である。 本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。 本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。 本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。 本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。 本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。 変形例に係る配線基板製造装置の模式図である。
以下、本発明を適用可能な半導体装置について説明する。図1は、本実施の形態に係る半導体装置の一例を示す断面模式図である。図1Aは半導体装置全体の模式図を表し、図1Bは図1Aに示す配線基板の一部を拡大した図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
図1Aに示すように、半導体装置1は、積層基板2と、半導体チップ3a、3bと、配線基板4と、を含んで構成される。積層基板2は、金属層と絶縁層とを積層して構成される。具体的に積層基板2は、絶縁板20(第2絶縁板)と、絶縁板20の上面(一方の面)に配置される回路層21(第3回路層)と、絶縁板20の下面(他方の面)に配置される金属層22と、を有している。
半導体チップは、厚さの異なる複数(本実施の形態では2つ)の半導体チップ3a、3bで構成され、例えばシリコン(Si)、炭化けい素(SiC)等の半導体基板によって上面視方形状に形成される。半導体チップ3a、3bのそれぞれの上面には、電極(不図示)が形成されている。半導体チップ3a、3bは、それぞれ半田30(第2半田)を介して回路層21上に配置される。
なお、半導体チップ3a、3bとしては、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子、FWD(Free Wheeling Diode)等のダイオードが用いられる。また、半導体チップ3a、3bとして、IGBTとFWDを一体化したRC(Reverse Conducting)−IGBT、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)−IGBT等が用いられてもよい。
配線基板4は、外部電極(不図示)と半導体チップ3a、3bの電極とを電気的に接続するものであり、積層基板2及び半導体チップ3a、3bに対向配置されている。具体的に配線基板4は、回路基板40に半田41(第1半田)を介して複数の導線42を接続して構成される。回路基板40は、いわゆるプリント基板であり、絶縁板(第1絶縁板)の上面(一方の面)に第1回路層(不図示)を配置し、絶縁板の下面(他方の面)に第2回路層(不図示)を配置して構成される。また、回路基板40は、絶縁板、第1、第2回路層を厚み方向に貫通するスルーホール43を所定箇所に複数有している(図1では6箇所)。各スルーホール43の内壁には、第1、第2回路層と接続する筒状の導電層(不図示)が形成されている。回路基板40の下面は、積層基板2の半導体チップ3a、3bが実装された側の面(上面)に対向している。
導線42は、スルーホール43の内径より小さい線径を有し、具体的に線径が0.1mm以上0.4mm以下に設定される。導線42の外周は、Sn、Ni、又は半田41で被覆されている。導線42は、複数のスルーホール43に対応してそれぞれ設けられる。図1Bに示すように、導線42の一端側は、スルーホール43の内壁に対して隙間を空けるように挿入されており、スルーホール43の内壁と導線42の外周との隙間を埋めるように半田41が配置されている。半田41により導線42の一端側と第1、第2回路層及び導電層が接合される。導線42の他端側は、回路基板40の下面側から所定長さで突出しており、その先端が半導体チップ3a、3bの電極に電気的に接続されている。詳細は後述するが、それぞれの導線42において、上記した所定長さ(突出長さ)は、対向する半導体チップ3a、3bの厚さに応じて異なっている。
ところで、上記のような外部電極と半導体チップの電極とを電気的に接続する種々の配線基板にあっては、従来より、接続用のピンを回路基板(プリント基板)のスルーホールに圧入して製造する方法が提案されている。図2は、比較例(従来例)に係る配線基板の模式図である。図2に示すように、比較例に係る配線基板5は、回路基板50のスルーホール51に所定長さのピン52を圧入して構成される。ピン52は圧入可能な比較的太い外径を有する(例えばφ0.5mm)。配線基板5を製造する際には、予め不図示の振込機(パーツ整列機)により、スルーホール43のピッチに合わせて複数のピン52を治具上(不図示)に配置しておく。そして、その治具上に回路基板50を配置してプレス機等により押し込むことでピン52を圧入する。
また、半導体装置の分野においては、昨今の技術革新により省スペースの観点から更なる小型化が求められている。例えば、半導体チップの小型化に伴い、当該半導体チップに接続するための配線基板も小型化が求められる。配線基板を小型化するためには、スルーホール51の内径やそのピッチを小さくする、更には、スルーホール51に挿入されるピン52の径も小さくする必要がある。
しかしながら、上記したように、ピン52をスルーホール51に圧入する場合には、ピン52を圧入できるだけの径が必要であり、ピン52の径には制約(下限)が存在する。すなわち、ピン52の径を小さくし過ぎると、ピン52をスルーホール51に圧入できないことが想定され、従来の方法では配線基板を製造できないという問題がある。
そこで、本件発明者は、スルーホールに挿入されるピン(導線)の径に着目し、本発明に想到した。具体的に本実施の形態では、回路基板40に形成されるスルーホール43に対し、スルーホール43の内径より小さい線径の導線42を挿入し、導線42の一端側を半田30で固定する構成とした。より具体的には、導線42の線径を0.1mm以上0.4mm以下とし、導線42の一端側を半田30でスルーホール43との隙間を埋めるように回路層(第1、第2回路層及び導電層)に接合させ、導線42の他端側を回路基板40の他方の面(下面)から所定長さで突出させる構成とした。
この構成によれば、導線42をスルーホール43に圧入する必要がなく、より小さい線径の導線42で配線基板4を形成することが可能である。また、導線42の線径を小さくしたことで、スルーホール43のピッチを小さくすることができ、配線基板4に高密度に複数の導線42を配置することが可能となる。この結果、半導体装置1全体として小型化を実現することが可能である。なお、0.1mm以上0.4mm以下という導線42の線径範囲は、導線42をかしめてスルーホール43に圧入できない線径の範囲を表している。
また、導線42の所定長さ(回路基板40の下面からの突出長さ)は、スルーホール43毎に独立して任意の長さに調整が可能である。具体的に導線42の所定長さは、半導体チップ3a、3bの厚さに応じて異なっている。この構成によれば、異なる厚さの半導体チップ3a、3bであっても、各半導体チップとの導通を確保しつつ適切に配線基板4を積層基板2の上方に実装することが可能である。
また、図1Bに示すように、半田41は、導線42の第1回路層に隣接する領域にそれぞれフィレットを形成している。すなわち、導線42の一端側は、スルーホール43の周囲において半田41によってフィレットを形成するように回路基板40の上面から僅かに上方に突出している。また、半田41は、スルーホール43の内壁と導線の外周との隙間を埋めるようにスルーホール43内に溶け込んでおり、回路基板40の第1回路層とは反対側の面、すなわち回路基板40の下面側には露出していない。より具体的に半田41は、回路基板40の下面側のスルーホール43の内周縁部からはみ出ないように、導線42のの第2回路層に隣接する領域にそれぞれフィレットを形成している。
この構成によれば、回路基板40の裏面側に半田41がはみ出ないことで、導線42の他端側における突出部分同士に半田ブリッジが形成され難くなっている。また、スルーホール43全体が半田41によって埋められることで、導線42が回路基板40の厚み以上の長さで半田41により強固に固定される。よって比較的線径の小さい導線42を補強して曲がり難くすることが可能である。また、回路基板40に第1、第2回路層及びこれらの回路層を接続する導電層をスルーホール43の内壁に設けたことで、導線42と導通を確保する面積を大きくすることができ、導線42の導通性を向上することが可能である。
また、導線42の外周がSn、Ni、又は半田41で被覆されることにより、導線42と半田41との接合性を向上することが可能である。
また、導線42を回路基板40に接合する半田41よりも、半導体チップ3a、3bを積層基板2の回路層21に接合する半田30の方が、融点が低いことが好ましい。この構成によれば、融点の異なる半田30、41を用いることで、配線基板4を製作した後、半導体装置1の各構成部品を組み合わせた状態(仮組みした状態)で再加熱することにより、半導体装置1を容易に製造することが可能である。より具体的には、再加熱の際に半田41の溶融温度よりも低い温度とすることで、半田41を溶融させることなく半田30のみを溶融させて積層基板2と半導体チップ3a、3bとを接合することが可能である。
次に、図3を参照して、本実施の形態に係る配線基板製造装置について説明する。図3は、本実施の形態に係る配線基板製造装置の模式図である。なお、以下に示す配線基板製造装置は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
図3に示すように、配線基板製造装置6は、回路基板40のスルーホール43に導線42を挿入し、当該導線42を所定長さで切断するように構成されている。具体的に配線基板製造装置6は、回路基板40を載置する第1治具60と、導線42が巻回された複数のロール61と、導線42の張力を調整するガイドローラ62と、導線42をスルーホール43に案内する第2治具63と、導線42を切断する刃64と、を含んで構成される。
第1治具60は、回路基板40を載置する基台であり、各スルーホール43に対応する位置に穴60aが形成されている。当該穴60aは、導線42の線径より僅かに大きい内径で、スルーホール43の位置によって異なる所定深さの底を有している。第1治具60は、一対の分割体60b、60cで構成され、当該分割体60b、60cのそれぞれの合わせ面上に形成された直線溝60d(図4参照)を合わせることで穴60aを形成する。このため、線径の小さいを導線42を挿入可能な内径の小さい穴60aを、ドリルを用いる場合に比べて容易に形成することができる。また、穴60aの入口側(上面側)には、面取り60e(図4参照)が形成されている。回路基板40は、第1治具60の上面にスルーホール43と穴60aとが一致するように載置される。なお、第1治具60は、半田41が付着しないような材質、例えばアルミニウムやカーボン等の材質で形成されることが好ましい。
ロール61は、十分に長い1本の導線42を巻回して構成される。ロール61は、スルーホール43の数に応じて複数設けられることが好ましい(本実施の形態では6つ)。ガイドローラ62は、ロール61から繰り出される導線42を所定の張力で押圧する。
第2治具63は、導線42を直線に強制して保持し、下方に案内するものであり、第1治具60と同様に各スルーホール43に対応する位置に貫通孔63aが形成されている。当該貫通孔63aは、導線42の線径より僅かに大きい内径を有している。第2治具63は、一対の分割体63b、63cで構成され、当該分割体63b、63cのそれぞれの合わせ面上に形成された直線溝63d(図4参照)を合わせることで貫通孔63aを形成する。このため、線径の小さいを導線42を挿入可能な内径の小さい貫通孔63aを、ドリルを用いる場合に比べて容易に形成することができる。また、貫通孔63aの入口側(上面側)には、面取り63e(図4参照)が形成されている。第2治具63は、スルーホール43と貫通孔63aとが一致するように回路基板40の上方に対向配置される。導線42は、先端が貫通孔63aに挿入された後、下方の回路基板40に向かって送り出される。
刃64は、第2治具63の下面に沿って貫通孔63aに直交する方向にスライド可能な板状の刃で構成され、例えば市販の刃を採用することが可能である。刃64は、先端が鋭角を成す片刃状に形成され、スライド方向に向かうに従って厚みが薄くなっている。具体的に刃64の先端は、回路基板40から遠い上側が薄く、回路基板と対向する下側が厚くなっている。
次に、図4から図8を参照して、本実施の形態に係る配線基板の製造方法について説明する。図4から図8は、本実施の形態に係る配線基板の製造方法の所定の工程を示す模式図である。なお、以下に示す配線基板の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
図4から図8に示すように、本実施の形態に係る配線基板の製造方法は、回路基板40を準備する工程と、第1治具60を準備する工程と、回路基板40を第1治具60上に載置する載置工程と、導線42をスルーホール43に挿入する挿入工程と、導線42を所定長さで切断する切断工程と、導線42に半田41を付ける工程と、半田41を溶融して回路基板40に接合する工程(接合工程)と、から構成される。
先ず、図4に示すように、予め回路基板40、第1治具60、及び第2治具63を準備しておく。そして、載置工程が実施される。載置工程においては、スルーホール43の位置と穴60aの位置とが一致するように、回路基板40が第1治具60上に載置される。また、スルーホール43の位置と貫通孔63aの位置とが一致するように、第2治具63の下方に第1治具60及び回路基板40が位置付けられる。
次に、挿入工程が実施される。図5に示すように、挿入工程においては、ロール61(図3参照)から導線42が繰り出され、導線42の先端が第2治具63の貫通孔63aに挿入される。このとき、貫通孔63aの入口側に面取り63eが形成されていることで、導線42の先端が貫通孔63aの途中で引っ掛かることなくスムーズに挿入することが可能である。更に導線42の先端は、貫通孔63a下方のスルーホール43を貫通して第1治具60の穴60aの底まで挿入される。この場合においても、穴60aの入口側に面取り60eが形成されていることで、導線42の先端が穴60aの途中で引っ掛かることなくスムーズに挿入することが可能である。このように、挿入工程において第2治具63を用いたことにより、スルーホール43に対する導線42の挿入をガイドすることが可能である。また、穴60a毎に深さを異ならせることで、導線42の所定長さ(回路基板40の下面からの突出長さ)を個々に調整することが可能である。
次に、切断工程が実施される。切断工程では、回路基板40の第1治具60に対向する面とは反対側の面、すなわち第2治具63の下面側から導線42が刃64で切断される。具体的には、刃64の先端が第2治具63の下面に沿うように位置づけられており、導線42をガイドした貫通孔63aの出口側の端面に沿って刃64をスライドさせる。すなわち、導線42の延在方向に直交する方向(せん断方向:図5では紙面左から右の方向)に刃64をスライドさせることで、複数の導線42が一度に切断される。
このように、本実施の形態では、複数のロール61から供給され線状に直列に連続している導線42を複数のスルーホール43へそれぞれ挿入した後、複数の導線42を一度に切断している。このため、ロール61から供給される導線42を連続的に使用することができ、リードフレームのような廃棄部分が存在しないため、歩留まりを向上することが可能である。
また、切断工程においては、導線42の先端が穴60aに保持され、導線42の基端が貫通孔63aに保持されている。このため、片刃状の刃64を第2治具63の下面に沿ってスライドさせて導線42を切断した際に、導線42の先端側を直線状に維持することが可能である。また、導線42の基端側においては、貫通孔63a内の導線42が貫通孔63aの内壁に接触しており、導線42の直線状態が維持されている。このため、次に送り出される導線42の先端を直線状態のまま穴60aに挿入することが可能である。また、切断後の導線42が第2治具63の合わせ面に引っ掛かることを防止することも可能である。なお、切断直後においては、図6に示すように、導線42の切断部分(導線42の一端側)がスルーホールから僅かに突出しており、切断方向(刃64のスライド方向)に向かって僅かに曲げられている。
次に、半田41を付ける工程が実施される。本工程では、図7に示すように、切断後の各導線42に対して半田41を配置する。具体的には、導線42の切断面に長球状の半田41を配置する。半田41は、導線42の切断方向(左右方向)に長い長球状を有し、スルーホール43の内径より大きい外径を有する。半田41の配置は、既存の半田付け装置を用いることが可能である。
次に、接合工程が実施される。接合工程では、各導線42の切断面に配置された半田41を溶融して導線42の切断側(一端側)を第1回路層に接合する。例えば、図7に示す第1治具60に載置された回路基板40を炉に投入して半田41の溶融温度まで加熱することが考えられる。これにより、半田41が溶融して、当該半田41はスルーホール43内に流れ込む。この結果、図8に示すように、スルーホール43の内壁と導線42の外周との隙間が半田41によって埋められる。この結果、回路基板40の上面及び下面に形成される第1、第2回路層と、スルーホール43の内壁に形成される導電層とが、半田41を介して各導線42に接合される。上記したように、半田41は、導線42の一端側において、回路基板40の上面から突出するようなフィレットを形成し、導線42の他端側において、回路基板40の下面から突出しない程度にスルーホール43の内壁からフィレットを形成している。以上の工程を経ることで配線基板4が製造される。
このように、本実施の形態によれば、スルーホール43の内径より小さい線径の導線42を、半田41を介して回路基板40に接合することにより、従来のように比較的太い線径の導線(ピン)を圧入することなく配線基板4を製造することが可能である。このため、スルーホール43のピッチを小さくすることができ、配線基板4及びこれを備えた半導体装置1を小型化することが可能になっている。
なお、上記実施の形態では、板状の刃64を回路基板40の一端から他端に向かってスライドさせることにより、各導線42を所定長さに切断する構成としたが、この構成に限定されない。例えば、図9に示す構成が可能である。図9は、変形例に係る半導体製造装置の模式図である。刃の形状のみ図3の構成と異なる。図9に示すように、変形例に係る刃65は、板状体にスルーホール43の位置に対応した複数の貫通孔66を形成して構成される。すなわち、変形例では、板に開けられた貫通孔66の内周縁を刃65の先端としている。貫通孔66は、導線42を挿入可能な十分大きい内径を有する。この場合、1本の導線42に対して貫通孔66が刃として配置されるため、切断の際に貫通孔66の内径分だけ65をスライドさせることで複数の導線42を一度に切断することが可能である。よって、刃65の移動距離を短くして、スループットの向上や、装置の小型化を図ることが可能である。
また、上記実施の形態では、半導体チップが2つ設けられる場合について説明したが、この構成に限定されない。半導体チップの数は、1つでも3つ以上であってもよく、また半導体チップの厚みはそれぞれ同じでも異なっていてもよい。
また、上記実施の形態では、回路基板40に対して6本の導線42を配置し、1つの半導体チップの電極に対してそれぞれ3本の導線42を接続する構成としたが、この構成に限定されない。導線42の数は、適宜変更が可能であり、1つの半導体チップに対する導線42の接続数も3本に限らず変更が可能である。導線42の突出長さの同様であり、接続される半導体チップの厚さに応じて導線42の突出長さは変更が可能である。
また、上記実施の形態において、第1治具60及び第2治具63は、複数の穴(貫通孔)を一対の分割体で形成する構成としたが、この構成に限定されない。例えば、穴(貫通孔)毎に第1治具60及び第2治具63を準備してもよい。すなわち、穴(貫通孔)の数だけ第1治具60及び第2治具63を準備してもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に記載の配線基板は、第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下であり、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、前記第1回路層と前記導線の一端側とを接合する第1半田と、を備えることを特徴とする。
上記実施の形態に記載の配線基板において、前記スルーホールは、複数設けられ、前記導線及び前記第1半田は、複数の前記スルーホールに対応してそれぞれ設けられ、それぞれの前記導線において、前記所定長さが異なることを特徴とする。
上記実施の形態に記載の配線基板において、前記導線の一端側は、前記スルーホールから突出しており、かつ曲げられていることを特徴とする。
上記実施の形態に記載の配線基板において、前記回路基板は、前記スルーホールの内壁に前記第1回路層と接続する導電層を有することを特徴とする。
上記実施の形態に記載の配線基板において、前記第1半田は、前記導線の前記第1回路層に隣接する領域にそれぞれフィレットを形成しており、前記回路基板の前記第1回路層とは反対側の面に露出していないことを特徴とする。
上記実施の形態に記載の配線基板において、前記回路基板は、前記第1絶縁板の他方の面に配置された第2回路層を有し、前記第2回路層が前記導電層と接続し、前記第1半田は、前記スルーホールの内壁と前記導線の外周との隙間を埋めるように配置され、前記導線の前記第1回路層に隣接する領域及び前記導線の前記第2回路層に隣接する領域にフィレットを形成していることを特徴とする。
上記実施の形態に記載の半導体装置は、第2絶縁板及び該第2絶縁板の一方の面に配置された第3回路層を有する積層基板と、上面に電極を有し、下面は前記第1半田より融点が低い第2半田を介して前記第3回路層上に配置された半導体チップと、前記回路基板の他方の面が、前記積層基板の前記半導体チップが実装された側の面に対向しており、前記導線の他端側が前記半導体チップの前記電極に電気的に接続された上記の配線基板と、を備えることを特徴とする。
上記実施の形態に記載の半導体装置において、前記半導体チップは、厚さの異なる複数の半導体チップであり、それぞれの前記導線において、前記所定長さが前記半導体チップの厚さに応じて異なることを特徴とする。
上記実施の形態に記載の配線基板の製造方法は、第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板を準備する工程と、前記回路基板の前記スルーホールに対応する位置に所定深さの底のある穴を形成した第1治具を準備する工程と、前記スルーホールの位置と前記穴の位置とが一致するように前記回路基板を前記第1治具上に載置する載置工程と、前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下である導線を、前記スルーホールを貫通して前記穴の底まで挿入する挿入工程と、前記回路基板の前記第1治具に対向する面とは反対側の面から前記導線を刃で切断する切断工程と、前記導線の切断面に第1半田を付ける工程と、前記第1半田を溶融して前記導線の切断側を前記第1回路層に接合する工程と、を備えることを特徴とする。
上記実施の形態に記載の配線基板の製造方法において、前記第1治具は、前記穴を複数有し、該穴の深さが異なることを特徴とする。
上記実施の形態に記載の配線基板の製造方法は、複数のロールから供給され線状に直列に連続している導線を複数の前記スルーホールへそれぞれ挿入した後、複数の前記導線を一度に切断することを特徴とする。
上記実施の形態に記載の配線基板の製造方法において、前記第1治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記穴を形成することを特徴とする。
上記実施の形態に記載の配線基板の製造方法は、前記挿入工程において、前記スルーホールに対する前記導線の挿入をガイドする貫通孔が形成された第2治具を用い、前記第2治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記貫通孔を形成し、前記切断工程において、前記導線をガイドした前記貫通孔の出口側の端面に沿って前記刃をスライドさせることにより前記導線を切断することを特徴とする。
上記実施の形態に記載の配線基板の製造方法において、前記刃は、板状の刃であり、前記刃の先端は、前記回路基板から遠い上側が薄く、前記回路基板と対向する下側が厚い片刃状であることを特徴とする。
上記実施の形態に記載の配線基板の製造方法において、前記刃は、板に開けられた貫通孔の内周縁を前記刃の先端としていることを特徴とする。
上記実施の形態に記載の配線基板の製造方法において、前記導線の外周は、Sn、Ni、又は前記第1半田で被覆されていることを特徴とする。
以上説明したように、本発明は、半導体装置をより小型化することができるという効果を有し、特に、配線基板、半導体装置、配線基板の製造方法に有用である。
1 :半導体装置
2 :積層基板
3a :半導体チップ
3b :半導体チップ
4 :配線基板
5 :配線基板
6 :配線基板製造装置
20 :絶縁板
21 :回路層
22 :金属層
30 :半田(第2半田)
40 :回路基板
41 :半田(第1半田)
42 :導線
43 :スルーホール
50 :回路基板
51 :スルーホール
52 :ピン
60 :第1治具
60a :穴
60b :分割体
60c :分割体
60d :直線溝
60e :面取り
61 :ロール
62 :ガイドローラ
63 :第2治具
63a :貫通孔
63b :分割体
63c :分割体
63d :直線溝
63e :面取り
64 :刃
65 :刃
66 :貫通孔

Claims (16)

  1. 第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板と、
    前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下であり、一端側が前記スルーホールに挿入され、他端側が前記回路基板から所定長さで突出した導線と、
    前記第1回路層と前記導線の一端側とを接合する第1半田と、を備えることを特徴とする配線基板。
  2. 前記スルーホールは、複数設けられ、
    前記導線及び前記第1半田は、複数の前記スルーホールに対応してそれぞれ設けられ、
    それぞれの前記導線において、前記所定長さが異なることを特徴とする請求項1に記載の配線基板。
  3. 前記導線の一端側は、前記スルーホールから突出しており、かつ曲げられていることを特徴とする請求項2に記載の配線基板。
  4. 前記回路基板は、前記スルーホールの内壁に前記第1回路層と接続する導電層を有することを特徴とする請求項2又は請求項3に記載の配線基板。
  5. 前記第1半田は、前記導線の前記第1回路層に隣接する領域にそれぞれフィレットを形成しており、前記回路基板の前記第1回路層とは反対側の面に露出していないことを特徴とする請求項2から請求項4のいずれか一項に記載の配線基板。
  6. 前記回路基板は、前記第1絶縁板の他方の面に配置された第2回路層を有し、前記第2回路層が前記導電層と接続し、
    前記第1半田は、前記スルーホールの内壁と前記導線の外周との隙間を埋めるように配置され、前記導線の前記第1回路層に隣接する領域及び前記導線の前記第2回路層に隣接する領域にフィレットを形成していることを特徴とする請求項4に記載の配線基板。
  7. 第2絶縁板及び該第2絶縁板の一方の面に配置された第3回路層を有する積層基板と、
    上面に電極を有し、下面は前記第1半田より融点が低い第2半田を介して前記第3回路層上に配置された半導体チップと、
    前記回路基板の他方の面が、前記積層基板の前記半導体チップが実装された側の面に対向しており、前記導線の他端側が前記半導体チップの前記電極に電気的に接続された請求項2から請求項6のいずれか一項に記載の配線基板と、を備えることを特徴とする半導体装置。
  8. 前記半導体チップは、厚さの異なる複数の半導体チップであり、
    それぞれの前記導線において、前記所定長さが前記半導体チップの厚さに応じて異なることを特徴とする請求項7に記載の半導体装置。
  9. 第1絶縁板、前記第1絶縁板の一方の面に配置された第1回路層、及び前記第1絶縁板と前記第1回路層を貫通するスルーホールを有する回路基板を準備する工程と、
    前記回路基板の前記スルーホールに対応する位置に所定深さの底のある穴を形成した第1治具を準備する工程と、
    前記スルーホールの位置と前記穴の位置とが一致するように前記回路基板を前記第1治具上に載置する載置工程と、
    前記スルーホールの内径より小さい線径であって、該線径が0.1mm以上0.4mm以下である導線を、前記スルーホールを貫通して前記穴の底まで挿入する挿入工程と、
    前記回路基板の前記第1治具に対向する面とは反対側の面から前記導線を刃で切断する切断工程と、
    前記導線の切断面に第1半田を付ける工程と、
    前記第1半田を溶融して前記導線の切断側を前記第1回路層に接合する工程と、を備えることを特徴とする配線基板の製造方法。
  10. 前記第1治具は、前記穴を複数有し、該穴の深さが異なることを特徴とする請求項9に記載の配線基板の製造方法。
  11. 複数のロールから供給され線状に直列に連続している導線を複数の前記スルーホールへそれぞれ挿入した後、複数の前記導線を一度に切断することを特徴とする請求項10に記載の配線基板の製造方法。
  12. 前記第1治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記穴を形成することを特徴とする請求項9から請求項11のいずれか一項に記載の配線基板の製造方法。
  13. 前記挿入工程において、前記スルーホールに対する前記導線の挿入をガイドする貫通孔が形成された第2治具を用い、
    前記第2治具は、一対の分割体で構成され、当該分割体のそれぞれの合わせ面上に形成された直線溝を合わせることで前記貫通孔を形成し、
    前記切断工程において、前記導線をガイドした前記貫通孔の出口側の端面に沿って前記刃をスライドさせることにより前記導線を切断することを特徴とする請求項9から請求項12のいずれか一項に記載の配線基板の製造方法。
  14. 前記刃は、板状の刃であり、前記刃の先端は、前記回路基板から遠い上側が薄く、前記回路基板と対向する下側が厚い片刃状であることを特徴とする請求項9から請求項13のいずれか一項に記載の配線基板の製造方法。
  15. 前記刃は、板に開けられた貫通孔の内周縁を前記刃の先端としていることを特徴とする請求項9から請求項13のいずれか一項に記載の配線基板の製造方法。
  16. 前記導線の外周は、Sn、Ni、又は前記第1半田で被覆されていることを特徴とする請求項9から請求項15のいずれか一項に記載の配線基板の製造方法。
JP2018172007A 2018-09-14 2018-09-14 配線基板、半導体装置、配線基板の製造方法 Active JP7172325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018172007A JP7172325B2 (ja) 2018-09-14 2018-09-14 配線基板、半導体装置、配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172007A JP7172325B2 (ja) 2018-09-14 2018-09-14 配線基板、半導体装置、配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020043317A true JP2020043317A (ja) 2020-03-19
JP7172325B2 JP7172325B2 (ja) 2022-11-16

Family

ID=69799449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172007A Active JP7172325B2 (ja) 2018-09-14 2018-09-14 配線基板、半導体装置、配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7172325B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289999A (ja) * 2001-03-27 2002-10-04 Suzuki Co Ltd 配線基板及びその製造方法
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2009176924A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2013125803A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
WO2016024445A1 (ja) * 2014-08-12 2016-02-18 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289999A (ja) * 2001-03-27 2002-10-04 Suzuki Co Ltd 配線基板及びその製造方法
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2009176924A (ja) * 2008-01-24 2009-08-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2013125803A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
WO2016024445A1 (ja) * 2014-08-12 2016-02-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7172325B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
US7235876B2 (en) Semiconductor device having metallic plate with groove
KR20120127535A (ko) 프레스 피트 단자 및 반도체 장치
JP5083226B2 (ja) 半導体装置およびその製造方法
CN110637366B (zh) 半导体器件及其制造方法
US11171078B2 (en) Semiconductor device and method for manufacturing the same
US20160204047A1 (en) Semiconductor device and method for manufacturing the same
JP2012059927A (ja) 半導体装置および半導体装置の製造方法
US11071212B2 (en) Semiconductor device manufacturing method
US20200135691A1 (en) Semiconductor device manufacturing method and soldering support jig
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
JP5762319B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN114008769A (zh) 部件内置基板及部件内置基板的制造方法
US10115699B2 (en) Method for manufacturing wire bonding structure, wire bonding structure, and electronic device
JP5579148B2 (ja) 電力用半導体装置
JP7172325B2 (ja) 配線基板、半導体装置、配線基板の製造方法
US11552065B2 (en) Semiconductor device
US11302670B2 (en) Semiconductor device including conductive post with offset
JP5734493B2 (ja) 電力用半導体装置
US11929306B2 (en) Semiconductor device comprising first and second lead frames
US20220415764A1 (en) Semiconductor device
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
US20230395451A1 (en) Semiconductor device and manufacturing method for semiconductor device
WO2023106151A1 (ja) 半導体装置
JP2022027162A (ja) 半導体装置
JP2023089457A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7172325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150