JP5762319B2 - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP5762319B2
JP5762319B2 JP2012011658A JP2012011658A JP5762319B2 JP 5762319 B2 JP5762319 B2 JP 5762319B2 JP 2012011658 A JP2012011658 A JP 2012011658A JP 2012011658 A JP2012011658 A JP 2012011658A JP 5762319 B2 JP5762319 B2 JP 5762319B2
Authority
JP
Japan
Prior art keywords
power semiconductor
hole
semiconductor device
circuit
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012011658A
Other languages
English (en)
Other versions
JP2013152966A (ja
Inventor
稔 江草
稔 江草
藤野　純司
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012011658A priority Critical patent/JP5762319B2/ja
Publication of JP2013152966A publication Critical patent/JP2013152966A/ja
Application granted granted Critical
Publication of JP5762319B2 publication Critical patent/JP5762319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パッケージの主面から端子を取り出す電力用半導体装置の構成およびその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）がシリコン（Ｓｉ）に代わる半導体材料として開発が進められている。一方、大電流に対応できるとともに、小型化が容易なパッケージ（封止体）形態も求められている。
そこで、設置面積を低減するため、樹脂による封止体の側部から端子を取り出す形態に代えて、封止体の主面から端子を取り出す電力用半導体装置が提案されている（例えば、特許文献１参照。）。また、樹脂による封止体を形成したものではないが、穴の開いた絶縁基板の所定位置に貫通孔を有する複数のバスバーを固定し、バスバーと絶縁基板の孔を連通させてオス端子を挿入することで、主面上に端子を突出させるようにした配線板組立体や電気接続箱が提案されている（例えば、特許文献２または３参照。）。
特開２００７−１８４３１５号公報（段落００２１、００２９、図１、図３） 特開平１１−２１９７３８号公報（段落００１０〜００１６、図１、図２） 特開２００４−３５０３７７号公報（段落００１５〜００２７、図１、図２）
しかしながら、上記のような電力用半導体装置では、複数の端子を絶縁基板に位置決めして接合する必要があり、端子間の位置精度を保つのは困難であった。また、上記のような配線板組立体や電気接続箱では、絶縁基板の穴の中心に対して、固定したバスバーの貫通孔の中心がずれるとオス端子の突出方向にゆがみが生じ、端子の先端部の位置精度を保つことは困難であった。一方、絶縁基板の穴をバスバーの貫通孔より大きくあけることでゆがみは解消できるが、その場合、端子間の位置精度を保つためには、複数のバスバーのそれぞれを精度よく位置決めして絶縁基板に固定する必要があり、実質的に端子間の位置精度を保つことは困難であった。そのため、動作中に接合部等に余計な力が加わることになり、電気接続部の劣化をまねき、信頼性を低下させる可能性があった。
本発明は、上記のような課題を解決するためになされたもので、小型で信頼性の高い電力用半導体装置を得ることを目的としている。
本発明の電力用半導体装置は、回路基板の回路面に接合された電力用半導体素子と、それぞれ一端側が前記電力用半導体素子を含む前記回路面側に設置された回路部材のいずれかと電気接続されるとともに、他端側の所定位置に貫通孔を有する複数のリードパターンと、前記回路部材と前記回路面を封止して前記回路面と略平行な主面を有するように形成された封止体と、前記複数のリードパターンのそれぞれの貫通孔に対応し、前記封止体の主面から前記回路面に向かって、先端にテーパー部を設けたピンによって形成されたメス型コネクタと、を備え、前記メス型コネクタの前記回路面に向かう端部が、前記封止体に形成されたテーパー部により閉じていることを特徴とする。
本発明の電力用半導体装置の製造方法は、回路基板の回路面に電力用半導体素子を含む回路部材を設置する工程と、それぞれ所定位置に貫通孔を有する複数のリードパターンが連結して一体となったリードフレームを用い、前記複数のリードパターンのそれぞれの一端側を前記回路部材のいずれかと電気接続して前記回路基板に半導体回路を構成する工程と、前記半導体回路が構成された回路基板を金型内に設置するとともに、前記複数のリードパターンのそれぞれの貫通孔に、先端にテーパー部を設けたピンを挿入する工程と、記金型内に樹脂を注入して前記回路面に略平行な主面を有する封止体を形成するとともに、前記ピンを引き抜いて前記複数のリードパターンのそれぞれの貫通孔に対応し前記封止体の主面から前記回路面に向かうとともに、前記回路面に向かう端部が、前記封止体に形成されたテーパー部により閉じているメス型コネクタを形成する工程と、前記リードフレームのうち、前記封止体からはみ出た部分を切り離す工程と、を含むことを特徴とする。
本発明の電力用半導体装置によれば、少なくとも封止前にはリードフレームとして一体化された複数のリードパターンの貫通孔と連通するようにして、メス型コネクタを主面に形成したので、複数のメス型コネクタを正確に配置することができ、小型で信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための、電力用半導体装置にプレスフィット端子を装着した状態での斜視図、電力用半導体装置の断面図、および電力用半導体装置の製造に用いるリードフレームの斜視図である。 本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための、プレスフィット端子の正面図と側面図と断面図、コネクタ部の断面図、およびコネクタ部にプレスフィット端子を挿入した状態での断面図である。 本発明の実施の形態１の変形例にかかる電力用半導体装置の構成を説明するための、コネクタ部の平面図である。 本発明の実施の形態１にかかる電力用半導体装置の製造工程を説明するための、工程ごとの状態を示す図である。 本発明の実施の形態１にかかる電力用半導体装置の製造工程を説明するためのフローチャートである。 本発明の実施の形態１にかかる電力用半導体装置の製造に用いる金型のピン形状を説明するための部分拡大図である。 本発明の実施の形態２にかかる電力用半導体装置の構成を説明するための、コネクタ部の平面図と断面図、およびコネクタ部にプレスフィット端子を挿入した状態での断面図である。 本発明の実施の形態３にかかる電力用半導体装置の構成を説明するための、コネクタ部の断面図である。
実施の形態１．
図１〜図６は、本発明の実施の形態１にかかる電力用半導体装置の構成を説明するためのもので、図１は電力用半導体装置および電力用半導体装置の製造に用いる主要部材の構成を示したものであって、図１（ａ）は電力用半導体装置の斜視図、図１（ｂ）は図１（ａ）のＢ−Ｂ線による切断面であって、電力用半導体装置の長手方向断面図、図１（ｃ）は電力用半導体装置を構成するための主要部材の一つであるリードフレームの斜視図である。図２は本実施の形態における特徴部分である、コネクタ部の構成を説明するためのものであって、図２（ａ１）〜（ａ３）はコネクタ部の接合対象であるプレスフィット端子の正面図（ａ１）と側面図（ａ２）、（ａ１）におけるＤ−Ｄ線による断面図（ａ３）、図２（ｂ１）と（ｂ２）はコネクタ部の断面図（図１（ｂ）の領域Ｃに対応）であって、プレスフィット端子装着前の状態（ｂ１）とプレスフィット端子を装着した状態（ｂ２）をそれぞれ示す。また、図３は本実施の形態の変形例にかかる電力用半導体装置のコネクタ部の形状を示す平面図である。
また、図４は電力用半導体装置の製造工程を説明するための、工程ごとの状態を示す図であって、図４（ａ）〜（ｃ）のそれぞれは、主要部材の接合前の状態の斜視図（ａ）、回路面に半導体回路が形成されたモジュールを封止するために、モジュールを金型に設置した状態の断面図（ｂ）、封止直後でリードフレームのトリミングを行う前の電力用半導体装置の断面図（ｃ）である。そして、図５は電力用半導体装置の製造工程を説明するためのフローチャートである。また、図６は本発明の実施の形態１にかかる電力用半導体装置の製造に用いる金型のピン形状を説明するための部分拡大図である。
はじめに、電力用半導体装置１の構成について説明する。
図１（ａ）に示すように、本実施の形態１にかかる電力用半導体装置１は、回路部材（後述）を内包する略矩形のパッケージ（封止体）７の主面７ｆ側に外部回路との電気接続を行うための例えばプレスフィット端子９を挿入するためのメス型コネクタとして機能するコネクタ部８を配置したものである。回路部材としては、図１（ｂ）に示すように、回路基板として用いるヒートスプレッダ３ｈの表面（回路面３ｆ）の所定位置に、スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）２１と、整流素子であるＦｗＤｉ（Free Wheeling Diode）２２と（まとめて電力用半導体素子２）が裏面電極側をはんだ６によって接合されている。そして、電力用半導体素子２の主電力用の表電極にリードパターン４１のうちのひとつがはんだ６により接合され、ＩＧＢＴ２２のゲート電極は金ワイヤボンド５によりリードパターン４２と電気接続されている。なお、ＩＧＢＴ２２、ＦｗＤｉ２１の表面にはアルミニウムメタライズ上に金メタライズが施されており、はんだ付けが可能となっている。なお、簡略化のため図示しないが、回路面３ｆ上には電力用半導体素子２以外の回路部材も設置されており、それらもリードパターン４１のいずれかと電気接続されている。
リードパターン４１、４２、および４３は、板厚１ｍｍの銅板を打ち抜き、段差付を行って、図１（ｃ）に示すように形成された１枚のリードフレーム４内に設けられたものである。各リードパターンには、連結部４４に近い端部の所定位置に、コネクタ部８を形成するための直径２ｍｍの貫通孔４ｈが設けられている。そして、各リードパターンは、少なくとも後述するトリミングの工程までは、連結部４４を介して枠体４５と連なっており、リードフレーム４として一体となっている。つまり、リードパターンごとに形成された貫通孔４ｈは、各リードパターンがリードフレーム４内で連なっている状態では、それぞれの位置関係が正確に維持されることになる。なお、図１（ｂ）では示されないが、リードパターン４３は、ヒートスプレッダ３ｈの回路面３ｆとはんだ６により接合することで、電力用半導体素子２の裏面電極と電気接続されている。
回路面３ｆ側に電力回路が形成されたヒートスプレッダ３ｈの裏側には、絶縁層３ｉと銅箔３ｅが貼りつけられており、銅箔３ｅ部分を除いた部分が封止され、回路面３ｆに略平行の主面７ｆを有する樹脂の封止体７が形成され、全体が矩形板状をなす。そして、封止体７の主面７ｆには、貫通孔４ｈそれぞれに対応して主面７ｆから回路面３ｆに向かって窪むように形成されるとともに、対応する貫通孔４ｈに連通し、プレスフィット端子９を挿入するためのメス型コネクタとして機能するコネクタ部８が形成されている。
コネクタ部８は、図１（ｂ）および図２（ｂ１）に示すように、封止体７の主面７ｆから回路面３ｆに向けて各貫通孔４ｈを通り、深さ５ｍｍまで掘り下げられ、貫通孔４ｈの内径部４ｈｉが内部で露出する直径２ｍｍの円筒形をなしている。コネクタ部８のうち、主面７ｆから導電部分であるリードパターン（図では４１）の内径部４ｈｉに連通するまでの筒状部７ｈｕの厚みが３ｍｍ、内径部４ｈｉ部分の厚みが１ｍｍ、リードパターンから底面までの筒状部７ｈｄが１ｍｍである。
上記コネクタ部８の形状は、挿入する端子の形状に対応して規定される。例えば、挿入する端子が図２（ａ１）〜（ａ３）に示すように、板厚ｔｓの板材を打ち抜いた平坦状で、一定の幅Ｗｓで延在するストレート部（胴体部）９ｓと、少なくとも一方の端部に、胴体部９ｓの幅Ｗｓよりも広い幅Ｗｆのプレスフィット部９ｆが形成されたプレスフィット端子９であった場合。プレスフィット端子９をコネクタ部８に挿入した際に、導体である内径部４ｈｉの径に応じてプレスフィット部９ｆが圧縮変形し、その反発により内径部４ｈｉとの間に所定以上の圧力がかかるだけの径および深さに設定する必要がある。さらに、導電部である内径部４ｈｉの手前側の筒状部７ｈｕも胴体部９ｓが通過できるだけの径を確保する必要がある。
このとき、例えば、プレスフィット端子９の胴体部９ｓの延在方向に延びる４辺のうち少なくとも対角に位置する辺（延在方向に垂直な断面（ａ３）である矩形形状の４つの角９ｓｃに対応）が、貫通孔４ｈと同心状に形成された上部の封止樹脂の筒状部７ｈｕの内壁に接触するように径を調整すれば、プレスフィット端子９は、導電部である貫通孔４ｈの内径部４ｈｉだけではなく、主面７ｆ側の筒状部７ｈｕにおいてもコネクタ部８によって支えられることになる。そのため、電力用半導体装置１をプレスフィット端子９の他端が固定されたプリント基板に実装する際に、斜めに荷重が生じた場合でも、煩雑な挿入治具を作製する必要なく、筒状部７ｈｕの開口に沿ってプレスフィット端子９が挿入される。したがって、特別な治具がなくともプリント基板に対して真っ直ぐに電力用半導体装置１を実装することができる。
具体的には、プレスフィット端子９のストレートな胴体部９ｓの断面の寸法が幅Ｗｓ＝３ｍｍ、板厚ｔｓ＝１ｍｍの場合、対角に位置する辺間の距離（断面形状の対角９ｓｃ−９ｓｃ間の寸法）は３．１６（＝（１２＋３２）１／２）ｍｍとなる。このとき、上部にある封止樹脂７の筒状部７ｈｕの直径を対角９ｓｃ間の寸法と同様の３．１６ｍｍにする、あるいは、樹脂部分に胴体部９ｓの辺が食い込むことを許容してそれよりやや小さめ（例えば＋０．００ｍｍ、−０．１０ｍｍの公差で製作）に設定することで胴体部９ｓでの支えが可能となる。これにより、振動環境などにおいて使用した場合でも、左右の方向に生じる力を抑制することができるため、より高信頼な電力用半導体装置１を提供できるようになる。
なお、図３に示すように、上部の筒状部７ｈｕの開口形状が楕円や長方形であっても、貫通孔４ｈと同心であるならば、プレスフィット端子９の胴体部９ｓの少なくとも対角９ｓｃに位置する辺が上部の筒状部７ｈｕの内壁に接触していれば同様の効果を発揮する。
つぎに、このような主面７ｆに端子挿入用のメス型コネクタであるコネクタ部８を設けた電力用半導体装置１の製造方法について説明する。なお、工程前には、リードフレーム４自体は完成しているものとし、文中には、図５のフローチャートに対応するステップ番号をカッコ書きで記載する。
はじめに、図４（ａ）に示すように、回路面３ｆとなるヒートスプレッダ３ｈの主面の所定位置へのはんだ材による電力用半導体素子２１、２２の裏面電極（カソード電極、コレクタ電極）の接合を含め、図示しない回路部材の設置（ステップＳ１１０）を行う。つぎに、リードフレーム４のリードパターン４１の一端と電力用半導体素子２１、２２のそれぞれの表面の主電力の電極（アノード電極、エミッタ電極）とのはんだ材による接合、リードパターン４３の一端と回路面３ｆの所定位置とのはんだ材による接合（ステップＳ１２０）、および、ＩＧＢＴ２２のゲート電極とリードパターン４２との金のボンディングワイヤ５を用いた電気接続（ステップＳ１３０）といった各リードパターンと回路部材との電気接続を行う。これにより、配線接続が終了し、ＩＧＢＴ２２とＦｗＤｉ２１による半導体スイッチを構成する電力回路を備えたモジュール１Ｍが形成される。
こうして電力回路を備えたモジュール１Ｍをトランスファモールド用の金型（上型９１、下型９２）内に、銅箔３ｅ、絶縁層３ｉを下にして設置する（ステップＳ１４０）。このとき、上型９１の面内には、図４（ｂ）に示すように貫通孔４ｈの位置に対応する所定位置にピン９１ｐが配置されており、各ピン９１ｐがそれぞれ対応する貫通孔４ｈ内に挿入されるように位置合わせ（面の延在（水平）方向）を行う。そして、リードフレーム４の連結部４４を両金型９１、９２間に挟みこみ、枠体４５が金型の外に出るようにして金型を締める。これにより、水平方向が位置決めされたモジュール１Ｍは垂直方向でも位置決めされることになり、各貫通孔４ｈの水平方向での相対位置、および主面７ｆに対する深さを精度よく定めることができる。
このようにして、内部でモジュール１Ｍを３次元的に位置決めされた金型９１、９２内の空間に封止樹脂を注入し、トランスファモールドによって封止すると、図４（ｃ）のように、回路面３ｆ側の回路部材を封止するとともに回路面３ｆに略平行な主面７ｆを有する封止体７を形成することができる（ステップＳ１５０）。このとき、貫通孔４ｈには、少なくとも貫通孔４ｈの内径部４ｈｉに対して密着するように径を調整したピン９１ｐが挿入されており、ピン９１ｐが挿入された部分が主面７ｆから貫通孔４ｈと連通するコネクタ部８となる。これにより、各コネクタ部８では、導電部である貫通孔４ｈの中心と筒状部７ｈｕ、７ｈｄの中心がずれることなく同心に形成されるので、プレスフィット端子９のような外部端子をスムーズに挿入することが可能となる。
最後に、トリミング工程として、封止体７からはみ出たリードフレーム４の連結部４４を切断して、枠体４５を除去する（ステップＳ１６０）。封止体７の側部では、図１（ａ）に示すように連結部４４の切断面が露出するが、基本的に回路部分は封止体７によってシールされた電力用半導体装置１が完成する。
このように主面７ｆに複数のコネクタ部８を配置したことにより、装置上面から外部端子を取り出すことが可能となり、電力用半導体装置１そのもの、および電力用半導体装置１を装着した機器をより小型化することが可能となる。さらに、コネクタ部８をプレスフィット端子９用のメス型コネクタとすることで、従来はんだ付けによりプリント基板のパターンと接続されていたものが、はんだを使わずにプリント基板上に電力用半導体装置１を実装することが可能となり、大幅な製造時間の短縮が可能となる。
その際、コネクタ部８は、モールド金型９１に設けたピン９１ｐにより形成することで、各コネクタ部８の主面７ｆの延在方向における位置を設定通りに配置できる。しかも、ピン９１ｐは、リードフレーム４内に設けた貫通孔４ｈに挿入するようにして形成されているので、各コネクタ部８では、導電部として機能する貫通孔４ｈの中心と樹脂の筒状部７ｈｕ、７ｈｄの中心を一致させ、コネクタ８内での軸のゆがみをなくすことができる。そのため、コネクタ部８に挿入した外部端子（本例ではプレスフィット端子９）の位置や角度のばらつきが低減され、外部機器とスムーズに連結することができる。あるいは、外部機器に設けられた複数の端子を各コネクタ部８にスムーズに挿入することができる。これにより、機器への実装時や実装後、および端子の接続時や接続後において、例えば、コネクタ部８の片側の壁面に過大な反発力を生じるなどの余分な力がかかることがない。そのため、電気接続部や回路部材等への応力を低減して劣化を防止でき、電力用半導体装置１の信頼性を向上させることができる。
さらには、機器への実装用のはんだ付け設備などが不要となり、簡易的な手動プレスで実装が可能であるため、設備コストを大幅に低減できる。また、大きなプリント基板などにも容易に実装が可能で、かつはんだ付けのようなノウハウなども必要ないため、作業性が大幅に向上する。なお、外部端子であるプレスフィット端子９のプリント基板（外部機器）側は、はんだ付け用の端子でも良いし、スプリング端子などでも良い。つまり、ユーザーからのニーズによりプリント基板側の端子は様々な形態に変形してよい。
また、上記のような構成にすることで、貫通孔４ｈ周囲のリードパターンの部材は、封止体７を構成する樹脂層により上下から挟み込まれることになる。そのため、リードパターンの貫通孔４ｈ近傍部分の厚さ方向への変形を抑制して封止体７を構成する樹脂との剥離を防止する。一方、上記効果は低下するが、必ずしも、リードパターンと主面７ｆとの間に樹脂の層がある必要はなく、最上部にリードパターンの面が露出するようにしてもよい。この場合、貫通孔４ｈの周囲の導電部分の露出面積を小さくするために、貫通孔４ｈの近傍部分を段差付で他の部分よりも高くするようにしてもよい。こうすることにより、貫通孔４ｈの近傍部分近くまでは、リードパターン部分が封止体７を構成する樹脂層により上下から挟み込まれることになる。
なお、モールド上金型９１に設けるピン９１ｐの形状を、図６に示すように先端にテーパ部９１ｐｔを設けるようにすると、リードフレーム４の位置補正機能を持たせることができる。モールド金型９１、９２内に回路基板を設置した際に、リードフレーム４の貫通孔４ｈとピン９１ｐとの位置ずれ量が、テーパ部９１ｐｔでの先端と根元部分の径の差ａよりも小さい範囲の場合、金型を締める際にピン９１ｐのテーパ部９１ｐｔがリードフレーム４の各貫通孔４ｈの内径部４ｈｉに当たる。そのため、貫通孔４ｈがピン９１ｐに向かって誘い込まれるようにして、貫通孔４ｈの、つまりモジュール１Ｍの位置を補正し、位置精度の高い電力用半導体装置１を提供できる。
さらに、テーパ部９１ｐを設けるようにすれば、トランスファモールド後に金型から封止体７（電力用半導体装置）を取り出す際、上金型９１を上げる際に封止体７と上金型９１との脱型を容易にする効果もある。また、テーパ部９１ｐｔの影響で封止体７に生じる応力を低減するという効果もある。さらに、モールド上金型９１のピン９１ｐ部分を金型９１に対して上下に動作可能となることで、脱型直前に予めピン９１ｐを上に動作させ、コネクタ部８のみ離型した後に全体を脱型することで、コネクタ部８に生じる応力を最小限にすることができる。
また、本実施の形態では、コネクタ部８の接続対象としてプレスフィット端子９を前提に記載しているが、これに限ることなく、ピン端子でもよい。また、少なくとも複数のコネクタ部８が一枚のリードフレーム４内に形成された貫通孔４ｈと連通するようになっておればよい。例えば、一部のコネクタについては、リードパターンの面の上部の封止体７部分に連通孔を形成することで、例えばリードパターン表面に接触させ導通を確保するスプリング端子を適用するようにしてもよい。
以上のように本実施の形態１にかかる電力用半導体装置１によれば、回路基板３の回路面３ｆに接合された電力用半導体素子２と、それぞれ一端側が電力用半導体素子２を含む回路面３ｆ側に設置された回路部材のいずれかと電気接続されるとともに、他端側（連結部４４側）の所定位置に貫通孔４ｈを有する複数のリードパターン４１、４２、４３と、回路部材と回路面３ｆを封止して回路面３ｆと略平行な主面７ｆを有するように形成された封止体７と、複数のリードパターンのそれぞれの貫通孔４ｈに対応し、封止体７の主面７ｆから回路面３ｆに向かって形成された貫通孔４ｈに連通するメス型コネクタであるコネクタ部８と、を備えるように構成した。そのため、各リードパターンは少なくとも封止前までは一体のリードフレーム４内で連結するように構成できるので、コネクタ部８を正確に配置できる。その結果、外部機器との接続がスムーズになり、コネクタ部８をはじめとする回路部材や電気接続部にかかる応力を低減でき、劣化を低減できる。つまり、小型で信頼性の高い電力用半導体装置を得ることができる。
とくに、貫通孔４ｈは、主面７ｆから所定以上の深さの位置に配置されるようにしたので、貫通孔４ｈ周囲のリードパターン４１〜４３の部材は、封止体７を構成する樹脂層により上下から挟み込まれることになる。そのため、リードパターン部分の厚さ方向への変形を抑制して封止体７を構成する樹脂との剥離を防止することができる。
さらに、貫通孔４ｈと主面７ｆとの間に、貫通孔４ｈと同心の筒状部７ｈｕが形成されているようにすれば、コネクタ部８に端子を挿入する際の目標が明確になり、真っ直ぐに端子を挿入することができる。また、製造時に同心状のピン９１ｐを貫通孔４ｈに挿入することで、コネクタ部８を形成できるので、容易にピンが形成でき、また、ピン９１ｐの先端にテーパ部９１ｐｔを形成した場合、位置決めガイドとして使用することができる。
そして、コネクタ部８の接合対象が、胴体部９ｓと胴体部９ｓの一端側に延在するプレスフィット部９ｆとを有するとともに、胴体部９ｓの幅が一定になるように板状に形成されたプレスフィット端子９である場合、プレスフィット端子９をコネクタ部８に挿入したときに、胴体部９ｓの延在方向に延びる４辺のうち少なくとも対角９ｓｃに位置する辺が同心の筒状部７ｈｕの内壁に同時に接するように、筒状部７ｈｕの径を設定すれば、プレスフィット端子９をコネクタ部８に挿入する際、胴体部９ｓが筒状部７ｈｕにガイドされることになる。そのため、プレスフィット端子９が傾いて挿入された場合でも、挿入方向が矯正され、スムーズに挿入できる。なお、導体部９ｓの中で一定幅Ｗｓの部分がある程度の長さで連続していれば、Ｗｓよりも幅の狭い部分が存在していても、実質的には一定幅であると言え、同様の効果を奏する。
また、本実施の形態１にかかる電力用半導体装置１の製造方法によれば、回路基板３の回路面３ｆに電力用半導体素子２を含む回路部材を設置する工程（ステップＳ１１０）と、それぞれ所定位置に貫通孔４ｈを有する複数のリードパターン４１〜４３が連結して一体となったリードフレーム４を用い、複数のリードパターンのそれぞれの一端側を回路部材のいずれかと電気接続して回路基板３に半導体回路を構成する（モジュール１Ｍを形成する）工程（ステップＳ１２０、Ｓ１３０）と、半導体回路が構成された回路基板３（モジュール１Ｍ）を金型９１、９２内に設置するとともに、複数のリードパターン４１〜４３のそれぞれの貫通孔４ｈに、対応するピン９１ｐを少なくとも貫通孔４ｈに密着するように挿入する工程（ステップＳ１４０）と、貫通孔４ｈにピン９１ｐを挿入した状態で金型９１、９２内に樹脂を注入し、回路面３ｆに略平行な主面７ｆを有する封止体７を形成するとともに、ピン９１ｐを引き抜いて複数のリードパターン４１〜４３のそれぞれの貫通孔４ｈに対応し、封止体７の主面７ｆから回路面３ｆに向かうメス型コネクタであるコネクタ部８を形成する工程（ステップＳ１５０）と、リードフレーム４のうち、封止体７からはみ出た部分４４、４３を切り離す（トリミング）工程（ステップＳ１６０）と、を含むようにしたので、小型で信頼性の高い電力用半導体装置を容易に製造することができる。
とくに、貫通孔４ｈにピン９１ｐを挿入することで、型締め途中で金型９１，９２内でのモジュール１Ｍの位置がずれることがなく、ばらつきのない封止が可能となる。
実施の形態２．
上記実施の形態１では、コネクタ部を径の一様な円筒状に形成したが、本実施の形態２においては、貫通孔の径に対して、主面側の筒状部の径を大きくするようにした。他の構成については、基本的に上記実施の形態１と同様であるので、同様部分についての説明は省略する。
図７は、本発明の実施の形態２にかかる電力用半導体装置の構成を説明するために、特徴的な部分であるコネクタ部の構成を示したもので、図７（ａ）はコネクタ部の平面図、（ｂ１）と（ｂ２）は、コネクタ部の断面（実施の形態１における図２（ｂ１）と（ｂ２）に対応）であって、プレスフィット端子装着前の状態（ｂ１）とプレスフィット端子を装着した状態（ｂ２）をそれぞれ示す。なお、プレスフィット端子の寸法については、実施の形態１の説明で用いた図２（ａ１）〜（ａ３）の記号を援用する。
図において、コネクタ部８の接合対象は、図７（ｂ２）に示すように、胴体部９ｓの幅Ｗｓが、プレスフィット部９ｆを貫通孔４ｈに挿入した際の幅、つまり有効幅Ｗｆｅよりも広いものを前提としている。より具体的に言えば、導体部９ｓには、プレスフィット部９ｆにかけて幅が段差状に変化するいわゆる括れのような部分があって、プレスフィット部９ｆ側に延在方向に垂直な面である肩部９ｓｓが形成されているものであり、少なくとも肩部９ｓｓにおける幅がプレスフィット部９ｆの有効幅Ｗｆｅ（貫通孔４ｈの径に対応する幅）よりも広くなっているものである。
上記前提を元にコネクタ部８について説明すると、コネクタ部８は、導電部であるリードフレーム４の貫通孔４ｈの直径がφ２．０ｍｍであるのに対し、主面７ｆ側の上部の筒状部７ｈｕの直径は貫通孔４ｈおよび肩部９ｓｓの幅より広いφ３．０ｍｍに設定している。なお、ここでは、実施の形態１における筒状部７ｈｕでのガイド機能も持てるように、プレスフィット端子９の胴体部９ｓは延在方向に沿って肩部９ｓｓと同じ一定幅とし、その幅Ｗｓは、対角に位置する辺が筒状部７ｈｕの内壁に接するように２．８ｍｍ（＝（３２−１２）１／２）に設定し、若干の内壁への食い込みを想定して＋０．０ｍｍ、−０．１ｍｍの公差で製作した。
このような構成としたことにより、コネクタ部８にプレスフィット端子９を挿入したときに、胴体部９ｓの肩部９ｓｓが貫通孔４ｈ周囲のリードパターン（図では４１）の主面７ｆ側の面に接触することで、プレスフィット端子９の挿入を適切な位置（深さ）で停止することが可能となる。製造タクト低減のため、プレスフィット端子９の挿入速度を早くした場合、適正位置（深さ）でストップするのは、通常困難である。しかしながら、本構造とすることで、プレスフィット端子９を肩部９ｓｓで当て止めすることができるため、変位を測定することなく、挿入することが可能となり、設備を大幅に簡易にすることができる。また、複数端子を同時に挿入することも可能となるため、製造時間が大幅に低減し、低コストで電力用半導体装置１を提供できるようになる。
さらに、導体部９ｓのうち、少なくとも肩部９ｓｓは端子の中心に対して対称であり、胴体部９ｓの左右両方で当て止めすることができるので、プレスフィット端子９の傾きを抑制することができ、ユーザー側の実装性を向上することができる。なお、これは、プレスフィット端子に限らずピン端子を用いた場合でも同様である。また、本実施の形態２においては、肩部９ｓｓでの当て止め効果に加え、筒状部７ｈｕによるガイド機能も奏するように、筒状部７ｈｕを貫通孔４ｈと同心とし、胴体部９ｓもストレートで内壁に接する寸法に設定したが、これに限ることはない。例えば、当て止め効果を得るだけであれば、上部の筒状部７ｈｕは貫通孔４ｈと同心である必要はなく、適度に広く開口するものであれば必ずしも筒状と呼べる形態でなくともよい。また、肩部９ｓｓも必ずしも直線状である必要はなく、当て止めの対象の形態（例えば後述する実施の形態３の湾曲状（絞り形状））に応じて適宜調整すればよい。
以上のように本実施の形態２にかかる電力用半導体装置１によれば、メス型コネクタであるコネクタ部８の接合対象は、胴体部９ｓと胴体部９ｓの一端側に延在するプレスフィット部９ｆとを有するとともに、胴体部９ｓからプレスフィット部９ｆにかけて、幅が段差状に急減する肩部９ｓｓを有するように板状に形成されたプレスフィット端子９であり、貫通孔４ｈの内径が肩部９ｓｓの幅Ｗｓよりも狭く、かつ、貫通孔４ｈと主面７ｆとの間の部分７ｈｕが、肩部９ｓｓの幅Ｗｓよりも広く開口しているように構成したので、肩部９ｓｓが上部の開口７ｈｕを抜けてリードパターン部分に当たり、貫通孔４ｈの手前で確実に止まるので、プレスフィット端子９の挿入深さが定まり、高速に挿入することが可能となる。
実施の形態３．
上記実施の形態１および２では、貫通孔の厚みはリードフレームの板厚みと同じであったが、本実施の形態３では、貫通孔の実質的な厚みを板厚よりも厚くなるようにしたものである。他の構成については、基本的に上記実施の形態１あるいは２と同様であるので、同様部分についての説明は省略する。
図８は、本発明の実施の形態３にかかる電力用半導体装置の構成を説明するために、特徴的な部分であるコネクタ部の構成を示したもので、プレスフィット端子を装着したコネクタ部の断面図（実施の形態１における図２（ｂ２）に対応）である。
本実施の形態３においては、リードフレーム４に貫通孔４ｈを形成する際、絞り加工を加え、当該リードパターンの板材のうち、当該貫通孔４ｈを形成する軸Ｘ４ｈの周囲の部分を軸Ｘ４ｈに沿って一方向に湾曲させることで形成するようにした。これにより、樹脂に埋もれず露出する実質的な内径部４ｈｉの厚みｔ４ｅは、リードフレーム４の板厚ｔ４（＝１ｍｍ）よりも厚い２ｍｍとなっている。
このようにすることで、プレスフィット端子９と貫通孔４ｈのうちの導電部として機能する実質的な内径部４ｈｅとの接触面積を大きくすることができるため、接触抵抗が低減し、通電時の接触部の発熱を低減することができる。さらに、接触面積が大きくなることで、熱抵抗が低減するため、電力用半導体素子２の発熱を効果的にプリント基板や接続機器側に放熱することが可能となり、動作温度が安定し信頼性が向上する。
以上のように本実施の形態３にかかる電力用半導体装置１によれば、貫通孔４ｈは、当該リードパターンの板材のうち、当該貫通孔４ｈを形成する軸Ｘ４ｈの周囲の部分を軸Ｘ４ｈに沿って一方向に湾曲させることで形成するようにしたので、貫通孔４ｈの内径部４ｈｉの実質厚みｔ４ｅを板厚ｔ４よりも厚くすることができる。そのため、導電部分の接触面積を増大させ、熱伝導性、導電性が向上する。
また、実施の形態２のように筒状部７ｈｕが貫通孔４ｈよりも広く開口している場合でも、貫通孔４ｈを奥に向かって湾曲するようにすれば、プレスフィット端子９のようなオス型端子を貫通孔４ｈの中心に誘導することができ、挿入が容易となる。
なお、上記各実施の形態では、銅製リードフレームについて記載したが、その他導電性の部材でもよく、Ｎｉ／ＡｕめっきやＡｇめっきなどの表面処理が施されていてもよい。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）２２や整流素子（ダイオード）２１として機能する電力用半導体素子２には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、電流許容量および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよく、その他縦型半導体素子であればよい。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（各実施の形態における電力用半導体素子２）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
そのため、外部との電気接続をするためのコネクタ部８を主面７ｆ側から取り出す構造は、小型化に必須なものとなる。このとき、上記各実施の形態のように、プレスフィット端子９のような端子を接続するためのメス型コネクタであるコネクタ部８をリードフレーム４内の貫通孔４ｈに連通するように形成したので、各コネクタ部８の位置精度が高く、電気接続への応力が少なくなるので、信頼性を向上させることができる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
１：電力用半導体装置（１Ｍ：モジュール（半導体回路が構成された回路基板））、
２：電力用半導体素子（２１：ＦｗＤｉ、２２：ＩＧＢＴ）、
３：回路基板（３ｆ：回路面）、
４：リードフレーム（４１〜４３：リードパターン、４ｈ：貫通孔）、
５：ボンディングワイヤ、６：（はんだ）接合部、７：封止体（７ｆ：主面、７ｈｕ：筒状部（または開口））、８：コネクタ部、
９：プレスフィット端子（９ｆ：プレスフィット部、９ｓ：胴体部、９ｓｃ：対角、９ｓｓ：肩部）、
９１，９２：金型（９１ｐ：ピン）、
Ｗｓ：胴体部（または肩部）の幅、Ｘ４ｈ：貫通孔の軸。

Claims (9)

  1. 回路基板の回路面に接合された電力用半導体素子と、
    それぞれ一端側が前記電力用半導体素子を含む前記回路面側に設置された回路部材のいずれかと電気接続されるとともに、他端側の所定位置に貫通孔を有する複数のリードパターンと、
    前記回路部材と前記回路面を封止して前記回路面と略平行な主面を有するように形成された封止体と、
    前記複数のリードパターンのそれぞれの貫通孔に対応し、前記封止体の主面から前記回路面に向かって、先端にテーパー部を設けたピンによって形成されたメス型コネクタと、を備え、
    前記メス型コネクタの前記回路面に向かう端部が、前記封止体に形成されたテーパー部により閉じていることを特徴とする電力用半導体装置。
  2. 前記貫通孔は、前記主面から所定以上の深さの位置に配置されていることを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記貫通孔と前記主面との間には、前記貫通孔と同心の筒状部が形成されていることを特徴とする請求項２に記載の電力用半導体装置。
  4. 前記メス型コネクタの接合対象は、胴体部と前記胴体部の一端側に延在するプレスフィット部とを有するとともに、前記胴体部の幅が一定になるように板状に形成されたプレスフィット端子であり、
    前記プレスフィット端子を当該メス型コネクタに挿入したときに、前記胴体部の延在方向に延びる４辺のうち少なくとも対角に位置する辺が前記筒状部の内壁に同時に接するように、前記筒状部の径が設定されていることを特徴とする請求項３に記載の電力用半導体装置。
  5. 前記メス型コネクタの接合対象は、胴体部と前記胴体部の一端側に延在するプレスフィット部とを有するとともに、前記胴体部から前記プレスフィット部にかけて、幅が段差状に急減する肩部を有するように板状に形成されたプレスフィット端子であり、 前記貫通孔の内径が前記肩部の幅よりも狭く、かつ、前記貫通孔と前記主面との間の部分が、前記肩部の幅よりも広く開口していることを特徴とする請求項２ないし４のいずれか１項に記載の電力用半導体装置。
  6. 前記貫通孔は、当該リードパターンの板材のうち、当該貫通孔を形成する軸の周囲の部分を前記軸に沿って一方向に湾曲させることで形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の電力用半導体装置。
  7. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の電力用半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項７に記載の電力用半導体装置。
  9. 回路基板の回路面に電力用半導体素子を含む回路部材を設置する工程と、
    それぞれ所定位置に貫通孔を有する複数のリードパターンが連結して一体となったリードフレームを用い、前記複数のリードパターンのそれぞれの一端側を前記回路部材のいずれかと電気接続して前記回路基板に半導体回路を構成する工程と、
    前記半導体回路が構成された回路基板を金型内に設置するとともに、前記複数のリードパターンのそれぞれの貫通孔に、先端にテーパー部を設けたピンを挿入する工程と、
    前記金型内に樹脂を注入して前記回路面に略平行な主面を有する封止体を形成するとともに、前記ピンを引き抜いて前記複数のリードパターンのそれぞれの貫通孔に対応し、前記封止体の主面から前記回路面に向かうとともに、前記回路面に向かう端部が、前記封止体に形成されたテーパー部により閉じているメス型コネクタを形成する工程と、
    前記リードフレームのうち、前記封止体からはみ出た部分を切り離す工程と、
    を含む電力用半導体装置の製造方法。
JP2012011658A 2012-01-24 2012-01-24 電力用半導体装置および電力用半導体装置の製造方法 Active JP5762319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012011658A JP5762319B2 (ja) 2012-01-24 2012-01-24 電力用半導体装置および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012011658A JP5762319B2 (ja) 2012-01-24 2012-01-24 電力用半導体装置および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013152966A JP2013152966A (ja) 2013-08-08
JP5762319B2 true JP5762319B2 (ja) 2015-08-12

Family

ID=49049125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012011658A Active JP5762319B2 (ja) 2012-01-24 2012-01-24 電力用半導体装置および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5762319B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744382B1 (ko) 2015-01-02 2017-06-07 주식회사 엘지화학 이차전지용 전극 리드 및 이를 포함하는 이차전지
US9979105B2 (en) 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
CN107210279B (zh) * 2015-05-21 2019-07-19 三菱电机株式会社 电力用半导体装置
DE112017007673B4 (de) 2017-06-21 2022-08-18 Mitsubishi Electric Corporation Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
CN118266075A (zh) 2021-11-22 2024-06-28 三菱电机株式会社 半导体装置
US20240170378A1 (en) * 2022-11-17 2024-05-23 Semiconductor Components Industries, Llc Power module package with molded via and dual side press-fit pin

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH01196153A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP2001144225A (ja) * 1999-11-10 2001-05-25 Toshiba Corp 電子部品モジュール
JP2002240054A (ja) * 2001-02-14 2002-08-28 Fujitsu Ten Ltd 注型成形装置及び注型成形方法
JP5341337B2 (ja) * 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2013152966A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
JP5762319B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6316504B2 (ja) 電力用半導体装置
JP6634778B2 (ja) 半導体装置及びその製造方法
JP5225513B2 (ja) プレスフィット端子および半導体装置
US11088042B2 (en) Semiconductor device and production method therefor
JP6319137B2 (ja) 半導体装置及びその製造方法
US9159715B2 (en) Miniaturized semiconductor device
JP2009064908A (ja) 配線基板およびその製造方法
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
US11315850B2 (en) Semiconductor device
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5781185B1 (ja) 樹脂封止型半導体装置
JP2017123360A (ja) 半導体モジュール
JP2012142466A (ja) 半導体装置
JP2008140788A (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP5445368B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2019079935A (ja) 電力用半導体装置
JP2012238749A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
US20220301986A1 (en) Semiconductor device
JP2003318315A (ja) トランジスタベアチップ実装配線基板およびその製造方法
JP2002359348A (ja) 半導体装置の端子構造
JP2014073517A (ja) 金属片の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150609

R151 Written notification of patent or utility model registration

Ref document number: 5762319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250