JP2013157578A - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP2013157578A
JP2013157578A JP2012019426A JP2012019426A JP2013157578A JP 2013157578 A JP2013157578 A JP 2013157578A JP 2012019426 A JP2012019426 A JP 2012019426A JP 2012019426 A JP2012019426 A JP 2012019426A JP 2013157578 A JP2013157578 A JP 2013157578A
Authority
JP
Japan
Prior art keywords
power semiconductor
circuit
circuit board
mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019426A
Other languages
English (en)
Other versions
JP5734216B2 (ja
Inventor
Sho Kumada
翔 熊田
Susumu Kimura
享 木村
Yutaka Yoneda
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012019426A priority Critical patent/JP5734216B2/ja
Publication of JP2013157578A publication Critical patent/JP2013157578A/ja
Application granted granted Critical
Publication of JP5734216B2 publication Critical patent/JP5734216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】封止体の主面から電極部材が露出するとともに、信頼性の高い電力用半導体装置を得ることを目的とする。
【解決手段】板状の回路基板５と、裏面が回路基板５の回路面５ｆに接合された電力用半導体素子２と、一端部３ｊｃの接合面３ｓｉが電力用半導体素子２の表面の電極に接合された電極部材３と、電力用半導体素子２を含んで回路基板５の回路面５ｆおよび側面５ｓのそれぞれをまとめて封止するともに、電極部材３の他端部３ｊｅの露出面３ｓｅが回路面５ｆを覆う主面７ｆから露出するように形成された封止体７と、絶縁性を有するとともに、封止体７の側面７ｓに内側から接する内接部分と回路基板５の側面５ｓとの接触部分とを有するように封止体７内に内包され、回路面５ｆの延在方向に位置決めする位置決め部材６と、を備える。
【選択図】図１

Description

本発明は、封止体の主面から電極部材が露出する電力用半導体装置およびその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）がシリコン（Ｓｉ）に代わる半導体材料として開発が進められている。一方、上述した幅広い用途に対応できるよう、複数の電力用半導体装置を配置して所望の回路を形成できる形態も求められている。
その場合、従来のように封止体の両側面から端子を取り出す形態（例えば、特許文献１〜３参照。）では、近接した半導体装置間の絶縁を確保するために、小型化が困難となる。そこで、封止体の主面に導体部材を露出させる半導体装置（例えば、特許文献４または５参照。）の構造を採用することが考えられる。
特開２００２−２７０７３６号公報（段落００５９、図１） 特開２００２−０３３４４５号公報（段落００２０〜００２４、図１、図２） 特開２００７−２７２６１号公報（段落０００８〜００１１、図１〜図３） 特開２０１０−１０９０００号公報（段落００１７〜００２３、図１ａ、図１ｂ） 特開２００２−１１０８９３号公報（段落００３０〜００６３、図１、図２）
しかしながら、両側面から端子を取り出す構成では、各端子は少なくとも封止体を形成するまでは、面方向に一体物として延在するリードフレーム内で連結されていた。そのため、リードフレームをトランスファーモールドにおける金型で挟み込むことで、金型内での半導体素子等の回路部材の位置を固定することができた。これに対し、単に主面から導体部材を露出させて両側面の端子をなくすように構成した場合、トランスファーモールドにおいて回路部材の金型内での位置を確実に固定することができない。そのため、形成した封止体内での回路部材の位置がばらつき、例えば、封止不良や導体部材の露出位置のずれによる接続不具合といった信頼性を低下させる原因となる可能性があった。
本発明は、上記のような課題を解決するためになされたもので、封止体の主面から電極部材が露出するとともに、信頼性の高い電力用半導体装置を得ることを目的とする。
本発明の電力用半導体装置は、板状の回路基板と、裏面が前記回路基板の回路面に接合された電力用半導体素子と、一端部が前記電力用半導体素子の表面の電極に接合された電極部材と、前記電力用半導体素子を含んで前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように形成された封止体と、絶縁性を有するとともに、前記封止体の側面に内側から接する内接部分と前記回路基板の側面との接触部分とを有するように前記封止体内に内包され、前記回路面の延在方向に位置決めする位置決め部材と、を備えたことを特徴とする。
本発明の電力用半導体装置の製造方法は、板状の回路基板の回路面への電力用半導体素子の接合、前記電力用半導体素子の表面の電極への電極部材の一端部の接合を含み、前記回路面に前記電力用半導体素子が実装された回路体を形成する工程と、前記回路体をモールド金型の下型に設置し、位置決め具を用いて前記下型に対する前記回路体の位置決めを行う工程と、前記位置決め具を用いた状態で前記モールド金型の上型を下ろし、前記モールド金型を型締めする工程と、前記型締めしたモールド金型内に樹脂を流し込み、前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、を含むことを特徴とする。
本発明の電力用半導体装置によれば、封止体に内包される位置決め部材を用いたので、封止体の主面から電極部材が露出するとともに、信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための断面図と封止体に内包される位置決め部材の平面図である。 本発明の実施の形態１にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す側面図および金型内での断面図である。 本発明の実施の形態１にかかる電力用半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態１にかかる電力用半導体装置の典型的な構成を説明するための断面図である。 本発明の実施の形態１にかかる電力用半導体装置の応用例であるインバータ回路の回路図である。 本発明の実施の形態１の変形例および比較例にかかる電力用半導体装置の構成を説明するための回路体の側面図および電力用半導体装置の断面図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法により製造した電力用半導体装置の断面図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す断面図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態２に対する比較例の製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態２の変形例にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す断面図である。 本発明の実施の形態２の変形例にかかる電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態２の変形例にかかる電力用半導体装置の構成を説明するための側面図である。 本発明の実施の形態２の変形例に対する比較例の製造工程中の金型内での回路体の配置を示す平面図である。
実施の形態１．
図１〜図６は、本発明の実施の形態１にかかる電力用半導体装置およびその製造方法について説明するためのものであって、図１は電力用半導体装置の構成を説明するためのもので、図１（ａ）は電力用半導体装置の模式的な断面図、図１（ｂ）は本発明の特徴である封止体に内包される位置決め部材を下側から見たときの平面図である。そして、図２は電力用半導体装置の製造方法を説明するためのもので、図２（ａ）〜（ｅ）は、それぞれ工程ごとの状態を示す側面図および金型内での断面図である。また、図３は電力用半導体装置の製造方法を説明するためのフローチャートである。
さらに、図４は電力用半導体装置の典型的な構成として、インバータ回路を形成するための半導体スイッチを構成する電力用半導体装置の断面図であり、図５はその電力用半導体装置の応用例であるインバータ回路の回路図である。また、図６は本実施の形態の変形例および比較例にかかる電力用半導体装置の構成を説明するための図で、図６（ａ）は変形例にかかる回路体の側面図、（ｂ）は比較例にかかる回路体の側面図、（ｃ）は変形例にかかる電力用半導体装置の断面図である。
はじめに、本発明の実施の形態１にかかる電力用半導体装置の構成について説明する。
電力用半導体装置１０は、図１（ａ）に示すように、矩形板状をした回路基板５の回路面５ｆに、板状の電力用半導体素子２の裏面電極を接合し、さらに電力用半導体素子２の表面電極に、電極部材３を接合し、回路基板５の回路面５ｆの裏面となる放熱面５ｒおよび電極部材３の露出面３ｓｅが露出するように全体を樹脂の封止体７で封止し、矩形板状に形成（パッケージ化）したものである。そして、特徴的な構成として、回路基板５には、封止体７に内包される位置決め部材６が被せられていることである。
電力用半導体素子２は、ワイドバンドギャップ半導体であるＳｉＣからなり、厚み０．１〜０．２ｍｍ程度の矩形板状をなしており、例えば、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた場合、裏面にはコレクタ電極が形成され、表面には主電力電極であるエミッタ電極と、制御電極であるゲート電極が形成されている。すなわち、裏面の電極であるコレクタ電極を銅の回路基板５の回路面５ｆの所定位置にはんだ４を介して接合し、表面の電極であるエミッタ電極には、電極部材３をはんだ４を介して接合している。ただし、ゲート電極等の制御に必要な回路部材については、簡略化するため図示を省略している。
電極部材３は、電力用半導体素子２の表面の電極と接合するための平坦な素子接合面３ｓｉを有する内部接合部３ｊｃと、素子接合面３ｓｉと平行で逆向きの露出面３ｓｅを有する外部端子部３ｊｅとが変形部３ｆを介して連なるように、１枚の銅板を折り曲げてＵ字状に形成したものである。つまり、電力用半導体素子２に接合された電極部材３は、内部接合部３ｊｃから変形部３ｆがエミッタ電極に対して斜め上方向に伸びており、変形部３ｆの上端からは外部端子部３ｊｅが折り返すようにエミッタ電極に対して平行に伸び、封止体７で封止される前までは、外部端子部３ｊｅの先端は自由端となっている。
このような形態に構成したことにより、外部端子部３ｊｅを内部接合部３ｊｃに近づくように変位させると、外部端子部３ｊｅは、自由端側が変形部３ｆ側の部分よりも内部接合部３ｊｃから離れる方向に傾く。そのため、露出面３ｓｅと素子接合面３ｓｉ（まとめて接合面３ｓ）間を平行な板で挟んで圧縮した場合、つまり放熱面５ｒと露出面３ｓｅ間を平行な部材で挟んで圧縮すると、外部端子部３ｊｅは傾くことなく、接合面３ｓ間の平行を保ちながら放熱面５ｒと露出面３ｓｅ間の間隔を変化させることができる。
一方、回路基板５に被せている位置決め部材６は、封止体７と同様に電気絶縁性であり、図１（ａ）および（ｂ）に示すように、矩形の枠体部６ｆに、矩形の開口部６ａを有する蓋部６ｃをはめたような構造をしている。そして、枠体部６ｆの内側の４側面には、それぞれ、厚み方向（ｚ方向）に延びる蒲鉾形の突起６ｐｍが形成されているとともに、外側の４側面にも、それぞれボウル形の突起６ｐｄが形成されている。枠体部６ｆの内側面のそれぞれにおいて、突起６ｐｍの先端を結んだ直線を組み合わせた矩形形状の寸法（縦Ｗｉｙ×横Ｗｉｘ）は、回路基板５の回路面５ｆの寸法と同等または若干小さめに設定している。そのため４つの内側面のそれぞれの突起６ｐｍの先端が回路基板５の４つの側面５ｓのいずれかと接することになる。一方、枠体部６ｆの外側の側面のそれぞれにおいて、突起６ｐｄの先端を結んだ直線を組み合わせた矩形形状の寸法（縦Ｗｅｙ×横Ｗｅｘ）は、封止体７の主面７ｆの寸法と同等または若干大きめに設定している。そのため、４つの外側面のそれぞれの突起６ｐｄの先端が、封止体７の４つの側面７ｓのそれぞれから部分的に露出あるいは側面７ｓに対して内接することになる。
つまり、電力用半導体装置１０の面の回路面５ｆの延在方向における形状のうち、外側の突起６ｐｄで回路基板５の形状を、内側の突起６ｐｍで封止体７の外回りの形状を形成することができる。これにより、位置決め部材６は、後述する製造工程において、金型内における回路基板５の面内位置を固定する位置決め部材として機能することが可能となり、樹脂封止後には封止体７内に内包される。なお、内側の突起６ｐｍと外側の突起６ｐｄの枠体部６ｆ内での位置は必ずしも一致させる必要はないが、図１に示すように、同じ位置の裏表に配置している場合、突起に力が加わった際に、枠体部６ｆを撓ませる方向に力がかかることがなく、好ましい。一方、内側の突起６ｐｍと外側の突起６ｐｄの枠体部６ｆ内での位置をずらすように形成した場合、剛性の高い材料を使って位置決め部材６を形成した場合でも、枠体部６ｆを撓ませることで、位置決め部材６の回路基板５への装着や金型内への設置をスムーズにすることもできる。
さらに、蓋部６ｃの下側（回路面５ｆに対向する側）にも、先端が一平面内に並んだボウル形の突起６ｐｖが形成されている。そのため、突起６ｐｖが回路面５ｆに当たるように位置決め部材６を回路基板５に被せることで、位置決め部材６の電力用半導体装置１０の面に垂直な方向における位置が固定されるとともに、回路基板５に対する平行を維持することが可能となる。
そして、開口部６ａの大きさは、回路面５ｆの電力用半導体素子２が接合されている領域、および図示しないゲート電極やその他の回路部材が接合されている領域よりも広くなるように設定されており、少なくとも回路面５ｆ上に設けた回路部材や接合材４と干渉することはない。内側、および外側の矩形形状の寸法（縦Ｗｉｙ×横Ｗｉｘ、縦Ｗｅｙ×横Ｗｅｘ）の精度は、材料（とくに突起部分）の剛性にもよるが、回路基板５の位置決め精度に準ずる精度として、例えば、±０．２ｍｍ程度が要求される。なお、突起部の断面形状は半円とは限らず、楕円あるいは多角形でもよい。さらに、本実施の形態では、枠体部６ｆや蓋部６ｃの各辺にそれぞれ複数の突起６ｐｄ、６ｐｍ、６ｐｖを配置したが、これに限ることはなく、各辺にそれぞれ少なくとも一つの突起を配置すればよい。また、位置決め部材６の材料としては、封止体７と同じ樹脂に限られることはなく、熱硬化性樹脂、熱可塑性樹脂、セラミックスなど、他の絶縁材料でもよい。
そして、封止体７は、例えば、エポキシ系の熱硬化樹脂を用い、トランスファーモールドによって形成される。このとき、上述したように放熱面５ｒおよび電極部材３の露出面３ｓｅのほか、電極部材３と同様の変形が可能で、図示しないゲート電極に接合した電極部材の露出面も封止体７の主面７ｆから露出するようにしている。
このように構成することで、電力用半導体素子２からの発熱を熱伝導性にも優れたはんだ４を介して回路基板５に伝え、放熱面５ｒから放熱を行うことができるようになっている。また、回路基板５の放熱面５ｒに冷却部材等を当接させて、更に放熱を促すようにすることができる。また、回路基板５と電極部材３は電力用半導体素子２との電気的な経路となっている。つまり、電力用半導体装置１０の主面のうち、裏側の面から露出する回路基板５（放熱面５ｒ）を介して電力用半導体素子２の裏面電極（コレクタ電極）との導通を図り、表側の面７ｆから露出する電極部材３（露出面３ｓｅ）、および図示しない電極部材を介して電力用半導体素子２の表面電極（エミッタ電極、ゲート電極）との導通を図るようにしている。
なお、電力用半導体素子２の表面には、ＩＧＢＴの場合、ガードリング等のエミッタ電極と同電位にすると不具合を生じる部位が存在し、この部位が電極部材３と接触すると電極部材３を介してエミッタ電極と同電位になってしまう。従って、電極部材３の内部接合部３ｊｃの素子接合面３ｓｉは、ＩＧＢＴのエミッタ電極のみと接合する構成としており、図示しない電極部材もゲート電極に対して同様の構成としている。回路基板５および電極部材３としては本実施形態で示したＣｕまたはＣｕ合金に限ることなく、導電性のある金属（例えばアルミニウム）等を用いることができる。しかし、少なくとも電極部材３としては、後述する型締め工程において、ある程度の弾性を示す材料が好ましい。
次に、上記電力用半導体装置１０を製造する方法について図２の側面図および金型内での断面図と図３のフローチャートのステップ番号を用いて説明する。
まず、図２（ａ）に示すように、回路基板５の電力用半導体素子２を接合する領域に、はんだペレット４Ｐを介して電力用半導体素子２を設置するとともに、はんだペレット４Ｐを介して電極部材３を設置する。そして、図示しない治具を用いて各部材の位置を固定しながら、還元雰囲気中で一括加熱することによりはんだペレット４Ｐを溶融させ、これを冷却して各部材を接合する。そして、図示しないワイヤボンド等のその他の回路部材を接合し、回路面５ｆに半導体回路が形成された回路体１０Ｍが形成される（ステップＳ１１０）。
次に、形成した回路体１０Ｍを、図２（ｂ）に示すように、モールド金型８を開いた状態で、下モールド金型８２内に位置決め部材６を被せた状態で設置する。このとき、位置決め部材６の外側の突起６ｐｄの先端が下モールド金型８２の４側面のそれぞれに当たるので、位置決め部材６の下モールド金型８２内での面内位置が固定される。さらに、内側の突起６ｐｍの先端が、回路基板５の４つの側面５ｓのそれぞれに当たるので、位置決め部材６内での回路基板５の面内位置が固定される。回路体１０Ｍを構成する各部材は回路基板５に対して位置が固定されているので、位置決め部材６を回路基板５に被せた状態で下モールド金型８２内に設置することで、回路体１０Ｍを下モールド金型８２に対して位置決め設置する（ステップＳ１２０）ことになる。
この状態で、図２（ｃ）に示すように上モールド金型８１を下していくと、はじめに上モールド金型８１の内上面に電極部材３の露出面３ｓｅが当たる。この時点ではモールド金型８（＝上型８１＋下型８２）は完全には閉じておらず、わずかに隙間がある状態になっている。この状態で、さらにモールド金型８を閉じていくと、上モールド金型８１が電極部材３の外部端子部３ｊｅの露出面３ｓｅを押圧し、電極部材３の変形部３ｆは片持ち梁のように撓んで変形し、その上端である外部端子部３ｊｅとのコーナー部分が電力用半導体素子２に近づく方向に変位する。この際、変形部３ｆと外部端子部３ｊｅの為す角が変化しなければ、外部端子部３ｊｅの自由端は変形部３ｆ側の部分よりも電力用半導体素子２から離れる方向に変位するはずである。しかし、自由端側は上モールド金型８１に当たっているために、その方向に変位できない。この結果、外部端子部３ｊｅの表面である露出面３ｓｅはその全面にわたって上モールド金型８１に押し付けられ、間隔Ｄを面内で一定に保ちながら、つまり平行を保ちながら狭めることになる。
したがって、図２（ｄ）に示すようにモールド金型８が完全に閉じて型締めが完了（ステップＳ１４０）したときには、電極部材３の反発力により、電極部材３の露出面３ｓｅおよび回路基板５の裏面である放熱面５ｒは、それぞれ上モールド金型８１および下モールド金型８２によって所定の面圧で挟みつけられることになる。このとき、電極部材３の変形にともなって、内部接合部３ｊｃと外部端子部３ｊｅとの面内位置に変位が生じても、位置決め部材６が回路体１０Ｍの金型８内での面内位置を固定しているので、回路体１０Ｍが金型８内で面内移動することがなく、所望の位置に固定することができる。
この状態で、モールド金型８を１８０℃程度に加熱し、モールド金型８内にモールド樹脂を注入（ステップＳ１５０）することで、図２（ｅ）に示すように、電極部材３の露出面３ｓｅおよび回路基板５の放熱面５ｒが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する（ステップＳ１６０）ことにより、図１に示すような電力用半導体装置１０が完成する。
このとき、例えば、特許文献３に示されるパワーモジュール（本願の電力用半導体装置１０に対応）では、パワーモジュールの外周部に設置されたリードフレームがはんだ材によって相互に接合された半導体チップ、電極端子などのモールド金型内での固定材として利用されていた。しかしながら、リードフレームのうち、固定材として用いた部分は、トランスファーモールド後には切断、除去する必要があった。一方、本発明の実施の形態で用いられる位置決め部材６は絶縁体で構成されているため、封止体７内に内包することが可能である。したがって、樹脂封止後に位置決め部材６に対する特別な処理は必要なく、かつ除去すべき部位も皆無である。
したがって、本発明の実施の形態にかかる電力用半導体装置１０における位置決め部材６は、特許文献３で開示されたリードフレームに対して簡易で省材料性に優れた固定材であると言える。また、位置決め部材６は、位置決めのために下モールド金型８２あるいは回路基板５との接触を枠体部６ｆ自体の面ではなく、突起６ｐｍ、６ｐｄを介して行うようにした。そのため、モールド樹脂を注入する際、突起６ｐｍ、６ｐｄによって位置決め部材６と回路基板５あるいは下モールド金型８２との間に生じた隙間に樹脂を流すことができる。その隙間にモールド樹脂を積極的に充填することによって位置決め部材６と回路基板５とがモールド樹脂により接着されることになり、機械的な接合強度を向上させることができると同時にアンカー効果により位置決め部材６と封止体７との接着強度を向上させることができる。
さらに、位置決め部材６の表面を粗化すれば、位置決め部材６と封止体７を構成する樹脂との接着面積が増加することに加えて、両者間のさらなるアンカー効果により位置決め部材６と封止体７との接着強度の向上が期待できる。位置決め部材６と封止体７との接着強度を向上させる別の方法としては、例えば、位置決め部材６の材料として、連続気泡体を含むポリスチレン系エラストマー、ポリオレフィン系エラストマー、ポリウレタン、ポリエチレン、ポリプロピレン、ポリアセタール、ポリエチレンビニルアセテートなどの多孔性樹脂を採用することが考えられる。この場合、孔内に封止体７を構成する樹脂を充填することで位置決め部材６と封止体７の接着面積を増加させることに加えて、アンカー効果により位置決め部材６と封止体７の接着強度を向上させることが考えられる。
このように、本発明の実施の形態１にかかる電力用半導体装置１０では、電極部材３が、電力用半導体素子２の表面電極にはんだ４を介して接合される素子接合面３ｓｉを有する内部接合部３ｊｃと、封止体７の主面７ｆから露出する露出面３ｓｅを有する外部端子部３ｊｅと、内部接合部３ｊｃの一方の端部および外部端子部３ｊｅの一方の端部とを連結するとともに、外力によって変形可能な変形部３ｆとを有し、外部端子部３ｊｅの他方の端部を自由端とした。そして、内部接合部３ｊｃと外部端子部３ｊｅとが平行になるように連結するとともに、変形部３ｆの上端である外部端子部３ｊｅとのコーナー部分が内部接合部３ｊｃと接合した電力用半導体素子２に近づく方向に変位する際に、外部端子部３ｊｅの自由端側がコーナー部分よりも電力用半導体素子２から離れる方向に傾くように構成した。そのため、回路基板５、電力用半導体素子２、電極部材３の順にはんだ４で接合した回路体１０Ｍをモールド金型８内に設置すると、モールド金型８の型開き方向の寸法バラツキを吸収し、電力用半導体素子２の損傷・破壊や、電極部材３の外部端子部３ｊｅの露出面３ｓｅおよび回路基板５の放熱面５ｒが封止体７を構成する樹脂に覆われることを抑制し、品質の安定した生産が可能となる。
なお、上記実施の形態を説明する図では、簡略化のため、電力用半導体素子２が１個だけの場合について説明したが、電力用半導体素子２が複数であってもよい。例えば、電力用半導体素子２として、スイッチング素子であるＩＧＢＴ２１と整流素子であるＦＷＤ（Free Wheeling Diode）２２を用い、図４に示すように電極部材３を２つの電力用半導体素子２を架け渡すように接合するようにしてもよい。これにより、電力用半導体装置１０内では、ＩＧＢＴ２１とＦＷＤ２２が並列接続され、典型的な半導体スイッチを構成する回路を有することになる。
このような構成とすることで、複数の電力用半導体素子２を使用する場合でも部品点数の増加を最小限に抑制できる。また、図４に示したＩＧＢＴ２１とＦＷＤ２２とを有する電力用半導体装置１０の複数を組み合わせることで、図５に示すように、ＩＧＢＴ２１とＦＷＤ２２を逆並列接続した半導体スイッチ２０を複数備えたインバータ回路３０を容易に構成することが可能となる。
なお、ＩＧＢＴ２１とＦＷＤ２２はその素子構成が異なり、一般的にＩＧＢＴ２１の方が外力による破壊耐量が低い。そして、電極部材３を変形させる際には、変形部３ｆ側にある電力用半導体素子２の方に力が作用する。したがって、２つの電力用半導体素子に電極部材３を接合する際には、図４に示すように、変形部３ｆ側にＦＷＤ２２を配置することが望ましい。
実施の形態１の変形例．
一方、電極部材３の形状は、図１に示すような形状に限ることはない。つまり、電極部材３が上モールド金型８１によって押圧され、変形する際に、露出面３ｓｅが上モールド金型８１に押し付けられるように構成されていれば、例えば、図６（ａ）に示すような形状でもよい。一方、図６（ｂ）に示す比較例の電極部材３Ｃのような形状では、変形部３ｆが変形すると、外部端子部３ｊｅは、変形部３ｆとのコーナー部分よりも自由端側の方が電力用半導体素子２側に近づくように傾くので、露出面３ｓｅが上モールド金型８１から離れてしまい、封止体７を構成する樹脂に覆われる可能性が生じる。
また、電極部材３の表面を粗化して封止体７を構成する樹脂との密着性を向上させるようにすれば、電極部材３と封止体７との間の剥離を抑制できるので、剥離した界面からの水分浸入による回路部材の腐食や絶縁不良等を防止し、信頼性を一層向上させることができる。一方、外部端子部３ｊｅに外部配線を接続する方法として、超音波接合やはんだ接合など、様々な接合方法が想定されるが、超音波接合が採用される場合には、露出面３ｓｅは平滑であることが望ましい。したがって、超音波接合を採用する場合には、上記のように信頼性確保のために電極部材３の表面を粗化する場合でも、少なくとも露出面３ｓｅを粗化しないことで、信頼性と超音波接合の安定性を両立させることができる。
また、超音波接合を採用する場合には、外部端子部３ｊｅに超音波振動が印加されるため、外部端子部３ｊｅと封止体７を構成する樹脂との界面で剥離が生じやすくなることも検討すべきである。その場合、例えば、外部端子部３ｊｅの自由端側を内部接合部３ｊｃ側に折りまげ、図６（ｃ）に示すように封止体７内に食い込む食い込み部３ｉを備えるように構成することで、封止体７内へのマクロ形状でのアンカー効果により、外部端子部３ｊｅと封止体７との界面剥離を抑制することができる。
なお、本実施の形態および後述する他の実施の形態においては、電極部材３の好ましい構成として、上モールド金型８１によって押圧され、変形する際に、露出面３ｓｅが上モールド金型８１に押し付けられるようなものについて記載した。しかし、例えば、回路体１０Ｍを構成する部材や接合層の厚み精度が向上することにより、電極部材による反発力がなくても放熱面５ｒや露出面３ｓｅが金型の内面に密着できるのであれば、変形性の低い電極部材を用いるようにしてもよい。この場合でも位置決め部材６を用いることにより、回路体１０Ｍの金型内での位置決めが可能となり、信頼性の高い電力用半導体素子を得ることができる。
以上のように、本発明の実施の形態１にかかる電力用半導体装置１０によれば、板状の回路基板５と、裏面が回路基板５の回路面５ｆに接合された電力用半導体素子２と、一端部である内部接合部３ｊｃの素子接合面３ｓｉが電力用半導体素子２の表面の電極に接合された電極部材３と、電力用半導体素子２を含んで回路基板５の回路面５ｆおよび側面５ｓをまとめて封止するともに、電極部材３の他端部である外部端子部３ｊｅの露出面３ｓｅが回路面５ｆを覆う主面７ｆから露出するように形成された封止体７と、絶縁性を有するとともに、封止体７の側面７ｓに内側から接する内接部分と回路基板５の側面５ｓとの接触部分とを有するように封止体７内に内包され、回路面５ｆの延在方向における封止体７での回路基板５の位置を決める位置決め部材６と、を備えるように構成した。そのため、封止体７の主面７ｆから電極部材３が露出するようにしても、回路基板５、つまり回路体１０Ｍの封止体７内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
とくに、位置決め部材６は、回路基板５の側面５ｓを囲むように形成された枠体部６ｆと、枠体部６ｆの外側面から突出して封止体の側面７ｓの内側から接する内接部分を形成する外側突起部６ｐｄと、枠体部６ｆの内側面から突出して回路基板５の側面５ｓとの接触部分を形成する内側突起部６ｐｍとを備え、外側突起部６ｐｄの突出によって生じた封止体７の側面７ｓと枠体部６ｆの外側面との隙間、および内側突起部６ｐｍの突出によって生じた回路基板５の側面５ｓと枠体部６ｆの内側面との隙間には、封止体７を構成する樹脂が充填されているように構成したので、位置決め部材６と回路基板５とがモールド樹脂により接着されることになり、機械的な接合強度を向上させることができると同時にアンカー効果により位置決め部材６と封止体７との接着強度を向上させることができる。
また、電極部材３は、板材に折り曲げ部である変形部３ｆを設けることで、内部接合部３ｊｃの素子接合面３ｓｉと他端部である外部端子部３ｊｅの露出面３ｓｅがともに平坦で、変形部３ｆを介して間隔をあけて配置されるように形成されているとともに、素子接合面３ｓｉと露出面３ｓｅとの間隔を縮める方向に力を加えたときに、露出面３ｓｅの変形部３ｆに近い側よりも遠い側（自由端側）の方が素子接合面３ｓｉから離れる方向に傾くように変形部３ｆを形成（折り曲げ位置、折り曲げ角度の調整）されているように構成したので、回路体１０Ｍの厚みばらつき、つまりモールド金型８の型開き方向の寸法バラツキを吸収し、電力用半導体素子２の損傷・破壊や、電極部材３の外部端子部３ｊｅの露出面３ｓｅおよび回路基板５の放熱面５ｒが封止体７を構成する樹脂に覆われることを抑制し、品質の安定した生産が可能となる。
また、本発明の実施の形態１にかかる電力用半導体装置の製造方法によれば、板状の回路基板５の回路面５ｆへの電力用半導体素子２の接合、電力用半導体素子２の表面の電極への電極部材３の一端部である素子接合面３ｓｉの接合を含み、回路面５ｆに電力用半導体素子２が実装された回路体１０Ｍを形成する工程（ステップＳ１１０）と、前記回路体１０Ｍをモールド金型８の下型８２に設置し、下型８２の内側面との接触部分と回路基板５の側面５ｓとの接触部分を有するように位置決め部材６を回路基板５に被せて回路体１０Ｍの下型８２に対する位置決めを行う工程（ステップＳ１２０）と、位置決め部材６を被せた状態で上型８１を下ろし、モールド金型８を型締めする工程（ステップＳ１４０）と、位置決め部材６が封止体７内に内包されるようにモールド金型８内に樹脂を流し込み、回路基板５の回路面５ｆおよび側面５ｓをまとめて封止するともに、電極部材３の他端部である露出面３ｓｅが回路面５ｆを覆う主面７ｆから露出するように封止体７を形成する工程（ステップＳ１５０）と、を含むようにしたので、封止体７の主面７ｆから電極部材３が露出するようにしても、回路基板５、つまり回路体１０Ｍの封止体７内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
実施の形態２．
本実施の形態２にかかる電力用半導体装置の製造方法では、実施の形態１と異なり、封止体内に内包される位置決め部材を用いる代わりに、型締め中に回路体の位置を固定するが、型締め後に退避させる可動ピンを使用するようにしたものである。その他の構成については実施の形態１と同様である。
図７〜図１５は、本発明の実施の形態２にかかる電力用半導体装置の製造方法について説明するためのものであって、図７は電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図、図８はこの製造方法で製造した電力用半導体装置の断面図、そして、図９は電力用半導体装置の製造方法を説明するためのもので、図９（ａ）〜（ｆ）はそれぞれ工程ごとの状態を示す金型内での断面図、図１０は電力用半導体装置の製造方法を説明するためのフローチャートである。また、図１１は比較例にかかる電力用半導体装置の製造方法での製造工程中の金型内での回路体の配置を示す平面図である。
さらに、図１２は変形例にかかる電力用半導体装置の製造方法を説明するためのもので、図１２（ａ）〜（ｆ）はそれぞれ工程ごとの状態を示す金型内での断面図である。そして、図１３は電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図、図１４はこの製造方法で製造した電力用半導体装置の側面図である。また、図１５は比較例にかかる電力用半導体装置の製造方法での製造工程中の金型内での回路体の配置を示す平面図である。
以下、主として実施の形態１と異なる部分について述べ、実施の形態１で説明した部分と同様の部分については、同一符号を付して説明を省略する。
本実施の形態２にかかる電力用半導体装置の製造方法では、実施の形態１で用いた封止体内７に内包される位置決め部材６を用いる代わりに、図７に示すように、下モールド金型８２に設置した可動ピン９Ｈを用いて、型締め時の回路体１０Ｍの回路面５ｆに平行な水平方向（ｘｙ方向）での位置決めを行う。したがって、図８に示すように、本実施の形態２で製造した電力用半導体装置１０には、位置決め部材６は内包されていない。
以下、本実施の形態２にかかる電力用半導体装置の製造方法について、図９の金型内での断面図と図１０のフローチャートのステップ番号を用いて説明する。
回路体１０Ｍの形成については、実施の形態１の図２（ａ）の側面図、および図３におけるステップＳ１１０で説明したのと同様であるので、図１０におけるステップＳ１３０以降の工程について説明する。
回路体１０Ｍを形成した後、図９（ａ）に示すように、モールド金型８を開いた状態で、下モールド金型８２内に形成した回路体１０Ｍを設置する（ステップＳ１３０）。このとき、実施の形態１と異なり、位置決め部材６を回路基板５に被せていないので、回路体１０Ｍは下モールド金型８２内で自由に移動できる状態となり、位置が定まっていない。
しかし、下モールド金型８２には、４つの内側面のそれぞれから突出・退避するように水平方向に駆動できる可動ピン９Ｈが設けられている。そこで、図９（ｂ）に示すように、各可動ピン９Ｈを下モールド金型８２の内側面から金型中央部に向かって水平方向に突出させ、回路基板５の４側面５ｓのそれぞれに突き当たるようにすることで、回路体１０Ｍを下モールド金型８２内の所定位置で位置決めし、固定することができる（ステップＳ１３５）。
この状態で、図９（ｃ）に示すように上モールド金型８１を下していくと、はじめに上モールド金型８１の内上面に電極部材３の露出面３ｓｅが当たる。この時点ではモールド金型８は完全には閉じておらず、わずかに隙間がある状態になっている。この状態でモールド金型８をさらに閉じていくと、上モールド金型８１が電極部材３の外部端子部３ｊｅの露出面３ｓｅを押圧し、電極部材３の変形部３ｆは片持ち梁のように撓んで変形し、その上端である外部端子部３ｊｅとのコーナー部分が電力用半導体素子２に近づく方向に変位する。この際、外部端子部３ｊｅの表面である露出面３ｓｅはその全面にわたって上モールド金型８１に押し付けられ、内部接合部３ｊｃとの平行を保ちながら狭めることになる。一方、電極部材３の変形にともなって、内部接合部３ｊｃと外部端子部３ｊｅとの面内位置に変位が生じても、可動ピン９Ｈが回路体１０Ｍのモールド金型８内での面内位置を固定しているので、回路体１０Ｍがモールド金型８内で面内移動することがなく、所望の位置に固定することができる。
したがって、図９（ｄ）に示すようにモールド金型８が完全に閉じて型締めが完了（ステップＳ１４０）したときには、電極部材３の反発力により、電極部材３の露出面３ｓｅおよび回路基板５の裏面である放熱面５ｒは、それぞれ上モールド金型８１および下モールド金型８２によって所定の面圧で挟みつけられることになる。そのため、可動ピン９Ｈを回路基板５の側面５ｓから離しても、回路体１０Ｍがモールド金型８内で移動することはなく、所定の位置で固定されたままとなる。
そこで、図９（ｅ）に示すように可動ピン９Ｈを下モールド金型８２の内側面まで退避させる（ステップＳ１４５）。この状態で、モールド金型８を１８０℃程度に加熱し、モールド金型８内にモールド樹脂を注入（ステップＳ１５０）することで、図９（ｆ）に示すように、電極部材３の露出面３ｓｅおよび回路基板５の放熱面５ｒが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する（ステップＳ１６０）ことにより、図８に示すような電力用半導体装置１０が完成する。
なお、可動ピン９Ｈは、下モールド金型８２の４つの内側面のそれぞれに少なくとも１つ配置し、対向する位置の可動ピン９Ｈどうしは長さが等しく、内側面に対して垂直な同一直線上を駆動するものとする。そして、それぞれが最も突出した状態で、下モールド金型８２の中心に位置する回路基板５の４側面５ｓのそれぞれに当たるように設計されている。これにより、回路体１０Ｍを下モールド金型８２に設置した際に、設定位置からのずれがあっても、確実に回路体１０Ｍを下モールド金型８２の中心に移動させ、その位置で固定することができる。一方、図１１の比較例に示すように、可動ピン９Ｈが４つの内側面のうち、１つの側面には配置されなかった場合、可動ピン９Ｈを全て突出しても回路基板５を下モールド金型８２の中心に設置できない場合が発生する。つまり、可動ピン９Ｈは、下モールド金型８２の４つの内側面のそれぞれに対して少なくとも１つずつ配置する必要がある。
また、封止体７の側面７ｓからの樹脂バリの発生と、可動ピン９Ｈと下モールド金型８２との隙間に樹脂材料が詰まるのを防ぐために、可動ピン９Ｈと下モールド金型８２との隙間は４０μｍ程度以下にする必要がある。
実施の形態２の変形例．
一方、可動ピンとしては、上述した図７あるいは図９で説明したように、モールド金型の内側面から水平方向に向かって突出する形態に限ることはない。例えば、上モールド金型から下側に向かって突出する形態でも良い。本変形例では、図１１に示すように上モールド金型８１の内上面から下モールド金型８２に向かって突出する可動ピン９Ｖを用いて電力用半導体装置を製造する。
以下、本実施の形態２の変形例にかかる電力用半導体装置の製造方法について、図１２の金型内での断面図を用いて説明する。なお、可動ピンの形態は異なるが、基本的にフローは図１０に示すものと同様であるので、図１０のフローチャートを援用して説明する。
モールド金型８を開いた状態で、下モールド金型８２内に形成した回路体１０Ｍを設置する（ステップＳ１３０）。このとき、本変形例でも、実施の形態１と異なり、位置決め部材６を回路基板５に被せていないので、回路体１０Ｍは下モールド金型８２内で自由に移動できる状態となり、位置は定まっていない。
しかし、上モールド金型８１の内上面には、下モールド金型８２に向かって突出・退避するように鉛直方向に駆動できる可動ピン９Ｖが設けられている。可動ピン９Ｖは、図１３に示すように、回路体１０Ｍを下モールド金型８２の中央に設置した際に、それぞれの可動ピン９Ｖの水平方向の断面内を回路基板５の回路面５ｆの４辺である側面５ｓと回路面５ｆとのコーナー部５ｃのうちのいずれかが通るように、内上面における位置が設定されている。そして、各可動ピン９Ｖの先端は、対応するコーナー部５ｃに平行で、側面５ｓに向かって傾いた傾斜面９Ｖｓが形成されている。
そこで、図１２（ａ）に示すように、上モールド金型８１の内上面が電極部材３に接触しない程度にまで下モールド金型に向かって下げる。そして、図１２（ｂ）に示すように、各可動ピン９Ｖを上モールド金型８１の内側面から下モールド金型８２に向かって鉛直方向に突出させる。すると、傾斜面９Ｖｓが回路基板５の４つのコーナー部５ｃのそれぞれに突き当たるようにすることで、傾斜面９Ｖｓから受ける力によって回路体１０Ｍを下モールド金型８２の所定位置（中央）に移動させ、その位置で固定することができる（ステップＳ１３５）。
そして、下モールド金型８２に対する可動ピン９Ｖの位置を固定した状態で、図１２（ｃ）に示すように上モールド金型８１を下していくと、はじめに上モールド金型８１の内上面に電極部材３の露出面３ｓｅが当たる。この時点ではモールド金型８は完全には閉じておらず、わずかに隙間がある状態になっている。この状態でモールド金型８をさらに閉じていくと、上モールド金型８１が電極部材３の外部端子部３ｊｅの露出面３ｓｅを押圧し、電極部材３の変形部３ｆは片持ち梁のように撓んで変形し、その上端である外部端子部３ｊｅとのコーナー部分が電力用半導体素子２に近づく方向に変位する。この際、外部端子部３ｊｅの表面である露出面３ｓｅはその全面にわたって上モールド金型８１に押し付けられ、内部接合部３ｊｃとの平行を保ちながら狭めることになる。一方、電極部材３の変形にともなって、内部接合部３ｊｃと外部端子部３ｊｅとの面内位置に変位が生じても、可動ピン９Ｖが回路体１０Ｍのモールド金型８内での面内位置を固定しているので、回路体１０Ｍがモールド金型８内で面内移動することがなく、所望の位置に固定することができる。
したがって、図１２（ｄ）に示すようにモールド金型８が完全に閉じて型締めが完了（ステップＳ１４０）したときには、電極部材３の反発力により、電極部材３の露出面３ｓｅおよび回路基板５の放熱面５ｒは、それぞれ上モールド金型８１および下モールド金型８２によって所定の面圧で挟みつけられることになる。そのため、可動ピン９Ｖの傾斜面９Ｖｓを回路基板５のコーナー部５ｃから離しても、回路体１０Ｍがモールド金型８内で移動することはなく、所定の位置で固定されたままとなる。
そこで、図１２（ｅ）に示すように可動ピン９Ｖを上モールド金型８１の内上面まで退避させる（ステップＳ１４５）。この状態で、モールド金型８を１８０℃程度に加熱し、モールド金型８内にモールド樹脂を注入（ステップＳ１５０）することで、図１２（ｆ）に示すように、電極部材３の露出面３ｓｅおよび回路基板５の放熱面５ｒが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する（ステップＳ１６０）ことにより、図１４に示すような外形の電力用半導体装置１０が完成する。
なお、可動ピン９Ｖの長さはそれぞれ等しく、回路基板５の４つのコーナー部５ｃのそれぞれに対応して、少なくとも１つ配置し、少なくとも対向するコーナー部５ｃに対応する可動ピン９Ｖは、内上面に平行な面内位置が、内側面に対して垂直な同一直線上に位置するものとする。そして、それぞれが最も突出した状態で、下モールド金型８２の中心に位置する回路基板５の４つのコーナー部５ｃのそれぞれに当たるように設計されている。これにより、回路体１０Ｍを下モールド金型８２に設置した際に、設定位置からのずれがあっても、確実に回路体１０Ｍを下モールド金型８２の中心に移動させ、その位置で固定することができる。一方、図１４の比較例に示すように、可動ピン９Ｖが４つのコーナー部５ｃのうち、１つのコーナー部５ｃに対応する位置には配置されなかった場合、可動ピン９Ｖを全て突出しても回路基板５を下モールド金型８２の中心に設置できない場合が発生する。つまり、可動ピン９Ｖは、回路基板５の４つのコーナー部５ｃのそれぞれに対応して少なくとも１つずつ配置する必要がある。
また、封止体７の側面からの樹脂バリの発生と、可動ピン９Ｖと上モールド金型８１との隙間に樹脂材料が詰まるのを防ぐために、可動ピン９Ｖと上モールド金型８１との隙間は４０μｍ程度以下にする必要がある。しかし、可動ピン９Ｖの先端には、傾斜面９Ｖｓを設けているので、作成した電力用半導体装置１０の主面７ｆには、図１４に示すように突起部７ｅが形成される。この突起部７ｅは、削り取ることも可能であるが、例えば、外部機器等と組み合わせをする際の位置合わせに利用することも可能である。
以上のように、本実施の形態２にかかる電力用半導体装置の製造方法によれば、板状の回路基板５の回路面５ｆへの電力用半導体素子２の接合、電力用半導体素子２の表面の電極への電極部材３の一端部である素子接合面３ｓｉの接合を含み、回路面５ｆに電力用半導体素子２が実装された回路体１０Ｍを形成する工程（ステップＳ１１０）と、前記回路体１０Ｍをモールド金型８の下型８２に設置する工程（ステップＳ１３０）と、回路基板５の各側面５ｓまたは回路面５ｆと側面５ｓとの間のコーナー部５ｃに対応してモールド金型８に設置された可動ピン９Ｈまたは９Ｖ（まとめて可動ピン９）を用い、可動ピン９の先端部分が回路基板５に突き当たるように、可動ピン９をモールド金型８の内面から突出させ、回路体１０Ｍの下型８２に対する位置決めを行う工程（ステップＳ１３５）と、可動ピン９を回路基板５に当てた状態で上型８１を下ろし、モールド金型８を型締めする工程（ステップＳ１４０）と、可動ピン９を退避させて（ステップＳ１４５）から、モールド金型８内に樹脂を流し込み、回路基板５の回路面５ｆおよび側面５ｓをまとめて封止するともに、電極部材３の他端部である露出面３ｓｅが回路面５ｆを覆う主面７ｆから露出するように封止体７を形成する工程（ステップＳ１５０）と、を含むようにしたので、封止体７の主面７ｆから電極部材３が露出するようにしても、回路基板５、つまり回路体１０Ｍの封止体７内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
また、上記実施の形態１および２にかかる電力用半導体装置の製造方法によれば、板状の回路基板５の回路面５ｆへの電力用半導体素子２の接合、電力用半導体素子２の表面の電極への電極部材３の一端部である素子接合面３ｓｉの接合を含み、回路面５ｆに電力用半導体素子２が実装された回路体１０Ｍを形成する工程（ステップＳ１１０）と、回路体１０Ｍをモールド金型８の下型８２に設置し、位置決め具である位置決め部材６または可動ピン９を用いて下型８２に対する位置決めを行う工程（ステップ１２０またはステップ１３０、１３５）と、位置決め具を用いた状態でモールド金型８の上型８１を下ろし、モールド金型８を型締めする工程（ステップＳ１４０）と、型締めしたモールド金型８内に樹脂を流し込み、回路基板５の回路面５ｆおよび側面５ｓをまとめて封止するともに、電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、電極部材３の他端部である露出面３ｓｅが回路面５ｆを覆う主面７ｆから露出するように封止体７を形成する工程（ステップＳ１５０）と、を含むようにしたので、封止体７の主面７ｆから電極部材３が露出するようにしても、回路基板５、つまり回路体１０Ｍの封止体７内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
なお、上記各実施の形態においては、電力用半導体素子２には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよく、その他縦型半導体素子であればよい。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
このとき、高圧動作させると、側面から端子を出す形態では近接配置が困難で、小型化のメリットが低下する。また、回路体の封止体内での位置にばらつきがあると、封止不良によって、温度変化が大きくなる高温動作での信頼性を損ねることになる。しかし、主面から端子を取り出すとともに、回路体１０Ｍの封止体７の位置にばらつきが生じない本発明の各実施の形態にかかる電力用半導体装置１０を用いれば、近接配置が可能で、温度変化が大きくなってもしっかりした封止により信頼性を損なうことがない。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
２ 電力用半導体素子（２１：ＩＧＢＴ、２２：ＦＷＤ）、
３ 電極部材（３ｊｃ：内部接合部、３ｊｅ：外部接合部、３ｆ：変形部（折り曲げ部）、３ｓｅ：露出面、３ｓｉ：素子接合面）、
４ はんだ、
５ 回路基板（５ｆ：回路面、５ｒ：放熱面、５ｓ：側面）、
６ 位置決め部材（６ｆ：枠体部、６ｐｄ：外側突起、６ｐｍ：内側突起）、
７ 封止体（７ｆ：主面、７ｓ：側面）、
８ モールド金型（８１：上モールド金型、８２：下モールド金型）、
９ 可動ピン（９Ｈ：水平方向に駆動する可動ピン、９Ｖ：鉛直方向に駆動する可動ピン、９Ｖｓ：傾斜面）、
１０ 電力用半導体装置（１０Ｍ：回路体）。

Claims (8)

  1. 板状の回路基板と、
    裏面が前記回路基板の回路面に接合された電力用半導体素子と、
    一端部が前記電力用半導体素子の表面の電極に接合された電極部材と、
    前記電力用半導体素子を含んで前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように形成された封止体と、
    絶縁性を有するとともに、前記封止体の側面に内側から接する内接部分と前記回路基板の側面との接触部分とを有するように前記封止体内に内包され、前記回路面の延在方向に位置決めする位置決め部材と、
    を備えたことを特徴とする電力用半導体装置。
  2. 前記位置決め部材は、前記回路基板の側面を囲むように形成された枠体部と、前記枠体部の外側面から突出して前記内接部分を形成する外側突起部と、前記枠体部の内側面から突出して前記接触部分を形成する内側突起部とを備え、
    前記外側突起部の突出によって生じた前記封止体の側面と前記枠体部の外側面との隙間、および前記内側突起部の突出によって生じた前記回路基板の側面と前記枠体部の内側面との隙間には、前記封止体を構成する樹脂が充填されていることを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記電極部材は、板材に折り曲げ部を設けることで、前記一端部と前記他端部が平坦で、前記折り曲げ部を介して間隔をあけて配置されるように形成されているとともに、
    前記一端部と前記他端部との間隔を縮める方向に力を加えたときに、前記他端部の前記折り曲げ部に近い側よりも遠い側の方が前記一端部から離れる方向に傾くように、前記折り曲げ部が形成されていることを特徴とする請求項１または２に記載の電力用半導体装置。
  4. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１ないし３のいずれか１項に記載の電力用半導体装置。
  5. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項４に記載の電力用半導体装置。
  6. 板状の回路基板の回路面への電力用半導体素子の接合、前記電力用半導体素子の表面の電極への電極部材の一端部の接合を含み、前記回路面に前記電力用半導体素子が実装された回路体を形成する工程と、
    前記回路体をモールド金型の下型に設置し、位置決め具を用いて前記下型に対する前記回路体の位置決めを行う工程と、
    前記位置決め具を用いた状態で前記モールド金型の上型を下ろし、前記モールド金型を型締めする工程と、
    前記型締めしたモールド金型内に樹脂を流し込み、前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、
    を含む電力用半導体装置の製造方法。
  7. 前記位置決めを行う工程では、前記位置決め具として、前記回路基板に被せた場合に、前記下型の内側面との接触部分と前記回路基板の側面との接触部分とを有するように形成された絶縁材料からなる位置決め部材を用い、
    前記封止体を形成する工程が、前記位置決め部材を前記回路基板に被せたまま行われ、前記位置決め部材が前記封止体内に内包されることを特徴とする請求項６に記載の電力用半導体装置の製造方法。
  8. 前記位置決めを行う工程では、前記位置決め具として、前記回路基板の各側面または前記回路面と前記各側面との間のコーナー部に対応して前記モールド金型に設置された可動ピンを用い、
    前記位置決めを行う工程および前記型締めする工程では、前記可動ピンの先端部分が前記回路基板に突き当たるように、前記可動ピンを前記モールド金型の内面から突出させ、
    前記封止体を形成する工程が、前記可動ピンを退避させてから行われることを特徴とする請求項６に記載の電力用半導体装置の製造方法。
JP2012019426A 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法 Active JP5734216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019426A JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019426A JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013157578A true JP2013157578A (ja) 2013-08-15
JP5734216B2 JP5734216B2 (ja) 2015-06-17

Family

ID=49052453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019426A Active JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5734216B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5887007B1 (ja) * 2015-07-07 2016-03-16 カルソニックカンセイ株式会社 パワー半導体装置
KR20160044799A (ko) * 2014-10-16 2016-04-26 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
KR20170026557A (ko) 2014-07-04 2017-03-08 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
CN110120375A (zh) * 2014-05-20 2019-08-13 三菱电机株式会社 功率用半导体装置
WO2019163114A1 (ja) * 2018-02-25 2019-08-29 新電元工業株式会社 パワーモジュール及びスイッチング電源
JP2020167748A (ja) * 2018-02-25 2020-10-08 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048162A (ja) * 1998-03-17 2000-02-18 Sanyo Electric Co Ltd Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
US20010002874A1 (en) * 1998-03-17 2001-06-07 Noriaki Sakamoto Ic card module, manufacturing method therefor, hybrid integrated circuit module, and manufacturing method thereof
JP2003309136A (ja) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp 電力半導体装置の製造方法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048162A (ja) * 1998-03-17 2000-02-18 Sanyo Electric Co Ltd Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
US20010002874A1 (en) * 1998-03-17 2001-06-07 Noriaki Sakamoto Ic card module, manufacturing method therefor, hybrid integrated circuit module, and manufacturing method thereof
JP2003309136A (ja) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp 電力半導体装置の製造方法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120375A (zh) * 2014-05-20 2019-08-13 三菱电机株式会社 功率用半导体装置
KR20170026557A (ko) 2014-07-04 2017-03-08 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
US9837363B2 (en) 2014-07-04 2017-12-05 Mitsubishi Materials Corporation Power-module substrate unit and power module
TWI649840B (zh) * 2014-07-04 2019-02-01 日商三菱綜合材料股份有限公司 功率模組用基板單元及功率模組
KR20160044799A (ko) * 2014-10-16 2016-04-26 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
KR101673680B1 (ko) * 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
US9524936B2 (en) 2014-10-16 2016-12-20 Hyundai Motor Company Power semiconductor module and method for manufacturing the same
JP5887007B1 (ja) * 2015-07-07 2016-03-16 カルソニックカンセイ株式会社 パワー半導体装置
JP2017022158A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
WO2019163114A1 (ja) * 2018-02-25 2019-08-29 新電元工業株式会社 パワーモジュール及びスイッチング電源
JP2020167748A (ja) * 2018-02-25 2020-10-08 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット
JP7312561B2 (ja) 2018-02-25 2023-07-21 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット

Also Published As

Publication number Publication date
JP5734216B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP6120704B2 (ja) 半導体装置
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5863602B2 (ja) 電力用半導体装置
US9159715B2 (en) Miniaturized semiconductor device
JP2015070107A (ja) 半導体装置およびその製造方法
JP2013219267A (ja) パワーモジュール
JP2016018866A (ja) パワーモジュール
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2012142466A (ja) 半導体装置
JP5895549B2 (ja) 半導体装置及びその製造方法
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JPWO2018020640A1 (ja) 半導体装置
JP2012089563A (ja) 半導体モジュール
US11735557B2 (en) Power module of double-faced cooling
JP2012238749A (ja) 半導体装置
JP5724415B2 (ja) 半導体モジュール
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
JP2014056916A (ja) 半導体装置、および半導体装置の製造方法
JP7278077B2 (ja) 半導体装置およびその製造方法
JP7118204B1 (ja) 半導体装置
JP2002076259A (ja) パワーモジュール
JP7322467B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R151 Written notification of patent or utility model registration

Ref document number: 5734216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250