以下、本発明の実施形態について図に基づいて説明する。ここで、パワーモジュールは、インテリジェントパワーモジュールとも呼ばれ、電力 <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B>を制御するパワーデバイス <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B%E7%94%A8%E5%8D%8A%E5%B0%8E%E4%BD%93%E7%B4%A0%E5%AD%90>の駆動回路や保護機能を組み込んだ電力用半導体デバイス <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B%E7%94%A8%E5%8D%8A%E5%B0%8E%E4%BD%93%E7%B4%A0%E5%AD%90>である。スイッチング電源は、パワーモジュールを用いて、平滑回路 <https://ja.wikipedia.org/w/index.php?title=%E5%B9%B3%E6%BB%91%E5%9B%9E%E8%B7%AF&action=edit&redlink=1>、過電流・過電圧保護回路等を付加し、フィードバック <https://ja.wikipedia.org/wiki/%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF>回路によってスイッチング素子のオン・オフ時間比率(デューティ比 <https://ja.wikipedia.org/wiki/%E3%83%87%E3%83%A5%E3%83%BC%E3%83%86%E3%82%A3%E6%AF%94>)をコントロールする事により出力を安定化させる電源装置 <https://ja.wikipedia.org/wiki/%E9%9B%BB%E6%BA%90%E5%9B%9E%E8%B7%AF>である。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
本発明のパワーモジュールは、複数の電子部品で構成されるパワー回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品と、絶縁性部材により内部搭載電子部品を内部に封止したモールドケースと、モールドケースの外表面上に形成され、外表面上で内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載するための1個以上の外部電極と、モールドケース内部で前記内部搭載電子部品と外部電極とを電気的に接続した導電部材とを備えている。
数十A以上の大電流、数百V以上の高電圧で、数十nsレベルの高スルーレートでの安定的なスイッチング動作を行わせることと、寄生LC発振によるノイズの抑制は相反する現象でもある。例えば、スイッチング波形のノイズ抑制のためのスナバ回路は、一種のローパスフィルタであるため、周波数帯域を狭くすると高周波ノイズは抑制できるが、スルーレートが低くなる。
パワー回路は様々な電子部品で回路が構成されており、回路設計時に寄生LC発振について高精度でシミュレーションするのは難しく、さらに使用条件にも依存するため、数十A以上の大電流、数百V以上の高電圧で、数十nsレベルの高スルーレートでの安定的なスイッチング動作のためには、実装時にデータを取得しながら最適条件、即ち、高スルーレートとノイズ抑制のバランスの取れた電子部品を実装することが好適である。このため、この電子部品をモールドケースの外表面に露出した外部電極に取り付けるようにすることで、実装時に最適条件とすることができる。
本発明は、完全なパワー回路を提供するのではなく、使用者が最適な電子部品を搭載することで回路が完成する。モールドケースの外表面に露出した外部電極に、モールドケース外部から使用条件に適合させた電子部品を搭載することができるため、設計の自由度が増し、最終的に目的の機能を発揮する最適な回路となる。また、モールドケースの外表面に露出した外部電極に、電子部品を搭載することができるため、モールドケース内部におけるパワー回路に外部搭載部品を配置する領域が不要である。このため、内部電子部品を接続する配線を短くすることができ、配線長に起因する寄生インダクタンスを抑えることができる。
図1は、本発明のパワーモジュール(以下、単にパワーモジュールという。)10の底面(裏面)に外部電極14−1及び外部電極14―2を設けた構造を示す図である。外部電極14−1及び外部電極14―2は、電気部品をはんだ付けして接続するため、パッド形状となっている。外部電極14−1及び外部電極14―2は、モールドケース12の内部に搭載されている電子部品と導電部材又はビアを介して接続されている。リード16は、パワーモジュール10をプリント板に挿入するためのピンであり、ハンダで固定される。パワーモジュール10の内部には、複数個のパワー半導体を組み合わせて集積化したパワー回路が搭載されており、外部電極14−1及び外部電極14―2には、パワー回路の1部の電子部品が接続される、
図2は、モールドケース12の外表面に外部搭載電子部品を搭載するための凹み部を設けたパワーモジュール10の外観図を示している。図2(A)は、1個の凹み部18を備え、図2(B)は、2個の凹み部18−1、18−2を備えている。凹み部18、18−1、18−2の内部には外部電極14が設けられている。凹み部18、18−1、18−2に外部電極14を備えているため、コンデンサ、ゲートドライブ回路、又は、スナバ回路等の電子部品を容易に搭載することができる。さらにパワーモジュール周辺の電子部品等と位置的干渉を防ぐことができ、放熱効果も備えた安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
図3は、パワーモジュール10に、外部搭載電子部品として入力コンデンサ22を搭載した例を示す外部部品搭載パワーモジュール20の外観図である。外部電極14−1及び外部電極14―2に、外部搭載電子部品である入力コンデンサ22が接続されている。入力コンデンサ22は、パワー回路で生じたノイズ、即ち、サージ電圧や高調波リンギングを抑制する。入力コンデンサ22は、容量に応じて複数搭載してもよい。また、高さがが限られているため、容量が大きく外形が大きい入力コンデンサ22の場合、リード16に高さ調整用のスペーサを取り付けてもよい。これにより、電子部品搭載用の高さが確保される。
入力コンデンサ22は外部搭載電子部品であり、パワーモジュール10は、外部搭載電子部品の無い状態である。このため、入力コンデンサ22は、設計時に自由に選択可能となる。パワー回路への入力電源が有するノイズに影響されるため、一定容量のコンデンサ22で除去できるものではなく、設計時に使用される条件に合わせて容量を決めることができれば最適なパワー回路とすることができる。入力コンデンサ22に代えて出力コンデンサを用いることもできる。出力コンデンサとした場合も同様に、設計したパワー回路に対応して容量を決めることで、最適なパワー回路とすることができる。
図4は、外部電極14−1、14−2を、入力電圧のノイズを除去する電子部品接続用としたパワーモジュール10−1を示す図である。パワーモジュール10−1において、モールドケース12の内部に搭載されているパワー回路は、DC/DCコンバータ28であり、入力端子24からの直流の入力電圧を電圧変換して出力端子26に出力する。DC/DCコンバータ28は、降圧型であっても昇圧型であってもよく、様々なDC/DCコンバータが適用可能である。また、AC/DCコンバータであってもよい。
外部電極14−1、14−2は、入力端子24とDC/DCコンバータ28の間に設けられており、入力端子24に入力される入力電圧のノイズを除去するため入力コンデンサ22の接続用電極としている。
入力ノイズは、入力電圧が有するパワーモジュール10−1外部からのノイズであるが、パワー回路自身からもスイッチングによるノイズが発生する。以下、同期整流式DC/DCコンバータを例として、その基本回路とノイズを考慮した等価回路について説明する。
図5は、同期整流式降圧型DC/DCコンバータ30の基本回路を示す図である。入力電圧32と並列にノイズ除去用の入力コンデンサ22が接続されている。同期整流式降圧型DC/DCコンバータは、変圧比に応じて入力電流の平均値が小さくなるが、瞬時的には出力電流と同じ電流が流れ、これを入力コンデンサ22で平均化する。入力電圧32は、ハイサイドスイッチング素子34とローサイドスイッチング素子36で構成されるスイッチング回路に印加される。ハイサイドスイッチング素子34とローサイドスイッチング素子36は、ゲートドライブ回路38からのパルス信号により、交互にオン/オフする制御が行われる。これにより、ハイサイドスイッチング素子34とローサイドスイッチング素子36の中間点の出力スイッチング波形は、スイッチング周波数に対応してパルス波形となる。ハイサイドスイッチング素子34とローサイドスイッチング素子36の中間点の出力スイッチング波形は、直列接続された出力インダクタ40と出力コンデンサ42による平滑回路を介して直流電圧となり、負荷44に供給される。
同期整流式降圧型DC/DCコンバータのノイズは、スイッチング素子のオフ時に発生するサージ電圧、リンギング電圧や、配線の寄生インダクタンスとスイッチング素子の寄生容量により発生している。配線の寄生インダクタンスとスイッチング素子の寄生容量によるノイズを考慮した等価回路を以下に説明する。
図6は、寄生インダクタンス、寄生容量を考慮した等価回路48を示す図である。スイッチング素子は選択する素子の種類にもよるため、ここではパワーMOSFETとし、図6におけるハイサイドスイッチング素子34をハイサイドパワーMOSFET60、ローサイドスイッチング素子36をローサイドパワーMOSFET62とした。
寄生要素は、入力コンデンサ22では寄生インダクタンス50−1とESR(Equivalent Serial Resistance)である。ESRは配線にも存在し、図6ではまとめてESR52−1とした。パワーMOSFETでは、ミラー容量とゲート容量は考慮せず、ボディダイオードと寄生容量を寄生要素とした。ハイサイドパワーMOSFET60では、ボディダイオード56−1と寄生容量54−1を、ローサイドパワーMOSFET62では、ボディダイオード56−2と寄生容量54−2を寄生要素として等価回路に示している。
出力インダクタ40には、インダクタの巻き線間の寄生容量と基板パターンの寄生容量が発生し、浮遊容量58として示している。出力コンデンサ42では、入力コンデンサ22と同じく、寄生インダクタンス50−2とESR52−2が寄生要素である。配線、レイアウト、ビア等にも寄生インダクタンスが発生するが、図6では配線の寄生インダクタンス50−2、50−3、50−4に含めた。
ハイサイドパワーMOSFET60とローサイドパワーMOSFET62のオン/オフは、ゲートドライブ回路38のスイッチング波形により制御されるが、高周波ノイズは、主にハイサイドパワーMOSFET60とローサイドパワーMOSFET62がオフする時に発生する。ハイサイドパワーMOSFET60がオンになると、入力電圧32からハイサイドパワーMOSFET60を通して電流が流れ込み、ローサイドパワーMOSFET62の還流電流をキャンセルするようにローサイドパワーMOSFET62に流れ込む。
ローサイドパワーMOSFET62の電流がゼロになってもローサイドパワーMOSFET62のボディダイオード56−2が有しているリカバリ機能により、蓄積されたキャリアがなくなるまでボディダイオード56−2のカソードからアノードに向かって逆方向にリカバリ電流が流れる。このリカバリ電流は、入力コンデンサ22、ハイサイドパワーMOSFET60とローサイドパワーMOSFET62で構成されるループ(図6の破線参照)に流れる短絡電流iであり、ループに存在する全ての寄生容量にエネルギーが蓄積される。
このエネルギーは、リカバリが働かなくなった瞬間に開放され、この時にループ内の寄生インダクタンスと寄生容量で共振が起き、サージ電圧やリンギング電圧となって、高周波ノイズが発生する。この時、ハイサイドパワーMOSFET60はオン状態で導通しているので、ハイサイドパワーMOSFET60の寄生容量54−1は関係なく、高周波リンギングの周波数は、ループの全ての寄生インダクタンスと寄生容量の共振周波数である。
ハイサイドパワーMOSFET60とローサイドパワーMOSFET62のオフ時の数百MHzのノイズは、高di/dtの電流サージとして入力コンデンサ22、ハイサイドパワーMOSFET60とローサイドパワーMOSFET62の高周波リンギングループを循環する。これによって、入力コンデンサ22にはdi/dtに依存したサージ電圧を発生させ、ハイサイドパワーMOSFET60とローサイドパワーMOSFET62には、電圧Vに対応したdV/dtのリンギング電圧が発生する。
ループを流れる高周波のリンギング電流は、ループの面積に依存した磁束を発生させ、この磁束が外部へ向かって放射されるため、電磁波として機器の基板のストリップラインやループにおいて電磁誘導を引き起こす。このため、同期整流式降圧型DC/DCコンバータ30には、サージ電圧やリンギング電圧を抑制することを目的とした保護回路が設けられる。
図7は、同期整流式降圧型DC/DCコンバータ30に保護回路64を接続した場合に、保護回路64の配線に発生する寄生インダクタ50−10を考慮した等価電気回路を示す図である。保護回路64の搭載は配線を必要とし、新たな寄生インダクタンス50−10を発生させることになる。さらに、保護回路64を内部搭載電子部品と同一のプリント基板に搭載しようとすると、内部搭載電子部品の配置も変わり、配線も長くしなければならず、寄生インダクタンスも増加する。
本発明は、保護回路64を外部電極14−1、14−2に接続して搭載することができるので、保護回路接続用の配線を短くすることができ、新たな寄生インダクタンス50−10の発生を抑えることができる。さらに、内部搭載電子部品の配置も変えることなく、配線も長くする必要が無い。
本発明のパワーモジュールは、外部電極を、スイッチング波形の寄生成分に起因するノイズ吸収用の保護回路を形成するための外部搭載電子部品を接続する保護回路接続用電極とすることができる。
外部電極を保護回路接続用電極とした本発明のパワーモジュールは、同期整流方式と非同期整流方式、昇圧型と降圧型、絶縁型と非絶縁型等様々なパワー回路が可能であるが、スイッチング回路に着目して、同期整流方式と非同期整流方式のスイッチング回路を以下に説明する。
図8は、同期整流方式のスイッチング回路70を示す図である。スイッチング回路70は、モールドケース12内に構成されているパワー回路の一部であり、スイッチング素子は、例えばパワーMOSFET(Metal−Oxide−Semiconductor Feeld−Effect−Transistor)である。ハイサイドスイッチング素子72のHソース78とローサイドスイッチング素子80のLドレイン84が接続されている。
スイッチング回路70は、ハイサイドスイッチング素子72とローサイドスイッチング素子80を直列に接続して形成され、ハイサイドスイッチング素子72のHゲート74とローサイドスイッチング素子80のLゲート82は、ゲートドライブ回路(図示せず)に接続され、交互にオン/オフを繰り返すように制御されている。直列接続されたハイサイドスイッチング素子72とローサイドスイッチング素子80の両端部、即ち、Hドレイン76とLソース86が、外部電極14−1、14―2に接続されている。外部電極14−1、14―2には、保護回路64が搭載される。保護回路64は、設計条件に応じて任意の電子部品で構成される。
図9は、非同期整流方式のスイッチング回路70−1示す図である。非同期整流方式のスイッチング回路70−1は、スイッチング素子と整流素子を用いている。図9(A)は、図8に示したスイッチング回路70において、ローサイドスイッチング素子80を整流素子であるスイッチングダイオード88に置き換えたスイッチング回路70−1である。
図9(A)に示したスイッチング回路70−1は、ハイサイドスイッチング素子72がオンのとき、スイッチングダイオード88には電流が流れず、ハイサイドスイッチング素子72がオフのとき、スイッチングダイオード88には順方向電流が流れる。非同期方式は、同期方式に比べて効率が劣り、出力電圧をアクティブに制御できず、負荷電流が減少すると高周波リンギングが発生することもあるが、スイッチング素子が1つであるため、電源回路に適用する場合は、制御回路も簡単に構成できる特徴がある。
図9(B)は、図8に示したスイッチング回路70において、ハイサイドスイッチング素子72を整流素子であるスイッチングダイオード88に置き換えたスイッチング回路70−2である。スイッチングダイオード88は、ショットキーダイオード多く使用されている。
図9(A)に示したスイッチング回路70−1は降圧型DCコンバータ、図9(B)に示したスイッチング回路70−2は昇圧型DCコンバータのスイッチング回路として使用される。降圧型DCコンバータと昇圧型DCコンバータは、同期整流方式では基本的な回路構成は同じで、一方を入力とし他方を出力として兼用でき、出力とした方から負帰還制御を行い各々のスイッチのタイミングを制御し、逆方向に電流を流して制御している点が異なっているだけである。これに対して、非同期整流方式では、スイッチングダイオード88が順方向電流しか流れないために、降圧型DCコンバータと昇圧型DCコンバータは別の回路となる。
スイッチング回路70は、高周波でスイッチング素子をオン・オフするため、ノイズの発生は避けられない。スイッチング素子はパワートランジスタが使用されており、オフ時にサージ電圧やリンギング電圧(サージ/リンギング電圧)が発生する。この時、スイッチング回路70にはサージ/リンギング電流iが流れ、それがスイッチング回路70を使用したDCコンバータの高周波リンギングループに流れ、そのループに存在する寄生インダクタンスLによってL×di/dtのサージ/リンギング電圧が発生する。これがパワー回路における入力コンデンサの端子にノイズを引き起こしたり、スイッチノードにノイズを引き起こしたり、インダクタや基板の寄生容量を介して出力端子やほかの機器に伝わったりする。
本発明は、保護回路を外部電極14−1、14−2に接続して3次元的に搭載することができるので、保護回路接続用の配線を短くすることができ、新たな寄生インダクタンス70−10の発生を抑えることができる。さらに、他の回路素子の配置も変えることなく、配線も長くする必要が無い。
スイッチング波形の寄生成分に起因するノイズは運転条件、ドライブ条件、回路条件などにより様々な挙動を示し、一律に決定できるものではない。保護回路接続用の外部電極14−1、14−2を備えた本発明のパワーモジュールを使用する場合に、保護回路は使用条件に適合させて設計される。
本発明では、保護回路接続用の外部電極がモールドケースの外表面に設けられており、ユーザが実際に使用する実装状態で、サージ/リンギング電圧を測定しながら自由に設計できる。このため、最適なサージ/リンギング電圧の抑制が可能となる。
波形の測定にはノイズの影響を受けにくくするために、例えば帯域が1GHzのオシロスコープを用いて受動プローブとマウントジャックを使用し、FETプローブを使用する等に注意しながら、サージ/リンギング電圧を測定する。その結果を基にサージ/リンギング電圧を抑制する保護回路92を設計し実装することができる。
サージ/リンギング電圧を抑制する保護回路は、ノイズ除去用の電子部品からなる電気回路であり、様々な形態が考えられる。以下に主な例を説明する。
スイッチング素子は高速でオン/オフされるため、コレクタに流れる電流iが立ち上がる上昇率や、コレクタに流れる電流iが立ち下がる下降率は高くなる。一方、パワー回路の配線には規制インダクタンスLSが存在し、サージ電圧VCSが発生する。サージ電圧VCSは、VCS=LS(di/dt)の関係がある。
サージ電圧を抑制するためには、電圧クランプ素子による方法があり、スイッチング波形の寄生成分に起因するノイズのサージ電圧を吸収するアバランシェダイオードを使用することができる。サージエネルギをアバランシェダイオードに吸収させて、サージ電圧をクランプする。
図10は、サージ吸収用のアバランシェダイオード90を外部電極14−1、14−2に接続した例を示す図である。アバランシェダイオード90は、直列接続されたハイサイドスイッチング素子72とローサイドスイッチング素子80の両端部、即ち、外部電極14−1、14―2を介してHドレイン76とLソース86に接続されている。アバランシェダイオード90は、特定の逆電圧でアバランシェ降伏を起こし、過電圧から回路を保護するクランパである。
アバランシェダイオードは、出力スイッチング波形の時間領域に注目して、サージ電圧(又は電流)のピーク値を検出しカットすることを目的としている。カットする電圧(又は電流)の最大値は、アバランシェダイオードの降伏電圧で決定される。近年パワーモジュールは、高電圧を高速にスイッチングすることが要求されているが、例えばシリコンアバランシェダイオードは数kVの降伏電圧を持つものもある。また、周波数特性は、アバランシェダイオード90の回復時間に依存する。
外部電極14−1、14−2に接続するクランパは、アバランシェダイオードの他、スナバダイオードとスナバツェナーダイオードを逆向きに直列接続してもよい。これらの選択は、設計時に使用される条件に合わせて適宜決定することができる。
スイッチング素子で発生するサージ電圧やリンギング電圧を抑制するためには、スナバ回路が用いられる。保護回路接続用電極は、スナバ回路接続用電極とすることができる。スナバ回路には、スイッチング回路に一括で付ける一括スナバ回路と、スイッチング回路を構成する全ての素子に対して1対1で対応する個別スナバ回路とがある。
保護回路接続用電極には、スナバ回路を構成するコンデンサ、抵抗及びダイオードのいずれか1つ又は2つ以上の電子部品が接続される
図11は、モールドケース12の外表面に外部電極14−1、14−2を設けたパワーモジュール10−1に接続される一括スナバ回路の例を示した図である。図11(A)は、スナバ抵抗(R)100(以下、スナバ回路に使用される電子部品は、スナバを冠した名称とする。)とスナバコンデンサ(C)102としたCRスナバ回路の例を示す図である。スナバ抵抗100とスナバコンデンサ102を直列接続したスナバ回路92−1は、一種のローパスフィルタであり、カットオフ周波数を高周波リンギングの周波数以下にすることが必要となる。
スナバコンデンサ102のみの使用は、エネルギーの吸収も早いが放出も早く、出力スイッチング波形の立ち上がり、立下りの急峻な電圧サージを吸収するが、高周波リンギングの抑制が十分でない場合がある。このような場合に、スナバコンデンサ102に、スナバ抵抗100を直列に接続してエネルギーの吸収・放出を遅くする。また、高調波成分をカットしているため、出力スイッチング波形の立ち上がり時間と立下り時間が緩慢になる。
図11(B)は、直列接続されたスナバ抵抗100とスナバコンデンサ102に、スナバダイオード(D)104を並列接続したCRDスナバ回路94を示す図である。CRDスナバ回路94は、充放電型であり、サージ電圧の抑制に効果がある。CRDスナバ回路94は、直列接続されたハイサイドスイッチング素子72とローサイドスイッチング素子80の両端部、即ち、外部電極14−1、14―2を介してHドレイン76とLソース86に接続されている。スナバダイオード104により、スナバコンデンサ102に蓄積されたエネルギーの放出を促している。スナバダイオード104はアノードとカソードの向きを変えて、スナバコンデンサ102にエネルギーの蓄積を促してもよい。また、スナバツェナーダイオードとしてもよい。これらの一括スナバ回路は、使用条件に適合させて、設計される。
図12は、スナバ回路の一部の電子回路部品をモールドケース内のプリント基板に搭載し、他の電子部品を外部電極14−1、14−5に接続して、全体としてスナバ回路を構成する場合の例を示す図である。図12(A)は、CRDスナバ回路94のスナバダイオード104とスナバコンデンサ102をモールドケース12−3内部のパワー回路に搭載し、外部電極14−1、14−2を設けたパワーモジュール10−2を示す図である。このパワーモジュール10−2を提供することにより、設計時には、図12(B)に示すように、スナバ抵抗100を使用条件に適合させて最適な抵抗値を自由に選択できる。
図13は、スナバ回路の一部の電子回路部品をモールドケース内のプリント基板に搭載し、他の電子部品を外部電極14−1、14−5に接続して、全体としてスナバ回路を構成する場合の他の例を示す図である。図13(A)は、スナバ抵抗100とスナバコンデンサ102から構成されるCRスナバ回路92をモールドケース12−4内部のパワー回路に搭載し、外部電極14−1、14−5を設けたパワーモジュール10−3を示す図である。このパワーモジュール10−3を提供することにより、設計時には、図13(B)に示すように、必要な場合には、使用条件に適合させてスナバダイオード104を追加し、CRDスナバ回路94とすることができる。
図14は、スナバ抵抗100とスナバコンデンサ102から構成されるCRスナバ回路92の抵抗値と容量を調整可能としたパワーモジュール10―3を示す図である。保護回路接続用電極は、内部搭載電子部品の一部がCRスナバ回路92であり、CRスナバ回路92を構成する電子部品のパラメータを調整する補助電子部品を接続するための補助電子部品接続用電極14−1、14−2、14−5としている。
図14(A)は、図13(A)と同じ回路構成である。スナバ抵抗100とスナバコンデンサ102の接続点に、外部電極14−5を設けている。設計時に、図14(B)に示すように、スナバ抵抗100と並列に補助スナバ抵抗101を、スナバコンデンサ102と並列に補助スナバコンデンサ103を接続することができる。これにより、スナバ抵抗100の抵抗値とスナバコンデンサ102のコンデンサ容量が調整可能である。
並列に補助スナバ抵抗101の接続により抵抗値は小さくなるため、内部搭載されるスナバ抵抗は大きい値の抵抗値とすることが好適である。また、補助スナバコンデンサ103の接続によりコンデンサ容量は大きくなるため、内部搭載されるスナバコンデンサ102は小さい値のコンデンサ容量とすることが好適である。これにより、使用条件に適合させて補助スナバ抵抗101と補助スナバコンデンサ103を追加し、最適なスナバ回路とすることができる。
図15は、ハイサイドスイッチング素子72とローサイドスイッチング素子80に、それぞれ個別スナバ回路を接続可能としたパワーモジュール10−4を示す図である。図15(A)は、モールドケース12の外表面に4個の外部電極14−1〜4を備えたパワーモジュール10−4を示す図である。外部電極14−1は、ハイサイドスイッチング素子72のHドレインに接続され、外部電極14−3は、ハイサイドスイッチング素子72のHソースに接続され、外部電極14−4は、ローサイドスイッチング素子80のLドレインに接続され、外部電極14−2は、ローサイドスイッチング素子80のLソースに接続されている。
図15(B)は、スナバ抵抗100とスナバコンデンサ102にスナバダイオード104を並列接続したCRDスナバ回路94−1、94−2を、ハイサイドスイッチング素子72とローサイドスイッチング素子80に個別に接続した個別スナバ回路の図を示している。勿論、スナバ回路は他の回路構成でもよく、例えば、CRスナバ回路92でもよい。また、CRDスナバ回路94とCRスナバ回路92との組み合わせでもよい。このパワーモジュール10−4を提供することにより、設計時には、使用条件に適合させてスナバ回路を設計することができる。
図16は、ハイサイドスイッチング素子72とローサイドスイッチング素子80に対して個別に接続するスナバ回路のうち、1つをモールドケース12−5内のパワー回路に内部搭載する場合のパワーモジュール10−5の例を示す図である。図16(A)は、ローサイドスイッチング素子80に接続するCRDスナバ回路94−2を内部搭載とし、ハイサイドスイッチング素子72に接続するスナバ回路接続用の電極を外部電極14−1、14−3としている。モールドケース内のプリント基板に内部搭載するスナバ回路は、CRスナバ回路92であってもよい。内部搭載のCRDスナバ回路94−2は、スイッチング素子72に対するスナバ回路であってもよい。
図16(B)は、ハイサイドスイッチング素子72に個別に接続したCRDスナバ回路94−1の図を示している。勿論、スナバ回路は他の回路構成、例えば、CRスナバ回路92でもよい。このパワーモジュール10−5を提供することにより、設計時には、使用条件に適合させてハイサイドスイッチング素子72のスナバ回路を設計することができる。
図17は、ハイサイドスイッチング素子72とローサイドスイッチング素子80に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース12−6内のパワー回路に内部搭載する場合のパワーモジュール10−6の例を示す図である。外部電極には、スナバ回路を構成するスナバコンデンサ、スナバ抵抗及びスナバダイオードのいずれか1つ又は2つ以上の電子部品が接続される。図17(A)は、直列接続したスナバダイオード104−1とスナバコンデンサ102−1が、ハイサイドスイッチング素子72のHドレイン76とHソース78に接続され、直列接続したスナバダイオード104−2とスナバコンデンサ102−2がローサイドスイッチング素子80のLドレイン84とLソース86に接続されている。
外部電極14−1は、ハイサイドスイッチング素子72のHドレイン76に接続され、外部電極14−5は、スナバダイオード104−1とスナバコンデンサ102−1の中間点に接続されている。外部電極14−4は、ローサイドスイッチング素子80のLドレイン84に接続され、外部電極14−6は、スナバダイオード104−2とスナバコンデンサ102−2の中間点に接続されている。
図17(B)は、外部電極14−1と外部電極14−5にスナバ抵抗100−1を接続し、外部電極14−4と外部電極14−6にスナバダイオード100−2を接続した図を示している。スナバ抵抗100−1を接続することで、ハイサイドスイッチング素子72に対するCRDスナバ回路94−1とすることができる。また、スナバ抵抗100−2を接続することで、ローサイドスイッチング素子80に対するCRDスナバ回路94−2とすることができる。このパワーモジュール10−6を提供することにより、使用条件に適合させてスナバ抵抗100−1とスナバ抵抗100−2を設計することができる。
図18は、ハイサイドスイッチング素子72とローサイドスイッチング素子80に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース12−7内のパワー回路に内部搭載する場合のパワーモジュール10−7の他の例を示す図である。図18(A)は、直列接続したスナバ抵抗100−1とスナバコンデンサ102−1が、ハイサイドスイッチング素子72のHドレイン76とHソースに接続され、直列接続したスナバ抵抗102−2とスナバコンデンサ102−2が、ローサイドスイッチング素子80のLドレイン84とLソース86に接続されている。外部電極14−1は、ハイサイドスイッチング素子72のHドレイン76に接続され、外部電極14−5は、スナバ抵抗100−1とスナバコンデンサ102−1の中間点に接続されている。外部電極14−4は、ローサイドスイッチング素子80のLドレイン84に接続され、外部電極14−6は、スナバ抵抗100−2とスナバコンデンサ102−2の中間点に接続されている。
図18(B)は、外部電極14−1と外部電極14−5にスナバダイオード104−1を接続し、外部電極14−4と外部電極14−6にスナバダイオード104−2を接続した図を示している。モールドケース12−7の内部に搭載したスナバ回路は、CRスナバ回路92であるが、スナバダイオード104−1とスナバダイオード104−2を接続することで、ハイサイドスイッチング素子72に対するCRDスナバ回路94−1、ローサイドスイッチング素子80に対するCRDスナバ回路94−2とすることができる。このパワーモジュール10−7を提供することにより、使用条件に適合させてスナバダイオード104−1とスナバダイオード104−2を設計することができる。
図19は、ハイサイドスイッチング素子72とローサイドスイッチング素子80に対して放電阻止型スナバ回路を構成する一部の電子部品をモールドケース12−8内のパワー回路に内部搭載する場合のパワーモジュール10−8の例を示す図である。図19(A)に示したモールドケース12−8内では、ハイサイドスイッチング素子72のHドレイン76に接続されたスナバコンデンサ102−1とハイサイドスイッチング素子72のHソース78に接続されたスナバダイオード104−1が直列に接続され、ローサイドスイッチング素子80のLドレイン84に接続されたスナバダイオード104−1とローサイドスイッチング素子80のLソース86に接続されたスナバコンデンサ102−2が直列に接続されている。
外部電極14−1は、ハイサイドスイッチング素子72のHドレイン76に接続され、外部電極14−5は、スナバコンデンサ102−1とスナバダイオード104−1の中間点に接続されている。外部電極14−4は、ローサイドスイッチング素子80のLドレイン84に接続され、外部電極14−6は、スナバダイオード104−2とスナバコンデンサ102−2の中間点に接続されている。
図19(B)は、外部電極14−1と外部電極14−4にスナバ抵抗100−1を接続し、外部電極14−5と外部電極14−6にスナバ抵抗100−2を接続して、放電阻止型CRDスナバ回路96構成とした図を示している。放電阻止型CRDスナバ回路96は、発生損失が少なく、高周波スイッチングに適している。このパワーモジュール10−8を提供することにより、使用条件に適合させてスナバ抵抗100−1とスナバ抵抗100−2を接続することができる。
保護回路64として、スナバ回路について述べたが、その他、スイッチング素子を過電流から保護するため、例えば同期整流方式降圧型DCコンバータ30では、出力電圧に過渡応答などによるオーバーシュートが発生すると、出力に同期して電流を逆流させて入力側に回生し、出力電圧を強制的に下げるという動作を行なう回生回路が使用されている。さらに、熱から素子を保護するためのサーマルシャットダウン機能、起動時の突入電流を防ぐため出力電圧の立ち上がりに時定数をもたせてゆっくり上昇させるソフトスタート機能等の保護回路がある。これらの回路又は一部の電子部品を、外部電極に接続する構造とすることにより、モールドケース内での搭載領域を無くし、配線を短くして寄生インダクタンスを抑制することもできる。
図20は、モールドケース内部に搭載されているパワー回路の他の例である三相インバータを示す図である。モールドケース12−9の内部にあるパワー回路は、3個のスイッチング回路70−11、70−12、70−13を並列に接続して搭載した3相インバータ回路である。三相インバータ回路は、直流電源から3相の電圧波形を生成し、例えば三相交流モータを駆動するパワー回路として使用される。モールドケース12−9の外表面には、外部電極14−1、14−2が設けられている。外部電極14−1は、スイッチング回路70−11、70−12、70−13の共通ドレインに接続されている。外部電極14−2は、スイッチング回路70−11、70−12、70−13の共通ソースに接続されている。
外部電極14−2、14−2には、例えば、コンデンサが接続され、スイッチング時のリプルの低減やノイズの影響が抑制された電圧波形が形成される。コンデンサは、設計時にパワーモジュール10−9の使用条件に適合させて選択することができる。
モールドケース12の内部に搭載されているパワー回路の例として、スイッチング素子が直列に接続されているスイッチング回路と三相インバータ回路を示したが、この例に限られることはなく、スイッチング素子と整流素子を使用したスイッチング回路であってもよい。
パワーモジュールのスイッチング回路に使用されているスイッチング素子について、以下に説明する。
スイッチング素子に使用されているパワーMOSFETは、縦型と横型の2種類に分類でき、特に縦型は高耐圧化と低オン抵抗化に適している。また、縦型を多層構造に実装することにより、低オン抵抗化と共に配線を短くできるため、寄生インダクタンスを抑止できる。
スイッチング素子としては、金属酸化物半導体電界効果トランジスタ又はフォワードダイオードを備えたIGBT(Insulated Gate Bipolar Transistor)を使用してもよい。IGBTは、負荷電流を転流させるためのFWD(Free Wheeling Diode)が必要となるが、FWD内臓タイプのIGBTを使用することにより、部品点数を増加させることなく使用できる。
IGBTは、例えばnチャネル型の場合、パワーMOSFETのドレイン側にp+層を追加した構造となっており、パワーMOSFETよりも大電流での低オン抵抗化が可能な素子である。
高耐圧高速スイッチングが可能な次世代のパワー半導体デバイス用の材料としてIII族窒化物、例えば、GaN(ガリウム・ナイトライド)系の半導体が期待されている。GaN系の半導体デバイスはSi(シリコン)と比較して広いバンドギャップを備え、Siの半導体デバイスと比較して、高い耐圧、低い損失が実現できる。GaN系のトランジスタでは、一般に、2次元電子ガス(2DEG)をキャリアとするHEMT(High Electron Mobility Transistor)構造である(以下、GaN―HEMT構造のスイッチング素子をGaNと略す)。スイッチング素子としては、さらにSiC(Silicon Carbide)からなる半導体素子もある(以下、SiCからなる半導体素子をSiCと略す)。絶縁破壊電界強度がシリコンの10倍、バンドギャップがシリコンの3倍と優れており、現在1200V、100Aクラスのデバイスがある。オン抵抗をシリコンと同じ程度の面積抵抗率である10mΩ・cm2まで下げた場合は、1600Vの耐圧が得られている。
GaNは、電子移動度や絶縁破壊電界強度の点でSiCに勝っているため、大電力変換容量に向いている。一方、SiCは熱伝導率がGaNに対して約3倍高く、高温での使用に向いている。
最近では、酸化ガリウム(ガリウム・オキサイド)のパワーデバイスも開発されている。酸化ガリウムのバンドギャプは、4.7〜4.9eVであり、GaNやSiCの3.3〜3.4よりはるかに高く、低オン抵抗化が図れる。このため、さらなる高効率・高性能のパワーデバイスが可能である。
本発明のパワーモジュールは、これらGaN,SiC及び酸化ガリウムより成る素子であるスイッチング素子や整流素子の何れも使用可能である。
パワー回路には、複数の電子部品で構成されるスイッチング電源回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品は、スイッチング素子又は整流素子を含み。スイッチング素子又は整流素子はガリウム・ナイトライド、ガリウム・オキサイド又はシリコン・カーバイドから成る素子を含むことにより、高速、高耐圧のパワーモジュールが可能となる。
GaNは、Siデバイスと比べ低オン抵抗・高速スイッチングに適しているが、ノーマリーオン(depletion‐mode)動作となり、フェイルセーフ(fail‐safe)ノ観点から、ノーマリーオフ(enhancement− mode)動作が求められている。また、SiCは、酸化膜の信頼性やチャネル移動度の劣化などから、特性・信頼性の面など解決しなければならない問題がある。
ノーマリーオン型のパワーデバイスをノーマリーオフ型のパワーデバイス動作をさせるため、低耐圧であってもノーマリーオフ型のスイッチング素子とカスコ―ド接続して実現することができる。
図21は、カスコ―ド接続素子110の例であり、底面と内部等価回路を示す図である。カスコ―ド接続は、ノーマリ―オン型の第1スイッチング素子112とノーマリーオフ型の第2スイッチング素子114で構成されている。第1スイッチング素子112のソースが第2スイッチング素子114のドレインに接続され、第1スイッチング素子112のゲートが第2スイッチング素子114のソースに接続されている。第2スイッチング素子114のゲートにゲート信号が印加されると第2スイッチング素子114のドレインに電流が流れ、この電流は、第1スイッチング素子112のソース電流に変換される。このソース電流が第1スイッチング素子112のドレイン電流となる。第1スイッチング素子112のドレインから見たインピーダンスは高く、周波数特性に優れた回路構成である。
さらに、第2スイッチング素子114のドレイン側の負荷が第1スイッチング素子112のソースとなるため、第2スイッチング素子114のソース・ドレイン間の容量は変わらず、ミラー効果がほとんど生じない。このため、カスコ―ド接続回路は、周波数特性に優れ、高速・高耐圧が要求されるパワーモジュールに適した回路である。
カスコ―ド接続素子110では、その底面に、第1スイッチング素子112のドレイン電極D、第2スイッチング素子114のゲート電極G、及び、第1スイッチング素子112のゲートと第2スイッチング素子114のソースが共通に接続された電極SとKがある。このため、ノーマリーオン型のパワーデバイスをノーマリーオフ型のパワーデバイスと同様の扱いで使用することができる。
図22は、カスコ―ド接続素子110を本発明のパワーモジュール10−10に適用した図である。GaNやSiCからなるスイッチング素子112−1とMOSFET114−1をカスコ―ド接続したハイサイドスイッチング素子と、同じくGaNやSiCからなるスイッチング素子112−2とMOSFET114−2をカスコ―ド接続したローサイドサイドスイッチング素子とが直列接続されている。これにより、高速・高耐圧のノーマリーオン型のパワー素子をノーマリ―オフ型のパワー素子として扱え、本発明のパワーモジュールに適用可能である。
従来のGaNは、ゲートに電圧を印加しない状態でドレイン電流が流れてしまうノーマリーオン特性を示すものが多く、カスコ―ド接続としたり、ドレイン電流を止めるためにゲートに負電圧を印加したりする必要があった。このため、ドレイン電流を流すための電子の数をデバイスのチャネル全体で少なくし、さらにゲート構造を少し工夫することでノーマリーオフを実現することが可能である。また、P型GaN材料の持つ内部的な電気的作用でP型GaNのあるゲート下のみの電子を消滅させ、オン抵抗を低減させたまま、ノーマリーオフを実現することもできる。当然ながら、ノーマリーオフ特性を備えたGaNも、本発明のパワーモジュールに適用可能であり、高耐圧。高効率で小型のパワーモジュールが実現できる。
ディスクリート素子によりカスコ―ド接続としたパワーモジュールとすることもできる。スイッチング素子を、ノーマリーオン型半導体とノーマリーオフ型半導体とがカスコード接続される構成とし、ノーマリーオン型半導体とノーマリーオフ型半導体のいずれか一つが、内部搭載電子部品であり、外部電極は、他のノーマリーオン型半導体又はノーマリーオフ型半導体の接続用電極とする。
図23は、ディスクリート素子によるカスコ―ド接続回路を用いたスイッチング回路において、第2スイッチング素子を外部接続とするパワーモジュール10−11を示す図である。図23(A)は、ハイサイド第1スイッチング素子118とローサイド第1スイッチング素子122を搭載したパワーモジュール10−11を示す図である。ハイサイド第1スイッチング素子118のゲートGとローサイド第1スイッチング素子122のドレインDは、パワーモジュール10−11の内部で接続されている。外部電極14-7はハイサイド第1スイッチング素子116のソースSに接続され、外部電極14-3はハイサイド第1スイッチング素子116のゲートG及びローサイド第1スイッチング素子120のドレインDに接続されている。外部電極14-8はローサイド第1スイッチング素子120のソースSに接続され、外部電極14-2はローサイド第1スイッチング素子120のゲートGに接続されている。外部電極14−18と外部電極14−19は、パワーモジュール10−11の内部の電気回路に接続されている。
図23(B)は、パワーモジュール10−11に、ハイサイド第2スイッチング素子118とローサイド第2スイッチング素子122を接続した図を示している。ハイサイド第2スイッチング素子118のドレインDは外部電極14−7に接続され、ハイサイド第2スイッチング素子118のソースSは外部電極14−3に接続される。ハイサイド第2スイッチング素子118のゲートGは外部電極14−18に接続される。ローサイド第2スイッチング素子122のドレインDは外部電極14−8に接続され、ローサイド第2スイッチング素子120のソースSは外部電極14−2に接続される。ローサイド第2スイッチング素子122のゲートGは外部電極14−19に接続される。
ハイサイド第1スイッチング素子116とローサイド第1スイッチング素子120は、高耐圧の可能な、GaN−HEMTやSiCからなるスイッチング素子が好適である。GaN−HEMTやSiCからなるスイッチング素子をモジュール内に搭載することで、放熱効果が良好となる。ハイサイド第2スイッチング素子118とローサイド第2スイッチング素子122は、ノーマリーオフタイプのパワーMOSFETやIGBTが好適であり、設計時に選択することができるため、ハイサイド第1スイッチング素子116とローサイド第1スイッチング素子120とのチューニングや、電圧やスイッチング周波数への適合が容易となる。カスコ―ド接続回路は、2つのスイッチング素子を使用するため、熱の発生が大きいが、1つのスイッチング素子を外部接続とすることで、放熱対策として有効である。また、ハイサイド第2スイッチング素子118とローサイド第2スイッチング素子122をパワーモジュール10−11の内部搭載素子として、ハイサイド第1スイッチング素子116とローサイド第1スイッチング素子120を外付け素子としてもよい。
次に、スイッチング素子のゲートをオン・オフするゲートドライブ回路について述べる。
図24は、DC/DCコンバータ28のスイッチング回路70を駆動するゲートドライブ回路38のブロック図である。スイッチング回路70は、2個のスイッチング素子が直列に接続されており、ゲートドライブ回路38によりスイッチング素子のオン・オフ制御が行われる。ゲートドライブ回路38には、出力電圧をモニタする出力モニタ126の信号入力をフィードバックして、出力電圧を安定化する機能を備えてもよい。
ゲートドライブ回路38は、例えば、ゲートドライブIC130、絶縁型ゲートドライバ132、ハイサイド駆動回路134、ローサイド駆動回路136、ブートストラップ回路138とミラークランプ回路140から構成されている。ゲートドライブIC130は、スイッチング回路70をオン/オフ制御するパルス信号を生成している。ゲートドライブIC130で生成する制御信号は、ハイサイドスイッチング素子を駆動するハイサイドゲート信号とローサイドスイッチング素子を駆動するローサイドゲート信号である。
絶縁型ゲートドライバ132は、ゲート信号とスイッチング素子を絶縁している。トランスによる絶縁方式とフォトカプラによる絶縁方式がある。ハイサイド駆動回路134とローサイド駆動回路136には、ゲート抵抗が備えられている。ゲート抵抗はスイッチング損失とサージ電圧を考慮して決定される。ハイサイド駆動回路134とローサイド駆動回路136により、ゲート信号は、スイッチング素子に適合する電圧に変換される。
ブートストラップ回路138は、ハイサイドスイッチング素子に適用される。スイッチング素子がパワーMOSFETの場合、完全にオンさせるには、ドレインに高い電圧が必要になる。降圧型のDC/DCコンバータの場合、ドレイン電圧は、通常、入力電圧なのでパワー回路内で一番高い電圧になる。このため、入力電圧以上の電圧を作るのがブートストラップ回路である。
ミラークランプ回路140は、ローサイドスイッチング素子に適用される。スイッチング素子は反転増幅器であり、入力(ゲート)と出力(ドレイン)の間にあるキャパシタンス(容量)は、この反転増幅のゲイン倍大きく見えるミラー効果がある。このミラー容量のため、スイッチング素子が誤動作を起こす場合がある。ハイサイドスイッチング素子がオンすると、ハイサイドスイッチング素子のソース電位及びローサイドスイッチング素子のドレイン電位が上昇して、dv/dtが印加される。このとき、ローサイドスイッチング素子のドレイン−ゲート間の寄生容量(ミラー容量)を介してゲートに電流が流れこむ。このため、ローサイドスイッチング素子のゲート電位が上昇し、閾値を超えると、ハイサイドスイッチング素子とローサイドスイッチング素子がアーム短絡する。このため、ローサイドスイッチング素子のゲートとソースを短絡し、誤動作を防止する回路がミラークランプ回路である。
ゲートドライブ回路38で生成されるハイサイドゲート信号とローサイドゲート信号は、デッドタイムを設けて交互にオン/オフされている。スイッチング回路70のスイッチング素子のスイッチング時に発生するdv/dtによってゲートが誤点狐することを回避し、パルス状の短絡電流が流れることによる加熱やスイッチング素子の破壊を防止するためである。
図25は、デッドタイムを説明する図である。ハイサイドゲート信号は、ハイサイドスイッチング素子のゲートに入力され、ローサイドゲート信号は、ローサイドスイッチング素子のゲートに入力される。デッドタイムは、ハイサイドスイッチング素子とローサイドスイッチング素子が同時にオンとなることを避けるために、ハイサイドゲート信号がオフとなってから一定時間遅延させる第1デッドタイムを設けて、ローサイドゲート信号をオンにする。次に、ローサイドゲート信号がオフとなったら、一定時間遅延させる第2デッドタイムを設けて、ハイサイドゲート信号をオンにする。この第1デッドタイムと第2デッドタイムの設定により、ハイサイドスイッチング素子とローサイドスイッチング素子の短絡を防止している。
デッドタイムは、スイッチング素子のスイッチング時間よりも長く設定する必要がある。デッドタイムが十分であってもスイッチング素子のミラー容量を抜けてくる微小なパルス状電流が流れるが、デッドタイムが不足していると、大きな短絡電流が流れ、スイッチング素子の破壊までには至らない場合であっても、ノイズとなってスイッチング動作を不安定にさせる要因となる。
図26は、外部電極14−9、14−10をゲートドライブIC接続用としたパワーモジュール10−12の例を示す図である。外部電極は、ゲートドライブ回路を構成する電子部品用のゲートドライブ回路部品接続用電極である。図26に示したモールドケース12−12内のゲートドライブ回路38には、絶縁型ゲートドライバ132、ハイサイド駆動回路134、ローサイド駆動回路136、ブートストラップ回路138とミラークランプ回路140が搭載されている。
図27は、外部電極14−9、14−10を絶縁型ゲートドライバ接続用としたパワーモジュール10−13の例を示す図である。図27に示したモールドケース内のゲートドライブ回路38には、ハイサイド駆動回路134、ローサイド駆動回路136、ブートストラップ回路138とミラークランプ回路140が搭載されている。
外部電極14−9、14−10には、絶縁型ゲートドライバ132が外部搭載素子として接続されている。モールドケース12−13内のゲートドライブ回路38には、ゲートドライブIC130と絶縁型ゲートドライバの132を搭載する領域がないため、配線を短くできる。絶縁型ゲートドライバ132は、パルストランス142でもフォトカプラ144でもよく、設計時に最適な絶縁型ゲートドライバ132が選択可能である。
図28は、外部電極14−11、14−12をブートストラップコンデンサ154、外部電極14−13、14−14をミラークランプ回路140の接続用としたパワーモジュール10−14の例を示す図である。ブートストラップ回路138は、ブートストラップ抵抗150、ブートストラップダイオード152とブートストラップコンデンサ154で構成される。ブートストラップ抵抗150は入力端子24に接続され、ブートストラップダイオード152と直列に接続されている。
さらに、ブートストラップダイオード152は外部電極14−11に接続され、外部電極14−12はハイサイドスイッチング素子72のHゲート74に接続されている。外部電極14−11、14−12にブートストラップコンデンサ154が接続される。ブートストラップ抵抗150、ブートストラップダイオード152とブートストラップコンデンサ154をすべて外部搭載用電子部品としてもよい。また、設計時に任意に選択可能であるが、測定データによりゲートストラップ回路を搭載する必要が無い場合もある。
外部電極14−13、14−14は、ミラークランプ回路接続用である。ミラークランプ回路140は、例えば、ローサイドスイッチング素子80のLゲート82とLソース86の間のパスをスイッチング素子で短絡するミラークランプ回路142がある。ミラークランプ回路142のスイッチング素子は、コンパレータ等によってミラー電圧以下に設定した電圧より低くなると、コンパレータの出力がハイとなり、短絡される。ミラークランパ140は、クランプコンデンサ144でもよい。クランプコンデンサ144の場合は、ノイズ除去機能となる。
モールドケース14−11内のゲートドライブ回路38には、ブートストラップ回路138とミラークランパ140を搭載する領域がないため、配線を短くできる。ブートストラップコンデンサ154とミラークランプ回路140は、誤動作を無くして安定な動作が行えるように、測定しながら、設計時に選択可能である。例えば、ゲート抵抗が最適ならば、ミラークランプ回路140を搭載する必要が無い場合もある。
以上説明したように、外部電極に、アバランシェサージダイオード、スナバ回路、抵抗、ダイオード、コンデンサ、入力ノイズ除去部品、入力コンデンサ、ゲートドライブIC、絶縁型ゲートドライバ、ブートスラップ回路、及び、ミラークランプ回路のいずれか1つ又は2つ以上が搭載される。
(実施例1)
図29は、実施例1の回路図であり、本発明を適用したパワー回路の一例である同期整流式降圧型DC/DCコンバータである。入力電圧32は395Vであり出力電圧DCOUTは24Vである。入力コンデンサ22は47μFの電解コンデンサを2個並列に接続している。スイッチング回路は、ハイサイドパワーMOSFET72とローサイドパワーMOSFET80を直列接続し、ゲートには制御部からの制御信号が入力されている。出力インダクタ40は24.9μHであり、出力コンデンサ42は0.0022μFである。
同期整流式降圧型DC/DCコンバータの実施例1では、パワーMOSFETを直列に接続したスイッチング回路を用いて本発明のパワーモジュール10−4としている。このパワーモジュール10−4では、底面にパット形状の外部電極14−1〜4を設け、スイッチング回路70とビアで接続している。実施例1では、一括スナバ回路としているため外部電極は外部電極14−1と外部電極14−2を使用した。CRスナバ回路92の構成となるスナバ抵抗100とスナバコンデンサ102を外部搭載部品としているため、パワー回路を搭載する回路基板でのスナバ抵抗100とスナバコンデンサ102の搭載スペースが不要となり、他の電子部品への配線が短くできる。
外部電極14−1と外部電極14−2には、図10で示したアバランシェダイオードや、図11(B)で示したCRDスナバ回路94を搭載してもよい。本発明のパワーモジュールにより、ノイズを測定しながらの設計ができ、低ノイズのスイッチング電源を得ることができた。
(実施例2)
実施例2では、図29で示した外部電極14−1〜4を使用し、ハイサイドパワーMOSFET72とローサイドパワーMOSFET80に個別スナバ回路を搭載した。外部電極14−1〜4へは、図15(B)で示したCRDスナバ回路94−1,94−2を搭載した。CRDスナバ回路94−1,94−2のスナバ抵抗100やスナバコンデンサ102は、ノイズを測定しながらの設計ができ、低ノイズのスイッチング電源を得ることができた。
図30は、実施例1と実施例2の測定データである。図29の矢印で示した箇所のスイッチング回路の出力電圧波形をFETプローブで測定している。図30(A)は、シミュレーション手段により、実施例1におけるCRスナバ回路92、実施例2におけるCRDスナバ回路92−1,92−2のスナバ抵抗100の抵抗値とスナバコンデンサ102のコンデンサ容量を設定し、外部電極に搭載した場合の電圧波形である。実施例1及び実施例2とも同様な波形であった。
図30(B)は、ノイズを測定しながら外部搭載電子部品の値を調整してノイズを除去した結果を示す測定データである。実施例1ではノイズを測定しながら抵抗値とコンデンサ容量を調整し、実施例2におけるCRDスナバ回路92−1,92−2では、ノイズを測定しながら抵抗値とコンデンサ容量を調整した。サージ電圧が除去され、高周波リンギングも抑圧された。これにより、本発明の有効性が確認された。
(実施例3)
図31は、外部電極をゲートドライブIC130の接続用とした本発明のパワーモジュール130に、ゲートドライブIC130を搭載した外観図である。ゲートドライブIC130にもスイッチング周波数、デッドタイムや各種調整機能により様々な種類があるが、設計時に最適なゲートドライブIC130を選択することができる。なお、ゲートドライブIC130の周辺回路の電子部品、特に調整機能を外部電極に接続するようにしてもよい。
スイッチング電源は様々な形態があるが、本発明のパワーモジュールは、DC/DCコンバータによるスイッチング電源やAC/DCコンバータによるスイッチング電源に適用可能である。さらには、ユニットに応じた機能パワーモジュール、パワーコントロールユニットであってもよい。
(実施例4)
図32は、同期整流式昇圧型DC/DCコンバータの回路例を示す図である。同期整流式昇圧型DC/DCコンバータは、図5に示した同期整流式降圧型DC/DCコンバータに対して、入力と出力を逆にした回路構成である。同期整流式昇圧型のDC/DCコンバータでは、図22に示したパワーモジュール10−10に、CRDスナバ回路94−1,94−2を個別スナバ回路として外部搭載部品を接続している。スイッチング素子をカスコ―ド接続として、第1スイッチング素子にGaNを使用した場合の回路である。GaNを使用することで1kV以上の出力電圧DCoutが得られた。
(実施例5)
図33は、AC/DCコンバータであるセミブリッジレスPFC(Power Factor Correction)の回路例を示す図である。セミブリッジレスPFCは、インダクタが2つのインダクタL1、L2に分割され、各スイッチング・ノードの入力ラインに接続されている。2つの分割インダクタを使用することで、スイッチング・ノードの高いdv/dtが入力端子に直接印加されることがなくなり、基板のグランドに対するライン電位の安定性を高めることができる。
また、2つのダイオードD3およびD4によってPFCの出力グランドが入力ラインにリンクされ、D1とD2によりリターンパスが形成される。これにより、入力ライン電圧はフローティングではなく、通常のグランド基準となる。さらに、ダイオードD3およびD4によって、入力ラインと出力グランドがダイオードを介して接続され、高いコモン・ノイズの発生が避けられる。
図33に示したセミブリッジレスPFCにおいては、ハイサイドスイッチング素子はダイオード型スイッチング素子73−1、73−2であり、ローサイドスイッチング素子80−1、80−2はパワーMOSFETである。また、CRDスナバ回路94−1、94−2を、ローサイドスイッチング素子80−1、80−2に個別に設けている。実施例3におけるCRDスナバ回路92−1,92−2では、ノイズを測定しながら抵抗値とコンデンサ容量を調整した。サージ電圧が除去され、高周波リンギングも抑圧された。これにより、本発明の有効性が確認された。
(実施例6)
図34は、産業用のパワーコントロールユニットの例を示す図である。パワーコントロールユニットは、ダイオード、サイリスタ、MOSFETなど、パワー半導体を多く採用し、単相・3相ブリッジなどで高効率化が可能なモジュールである。産業機器や自動車市場など幅広い市場に対応している。図34に示した産業用パワーユニットは、自動車用であり、スタータジェネラータ、インバータ整流部、DC昇圧部、昇降圧部、インバータ出力部及び双方向インバータ部により構成されている。
インバータ出力部は、パワーモジュール10−1のスイッチング回路70を並列接続してゲート信号の制御により直流を交流に変換することができる。インバータ整流部には、図20で示した三相インバータ回路のパワーモジュール10−9が利用可能である。
インバータ整流部、インバータ出力部に使用されるパワーモジュールのスナバ回路は、外部電極に接続する電子部品である抵抗の値やコンデンサの容量を、使用条件での測定データを基に最適値に決定することができ、安定なパワーコントロールユニットが得られた。
本発明の実施形態について、外部電極は、パワーモジュールの底面に配置しているが、底面に限ることは無く、上面(表面)でもよい。
図35は、パワーモジュール10−16の上面(表面)に外部電極14−1及び外部電極14―2を設けた構造を示す図である。パワーモジュール10−16内部の基板面よりパッケージ上面に直接端子を出すことで、配線長が短くなる回路構成も存在し、寄生インダクタンスの影響を最小限に抑えることができる。
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。