JPH07143733A - スナバ回路 - Google Patents
スナバ回路Info
- Publication number
- JPH07143733A JPH07143733A JP28541493A JP28541493A JPH07143733A JP H07143733 A JPH07143733 A JP H07143733A JP 28541493 A JP28541493 A JP 28541493A JP 28541493 A JP28541493 A JP 28541493A JP H07143733 A JPH07143733 A JP H07143733A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- diode
- voltage
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】過渡過電圧の跳ね上がりＶovを低減することに
より、ＲＣＤ形スナバ回路のスナバダイオ−ドの負担電
圧，逆回復責務を軽減する。 【構成】スナバダイオ−ド６，スナバコンデンサ５，お
よびスナバ抵抗４の組み合わせ回路からなり，スイッチ
ング動作する自己消弧型半導体素子１の主端子間に並列
接続されてそのタ−ンオフ時に発生する過渡過電圧Ｖak
を低減する充放電形ＲＣＤスナバ回路１０において、ス
ナバコンデンサに並列に，かつその通流方向をスナバコ
ンデンサの充電方向とは逆向きに接続した定電圧ダイオ
−ド，例えばアバランシェダイオ−ド１１を備える。
より、ＲＣＤ形スナバ回路のスナバダイオ−ドの負担電
圧，逆回復責務を軽減する。 【構成】スナバダイオ−ド６，スナバコンデンサ５，お
よびスナバ抵抗４の組み合わせ回路からなり，スイッチ
ング動作する自己消弧型半導体素子１の主端子間に並列
接続されてそのタ−ンオフ時に発生する過渡過電圧Ｖak
を低減する充放電形ＲＣＤスナバ回路１０において、ス
ナバコンデンサに並列に，かつその通流方向をスナバコ
ンデンサの充電方向とは逆向きに接続した定電圧ダイオ
−ド，例えばアバランシェダイオ−ド１１を備える。
Description
【０００１】
【産業上の利用分野】この発明は、インバ−タ等に用い
られるバイポ−ラトランジスタ，ＭＯＳＦＥＴ，ＩＧＢ
Ｔ，およびＧＴＯサイリスタなどの自己消弧型半導体素
子のタ−ンオフ時における過渡過電圧の抑制用に設けら
れるＲＣＤ形スナバ回路に関する。
られるバイポ−ラトランジスタ，ＭＯＳＦＥＴ，ＩＧＢ
Ｔ，およびＧＴＯサイリスタなどの自己消弧型半導体素
子のタ−ンオフ時における過渡過電圧の抑制用に設けら
れるＲＣＤ形スナバ回路に関する。
【０００２】
【従来の技術】図５は自己消弧型半導体素子の従来の充
放電形ＲＣＤスナバ回路を示す接続図であり、自己消弧
型半導体素子としてのＧＴＯサイリスタ１は、そのアノ
−ド側が直流電源２に直列接続されて図示しないドライ
ブ回路によってオンオフ制御され、図示しない負荷回路
に交流電流に変換された負荷電流Ｉo を供給する。ＧＴ
Ｏサイリスタ１のアノ−ド・カソ−ド間に並列接続され
た充放電形ＲＣＤスナバ回路３は、スナバコンデンサ５
およびスナバダイオ−ド６の直列回路，およびスナバダ
イオ−ド６に並列接続されたスナバ抵抗４との組み合わ
せ回路からなり、ＧＴＯサイリスタ１がタ−ンオフする
際生ずる過渡過電圧の発生原因となる主回路配線のイン
ダクタンスＬl ，スナバ回路インダクタンスＬs の蓄積
エネルギ−をスナバダイオ−ド６を介してスナバコンデ
ンサ５の充電電流として吸収し、サ−ジ電圧を抑制す
る。また、スナバコンデンサ５の充電エネルギ−はＧＴ
Ｏサイリスタ１が次にタ−ンオフするまでにスナバ抵抗
４を介して放電する。
放電形ＲＣＤスナバ回路を示す接続図であり、自己消弧
型半導体素子としてのＧＴＯサイリスタ１は、そのアノ
−ド側が直流電源２に直列接続されて図示しないドライ
ブ回路によってオンオフ制御され、図示しない負荷回路
に交流電流に変換された負荷電流Ｉo を供給する。ＧＴ
Ｏサイリスタ１のアノ−ド・カソ−ド間に並列接続され
た充放電形ＲＣＤスナバ回路３は、スナバコンデンサ５
およびスナバダイオ−ド６の直列回路，およびスナバダ
イオ−ド６に並列接続されたスナバ抵抗４との組み合わ
せ回路からなり、ＧＴＯサイリスタ１がタ−ンオフする
際生ずる過渡過電圧の発生原因となる主回路配線のイン
ダクタンスＬl ，スナバ回路インダクタンスＬs の蓄積
エネルギ−をスナバダイオ−ド６を介してスナバコンデ
ンサ５の充電電流として吸収し、サ−ジ電圧を抑制す
る。また、スナバコンデンサ５の充電エネルギ−はＧＴ
Ｏサイリスタ１が次にタ−ンオフするまでにスナバ抵抗
４を介して放電する。
【０００３】図６はＧＴＯサイリスタ１のタ−ンオフ時
における従来の充放電形ＲＣＤスナバ回路の動作波形図
であり、ＧＴＯサイリスタ１のアノ−ド・カソ−ド間電
圧（アノ−ド電圧と略称する）Ｖakおよびスナバ電流ｉ
s の過渡的変化を示している。図において、ＧＴＯサイ
リスタ１のタ−ンオフに際してアノ−ド電圧Ｖakは、ア
ノ−ド電流Ｉo がスナバ回路３のスナバコンデンサ５に
転流してスナバ電流ｉs が最大値ｉspに，逆にアノ−ド
電流Ｉo が零になってタ−ンオフするｔ1 時点で、主に
スナバ回路の浮遊インダクタンスＬs の誘起電圧に起因
するスパイク電圧Ｖspが発生し、次いで、主回路配線の
インダクタンスＬl との共振によりアノ−ド電圧が上昇
してそのピ−ク値Ｖakp に到達した時点ｔ2 でスナバダ
イオ−ド６の充電方向のスナバ電流ｉs は零となる。そ
して、スナバダイオ−ド６が逆回復するまでの間、スナ
バダイオ−ド６を介して逆方向（放電方向）のスナバ電
流ｉsrが流れ，アノ−ド電圧Ｖakに落ち込みが生じた
後、アノ−ド電圧Ｖakは電源電圧Ｖd に安定する。
における従来の充放電形ＲＣＤスナバ回路の動作波形図
であり、ＧＴＯサイリスタ１のアノ−ド・カソ−ド間電
圧（アノ−ド電圧と略称する）Ｖakおよびスナバ電流ｉ
s の過渡的変化を示している。図において、ＧＴＯサイ
リスタ１のタ−ンオフに際してアノ−ド電圧Ｖakは、ア
ノ−ド電流Ｉo がスナバ回路３のスナバコンデンサ５に
転流してスナバ電流ｉs が最大値ｉspに，逆にアノ−ド
電流Ｉo が零になってタ−ンオフするｔ1 時点で、主に
スナバ回路の浮遊インダクタンスＬs の誘起電圧に起因
するスパイク電圧Ｖspが発生し、次いで、主回路配線の
インダクタンスＬl との共振によりアノ−ド電圧が上昇
してそのピ−ク値Ｖakp に到達した時点ｔ2 でスナバダ
イオ−ド６の充電方向のスナバ電流ｉs は零となる。そ
して、スナバダイオ−ド６が逆回復するまでの間、スナ
バダイオ−ド６を介して逆方向（放電方向）のスナバ電
流ｉsrが流れ，アノ−ド電圧Ｖakに落ち込みが生じた
後、アノ−ド電圧Ｖakは電源電圧Ｖd に安定する。
【０００４】
【発明が解決しようとする課題】上述のように構成され
た従来の充放電形ＲＣＤスナバ回路３を備えたＧＴＯサ
イリスタ１において、そのアノ−ド・カソ−ド間にはタ
−ンオフに際してスパイク電圧Ｖspおよびピ−ク値Ｖak
p なる過渡過電圧が印加され、この過渡過電圧がＧＴＯ
サイリスタによって決まる逆バイアス安全動作領域ある
いは逆耐電圧を越えると素子破壊が発生する。このた
め、スパイク電圧のピ−ク値Ｖsp，過渡過電圧のピ−ク
値Ｖakp の低減が重要な課題であり、これらに大きな影
響を及ぼす浮遊インダクタンスＬl ，Ｌs を低減する工
夫がなされているが、過渡過電圧の一層の低減が求めら
れている。
た従来の充放電形ＲＣＤスナバ回路３を備えたＧＴＯサ
イリスタ１において、そのアノ−ド・カソ−ド間にはタ
−ンオフに際してスパイク電圧Ｖspおよびピ−ク値Ｖak
p なる過渡過電圧が印加され、この過渡過電圧がＧＴＯ
サイリスタによって決まる逆バイアス安全動作領域ある
いは逆耐電圧を越えると素子破壊が発生する。このた
め、スパイク電圧のピ−ク値Ｖsp，過渡過電圧のピ−ク
値Ｖakp の低減が重要な課題であり、これらに大きな影
響を及ぼす浮遊インダクタンスＬl ，Ｌs を低減する工
夫がなされているが、過渡過電圧の一層の低減が求めら
れている。
【０００５】また、スナバダイオ−ド６には電源電圧に
対する過渡過電圧の跳ね上がり分に相当するＶakp −Ｖ
d ＝Ｖovなる過渡過電圧が印加されるので、この跳ね上
がり電圧Ｖovに耐える耐電圧性能を有するスナバダイオ
−ド６を用いる必要があるため、通常、ＧＴＯサイリス
タ１の逆耐電圧の２／３程度の耐電圧性能を有するスナ
バダイオ−ドが用いられており、これが原因でスナバ回
路が大型化し、経済的不利益を招くという問題があり、
またスナバダイオ−ドの順方向損失および逆回復時の発
生損失が過渡過電圧Ｖakp に比例して増大するため、過
渡過電圧の低減が重要な課題となっている。
対する過渡過電圧の跳ね上がり分に相当するＶakp −Ｖ
d ＝Ｖovなる過渡過電圧が印加されるので、この跳ね上
がり電圧Ｖovに耐える耐電圧性能を有するスナバダイオ
−ド６を用いる必要があるため、通常、ＧＴＯサイリス
タ１の逆耐電圧の２／３程度の耐電圧性能を有するスナ
バダイオ−ドが用いられており、これが原因でスナバ回
路が大型化し、経済的不利益を招くという問題があり、
またスナバダイオ−ドの順方向損失および逆回復時の発
生損失が過渡過電圧Ｖakp に比例して増大するため、過
渡過電圧の低減が重要な課題となっている。
【０００６】この発明の目的は、過渡過電圧の跳ね上が
り電圧Ｖovを低減することにより、ＲＣＤ形スナバ回路
のスナバダイオ−ドの負担電圧，逆回復責務を低減する
ことにある。
り電圧Ｖovを低減することにより、ＲＣＤ形スナバ回路
のスナバダイオ−ドの負担電圧，逆回復責務を低減する
ことにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、スナバダイオ−ド，スナバコン
デンサ，およびスナバ抵抗の組み合わせ回路からなり，
スイッチング動作する自己消弧型半導体素子の主端子間
に並列接続されてそのタ−ンオフ時に発生する過渡過電
圧を低減するものにおいて、前記スナバコンデンサに並
列に，かつその通流方向を前記スナバコンデンサの充電
方向とは逆向きに接続された定電圧ダイオ−ドを備えて
なるものとする。
に、この発明によれば、スナバダイオ−ド，スナバコン
デンサ，およびスナバ抵抗の組み合わせ回路からなり，
スイッチング動作する自己消弧型半導体素子の主端子間
に並列接続されてそのタ−ンオフ時に発生する過渡過電
圧を低減するものにおいて、前記スナバコンデンサに並
列に，かつその通流方向を前記スナバコンデンサの充電
方向とは逆向きに接続された定電圧ダイオ−ドを備えて
なるものとする。
【０００８】定電圧ダイオ−ドがアバランシェダイオ−
ドであり、そのアバランシェ電圧が自己消弧型半導体素
子の主電源電圧より高く，自己消弧型半導体素子の逆耐
電圧値より低い範囲にあるものとする。定電圧ダイオ−
ドが充放電形ＲＣＤスナバ回路のスナバコンデンサに並
列に，かつその通流方向を前記スナバコンデンサの充電
方向とは逆向きに接続されてなるものとする。
ドであり、そのアバランシェ電圧が自己消弧型半導体素
子の主電源電圧より高く，自己消弧型半導体素子の逆耐
電圧値より低い範囲にあるものとする。定電圧ダイオ−
ドが充放電形ＲＣＤスナバ回路のスナバコンデンサに並
列に，かつその通流方向を前記スナバコンデンサの充電
方向とは逆向きに接続されてなるものとする。
【０００９】定電圧ダイオ−ドが放電阻止形ＲＣＤスナ
バ回路のスナバコンデンサに並列に，かつその通流方向
を前記スナバコンデンサの充電方向とは逆向きに接続さ
れてなるものとする。
バ回路のスナバコンデンサに並列に，かつその通流方向
を前記スナバコンデンサの充電方向とは逆向きに接続さ
れてなるものとする。
【００１０】
【作用】この発明において、ＲＣＤスナバ回路のスナバ
コンデンサに並列に，かつその通流方向をスナバコンデ
ンサの充電方向とは逆向きに接続された定電圧ダイオ−
ドを付加するよう構成したことにより、自己消弧型半導
体素子のタ−ンオフに際して生ずる過渡過電圧の跳ね上
がりＶovを定電圧ダイオ−ドの降伏電圧によって決まる
一定電圧にクランプし、スナバダイオ−ドに加わる逆方
向電圧を低減できるので、スナバダイオ−ドの負担電圧
を低減できるとともに、負担電圧の低減に伴ってスナバ
ダイオ−ドの順方向損失および逆回復損失が減少するの
で、スナバダイオ−ドの逆回復責務を低減する機能が得
られる。
コンデンサに並列に，かつその通流方向をスナバコンデ
ンサの充電方向とは逆向きに接続された定電圧ダイオ−
ドを付加するよう構成したことにより、自己消弧型半導
体素子のタ−ンオフに際して生ずる過渡過電圧の跳ね上
がりＶovを定電圧ダイオ−ドの降伏電圧によって決まる
一定電圧にクランプし、スナバダイオ−ドに加わる逆方
向電圧を低減できるので、スナバダイオ−ドの負担電圧
を低減できるとともに、負担電圧の低減に伴ってスナバ
ダイオ−ドの順方向損失および逆回復損失が減少するの
で、スナバダイオ−ドの逆回復責務を低減する機能が得
られる。
【００１１】また、定電圧ダイオ−ドとしてアバランシ
ェダイオ−ドを用い、そのアバランシェ電圧を自己消弧
型半導体素子の主電源電圧より高く，自己消弧型半導体
素子の逆耐電圧値より低い範囲の一定値とすれば、逆耐
電圧および通流電流の選択の自由度の高いアバランシェ
ダイオ−ドの利点を生かしてそのアバランシェ電圧に過
渡過電圧の跳ね上がりをクリップでき、かつ過渡過電圧
の低減に対応して逆対電圧の低い自己消弧型半導体素子
の選択を可能にする機能が得られる。
ェダイオ−ドを用い、そのアバランシェ電圧を自己消弧
型半導体素子の主電源電圧より高く，自己消弧型半導体
素子の逆耐電圧値より低い範囲の一定値とすれば、逆耐
電圧および通流電流の選択の自由度の高いアバランシェ
ダイオ−ドの利点を生かしてそのアバランシェ電圧に過
渡過電圧の跳ね上がりをクリップでき、かつ過渡過電圧
の低減に対応して逆対電圧の低い自己消弧型半導体素子
の選択を可能にする機能が得られる。
【００１２】さらに、定電圧ダイオ−ドを充放電形ＲＣ
Ｄスナバ回路のスナバコンデンサに並列に，かつその通
流方向をスナバコンデンサの充電方向とは逆向きに接続
するよう構成すれば、スナバダイオ−ドの負担電圧およ
び逆回復責務を低減でき、かつ過渡過電圧の低減に対応
して逆対電圧の低い自己消弧型半導体素子の選択を可能
にする機能が得られるとともに、スナバコンデンサの充
電電荷量，およびその充電電荷がスナバ抵抗を介して放
電することによって生ずる電力損失も低減できる利点が
得られる。
Ｄスナバ回路のスナバコンデンサに並列に，かつその通
流方向をスナバコンデンサの充電方向とは逆向きに接続
するよう構成すれば、スナバダイオ−ドの負担電圧およ
び逆回復責務を低減でき、かつ過渡過電圧の低減に対応
して逆対電圧の低い自己消弧型半導体素子の選択を可能
にする機能が得られるとともに、スナバコンデンサの充
電電荷量，およびその充電電荷がスナバ抵抗を介して放
電することによって生ずる電力損失も低減できる利点が
得られる。
【００１３】さらにまた、定電圧ダイオ−ドが放電阻止
形ＲＣＤスナバ回路のスナバコンデンサに並列に，かつ
その通流方向を前記スナバコンデンサの充電方向とは逆
向きに接続するよう構成すれば、電源電圧に対するスパ
イク電圧を含む過渡過電圧の跳ね上がりを低減できるの
で、逆バイアス安全動作領域の狭い自己消弧型半導体素
子への放電阻止形ＲＣＤスナバ回路の適用を可能にする
機能が得られる。
形ＲＣＤスナバ回路のスナバコンデンサに並列に，かつ
その通流方向を前記スナバコンデンサの充電方向とは逆
向きに接続するよう構成すれば、電源電圧に対するスパ
イク電圧を含む過渡過電圧の跳ね上がりを低減できるの
で、逆バイアス安全動作領域の狭い自己消弧型半導体素
子への放電阻止形ＲＣＤスナバ回路の適用を可能にする
機能が得られる。
【００１４】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる充放電形ＲＣＤスナ
バ回路をＧＴＯサイリスタの過渡過電圧保護回路として
適用した場合を例に示す接続図、図２は実施例になる充
放電形ＲＣＤスナバ回路のタ−ンオフ時における動作波
形図であり、従来技術と同じ構成部分には同一参照符号
を付すことにより、重複した説明を省略する。図におい
て、自己消弧型半導体素子としてのＧＴＯサイリスタ１
に並列接続される充放電形ＲＣＤスナバ回路１０には、
そのスナバコンデンサ５に並列に定電圧ダイオ−ドとし
てのアバランシェダイオ−ド１１がその通流方向をスナ
バコンデンサ５の充電方向とは逆向きにして接続され
る。
る。図１はこの発明の実施例になる充放電形ＲＣＤスナ
バ回路をＧＴＯサイリスタの過渡過電圧保護回路として
適用した場合を例に示す接続図、図２は実施例になる充
放電形ＲＣＤスナバ回路のタ−ンオフ時における動作波
形図であり、従来技術と同じ構成部分には同一参照符号
を付すことにより、重複した説明を省略する。図におい
て、自己消弧型半導体素子としてのＧＴＯサイリスタ１
に並列接続される充放電形ＲＣＤスナバ回路１０には、
そのスナバコンデンサ５に並列に定電圧ダイオ−ドとし
てのアバランシェダイオ−ド１１がその通流方向をスナ
バコンデンサ５の充電方向とは逆向きにして接続され
る。
【００１５】いま、アバランシェダイオ−ド１１のアバ
ランシェ電圧をＶavとすると、図２に示すように、ＧＴ
Ｏサイリスタ１がタ−ンオフするｔ1 時点で、主にスナ
バ回路の浮遊インダクタンスＬs の誘起電圧に起因する
スパイク電圧Ｖspが発生し、次いで、主回路配線のイン
ダクタンスＬl との共振によりアノ−ド電圧が上昇し、
過渡過電圧のピ−ク値Ｖakp に向けて上昇するが、Ｖak
がアバランシェ電圧Ｖavまで上昇した時点でアバランシ
ェダイオ−ド１１が動作して放電電流が流れ、過渡過電
圧の上昇をアバランシェ電圧Ｖavにクランプする。ｔ2
時点でスナバダイオ−ド６の充電方向のスナバ電流ｉs
が零になり、その後、スナバダイオ−ド６が逆回復する
までの間、スナバダイオ−ド６を介して逆方向（放電方
向）のスナバ電流ｉsrが流れ，アノ−ド電圧Ｖakに落ち
込みが生じた後、アノ−ド電圧Ｖakは電源電圧Ｖd に安
定する。
ランシェ電圧をＶavとすると、図２に示すように、ＧＴ
Ｏサイリスタ１がタ−ンオフするｔ1 時点で、主にスナ
バ回路の浮遊インダクタンスＬs の誘起電圧に起因する
スパイク電圧Ｖspが発生し、次いで、主回路配線のイン
ダクタンスＬl との共振によりアノ−ド電圧が上昇し、
過渡過電圧のピ−ク値Ｖakp に向けて上昇するが、Ｖak
がアバランシェ電圧Ｖavまで上昇した時点でアバランシ
ェダイオ−ド１１が動作して放電電流が流れ、過渡過電
圧の上昇をアバランシェ電圧Ｖavにクランプする。ｔ2
時点でスナバダイオ−ド６の充電方向のスナバ電流ｉs
が零になり、その後、スナバダイオ−ド６が逆回復する
までの間、スナバダイオ−ド６を介して逆方向（放電方
向）のスナバ電流ｉsrが流れ，アノ−ド電圧Ｖakに落ち
込みが生じた後、アノ−ド電圧Ｖakは電源電圧Ｖd に安
定する。
【００１６】従って、アバランシェダイオ−ド１１のア
バランシェ電圧ＶavをＧＴＯサイリスタ１の主電源電圧
Ｖd より高く，その逆耐電圧値より低い範囲の一定値に
選定しておけば、逆耐電圧および通流電流の選択の自由
度の高いアバランシェダイオ−ドの利点を生かしてその
アバランシェ電圧Ｖavに過渡過電圧のピ−ク値を抑制で
き、スナバダイオ−ド６が負担する主電源電圧Ｖd に対
する過渡過電圧の跳ね上がり電圧Ｖovを低減することが
できる。その結果、従来ＧＴＯサイリスタ１の２／３程
度を必要としたスナバダイオ−ド６の逆耐電圧を１／２
程度に低減することが可能となり、これに伴ってスナバ
ダイオ−ドの逆回復責務を低減することができる。ま
た、過渡過電圧の低減に対応して逆対電圧の低いＧＴＯ
サイリスタの選択が可能になるとともに、スナバコンデ
ンサ５の充電荷量が減少するので、この充電電荷がスナ
バ抵抗４を介して放電することによって生ずる電力損失
も低減できる利点が得られる。
バランシェ電圧ＶavをＧＴＯサイリスタ１の主電源電圧
Ｖd より高く，その逆耐電圧値より低い範囲の一定値に
選定しておけば、逆耐電圧および通流電流の選択の自由
度の高いアバランシェダイオ−ドの利点を生かしてその
アバランシェ電圧Ｖavに過渡過電圧のピ−ク値を抑制で
き、スナバダイオ−ド６が負担する主電源電圧Ｖd に対
する過渡過電圧の跳ね上がり電圧Ｖovを低減することが
できる。その結果、従来ＧＴＯサイリスタ１の２／３程
度を必要としたスナバダイオ−ド６の逆耐電圧を１／２
程度に低減することが可能となり、これに伴ってスナバ
ダイオ−ドの逆回復責務を低減することができる。ま
た、過渡過電圧の低減に対応して逆対電圧の低いＧＴＯ
サイリスタの選択が可能になるとともに、スナバコンデ
ンサ５の充電荷量が減少するので、この充電電荷がスナ
バ抵抗４を介して放電することによって生ずる電力損失
も低減できる利点が得られる。
【００１７】図３はこの発明の異なる実施例になる放電
阻止型ＲＣＤスナバ回路をバイポ−ラトランジスタの過
渡過電圧保護に適用した場合を例に示す接続図、図４は
異なる実施例になる放電阻止型ＲＣＤスナバ回路のタ−
ンオフ時におけるアノ−ド電圧波形図である。図３にお
いて、バイポ−ラトランジスタ１Ａのコレクタ・エミッ
タ間にスナバコンデンサ５をコレクタ側に，スナバダイ
オ−ド６をエミッタ側にして接続された放電阻止型ＲＣ
Ｄスナバ回路では、スナバ抵抗４の他方端が電源２の−
極側に接続されているため、スナバコンデンサ５はスナ
バ抵抗６を介して常時電源電圧Ｖd に充電された状態に
ある。従って、定電圧ダイオ−ド１１が付加されない従
来の放電阻止型ＲＣＤスナバ回路の場合、バイポ−ラト
ランジスタ１Ａのタ−ンオフ時におけるコレクタ・エミ
ッタ間電圧Ｖceの過渡的変化は図４に破線で示すよう
に、電源電圧Ｖd をバイアス電圧として発生し、スパイ
ク電圧Ｖspおよび過渡過電圧Ｖcep がともに電源電圧Ｖ
d を遙に越える過電圧となってバイポ−ラトランジスタ
１Ａに印加されるとともに、電源電圧に対するスパイク
電圧Ｖspおよび過渡過電圧Ｖcep の跳ね上がり分Ｖovが
スナバダイオ−ド６に印加される。
阻止型ＲＣＤスナバ回路をバイポ−ラトランジスタの過
渡過電圧保護に適用した場合を例に示す接続図、図４は
異なる実施例になる放電阻止型ＲＣＤスナバ回路のタ−
ンオフ時におけるアノ−ド電圧波形図である。図３にお
いて、バイポ−ラトランジスタ１Ａのコレクタ・エミッ
タ間にスナバコンデンサ５をコレクタ側に，スナバダイ
オ−ド６をエミッタ側にして接続された放電阻止型ＲＣ
Ｄスナバ回路では、スナバ抵抗４の他方端が電源２の−
極側に接続されているため、スナバコンデンサ５はスナ
バ抵抗６を介して常時電源電圧Ｖd に充電された状態に
ある。従って、定電圧ダイオ−ド１１が付加されない従
来の放電阻止型ＲＣＤスナバ回路の場合、バイポ−ラト
ランジスタ１Ａのタ−ンオフ時におけるコレクタ・エミ
ッタ間電圧Ｖceの過渡的変化は図４に破線で示すよう
に、電源電圧Ｖd をバイアス電圧として発生し、スパイ
ク電圧Ｖspおよび過渡過電圧Ｖcep がともに電源電圧Ｖ
d を遙に越える過電圧となってバイポ−ラトランジスタ
１Ａに印加されるとともに、電源電圧に対するスパイク
電圧Ｖspおよび過渡過電圧Ｖcep の跳ね上がり分Ｖovが
スナバダイオ−ド６に印加される。
【００１８】この発明の実施例になる放電阻止型ＲＣＤ
スナバ回路２０においては、図３に示すようにスナバコ
ンデンサ５に並列に定電圧ダイオ−ドとしてのアバラン
シェダイオ−ド１１がスナバコンデンサ５の充電方向と
は逆向きに接続されており、そのアバランシェ電圧Ｖav
をバイポ−ラトランジスタ１Ａの主電源電圧Ｖd より高
く，バイポ−ラトランジスタの逆耐電圧値より低い範囲
に設定することにより、図４に破線で示すスパイク電圧
Ｖspおよび過渡過電圧Ｖcep を実線で示すアバランシェ
電圧Ｖavまで低減することができる。その結果、バイポ
−ラトランジスタ１Ａに要求される逆回復動作責務が軽
減され、その逆バイアス安全動作領域に対する裕度を拡
大できるので、バイポ−ラトランジスタの信頼性向上効
果が得られるとともに。スナバダイオ−ド６の負担電圧
Ｖovが低減されてそのタ−ンオフ動作責務を低減できる
利点が得られる。
スナバ回路２０においては、図３に示すようにスナバコ
ンデンサ５に並列に定電圧ダイオ−ドとしてのアバラン
シェダイオ−ド１１がスナバコンデンサ５の充電方向と
は逆向きに接続されており、そのアバランシェ電圧Ｖav
をバイポ−ラトランジスタ１Ａの主電源電圧Ｖd より高
く，バイポ−ラトランジスタの逆耐電圧値より低い範囲
に設定することにより、図４に破線で示すスパイク電圧
Ｖspおよび過渡過電圧Ｖcep を実線で示すアバランシェ
電圧Ｖavまで低減することができる。その結果、バイポ
−ラトランジスタ１Ａに要求される逆回復動作責務が軽
減され、その逆バイアス安全動作領域に対する裕度を拡
大できるので、バイポ−ラトランジスタの信頼性向上効
果が得られるとともに。スナバダイオ−ド６の負担電圧
Ｖovが低減されてそのタ−ンオフ動作責務を低減できる
利点が得られる。
【００１９】
【発明の効果】この発明は前述のように、ＲＣＤスナバ
回路のスナバコンデンサに並列に定電圧ダイオ−ド，例
えばアバランシェダイオ−ドを、その通流方向をスナバ
コンデンサの充電方向とは逆向きに接続するよう構成し
た。その結果、自己消弧型半導体素子のタ−ンオフ時に
発生する過渡過電圧を例えばアバランシェダイオ−ドの
アバランシェ電圧に低減することが可能となり、スナバ
ダイオ−ドの逆耐電圧を自己消弧型半導体素子の１／２
程度に低減して小型化できる利点が得られる。
回路のスナバコンデンサに並列に定電圧ダイオ−ド，例
えばアバランシェダイオ−ドを、その通流方向をスナバ
コンデンサの充電方向とは逆向きに接続するよう構成し
た。その結果、自己消弧型半導体素子のタ−ンオフ時に
発生する過渡過電圧を例えばアバランシェダイオ−ドの
アバランシェ電圧に低減することが可能となり、スナバ
ダイオ−ドの逆耐電圧を自己消弧型半導体素子の１／２
程度に低減して小型化できる利点が得られる。
【図１】この発明の実施例になる充放電形ＲＣＤスナバ
回路をＧＴＯサイリスタの過渡過電圧保護に適用した場
合を例に示す接続図
回路をＧＴＯサイリスタの過渡過電圧保護に適用した場
合を例に示す接続図
【図２】実施例になる充放電形ＲＣＤスナバ回路のタ−
ンオフ時における動作波形図
ンオフ時における動作波形図
【図３】この発明の異なる実施例になる放電阻止型ＲＣ
Ｄスナバ回路をバイポ−ラトランジスタの過渡過電圧保
護に適用した場合を例に示す接続図
Ｄスナバ回路をバイポ−ラトランジスタの過渡過電圧保
護に適用した場合を例に示す接続図
【図４】異なる実施例になる放電阻止型ＲＣＤスナバ回
路のタ−ンオフ時におけるアノ−ド電圧波形図
路のタ−ンオフ時におけるアノ−ド電圧波形図
【図５】自己消弧型半導体素子の従来の充放電形ＲＣＤ
スナバ回路示す接続図
スナバ回路示す接続図
【図６】ＧＴＯサイリスタ１のタ−ンオフ時における従
来の充放電形ＲＣＤスナバ回路の動作波形図
来の充放電形ＲＣＤスナバ回路の動作波形図
１ 自己消弧型半導体素子（ＧＴＯサイリスタ） １Ａ 自己消弧型半導体素子（バイポ−ラトランジス
タ） ２ 電源 ３ 充放電形ＲＣＤスナバ回路 ４ スナバ抵抗 ５ スナバコンデンサ ６ スナバダイオ−ド １０ 充放電形ＲＣＤスナバ回路 １１ 定電圧ダイオ−ド（アバランシェダイオ−ド） ２０ 放電阻止形ＲＣＤスナバ回路 Ｖd 電源電圧 Ｖak アノ−ド・カソ−ド間電圧（過渡過電圧） Ｖsp スパイク電圧 Ｖakp 過渡過電圧のピ−ク値 Ｖav アバランシェ電圧 Ｖov 過渡過電圧の跳ね上がり分 Ｖce コレクタ・エミッタ間電圧 ｉs スナバ電流
タ） ２ 電源 ３ 充放電形ＲＣＤスナバ回路 ４ スナバ抵抗 ５ スナバコンデンサ ６ スナバダイオ−ド １０ 充放電形ＲＣＤスナバ回路 １１ 定電圧ダイオ−ド（アバランシェダイオ−ド） ２０ 放電阻止形ＲＣＤスナバ回路 Ｖd 電源電圧 Ｖak アノ−ド・カソ−ド間電圧（過渡過電圧） Ｖsp スパイク電圧 Ｖakp 過渡過電圧のピ−ク値 Ｖav アバランシェ電圧 Ｖov 過渡過電圧の跳ね上がり分 Ｖce コレクタ・エミッタ間電圧 ｉs スナバ電流
Claims (4)
- 【請求項１】スナバダイオ−ド，スナバコンデンサ，お
よびスナバ抵抗の組み合わせ回路からなり，スイッチン
グ動作する自己消弧型半導体素子の主端子間に並列接続
されてそのタ−ンオフ時に発生する過渡過電圧を低減す
るものにおいて、前記スナバコンデンサに並列に，かつ
その通流方向を前記スナバコンデンサの充電方向とは逆
向きに接続された定電圧ダイオ−ドを備えてなることを
特徴とするスナバ回路。 - 【請求項２】定電圧ダイオ−ドがアバランシェダイオ−
ドであり、そのアバランシェ電圧が自己消弧型半導体素
子の主電源電圧より高く，自己消弧型半導体素子の逆耐
電圧値より低い範囲にあることを特徴とする請求項１記
載のスナバ回路。 - 【請求項３】定電圧ダイオ−ドが充放電形ＲＣＤスナバ
回路のスナバコンデンサに並列に，かつその通流方向を
前記スナバコンデンサの充電方向とは逆向きに接続され
てなることを特徴とする請求項１記載のスナバ回路。 - 【請求項４】定電圧ダイオ−ドが放電阻止形ＲＣＤスナ
バ回路のスナバコンデンサに並列に，かつその通流方向
を前記スナバコンデンサの充電方向とは逆向きに接続さ
れてなることを特徴とする請求項１記載のスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541493A JPH07143733A (ja) | 1993-11-16 | 1993-11-16 | スナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541493A JPH07143733A (ja) | 1993-11-16 | 1993-11-16 | スナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07143733A true JPH07143733A (ja) | 1995-06-02 |
Family
ID=17691215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28541493A Pending JPH07143733A (ja) | 1993-11-16 | 1993-11-16 | スナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07143733A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977272A1 (fr) * | 1998-07-30 | 2000-02-02 | STMicroelectronics SA | Générateur de courant constant |
| KR20140125747A (ko) * | 2013-04-19 | 2014-10-29 | 에이비비 테크놀로지 아게 | Igct 를 갖는 전류 스위칭 디바이스 |
| WO2019163114A1 (ja) * | 2018-02-25 | 2019-08-29 | 新電元工業株式会社 | パワーモジュール及びスイッチング電源 |
| JP2020167748A (ja) * | 2018-02-25 | 2020-10-08 | 新電元工業株式会社 | パワーモジュール、スイッチング電源及びパワーコントロールユニット |
-
1993
- 1993-11-16 JP JP28541493A patent/JPH07143733A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977272A1 (fr) * | 1998-07-30 | 2000-02-02 | STMicroelectronics SA | Générateur de courant constant |
| FR2781899A1 (fr) * | 1998-07-30 | 2000-02-04 | St Microelectronics Sa | Generateur de courant constant |
| US7433166B1 (en) | 1998-07-30 | 2008-10-07 | Stmicroelectronics S.A. | Constant current generator |
| KR20140125747A (ko) * | 2013-04-19 | 2014-10-29 | 에이비비 테크놀로지 아게 | Igct 를 갖는 전류 스위칭 디바이스 |
| WO2019163114A1 (ja) * | 2018-02-25 | 2019-08-29 | 新電元工業株式会社 | パワーモジュール及びスイッチング電源 |
| JP2020167748A (ja) * | 2018-02-25 | 2020-10-08 | 新電元工業株式会社 | パワーモジュール、スイッチング電源及びパワーコントロールユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139808B2 (en) | Semiconductor device and power conversion system | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| JP6402591B2 (ja) | 半導体装置 | |
| US7368972B2 (en) | Power transistor control device | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP3462032B2 (ja) | 電力変換装置 | |
| US7180762B2 (en) | Cascoded rectifier | |
| US5822199A (en) | Controller for a power switch and method of operation thereof | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| US6643157B2 (en) | Resonant inverter circuit | |
| JP3978312B2 (ja) | サイリスタ用ゲートドライバ | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JPWO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| CN113056864A (zh) | 电力转换装置 | |
| JPS6121015B2 (ja) | ||
| WO2023135885A1 (ja) | 半導体スイッチング素子の駆動装置および電力変換装置 | |
| JPH07143733A (ja) | スナバ回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JP2003244969A (ja) | 高出力変換器内での直列接続用の構成ブロック | |
| JP6447944B2 (ja) | 電力変換装置、及びそれを用いたパワーコンディショナ | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| Rodrigues et al. | Economical methods for SiC JFET’s short-circuit protection using commercial gate drivers | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| US20230261562A1 (en) | Power conversion device and control method thereof |