JP3978312B2 - サイリスタ用ゲートドライバ - Google Patents
サイリスタ用ゲートドライバ Download PDFInfo
- Publication number
- JP3978312B2 JP3978312B2 JP2001051999A JP2001051999A JP3978312B2 JP 3978312 B2 JP3978312 B2 JP 3978312B2 JP 2001051999 A JP2001051999 A JP 2001051999A JP 2001051999 A JP2001051999 A JP 2001051999A JP 3978312 B2 JP3978312 B2 JP 3978312B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- gate
- pulse
- voltage
- gate driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08124—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Description
【発明の属する技術分野】
本発明は、GCT(ゲート転流ターンオフ)サイリスタ、GTO(ゲートターンオフ)サイリスタ、静電誘導サイリスタ(SITH)、または電力トランジスタのようなサイリスタを安定な状態で駆動するゲートドライバに関する。
【0002】
【従来の技術】
GCTオン状態ゲート電流必要条件
GCTおよびGTOは、類似のターンオンおよびオン状態ゲート電流必要条件を有する。ゲートドライバは、ターンオンパルスに大きなdI/dtおよび尖頭電流を与えて、その後、定常DCオン状態保持電流を与える。時々、ゲートドライバは、GCT/GTOのオン状態中に負のゲート電圧を受取る。
【0003】
GTOの場合と異なり、新しい状況がGCTを駆動するために導入される。GCT用ゲートドライバが、その特長をターンオン尖頭電流およびその形の大きさで有する。GCTの場合のターンオン電流の増加(dI/dt)は典型的GTOのそれより10〜50倍も大きく、また、ターンオン損失を減らすために、トリガー尖頭電流が5〜10倍大きく選択される。従って、6インチGCTがdI/dt=500A/μsおよび300Aの尖頭電流を必要とすることがある。
【0004】
そのような鋭くて大きいパルスが、立ち上がり速度の大きいアノード電流を付随してGCTを安全にオンする一方で、GCT動作が立ち上がり速度の小さいアノード電流を伴う場合は、GCTをオン状態に維持するために、長いパルス時間を鋭くて大きいパルスの後に与える必要がある。その後で、GTOに類似のオン状態ゲート電流(4インチまたは6インチデバイスの場合、約10A)が印加される。
【0005】
電流リミッタのような保護回路が設けられていない場合は、GCTまたはGTOの負荷電流がその流れる方向を順方向から逆方向に変化する時に、ゲートドライバは損傷される。負荷電流は逆方向に流れて、負荷電流はGCTに並列に設けられるフリーホイールダイオードを通って流れるだろう。従って、GCTのアノードがそのカソードに対して負に変わる。GCTの寄生ダイオードによって、負電位がGCTのゲートに現れる。
【0006】
その後で、負荷電流がその流れる方向を再び逆方向から順方向に変化する場合に、負荷電流はGCTを通って再び流れることがある。そして、安全なGCTオン状態を再び確立する必要がある。
【0007】
基本的に、そのような必要条件はGTO動作からまた良く知られている。GCT回路がより高いスイッチング周波数に対して設計されて、その結果、フリーホイールダイオードが非常に大きい順方向電圧降下に応答する必要があり、正常なコンバータ動作中に−5Vもの低GCTゲート電圧を生ずる。
【0008】
従来技術による回路
尖頭電流は、抵抗およびコンデンサー回路によって電圧源から生成される。ステップおよび速い立ち上がり(dI/dt=500/μs)を有する大きいシューティングパルス、およびシューティングパルス後に比較的長いダウンスロープパルスを生成するために、複雑な調整を有するいくつかのRC結合を必要とする。そのような設計では、全損失が6インチGCT駆動の場合に50Wを超えることがある。
【0009】
ドイツ特許出願公開公報第DE3709150号およびPCT国際公報第WO9407309号が、切換え電流源を使用するGTOドライバを開示している。電流源を形成するためにインダクタが設けられて、余分のエネルギーが電源に戻される。
そのような方法では基本的に、非常に小さい損失を達成できる。しかし、4つの大電流スイッチ素子および3つのダイオードが、ターンオンパルスおよびオン状態電流を発生するために必要とされる。そして、大きいターンオフ尖頭電流は、スイッチング素子および追加ダイオードの直列接続を通過する必要がある。そのような回路は、GCTのゲートドライバには使用できない。
【0010】
米国特許第4791350号が、GTOの定常状態用のソースとして、スイッチモードステップダウン電流レギュレータを使用するゲートドライバを開示している。レギュレータは、スイッチおよびフリーホイールダイオードを組込み、その出力がGTOのゲートに直結されて、大電流パルスがスイッチおよび抵抗を有する別個の回路によって発生する。
【0011】
この方法で、米国特許第4791350号は、ゲートドライバ損失を減らすことを提案している。しかし、負のGCTゲート電圧が現れた場合は、レギュレータの出力電流が制御されずに増加するだろう。5Aを超えるゲート電流が必要とされる場合に、さらに多量の損失がレギュレータのフリーホイールダイオードで発生する。また、大きい損失が大きい電流パルス抵抗から生ずる。
【0012】
日本特許出願公開公報第H3−97315号およびEP特許公報第0416933号が、負のゲート電位の持つ問題を解決する回路を開示している。フリーホイールダイオードは負の電源ラインに接続される。インダクタは正電源によって充電される。フリーホイールにおいて、インダクタの電荷が負電源に対して放電されるでしょう。この方法で、回路はすべての正および負のGTOゲート電圧状態で安定に動作する。
【0013】
そのような回路は、小さいゲート電流を発生するのに適用できる。しかし、大きいゲート電流の場合に多くのエネルギーが正電源から負電源に移送されて、それは適当な電力戻り回路によって正電源に戻される必要がある。GCTの場合に、例えば、ゲート電流Igが約10Aで、ゲート電圧Vgが約−20Vであることがある。その時、循環電力が約200Wであろう。これと対比すると、この基準による有効ゲート電力がVgxIg=0.6Vx10A=6Wしかないことがある。この結果、ゲート電流発生器および電源の大変過度の設計が必要とされて、多量の損失(約20W〜40W)が高性能スイッチモード回路においてさえも発生する。
【0014】
EP特許公報第893883号が、GCTのフリーホイール状況を別の方法で処理するゲートドライバを開示している。エミッタホロワーとして構築されるバイポーラトランジスタが、GCTの負のゲート電圧におけるゲート電流を制限する。電流は電圧パルスから高効率で発生する。
【0015】
ゲート電流Igが2Aまでの場合に、回路を適当な部品で設計することができる。より大きいゲート電流で、バイポーラトランジスタ利得が20より下がるだろう。その時、大きいベース電流が必要とされて、損失がより大きいVCEsat(電圧Vceの飽和)に因って大きくなるだろう。Ig=10Aで、0.5Aより大きいIbを必要とし、VCEsatは既知のPNPトランジスタで約1Vになるだろう。
【0016】
さらに、大きいベース電流は、0.4V以上に維持されるGCTゲート電圧でもって維持される必要がある。そして、より大きいGCTゲート電圧、かつ開回路状態(GCTが実装されていない)の場合に、設計を複雑にするか、あるいはゲートドライバの性能を制限するかのトレードオフを行う必要がある。
【0017】
【発明が解決しようとする課題】
大電流GCT駆動を実現するのに適当な回路を見つける必要がある。それはGCTターンオン用の鋭く大きいトリガー電流パルス、長いトリガー電流トレイル、および大きいゲート電流を小さい損失で発生する必要があり、そしてそれはすべてのゲート電圧動作状態において安全である必要がある。
さらに、この回路を、非常にコンパクトで経済的な解決法を可能にするために主としてSMD部品および技術で実現できることが必要である。
【0018】
【課題を解決するための手段】
本発明の請求項1が、アノード、カソード、およびゲートを有して前記アノード・カソード間に並列に逆方向にダイオード(81)を接続するサイリスタ(8)を、オンコマンド信号が存在する間にゲート電流を前記ゲートに供給することによって駆動するゲートドライバを請求する。
前記ゲートドライバは、前記オンコマンド信号のリーディングエッジに対応してターンオンパルスを発生するターンオンパルス発生器(2)と、前記ターンオンパルスの直後にダウンスロープ電流を生成するダウンコンバータ(3)と、電流を前記ダウンコンバータから前記サイリスタのゲートに供給する、前記サイリスタのゲートに接続されるMOSFET(403)を有する電流リミッタであって、ゲート電圧を前記サイリスタのゲートにおいて監視して、前記ゲート電圧の負電圧増大に対して前記MOSFETの内部抵抗を増大させる電流リミッタ(4)とを備える。
【0019】
請求項2が、前記ダウンコンバータが、前記ダウンコンバータから生成される電流のパターンを発生するパターン発生器(310)と、前記パターンに従って伝導パルスを発生する伝導パルス発生器(311)と、前記伝導パルスに応答してソース(7)からの電流を導通して、パルス電流を生成するスイッチング素子(312)と、前記パルス電流を平滑するインダクタ(314)とを備えて、前記パターン発生器は立ち上がりエッジおよび立ち上がりエッジ後のダウンスロープ部を有するパターンを発生し、そのため、前記ダウンコンバータから生成される前記ダウンスロープ電流は、前記パターンに比例して減少する請求項1に記載のゲートドライバを請求する。
【0020】
請求項3が、前記ダウンコンバータが、前記パターンに従って別の伝導パルスを発生する別の伝導パルス発生器(321)と、前記別の伝導パルスに応答して前記電源(7)からの電流を導通して、別のパルス電流を生成する別のスイッチング素子(322)と、前記ダウンスロープ電流が増大するように前記別のパルス電流を平滑化する別のインダクタ(324)とをさらに備える請求項2に記載のゲートドライバを請求する。
【0021】
請求項4が、前記ダウンコンバータが、前記インダクタ(314)と並列に設けられる追加インダクタ(344)と、前記追加インダクタ(344)と直列に設けられて、より大きなダウンスロープ電流を生成する追加スイッチング素子(347)とをさらに備える請求項2に記載のゲートドライバを請求する。
【0022】
請求項5が、前記ダウンコンバータが、前記インダクタ(314)と並列に設けられる追加インダクタ(344)と、前記追加インダクタ(344)と直列に設けられて、より大きなダウンスロープ電流を生成する飽和リアクトル素子(356)とをさらに備える請求項2に記載のゲートドライバを請求する。
【0023】
請求項6が、前記電流リミッタが、前記ダウンコンバータの出力における出力電圧(V3)を所定の電圧(V401)と比較し、前記出力電圧(V3)が前記所定の電圧(V401)より小さい場合に前記出力電圧(V3)と前記所定の電圧(V401)の間の差に対して調整信号を生成する比較器を備えて、前記MOSFET(403)が前記調整信号を受取り、前記調整信号に対してその内部抵抗を変化する請求項1に記載のゲートドライバを請求する。
【0024】
請求項7が、前記比較器が演算増幅器(402)を備える請求項6に記載のゲートドライバを請求する。
【0025】
請求項8が、前記比較器がバイポーラトランジスタ(412、415、416)を備える請求項6に記載のゲートドライバを請求する。
【0026】
請求項9が、前記電流リミッタが前記MOSFETと並列に接続されるフリーホイールダイオードをさらに備える請求項6に記載のゲートドライバを請求する。
【0027】
請求項10が、前記ターンオフパルス発生器(1)がコンデンサ(205)と、前記コンデンサと並列に接続されるダイオード(206)と、スイッチング素子(202)と、リアクトル(204)とを備えて、鋭く大きいパルスを生成する請求項1に記載のゲートドライバを請求する。
【0028】
請求項11が、低レベルバイアス電流をサイリスタの前記ゲートに供給するバイアス電流発生器をさらに備える請求項1に記載のゲートドライバを請求する。
【0029】
請求項12が、前記サイリスタ(8)がGCTである請求項1に記載のゲートドライバを請求する。
【0030】
【発明の実施の形態】
図1を参照すると、大容量スイッチング素子8をONおよびOFF状態に駆動する、本発明によるゲートドライバのブロック図が示されている。本発明のゲートドライバは、様々なタイプのスイッチング素子8、例えば、GCT(ゲート転流ターンオフ)サイリスタ、GTO(ゲートターンオフ)サイリスタ、静電誘導サイリスタ(SITH)、または電力トランジスタに適用できる。しかし、本発明はGCTサイリスタと共に使用するのに特に適している。サイリスタ8はアノード、カソード、およびゲートを有する。サイリスタ8はダイオード81と並列に逆方向に接続されて、サイリスタ8のそのアノードおよびカソードがダイオード81のカソードおよびアノードにそれぞれ接続される。さらにサイリスタ8は負荷(示されていない)に直列に接続される。
【0031】
図1で、参照数字1はターンオフパルスIg3を発生するターンオフパルス発生器であり、2はターンオンパルス、すなわち起動パルスIg1を生成するターンオンパルス発生器であり、3はダウンコンバータであり、4は電流リミッタであり、5はバイアス電流Ig4を発生するバイアス電流発生器であり、9はオンコマンド信号S1を生成するコントローラである。電流リミッタ4はダウンコンバータ3と関連して動作し、持続電流Ig2を生成する。電流Ig1、Ig2、Ig3、およびIg4は共に加えられて、ゲート電流Igを形成する。
【0032】
図2が、図1のゲートドライバの回路内の主要ポイントで観察される波形を示す。特に、図2(a)がサイリスタ8のアノードとカソードの間の電圧Vakを示し、図2(b)がサイリスタ8を流れるアノード電流Iaを示し、図2(c)がサイリスタ8のゲートに流れるゲート電流Igを示し、図2(d)がサイリスタ8のゲートにおけるゲート電圧Vgを示し、そして図2(e)がコントローラ9から生成されるオンコマンド信号S1を示す。
【0033】
図2(e)に示されるように、コントローラ9は、期間102〜109内にサイリスタ8をオンにするようにゲートドライバを起動する前記期間102〜109における高レベルオンコマンド信号S1を生成する。
【0034】
図2(c)に示されるように、時間102におけるオンコマンド信号S1のリーディングエッジ、すなわち立ち上がりエッジに応答して、ターンオンパルス発生器2は起動されて、瞬間的な高レベル電流(起動パルス)Ig1を期間102〜103、すなわち5〜30マイクロ秒間で生成する。起動パルスIg1の尖頭電流値は、例えば、数百〜1000アンペアである。起動パルスIg1は、ゲート電流Igのまさに始まりでサイリスタ8のゲートに適用されて、サイリスタ8をオンする。
【0035】
また、図2(c)に示されるように、オンコマンド信号S1のリーディングエッジに応答して、ダウンコンバータ3は、持続電流Ig2のリーディング部分としてダウンスロープ電流Ig2を生成する。ダウンスロープ電流Ig2は期間102〜104、すなわち10〜100マイクロ秒で生成される。ダウンスロープ電流は、時間102に立ち上がりエッジを、期間102〜104にダウンスロープ部分を有する。立ち上がりエッジは起動パルス内で重なる。しかし、ダウンスロープ電流はその立ち上がりエッジを時間103に有することが可能である。この場合に、ダウンスロープ部分は時間103〜104内に在る。ダウンスロープ電流が供給されて、起動パルス(時間102〜103)が消えた後でさえもサイリスタ8はそのオン状態を維持することを確実にする。
【0036】
オンコマンド信号S1のリーディングエッジに応答して、バイアス電流発生器5は、例えば、期間102〜109における数百ミリアンペアであるバイアス電流Ig4を生成する。図2(c)に、バイアス電流Ig4は示されていない。何故なら、それは持続電流Ig2に比較して非常に小さいからである。
【0037】
図2(b)に示されるように、サイリスタ8に接続される負荷のある急な変化に因ってアノード電流Iaが時間105で負の値に急に減少する場合に、逆アノード電流Iaがダイオード81を通って流れて、同時にゲート電圧Vgはゼロより小さく減少する。電流リミッタ4が設けられて、ゲート電圧Vgがゼロより小さく減少する場合でさえも、サイリスタ8のゲートに印加されるゲート電流Igが順バイアス電流のままであるように制御する。
【0038】
回路1〜5の各々が以下に詳細に説明されるだろう。図3を参照すると、ターンオンパルス発生器2が示される。ターンオンパルス発生器2は、トリガーパルス発生器201と、スイッチングトランジスタ202と、フリーホイールダイオード203と、パルス形成リアクタ204と、パルスコンデンサ205と、コンデンサフリーホイールダイオード206と、リアクタ207と、ダイオード208とを備える。
【0039】
ターンオンパルス発生器2の動作は次の通りである。第1に、コンデンサ205は、電圧Vbを有する電源7からリアクタ207とダイオード208を通る充電回路によって、事前設定された電圧2Vbまで充電される。時間102において、コントローラ9からのオンコマンド信号S1のリーディングエッジに応答して、データフリップフロップのようなパルス発生器を有するトリガーパルス発生器201は、所定のパルス幅を有するトリガーパルスを生成する。トリガーパルスはトランジスタ202に印加される。従って、時間102において、トランジスタ202はオンする。そして、コンデンサ205はリアクタ204に接続されて、ゲートパルス電流Ig1がサイリスタ8のゲートに流入し始める。ゲートパルス電流Ig1が増加するにつれて、コンデンサ205の電圧が減少するだろう。
コンデンサ205の電圧がゼロに達すると、ゲートパルス電流は最大レベルに達する。従って、コンデンサ205およびリアクタ204は共振動作を行うように選択されて、そのためゲートパルス電流の始動dI/dtおよび尖頭電流がサイリスタ8の要求条件を満足する。従って、コンデンサ205の放電中、ゲートパルス電流Ig1は図3に示されるように線A1に沿って流れる。
【0040】
コンデンサ205の両端の電圧が負に変わると、ダイオード206が導通して点線によって示されるバイパス電流A2が流れて、共振動作が停止する。その結果、バイパス電流A2を使用して、リアクタ204の電流は高レベルに保たれる。そして、電流A1はサイリスタ8のゲート電圧に因って、またリアクタ204、スイッチングトランジスタ202、およびダイオード206の損失に因ってゆっくりと減少する。
【0041】
所定の時間後に、トリガーパルス発生器201はトリガーパルスを発生することを止め、従って、スイッチングトランジスタ202をオフにする。そして、リアクタ電流は線A3に沿って流れるように転換し、そのため、リアクタ204に蓄積されたエネルギーがフリーホイールダイオード203を通して負電源中に放出される。
【0042】
負のゲートバイアス電圧が存在する場合の動作は、上述の動作に非常に類似している。トリガーパルス発生器201によるトランジスタ202のトリガーによって、コンデンサ205は放電し、リアクタ204はエネルギーを累積する。そして、コンデンサ205がゼロボルトまで放電された後に、フリーホイールダイオード206は導通する。負のゲートバイアス電圧の大きさに依存して、ゲート電流はゆっくりと減少するか、または時間と共に増加するだろう。時間103において、トランジスタ202はオフとなり、リアクタ204のエネルギーは電源6中に放出される。
【0043】
小さい負のゲートバイアス電圧によって、回路の安全動作を達成することができる。大きい負のゲートバイアス電圧が高速高電圧GCTフリーホイールダイオードの場合と同様に処理される必要がある場合に、短い期間(102〜103)内でさえもゲート電流は過大電流になることがある。そのような場合に、トランジスタ202に対するゲート駆動電圧およびその特性は、そのような電流を制限するように選択される。その結果、大きい負のゲートバイアス電圧においてさえも安全動作は達成される。
【0044】
図4を参照すると、ダウンコンバータ3および電流リミッタ4が示される。先ず、ダウンコンバータ3が説明される。
【0045】
ダウンコンバータ3は、パターン発生器310、伝導パルス発生器311、FET312、低損失ショットキーダイオード313、インダクタ314、電流検出抵抗315、およびダイオード316を有する。伝導パルス発生器311、FET312、低損失ショットキーダイオード313、インダクタ314、および電流検出抵抗315は接続されて、低損失ステップダウンコンバータを形成する。
【0046】
コントローラ9からのオンコマンド信号に応答して、パターン発生器はパターン信号S2を発生し、図5(d)に示されるように、上限信号S2-upおよび下限信号S2-lowを生成する。パターン信号S2は、時間102において立ち上がりエッジ、時間102〜104間にダウンスロープ部分、および時間104〜109間に一定レベルを有する。上限信号S2-upおよび下限信号S2-lowは、以下に説明される方法で、図6(a)に示される伝導パルスを発生する伝導パルス発生器311に印加される。
【0047】
伝通パルス発生器311は抵抗315を通って流れる電流を検出し、電流レベルを上限信号S2-upおよび下限信号S2-lowと比較する。電流I315が下限信号S2-lowより小さくなると、伝導パルス発生器311は伝導パルス(図6(a))を生成し、FET312を駆動して導通状態にする。このようにして、電源7からの電流は、インダクタ314、抵抗315、およびFET403の直列接続を通してサイリスタ8のゲートに印加される。FET403を通して導通される電流はパルス電流であるが、インダクタ314の後で平滑化される。その結果、誘導電圧が正になって、電流I315は、V314およびインダクタ314のインダクタンスによって与えられる立ち上がり速度で増加する。
【0048】
その後に、図6(b)に示されるように、電流I315が上限信号S2-upまで増加した場合に、伝導パルス発生器311は、FET312をブロッキング状態に切換えるように伝導パルスを終了する。電流I315はダイオード313の方へ転換する。電圧V314は逆転されて、次のように表される。
V314=−(V3+V313+R315xI315)
ここで、V3はダウンコンバータ3の出力電圧である。そして、電流I315は下限信号S2-lowに向かって再び減少する。
【0049】
電源7の電圧がVgよりかなり大きく設定される。このように、電流I315の大きい立ち上がり速度(dI315/dt)はFET312の導通時に達成されて、小さいdI315/dtはダイオード313の導通時に発生して、ダイオード313の長い導通およびFET312の短い導通を生ずる。その結果、電源7から引き出される平均電流はI315に比較して小さくて、電源7は標準小電力装置で発生され得る。
【0050】
ダイオード313およびFET403は、小さいオン状態抵抗値(RDSon)に対して設定される。このように、V313およびV403はVgより小さくなり、抵抗315を同じように設定すると、50%オーダーの全効率がVg=0.6VかつI315=10Aにおいてさえも達成される。したがって、ダウンコンバータ3から生成される電流が、起動直後に徐々にではあるが減少する。
【0051】
インダクタ314は、大きな飽和電流に対して設定される。そして、FETおよびダイオードの特性に因って、高レベルの電流が発生して、時間103〜104の間サイリスタ8のゲートに供給され得る。これを達成するために、パターン発生器310は上限信号S2-upおよび下限信号S2-lowを大きくする。このように、スロープの長いパルス(時間103〜104)も高い効率で発生する。スロープの長いパルスは、時間103〜104の間で生成されるとして説明されるが、起動パルス(時間102〜103)と部分的に重なる時間102〜104の間で生成され得る。
【0052】
図4をさらに参照して、電流リミッタ4が次に説明される。電流リミッタ4は、定電圧源401、演算増幅器によって形成される比較器402、およびpチャンネルFET403を有する。ゲート電圧Vgが負のアノード電圧(時間105〜106)によって負に引き寄せられる場合に、ダウンコンバータ3の出力電圧V3も減少する。比較器402は、ダウンコンバータの出力電圧V3を所定の定電圧401と比較することによって、ゲート電圧Vgを検出する。ゲート電圧Vgが定電圧401以下に減少した場合に、比較器402は、定電圧401より小さくダウンコンバータ出力電圧の減少するレベルに比例するレベルを有する調整信号を生成する。調整信号はFET403のゲートに印加されて、その結果、これは内部抵抗を大きくし始めて、FET403の両端の電圧降下が大きくなる。従って、FETの出力側(サイリスタ8のゲートに接続される側)の電圧が減少し、その入力側が殆ど同じに維持される。従って、サイリスタ8のゲートで観察される電圧降下はFET403の両端に生ずる電圧降下によって主として吸収されて、そのため、ゲート電圧Vgがゼロより下に下がる場合でさえも、図5(b)に示されるように、FET403の入力側に印加される電圧V3が正の領域内に維持されるだろう。従って、低損失ステップダウンコンバータは正常な動作状態で動作し続けるだろう。
【0053】
上記から明らかなように、電流リミッタ4はサイリスタ8のゲートにおけるゲート電圧Vgを監視して、ゲート電圧がゼロボルトより下に下がる場合でさえも、サイリスタ8のゲートへの順バイアス電流を維持する。リミッタ4によって、急な電流降下がアノード電流内に現れる場合でさえも、サイリスタ8はオン状態に維持され得る。また、リミッタ4によって、ゲート電流Igは順バイアス電流に維持されるので、ゲートドライバ内の様々な回路を最終的に保護し、特に、ダウンコンバータ内の回路が逆バイアス電流を受取るのを防止できる。
【0054】
比較器402が高レベル信号を発生することを停止した直後に、すなわち、ゲート電圧Vgが負から正に変化する時間106において、ダウンスロープ電流が生成されることがあるということが注目されるべきである。このために、比較器402の出力もパターン発生器310に印加できる。
【0055】
高速フリーホイールダイオードの場合と同様に−5Vしかない負のゲート電圧が、リミッタ内で大きい損失を生成する。そして、ゲート電圧への接続を付加することによって、パターン発生器310が起動されて、そのような時間中にパターン信号S2を減らすことがある。図2(c)に示されるように、これは、105と106の間の期間でゲート電流の減少、およびMOSFET403での損失のかなりの減少をもたらす。ダウンコンバータ3によってそのような小さい電流を設定するには、伝導パルス発生器311のセンスアンプにおいて極めて高い精度を必要とする。従って、バイアス発生器がゲート駆動回路に含まれる。そして、ダウンコンバータ3の出力電流が、パターン発生器310によって小さい設定ゲート電圧、すなわち−2Vでゼロに設定されて、ゲートバイアス電流がバイアス発生器によって維持される。図7を参照すると、バイアス電流発生器5が示される。バイアス電流発生器5は、パルス発生器501、スイッチングトランジスタ502、ダイオード503、リアクトル504、および抵抗505を有する。パルス発生器501は、コントローラ9から生成されるオンコマンド信号S1のリーディングエッジ、すなわち立ち上がりエッジに応答して、時間102でパルスを生成する。従って、パルス発生器501からのパルスに応答して、スイッチングトランジスタ502はオンとなって、リアクトル504および抵抗505を通してサイリスタ8のゲートに印加される正方向パルスを生成する。フリーホイールダイオード503はソース6の負電位に接続される。その結果、バイアス電流発生器は、ソース6の出力しかないゲート電圧においても正常な動作を維持するだろう。
【0056】
変形例1
図8を参照すると、第1の変形例が示されている。ダウンコンバータ3は、パターン発生器310、第1のコンバータ3a、および第2のコンバータ3bを有する。第1のコンバータ3aは、伝導パルス発生器311、FET312および317、インダクタ314、抵抗315、およびダイオード316を有する。
同様に、第2のコンバータ3bは、伝導パルス発生器321、FET322および323、インダクタ324、および抵抗325を有する。
【0057】
パターン発生器310は、上述の方法と類似の方法で上限信号S2-upおよび下限信号S2-downを生成する。インダクタ324は、インダクタ314のインダクタンスの半分に等しいインダクタンスを有するということが注目される。伝導パルス発生器321はダウンスロープ期間(時間102〜104)中だけ動作し、伝導パルス発生器311は全オン期間(時間102〜109)中動作する。インダクタ、ダイオード316、および伝導パルス発生器321以外に、第1のコンバータ3a内の回路素子が第2のコンバータ3b内のそれらと同じである。
【0058】
従って、図9(a)に示されるように、第1のコンバータ3aは部分Aによって示される電流を生成し、第2のコンバータ3bは部分Bによって示される電流を生成する。リアクトル324がリアクタンス(1/2)Lを有し、リアクトル314がリアクタンスLを有するので、部分Bにおける電流は部分Aにおける電流の2倍もある。図8の回路によって、電流部分AおよびBを含む3倍のスロープパルス(時間103〜104)を高効率で生成できる。
【0059】
変形例2
図10を参照すると、第2の変形例が示されている。ダウンコンバータ3は変更されている。図4に示されるダウンコンバータ3と比較される場合に、図10に示されるダウンコンバータ3は、ダイオード313の代わりにFETトランジスタ319を有する。他の配列は図4に示される配列と同一である。図11に示されるように、FET319のゲートに印加される信号が、FET312のゲートに印加される信号の位相と反対の位相を有する。この変形例で、同期整流器(FET312および319)が実装されて、長いスロープパルス電流(時間103〜104)を発生する。FET319に対して低いオン状態(RDSon)を選択した場合に、FET319の両端の電圧V319は、図4のダイオード313の両端の電圧よりかなり小さい(V319≪V313)。従って、50%を明らかに超える、長いスロープパルスを得る効率が達成される。
【0060】
変形例3
図12を参照すると、第3の変形例が示されている。ダウンコンバータ3は変更されている。図10に示されるダウンコンバータと比較される場合に、図12に示されるダウンコンバータは、リアクトル344、抵抗345、ダイオード346、およびFET347をさらに有する。FET347のゲートはパターン発生器310に接続される。FET347はパターン発生器310からの制御パルスによって制御されて、スロープ期間(時間102〜104、または103〜104)の間だけ導通する。
【0061】
図12に示される変形例で、唯一の同期整流回路(311、312、319)が設けられて、図9に示される電流部分AおよびBを含む2倍の長いスロープパルス(時間103〜104)を発生する。電流部分Bは、回路素子344、345、346、および347によって発生されて、整流回路(311、312、319)は部分AおよびBを発生するために共通に使用される。リアクトル344がリアクタンス(1/2)Lを有し、リアクトル314がリアクタンスLを有する。電流部分Bの発生が以下に説明される。
【0062】
時間103で、FET347はパターン発生器310によって導通される。リアクトル344と抵抗345の直列接続が、リアクトル314と検出抵抗315の直列接続と並列に接続されるので、付加電流がリアクトル344と抵抗345の直列接続を通して流れるだろう。従って、ダウンスロープ電流は増加する。
時間104で、ダウンスロープ電流は安定なバイアス電流に達する。従って、パターン発生器310は制御パルスを生成するのを終止する。そして、FET347はオフにされる。ダイオード346を通して、リアクトル344に蓄積されたエネルギーが正電源7に放出されて、安定なバイアス電流供給がリアクトル314と検出抵抗315によって続く。
【0063】
変形例4
図13を参照すると、第4の変形例が示されている。ダウンコンバータ3は変更されている。図13に示されるダウンコンバータは、図12に示されるダウンコンバータに非常に類似している。図12のFET347の代わりに、飽和リアクトル356が設けられる。また、ダイオード346は図13では省かれている。他の回路素子は図12に示される回路素子と同じである。その動作は次のようである。
【0064】
時間102で、パターン発生器310は、リアクトル314およびリアクトル344を通して大きいDC電流を増大させるように大きいパターン信号S2を生成する。そして、リアクトル356はリアクトル344を通るDC電流によって飽和する。リアクトル356は、小さい飽和インダクタンス値を呈するという特長を有し、そのため、エネルギーは主にリアクトル344および314に蓄積される。その結果、大量の電流が素子344、345、および356によって生成される。
【0065】
時間104で、パターン発生器310は、大きいパターン信号を生成することを終止する。リアクトル356は、そのような状態での飽和から脱するように設計される。そして、リアクトル356は大きいインダクタンス値を呈するという特長を有し、それだから、少量の電流が素子344、345、および356を通して流れる。そのようにして、長いスロープパルスの発生中の検出抵抗315における低損失およびIg2の高精度を達成できる。
【0066】
変形例5
図14を参照すると、第5の変形例が示されている。電流リミッタ4は変更されている。図4に示される電流リミッタ4と比較される場合に、比較器402は3つのバイポーラトランジスタ412、415、および416、ならびに413、および414と置き換えられる。図14の電流リミッタ4内の他の回路素子は、図4の電流リミッタ4内のそれらと同じである。動作は次のようである。
【0067】
トランジスタ412はそのベース・エミッタ閾値を定電圧V401と入力電圧V3の間の電圧差と比較し、抵抗414の両端電圧を制御する。トランジスタ412のベース電圧が降下する場合に、トランジスタ412はより導通状態となり、トランジスタ416のベース電圧を増大させて、トランジスタ416のエミッタ電圧を徐々に増大させる。トランジスタ416のエミッタ電圧は、FET403の内部抵抗を調整する調整信号として役立つ。調整信号が増大する場合に、FET403は内部抵抗を増大させ始めるので、図4に関連して上述された方法でサイリスタ8のゲートにおける電圧降下のブロッキングを生ずる。このようにして、非常に小型、かつ経済的な電流リミッタを実現できる。
【0068】
【発明の効果】
本発明の請求項1に記載のゲートドライバが、大電力GCTまたはRGCT用の低損失、かつ小形の回路を実現する。パターン発生器およびスイッチング素子の使用によって低損失回路が可能となるので、長く大きいダウンスロープ電流を生成する。また、大きい損失を要するいかなる構成要素も使用されない。電流リミッタ内の主電流経路中の1つまたは複数のMOSFETが、ダウンコンバータ内の回路構成要素を保護する。
【0069】
請求項2によれば、ダウンコンバータにおける損失が、従来のダイオードの代わりに制御されるMOSFETを導入することによって減少する。
請求項3によれば、ダウンコンバータにおける損失が、そのような電流の発生に対して最適化される別の発生素子によって、大きいダウンスロープ電流の発生中に減少する。
請求項4によれば、多数の回路素子を減らすことができる。
請求項5によれば、簡単な回路を用いて多数の回路素子を減らすことができる。
請求項6によれば、電流リミッタはダウンコンバータ内の回路素子を、特に負のGCTゲートバイアス中に保護する。また、正と負のゲートバイアス間の遷移を円滑に実行できる。
【0070】
請求項7によれば、電流リミッタを、高帯域電力演算増幅器を使用して、簡単な回路を用いて低コストで配置できる。
請求項8によれば、電流リミッタを、高帯域トランジスタを使用して、簡単な回路を用いて低コストで配置できる。
請求項9によれば、サイリスタのゲート電流を、非常に低損失で負のゲート電圧の全範囲を通して制御できる。
【0071】
請求項10によれば、ターンオンパルスを、簡単な、かつ小形の回路素子を用いて発生できる。従って、低損失および負のゲートバイアスに対する完全な保護を実現できる。
請求項11によれば、ゲート電流を、非常に低損失で負のゲート電圧の全範囲においてゲート電流が大きくても制御できる。
請求項12によれば、大きい負荷電流のスイッチングを急速に、かつ着実に遂行できる。
【図面の簡単な説明】
【図1】 サイリスタ用ゲートドライバのブロック図である。
【図2】 図1のブロック図における主要なポイントで観察される波形を示す図である。
【図3】 図1に示されるターンオンパルス発生器の回路図である。
【図4】 図1に示されるダウンコンバータおよび電流リミッタの回路図である。
【図5】 図4の回路における主要なポイントで観察される波形を示す図である。
【図6】 図4のダウンコンバータで観察される波形を示す図である。
【図7】 図1に示されるバイアス電流発生器の回路図である。
【図8】 第1の変形例による回路図である。
【図9】 図8の回路で観察される波形を示す図である。
【図10】 第2の変形例による回路図である。
【図11】 図10の回路で観察される波形を示す図である。
【図12】 第3の変形例による回路図である。
【図13】 第4の変形例による回路図である。
【図14】 第5の変形例による回路図である。
【符号の説明】
1 ターンオフパルス発生器
2 ターンオンパルス発生器
3 ダウンコンバータ
4 電流リミッタ
5 バイアス電流発生器
9 コントローラ
Claims (12)
- アノード、カソード、およびゲートを有して前記アノード・カソード間に並列に逆方向にダイオード(81)を接続するサイリスタ(8)を、オンコマンド信号が存在する間にゲート電流を前記ゲートに供給することによって駆動するゲートドライバであって、
前記オンコマンド信号のリーディングエッジに応答してターンオンパルスを発生するターンオンパルス発生器(2)と、
前記ターンオンパルスの直後にダウンスロープ電流を生成するダウンコンバータ(3)と、
電流を前記ダウンコンバータから前記サイリスタのゲートに供給する、前記サイリスタのゲートに接続されるMOSFET(403)を有する電流リミッタ(4)とを備え、前記電流リミッタはゲート電圧を前記サイリスタのゲートにおいて監視して、前記ゲート電圧の負電圧増大に対して前記MOSFETの内部抵抗を増大させるゲートドライバ。 - 前記ダウンコンバータが、
前記ダウンコンバータから生成される電流のパターンを発生するパターン発生器(310)と、
前記パターンに従って伝導パルスを発生する伝導パルス発生器(311)と、
前記伝導パルスに応答して電源(7)からの電流を導通して、パルス電流を生成するスイッチング素子(312)と、
前記パルス電流を平滑化するインダクタ(314)とを備え、
前記パターン発生器は立ち上がりエッジおよび立ち上がりエッジ後のダウンスロープ部を有するパターンを発生して、前記ダウンコンバータから生成される前記ダウンスロープ電流が前記パターンに比例して減少する請求項1に記載のゲートドライバ。 - 前記ダウンコンバータが、
前記パターンに従って別の伝導パルスを発生する別の伝導パルス発生器(321)と、
前記別の伝導パルスに応答して前記電源(7)からの電流を導通して、別のパルス電流を生成する別のスイッチング素子(322)と、
前記ダウンスロープ電流が増大するように前記別のパルス電流を平滑化する別のインダクタ(324)とをさらに備える請求項2に記載のゲートドライバ。 - 前記ダウンコンバータが、
前記インダクタ(314)と並列に設けられる追加インダクタ(344)と、
前記追加インダクタ(344)と直列に設けられて、より大きなダウンスロープ電流を生成する追加スイッチング素子(347)とをさらに備える請求項2に記載のゲートドライバ。 - 前記ダウンコンバータが、
前記インダクタ(314)と並列に設けられる追加インダクタ(344)と、
前記追加インダクタ(344)と直列に設けられて、より大きなダウンスロープ電流を生成する飽和リアクトル素子(356)とをさらに備える請求項2に記載のゲートドライバ。 - 前記電流リミッタが、
前記ダウンコンバータの出力における出力電圧(V3)を所定の電圧(V401)と比較し、前記出力電圧(V3)が前記所定の電圧(V401)より小さい場合に前記出力電圧(V3)と前記所定の電圧(V401)の間の差に対して調整信号を生成する比較器を備えて、
前記MOSFET(403)が前記調整信号を受取り、前記調整信号に対してその内部抵抗を変化させる請求項1に記載のゲートドライバ。 - 前記比較器が演算増幅器(402)を備える請求項6に記載のゲートドライバ。
- 前記比較器がバイポーラトランジスタ(412、415、416)を備える請求項6に記載のゲートドライバ。
- 前記電流リミッタが前記MOSFETと並列に接続されるフリーホイールダイオードをさらに備える請求項6に記載のゲートドライバ。
- 前記ターンオンパルス発生器(1)が、コンデンサ(205)と、前記コンデンサと並列に接続されるダイオード(206)と、スイッチング素子(202)と、リアクトル(204)とを備えて、鋭く大きいパルスを生成する請求項1に記載のゲートドライバ。
- 低レベルバイアス電流をサイリスタの前記ゲートに供給するバイアス電流発生器をさらに備える請求項1に記載のゲートドライバ。
- 前記サイリスタ(8)がGCTである請求項1に記載のゲートドライバ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051999A JP3978312B2 (ja) | 2001-02-27 | 2001-02-27 | サイリスタ用ゲートドライバ |
US09/934,645 US6597555B2 (en) | 2001-02-27 | 2001-08-23 | Gate driver for thyristor |
EP01124247A EP1235334B1 (en) | 2001-02-27 | 2001-10-16 | Gate driver for thyristor |
DE60128995T DE60128995T2 (de) | 2001-02-27 | 2001-10-16 | Gate-Treiber für Thyristor |
KR10-2001-0066371A KR100397414B1 (ko) | 2001-02-27 | 2001-10-26 | 사이리스터용 게이트 드라이버 |
CNB01137540XA CN1222099C (zh) | 2001-02-27 | 2001-10-26 | 用于闸流晶体管的栅极驱动器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051999A JP3978312B2 (ja) | 2001-02-27 | 2001-02-27 | サイリスタ用ゲートドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261596A JP2002261596A (ja) | 2002-09-13 |
JP3978312B2 true JP3978312B2 (ja) | 2007-09-19 |
Family
ID=18912696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001051999A Expired - Lifetime JP3978312B2 (ja) | 2001-02-27 | 2001-02-27 | サイリスタ用ゲートドライバ |
Country Status (6)
Country | Link |
---|---|
US (1) | US6597555B2 (ja) |
EP (1) | EP1235334B1 (ja) |
JP (1) | JP3978312B2 (ja) |
KR (1) | KR100397414B1 (ja) |
CN (1) | CN1222099C (ja) |
DE (1) | DE60128995T2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003244969A (ja) * | 2002-02-15 | 2003-08-29 | Mitsubishi Electric Corp | 高出力変換器内での直列接続用の構成ブロック |
US7737666B2 (en) * | 2003-08-04 | 2010-06-15 | Marvell World Trade Ltd. | Split gate drive scheme to improve reliable voltage operation range |
FI119578B (fi) * | 2004-08-30 | 2008-12-31 | Abb Oy | Menetelmä ja järjestely puoliohjatun verkkosillan yhteydessä |
CN101587688B (zh) * | 2008-05-19 | 2011-11-09 | 联咏科技股份有限公司 | 电源顺序控制电路及所应用的栅极驱动器与液晶显示面板 |
EP2453981B1 (en) * | 2009-07-17 | 2020-10-28 | Implantica Patent Ltd. | An improved medical system comprising implants |
JP5258706B2 (ja) * | 2009-08-25 | 2013-08-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置のゲート駆動回路 |
WO2012030867A2 (en) * | 2010-08-30 | 2012-03-08 | The Trustees Of Dartmouth College | High-efficiency base-driver circuit for power bipolar junction transistors |
WO2013000500A1 (en) * | 2011-06-27 | 2013-01-03 | Abb Technology Ag | Power supply for controlling a power switch |
CN102830740B (zh) * | 2012-08-23 | 2014-04-30 | 矽力杰半导体技术(杭州)有限公司 | 一种高效率的偏置电压产生电路 |
JP6129970B2 (ja) * | 2012-09-03 | 2017-05-17 | ダイテック・エナジー・プライベート・リミテッドDytech Energy Pte. Ltd. | 電力出力を増強するための装置および方法 |
CN203416182U (zh) * | 2013-04-19 | 2014-01-29 | Abb技术有限公司 | 用于控制整流器的控制系统 |
EP2793397B1 (en) | 2013-04-19 | 2016-01-13 | ABB Technology AG | Current switching device with IGCT |
US9159790B2 (en) * | 2014-02-18 | 2015-10-13 | Silicon Power Corporation | Device and method for controlling the turn-off of a solid state switch (SGTO) |
US9401708B2 (en) | 2014-05-20 | 2016-07-26 | General Electric Company | Gate drive unit and method for controlling a gate drive unit |
JP5989265B2 (ja) * | 2014-05-30 | 2016-09-07 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
TWI571025B (zh) * | 2016-01-21 | 2017-02-11 | 旺玖科技股份有限公司 | 負電壓保護系統 |
EP3955442A1 (en) * | 2018-02-28 | 2022-02-16 | Panasonic Intellectual Property Management Co., Ltd. | Switching circuit |
CN109150145A (zh) * | 2018-09-20 | 2019-01-04 | 北京机械设备研究所 | 一种晶闸管门极恒流驱动电路 |
EP3857713A4 (en) * | 2018-09-26 | 2022-06-29 | Efficient Power Conversion Corporation | Multi-channel pulse current generator with charging |
EP4175178A1 (en) * | 2021-10-28 | 2023-05-03 | Ecole Polytechnique Federale De Lausanne (Epfl) | Gate unit for a gate-commutated thyristor and integrated gate-commutated thyristor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4115707A (en) * | 1977-03-31 | 1978-09-19 | Rca Corporation | Circuit for single-line control of GTO controlled rectifier conduction |
DE3434607A1 (de) * | 1984-09-18 | 1986-03-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zum betreiben eines abschalthyristors |
US4791350A (en) | 1984-12-04 | 1988-12-13 | Square D Company | Current regulated switching regulator for gating gate turnoff devices |
DE3537050A1 (de) * | 1985-06-19 | 1987-01-02 | Siemens Ag | Verfahren und vorrichtung zur erkennung des sperrzustandes eines abschaltbaren thyristors |
DE3709150A1 (de) * | 1987-03-20 | 1988-09-29 | Leonhard Reimund Dipl Ing | Steuerschaltung fuer einen stromgesteuerten leistungshalbleiter |
JPH0799931B2 (ja) * | 1989-09-08 | 1995-10-25 | 東洋電機製造株式会社 | スイッチング素子の駆動回路 |
EP0730347A3 (en) * | 1992-03-18 | 1996-10-23 | Fuji Electric Co Ltd | Semiconductor device |
JPH0779147A (ja) * | 1993-07-12 | 1995-03-20 | Yazaki Corp | 光siサイリスタ駆動回路及びその保護回路 |
DE19731836A1 (de) * | 1997-07-24 | 1999-01-28 | Asea Brown Boveri | Verfahren und Vorrichtung zum Ansteuern eines Abschaltthyristors |
-
2001
- 2001-02-27 JP JP2001051999A patent/JP3978312B2/ja not_active Expired - Lifetime
- 2001-08-23 US US09/934,645 patent/US6597555B2/en not_active Expired - Lifetime
- 2001-10-16 DE DE60128995T patent/DE60128995T2/de not_active Expired - Lifetime
- 2001-10-16 EP EP01124247A patent/EP1235334B1/en not_active Expired - Lifetime
- 2001-10-26 KR KR10-2001-0066371A patent/KR100397414B1/ko active IP Right Grant
- 2001-10-26 CN CNB01137540XA patent/CN1222099C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1235334A2 (en) | 2002-08-28 |
EP1235334A3 (en) | 2006-06-07 |
US6597555B2 (en) | 2003-07-22 |
DE60128995D1 (de) | 2007-08-02 |
EP1235334B1 (en) | 2007-06-20 |
KR100397414B1 (ko) | 2003-09-13 |
KR20020070077A (ko) | 2002-09-05 |
JP2002261596A (ja) | 2002-09-13 |
DE60128995T2 (de) | 2008-02-28 |
US20020118503A1 (en) | 2002-08-29 |
CN1371159A (zh) | 2002-09-25 |
CN1222099C (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3978312B2 (ja) | サイリスタ用ゲートドライバ | |
US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
US5461302A (en) | Modulated snubber driver for active snubber network | |
US7199636B2 (en) | Active diode | |
US6172550B1 (en) | Cryogenically-cooled switching circuit | |
JP3812353B2 (ja) | 半導体電力変換装置 | |
EP1952213B1 (en) | Buck dc to dc converter and method | |
JP3571690B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
US6341076B1 (en) | Loss reduction circuit for switching power converters | |
US6373732B1 (en) | Apparatus and method for parallel synchronous power converters | |
US8760135B2 (en) | High-efficiency base-driver circuit for power bipolar junction transistors | |
US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
US20100231188A1 (en) | Buck dc-to-dc converter and method | |
KR100385789B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
JP3261911B2 (ja) | 半導体装置のスナバ回路 | |
US8508205B2 (en) | Buck DC-to-DC converter and method | |
JP2006050776A (ja) | 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機 | |
Knöll | High-current transistor choppers | |
US20230283184A1 (en) | Minimum peak current for power converter | |
US20240120830A1 (en) | System for Controlling an Inductor Freewheeling Voltage | |
JPH06327171A (ja) | 電力貯蔵装置 | |
JP4858815B2 (ja) | フォワードコンバータ | |
JPH07143733A (ja) | スナバ回路 | |
JPH06189525A (ja) | 過電流保護回路付dc−dcコンバータ | |
JP2004222359A (ja) | 半導体スイッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3978312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |