JP2003244969A - 高出力変換器内での直列接続用の構成ブロック - Google Patents

高出力変換器内での直列接続用の構成ブロック

Info

Publication number
JP2003244969A
JP2003244969A JP2002038394A JP2002038394A JP2003244969A JP 2003244969 A JP2003244969 A JP 2003244969A JP 2002038394 A JP2002038394 A JP 2002038394A JP 2002038394 A JP2002038394 A JP 2002038394A JP 2003244969 A JP2003244969 A JP 2003244969A
Authority
JP
Japan
Prior art keywords
voltage
regulator
ltds
clamp
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002038394A
Other languages
English (en)
Inventor
Horst Gruning
ホルスト・グルーニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002038394A priority Critical patent/JP2003244969A/ja
Priority to US10/366,561 priority patent/US6947270B2/en
Publication of JP2003244969A publication Critical patent/JP2003244969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/142—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【課題】 変換器は複数の構成ブロックを有し、各ブロ
ックはスイッチングユニットである。各構成ブロックは
半導体スイッチでの電力損失を低く抑えつつ、高いスイ
ッチング周波数で高出力を受容できなければならない。 【解決手段】 構成ブロックは直列に接続された半導体
スイッチとリアクタ、および電圧クランプとダイオード
の直列接続を含む。直列接続は半導体スイッチの各々に
並列に接続されている。すべてのクランピングおよび電
圧制御が、対応する半導体スイッチに並列に接続された
クランプにより実現されるようにクランプ群が配置され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高出力電圧電源変換
器に関し、特に強制ターンオフ半導体素子の直列接続の
利用に関する。
【０００２】
【従来の技術】強制整流された高出力変換器をＧＴＯ、
ＧＣＴ、およびＩＧＢＴを用いて実現する。
【０００３】ＧＴＯは、半導体素子のターンオンｄＩ／
ｄｔとターンオフｄＶ／ｄｔを制限する強力なスナバ回
路を必要とする。さらに、ＧＴＯは制御遅延時間の許容
誤差が極端である。その結果、ＧＴＯの直列接続は困難
になる。かさばる受動的コンポーネントを数多く必要と
し、変換器のスイッチングロスが大きくなる。
【０００４】これまで、ＧＣＴ直列接続はまた、スナバ
回路を用いて実現されてきた。その結果、スイッチング
周波数が低くくても高い効率が得られた。しかし高いス
イッチング周波数を必要とする用途にはこのような技術
では対応できなかった。
【０００５】これまで高電圧ＩＧＢＴが最良の選択であ
った。ＩＧＢＴ直列接続専用に設計されたゲート駆動を
用いることにより、ＩＧＢＴを制御して動作中の陽極電
圧を制限し、またターンオンの最中にｄＩ／ｄｔも制限
することができる。そのようにしてスナバやクランプ等
の受動出力回路がほとんど不要となる。
【０００６】一方、高電圧ＩＧＢＴのオン状態ロスは同
等ＧＣＴのオン状態ロスより際立って大きい。同様なス
イッチングロスであるため、ＧＣＴは標準変換器回路で
用いる方が良い性能を示す。さらに、ＧＣＴは低コスト
でより強力であり、ゲート駆動タイミングがより正確で
ある。従って基本的に、ＧＣＴは高出力変換器の素子と
して好適である。
【０００７】日本国特許第３，００４，７７４号に開示
されているスナバ回路は、スナバコンデンサに蓄積され
たエネルギーを陽極リアクタのリセット回路へ伝送する
ことができる。
【０００８】日本国特開平第０５−１１１２６２号に、
ＧＴＯの陽極−陰極端子に並列に接続されたスナバおよ
びツェナーダイオードが開示されている。
【０００９】日本国特開平第０５−２７６６５０号では
ＦＥＴドレインソース端子にクランプを並列に接続す
る。チョッパーがクランプ電圧を制御する。
【００１０】米国特許第５，５４４，０３５号にＧＴＯ
の陽極−陰極端子に並列に接続されたスナバ回路が開示
されている。ＤＩ／ｄｔ制限リアクタが２個のＧＴＯと
交互に配置されている。これらの各々は別々のリセット
回路を備えている。
【００１１】米国特許第５，９４６，１７８号に異なる
タイプのクランプ回路が開示されていて、パワー半導体
のコレクタ−エミッタあるいはコレクタゲート端子に接
続している。
【００１２】日本国特開平第９−２７５６７４号にチョ
ッパー制御を備えたクランプが開示されていて、パワー
半導体の陽極−陰極端子（ＩＧＢＴ）に接続している。
【００１３】
【発明が解決しようとする課題】スイッチング周波数を
上げた状態で最高出力が得られ、しかも半導体内の電力
損失が低く、変換効率の高い電圧電源変換器用の構成ブ
ロックを見い出す必要がある。高い変圧信頼性を保証す
るために能動および受動電力コンポーネントの数を減ら
す必要がある。構成ブロックは、電圧クランピングおよ
びｄＩ／ｄｔ制御を備えていなければならない。構成ブ
ロックは、このようなブロックの直列接続の有無にかか
わらず２段階変換器、３段階変換器、および多段階変換
器を実現するのに適している必要がある。そのようなブ
ロックでは、ゲートターンオフ半導体は無スナバクラン
プターンオフモードで動作しなければならない。ターン
オン中のＤＩ／ｄｔ制御は陽極リアクタにより実現され
なければならない。リセット回路はそのようなリアクタ
に並列に設けなければならない。クランプ回路は、すべ
てのクランピングおよび電圧制御タスクは半導体スイッ
チ毎に１個のクランプにより実現される。
【００１４】
【課題を解決するための手段】本発明によれば、高出力
電圧電源変換器における直列接続用の構成ブロックは、
逆並列ダイオードを備えた第一の半導体スイッチと、リ
アクタと、逆並列ダイオードを備えた第二の半導体スイ
ッチとを備える。第一の半導体スイッチ、リアクタと第
二の半導体スイッチは直列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第一のクランプと
第一のリセットダイオードを含み、これらは直列に接続
されて第一の直列回路を規定する。第一の直列回路は第
一の半導体スイッチに並列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第二のクランプと
第二のリセットダイオードを含み、これらは直列に接続
されて第二の直列回路を規定する。第二の直列回路は第
二の半導体スイッチに並列に接続されている。エネルギ
ー管理素子は第一および第二のクランプの間に接続され
ている。
【００１５】本発明の好適な実施形態によれば、第一お
よび第二のクランプの各々は少なくとも１個のダイオー
ドを備えるクランプ整流器、クランプ整流器に直列に接
続されているクランプコンデンサ、クランプコンデンサ
に並列に接続されているクランプ電圧調整器を備える。
本発明の好適な実施形態によれば、第一および第二のク
ランプの各々は電圧制限ダイオードを備える。本発明の
好適な実施形態によれば、エネルギー管理素子はエネル
ギー管理抵抗およびエネルギー管理コンデンサを備え
る。
【００１６】本発明の好適な実施形態によれば、構成ブ
ロックはさらに、第一のスナバ抵抗と第一のスナバコン
デンサとの第一のスナバ直列接続、および第二のスナバ
抵抗と第二のスナバコンデンサとの第二のスナバ直列接
続を含み、第一のスナバ直列接続は第一のクランプ整流
器と並列に接続されていて、第二のスナバ直列接続は第
二のクランプ整流器と並列に接続されている。
【００１７】本発明の好適な実施形態によれば、構成ブ
ロックはさらに、オフ状態の間の第一の半導体スイッチ
（１０）の電圧を調整するためのに第一のＬＴＤＳ調整
器と、オフ状態の間に第二の半導体スイッチの電圧（１
５）を調整するための第二のＬＴＤＳ調整器を備える。
本発明の好適な実施形態によれば、第一および第二の整
流器の各々は、第一の整流器ダイオードと第二の整流器
ダイオードを備える。第一および第二のＬＴＤＳ調整器
の各々は、第一および第二の整流器ダイオードの間に接
合点に接続された一端を有する。
【００１８】本発明の好適な実施形態によれば、第一お
よび第二のＬＴＤＳ調整器の各々は、電圧制限ＬＴＤＳ
調整器ＶＬＩＭと電流制限ＬＴＤＳ調整器ＩＬＩＭを備
える。本発明の好適な実施形態によれば、第一および第
二のクランプ電圧調整器の各々は、スイッチのＬＴＤＳ
定格電圧以下に設定された主電圧調整器と、所定のクラ
ンプ電圧と主電圧調整器の電圧設定との差に設定されて
いる電流電圧調整器とを備える。構成ブロックはさら
に、第一の電流制限ＬＴＤＳ調整器、第一のＬＴＤＳ調
整器ダイオード、第二の電流制限ＬＴＤＳ調整器と第二
のＬＴＤＳ調整器ダイオードを備える。
【００１９】本発明の好適な実施形態によれば、第一お
よび第二の整流器の各々は、第一の整流器ダイオード
と、第二の整流器ダイオードを備える。第一および第二
の電流制限ＬＴＤＳ調整器は、第一および第二の整流器
ダイオード間の接合点に接続されている。本発明の好適
な実施形態によれば、第一および第二の電流制限ＬＴＤ
Ｓ調整器の各々は少なくともＬＴＤＳ抵抗を備える。
【００２０】本発明の好適な実施形態によれば、第一お
よび第二の電流制限ＬＴＤＳ調整器の各々は、少なくと
も電流制限半導体回路を備える。本発明の好適な実施形
態によれば、第一および第二の主電圧調整器の各々は、
アナログ制御回路を備える。本発明の好適な実施形態に
よれば、第一および第二の主電圧調整器の各々は、チョ
ッパー回路の並列接続およびフィルターコンデンサを備
える。
【００２１】本発明の好適な実施形態によれば、電流電
圧調整器はアナログ制御回路を備える。本発明の好適な
実施形態によれば、電流電圧調整器はチョッパー回路を
備える。本発明の好適な実施形態によれば、第一および
第二の主電圧調整器の各々はさらに、阻止機能を備え、
それは少なくとも第一および第二の半導体スイッチの阻
止機能と同程度に高い。
【００２２】本発明の好適な実施形態によれば、電圧制
限ダイオードは少なくとも故障の後でも完全に電流を伝
送できる機能を備えていて、ＬＴＤＳ調整器は阻止機能
を有し、それは少なくとも電圧制限ダイオード、あるい
は第一および第二の半導体スイッチ、あるいは逆並列ダ
イオードのうち阻止機能の小さいものと同程度に高い。
【００２３】本発明の好適な実施形態によれば、第一お
よび第二の主電圧調整器の各々はさらに、主電圧調整器
の過負荷状態を検知する過負荷検知回路と、主電圧調整
器の過負荷を検知すると主電圧調整器をオフにするター
ンオフ回路を備える。本発明の好適な実施形態によれ
ば、ＬＴＤＳ調整器はさらに、ＬＴＤＳ調整器の過負荷
状態を検知するＬＴＤＳ過負荷検知回路と、過負荷の検
知するとＬＴＤＳ調整器をオフにするＬＴＤＳターンオ
フ回路を備える。
【００２４】本発明の好適な実施形態によれば、少なく
とも第一および第二のクランプ電圧調整器およびＬＴＤ
Ｓ調整器の一部が爆発防護カバーにより覆われている。
本発明の好適な実施形態によれば、第一および第二の半
導体スイッチはＩＧＢＴタイプである。本発明の好適な
実施形態によれば、第一および第二の半導体スイッチは
ＧＣＴタイプである。本発明の好適な実施形態によれ
ば、第一および第二の半導体スイッチはＳｉＣパワー半
導体である。
【００２５】
【発明の実施の形態】図１によれば、６個のスイッチン
グユニットＳＵを有する高出力変換器を示し、そのうち
３個のスイッチングユニットが正分岐線で直列に接続さ
れていて、３個のスイッチングユニットが負分岐線で直
列に接続されている。各スイッチングユニットＳＵは２
個の半導体スイッチ１０および１５を備え、各半導体ス
イッチは閉じて、図１の分岐線の左側端に接続している
電源（図示せず）から電流を伝送することができる。電
圧および以下に示す数値は例であって、設計に基づいて
変更してよい。各半導体スイッチの動作電圧は例えば３
０００Ｖであり、破壊電圧は例えば６０００Ｖである。
このように、正分岐線で直列に接続している６個の半導
体スイッチと、負分岐線で直列に接続している６個の半
導体スイッチとで、１８０００Ｖの信号を調整すること
が可能である。正分岐線における半導体スイッチ１０、
１５のオン／オフは、制御回路Ｔ１、Ｔ２により制御さ
れ、負分岐線における半導体スイッチ１０、１５のオン
／オフは制御回路Ｓ１、Ｓ２により制御される。
【００２６】図２（ａ）に示すように、制御回路Ｔ１、
Ｔ２の動作は同期がとられて同相であり、図２（ｂ）に
示すように、制御回路Ｓ１、Ｓ２の動作も同期がとられ
て同相であるが、制御回路Ｔ１、Ｔ２とは逆位相であ
る。このように、制御回路Ｔ１、Ｔ２、Ｓ１、Ｓ２の制
御により半導体スイッチ１０、１５のオン／オフが切り
替えられ、図２（ｃ）に示すように、千、１万あるいは
１０万ボルト程度の極めて高い電圧のパルス信号を生成
することが可能になる。Ｔ１、Ｔ２は同期をとって制御
信号を生成するが、図９に示すように、さまざまな要因
により、制御回路Ｔ１のターンオフ時間ｔ１（またはタ
ーンオン時間ｔ３）と、制御回路Ｔ２のターンオフ時間
ｔ２（またはターンオン時間ｔ４）との間に数１００ｎ
ｓ程度の時間差が生じる可能性がある。このような時間
差が生じた場合、２個の半導体スイッチ１０、１５のう
ちの１個が、６０００Ｖ程度の破損電圧以上の電圧を受
容する可能性がある。
【００２７】本発明の高出力変換器に基づき、半導体ス
イッチ１０、１５を保護するために各スイッチングユニ
ットにそれぞれクランプ２、６が備えられている。図２
（ｄ）２（ｅ）に示すように、クランプ２、６は自身の
中をコンダクション電流が流れる前にクランピング電圧
ＶＣｌａｍｐ１、ＶＣｌａｍｐ２を保持する。ＶＣｌａ
ｍｐ１またはＶＣｌａｍｐ２は、例えば３５００Ｖであ
る。
【００２８】図３に、構成ブロックとも呼ばれるスイッ
チングユニットＳＵの詳細を示す。スイッチングユニッ
トＳＵは第一の半導体スイッチ１０、および第一の半導
体スイッチ１０に並列に接続された第一の逆並列ダイオ
ード１１を備えている。第一の半導体スイッチ１０のオ
ン／オフは制御回路Ｔ１により制御される。陽極リアク
タ１３と称するコイルが、第一の半導体スイッチ１０の
陰極と第二の半導体スイッチ１５の陽極の間に接続され
ている。陽極リアクタ１３によりＤＩ／ｄｔ制御が実現
される。第一のクランプ２と第一のリセットダイオード
１２の直列接続（第一の直列回路）が第一の半導体スイ
ッチ１０に並列に接続されている。第一のクランプ２は
電圧制限機能を備えている。スイッチングユニットＳＵ
はさらに、第二の半導体スイッチ１５および第二の半導
体スイッチ１５に並列に接続された第二の逆並列ダイオ
ード１６を備えている。第二の半導体スイッチ１５のオ
ン／オフは制御回路Ｔ２により制御される。第二のクラ
ンプ６と第二のリセットダイオード１４の直列接続（第
二の直列回路）は第二の半導体スイッチ１５に並列に接
続されている。第二のクランプ６は電圧制限機能を備え
ている。エネルギー管理素子５が第一のクランプ２と第
二のクランプ６の間に接続されている。リセット回路が
第一のリセットダイオード１２、エネルギー管理回路
５、および第二のリセットダイオード１４により規定さ
れる。
【００２９】スイッチングユニットＳＵの出力に接続さ
れたリアクタは、正分岐線に接続されたスイッチングユ
ニットＳＵの簡素化された回路を表わす。また、スイッ
チングユニットＳＵの出力に直列に接続された２個のダ
イオードは、負荷を表わす。図３に示すスイッチングユ
ニットＳＵにおいて、半導体スイッチ１０、１５の同時
ターンオンにおけるｄＩ／ｄｔは陽極リアクタ１３によ
り制御される。ターンオフにおいて、第二のリセットダ
イオード１２含む回路、エネルギー管理素子５、および
第一のリセットダイオード１４をは陽極リアクタ１３を
リセットする。第一のクランプ２は第一の半導体スイッ
チ１０の阻止電圧を制限する。第二のクランプは第二の
半導体スイッチ１５の阻止電圧を制限する。
【００３０】スイッチングユニットＳＵのターンオフ動
作の詳細について以下で図３、４、５および９を参照し
つつ説明する。図９において、時刻ｔ１の前に、制御回
路Ｔ１、Ｔ２がＨ（高レベル信号）を生成する。従って
図３に示すように、第一および第二の半導体スイッチ１
０、１５はオン（導電状態）であり、電流がスイッチ１
０、１５を通って出力リアクタまで流れることができ
る。
【００３１】続いて、時刻ｔ１において、制御回路Ｔ１
がＬ（低レベル信号）を生成する。この状態を図４に示
す。制御回路Ｔ１からのＬに応答して、スイッチ１０は
オフ（非導電状態）になり、バイパス電流ＩＣｌａｍｐ
１を第一のクランプ２を通して流す。バイパス電流の通
過を図４に破線により示す。第一のクランプ２は３５０
０Ｖを保持すべく設計されているため、第一のクランプ
２の出力において２５００Ｖが生じる。
【００３２】続いて、時刻ｔ２において、制御回路Ｔ２
はＬを生成する。この状態を図５に示す。制御回路Ｔ２
からのＬに応答して、スイッチ１５はオフになり、電源
からの電流を完全に遮断する。スイッチ１０、１５のタ
ーンオフに応答して、リアクタ１３に蓄積されたエネル
ギーが図５に示すループ電流Ｉｐによりスイッチ１５の
ターンオフの後で放散される。ループ電流Ｉｐにより、
５００Ｖ程度の電圧がエネルギー管理素子５の両端に生
成される。ループ電流Ｉｐが消滅すると、エネルギー管
理素子５の両端の電圧５００Ｖも消滅する。時刻ｔ１、
ｔ２は同時点であるのが好適だが、１００ｎｓ程度の遅
延は起こり得る。
【００３３】次に、スイッチングユニットＳＵのターン
オン動作の詳細について図６、７、８、および９を参照
しつつ説明する。図９において、ｔ２の後かつｔ３の前
に、制御回路Ｔ１、Ｔ２がＬを生成している。従って図
６に示すように、スイッチ１０、１５はオフであり、ス
イッチ１０、１５を通って一切の電流が流れるのを阻止
する。従って、電源に近い端で６０００Ｖが生じ、第一
のクランプ２は３５００Ｖを保持し、第二のクランプ６
は２５００Ｖを保持する。
【００３４】続いて、時刻ｔ３において、制御回路Ｔ１
はＨを生成する。この状態を図７に示す。制御回路Ｔ１
からのＨに応答して、スイッチ１０はオンになり、スイ
ッチ１０を通って電流が流れることができる。この瞬間
に、３５００Ｖの電圧が第二のクランプ６の両端に生
じ、リアクタ１３は２５００Ｖの電圧（＝６０００Ｖ−
３５００Ｖ）を受容し、電流IＳＵが増大してダイオー
ド１４と第二のクランプ６を通って流れる。ダイオード
１２の両端に２５００Ｖの電圧もまた生じる。それは第
一のクランプ２の両端の２５００Ｖの電圧で相殺され
る。従って第一のクランプ２とダイオード１２の直列接
続の両端の電圧はゼロである。
【００３５】続いて時刻ｔ４において、制御回路Ｔ２は
Ｈを生成する。この状態を図８に示す。制御回路Ｔ２か
らのＨに応答して、スイッチ１５はオンになる。従っ
て、スイッチ１０、１５通って電流が流れる。この瞬間
に、６０００Ｖの電圧がリアクタ１３の両端に生じ、電
流IＳＵはより急速に増大する。その結果、３５００Ｖ
の電圧がダイオード１２の両端に生じるが、第一のクラ
ンプ２の両端に生じる３５００Ｖの電圧と相殺される。
従って第一のクランプ２とダイオード１２の直列接続の
両端の電圧はゼロである。また、２５００Ｖ(=６０００
Ｖ−３５００Ｖの)電圧がダイオード１４の両端に生じ
るが、第二のクランプ６の両端に生じる２５００Ｖの電
圧と相殺される。従って第一のクランプ６とダイオード
１４の直列接続の両端の電圧はゼロである。
【００３６】電流IＳＵは、ｔ５においてＩＬＯＡＤに
達するまで増大する。続いてダイオード９１、９２は阻
止状態に入り、Ｖｏｕｔは６０００Ｖである。その結
果、０Ｖの電圧がリアクタ１３の両端に、また０Ｖの電
圧がダイオード１２の両端に、および０Ｖの電圧がダイ
オード１４の両端に生じる。続いて、同じく０Ｖの電圧
が第一のクランプ２の両端に、および第二のクランプ６
の両端に生じる。従って本発明に基づくスイッチングユ
ニットＳＵは、回路素子に損傷を与えることなく、６０
００Ｖ程度の高電圧をオン／オフに切換えることができ
る。
【００３７】図３３に、位相レッグの典型的な動作条件
を示す。理想的なケースではリセットダイオード１２、
１４の間での電圧共有は容易でるため、詳細に考慮する
必要がない。
【００３８】これと対照に、実用面からはリセットダイ
オード電圧共有制御に強い要件を求める。例えば、図３
４に示すように、寄生負荷キャパシタンスＣｐｒが負荷
と平行して生じる場合がある。位相レッグの負分岐線に
おける半導体スイッチのターンオンの後で、このような
キャパシタンスＣｐｒは位相がずれている時の接続(pha
se out connection)における電圧を短期間一定に保つ。
その結果、負分岐線は全ＤＣリンク電圧を受容する。続
いて、その分岐線におけるすべてのリセットダイオード
１２、１４は高阻止電圧を受容する。
【００３９】図３５においてこのような状態に対するダ
イオードキャパシタンスの許容誤差が考慮されている。
その結果、電圧の値の例が示すように、キャパシタンス
がより小さいリセットダイオード１２、１４がより高い
過渡電圧を受容する。続いて、クランプはダイオード電
圧を制限することにより、このような状態から危険な過
電圧状態が生じ得ないことを保証する。
【００４０】図１０に第一および第二のクランプ２、６
の細部を示す。クランプ電圧はクランプコンデンサ２２
（または６２）の電圧により設定され、クランプ電圧調
整器２３（または６３）により制御される。クランプ整
流器２１（または６１）はクランプコンデンサ２２（ま
たは６２）と直列に接続されている。
【００４１】第一のクランプ２の動作を説明する。半導
体スイッチ１０とリセットダイオード１２上の電圧の総
和がクランプコンデンサ２２の電圧を超えた場合、クラ
ンプ整流器２１は導電状態に入り、過電荷をクランプコ
ンデンサ２２へ転送する。一方、半導体スイッチ１０と
リセットダイオード１２上の電圧の総和がクランプコン
デンサ２２の電圧より低い場合、クランプダイオード２
１は阻止状態に入る。このようにして、クランプコンデ
ンサ２２は放電しない。上述の動作はまた、第二のクラ
ンプ６にも当てはまる。
【００４２】図１１にクランプの改良例を示す。それぞ
れツェナー特徴を備えた電圧制限素子２９、６９が提供
される。電圧制限素子２９、６９は過渡高電流高電圧を
受容することができる。このようなダイオード２９と６
９を用いて、クランプ２、６の構造は非常に簡単になる
であろう。
【００４３】エネルギー管理素子５はさまざまに構成す
ることができる。例えば、高出力低インダクタンス抵抗
を応用してもよい。また、電圧制御回路を備えたコンデ
ンサを利用してもよい。
【００４４】図１２に示すように、好適な実施形態にお
いて、エネルギー管理素子５はコンデンサ５１を備え、
抵抗５２に並列に接続されている。このようにして、寄
生インダクタンスを極めて低く抑えることができ、スイ
ッチングの際の過渡的な過大電圧が小さくなり、従って
クランプ２、６上の負荷が小さく済む。同時に、回路が
簡素になったために高信頼性も得られる。
【００４５】実際の用途で見られる危険な状況は、半導
体スイッチ１０、１５でのターンオン間で遅延が起きた
場合に生じる。
【００４６】図１３において、クランプ２、６の好適な
実施形態を開示する。本実施形態において第一のスナバ
コンデンサ２５と第一のスナバ抵抗２６を含む第一のＲ
Ｃスナバが第一のクランプ整流器２１に並列に接続され
ている。同様に、第二のＲＣスナバ６５、６６が第二の
クランプ整流器６１に並列に接続されている。
【００４７】図１４によれば、第一の半導体スイッチ１
０が第二の半導体スイッチ１５のターンオフのタイミン
グから遅延した場合、電流が第一のクランプ２を通って
流れる。第一のクランプに入り電流は２５と２６により
規定される第一のＲＣスナバを通る。このようにして第
一のクランプ整流器２１は順方向の電流を受容しないで
あろう。従って整流器２１はオフ状態のままである。
【００４８】図１５によれば、第一の半導体スイッチ１
０のターンオンが遅延すれば、電流は第一のＲＣスナバ
２５、２６を通って逆方向に流れる。その結果、第一の
ＲＣスナバのコンデンサ２５の両端の電圧が増大する。
第一のクランプ整流器２１はオフ状態のままであり、逆
方向には回復しない。その結果、クランプ整流器２１が
損傷するいかなる危険も避けられよう。
【００４９】図１６に、シリコンパワー半導体（１０、
１１、１５、１６）の長期ＤＣ安定性要件を満足するた
めの追加回路を示す。第一のＬＴＤＳ（長期Ｄ．Ｃ．安
定性）調整器３が第一のクランプ２に並列に接続されて
いて、第二のＬＴＤＳ調整器７が第二のクランプに並列
に接続されている。
【００５０】第一および第二のＬＴＤＳ調整器３、７の
好適な特徴をそれぞれ図１７（ａ）および１７（ｂ）に
示す。印加電圧が限界電圧ＶＬＴＤＳｌｉｍより小さい
場合ＬＴＤＳ調整器３は小電流ＩＬＴＤＳａを導き、限
界電圧ＶＬＴＤＳｌｉｍより高い電圧ではより高い電流
ＩＬＴＤＳｂを導く。
【００５１】制限電圧ＶＬＴＤＳｌｉｍは半導体スイッ
チのＬＴＤＳ仕様値以下に設定されていて、電流ＩＬＴ
ＤＳａは半導体スイッチ１０とダイオード１１の漏れ電
流よりかなり小さく設定されている。電流ＩＬＴＤＳｂ
は半導体スイッチ１０とダイオード１１の漏れ電流より
かなり大きく設定されている。例えば、限界電圧ＶＬＴ
ＤＳｌｉｍは３０００Ｖに設定されている。このよう
に、ＬＴＤＳ調整器３は極端な電力損失なしにクランプ
電圧と同程度に高いスイッチング過渡現象に対処するこ
とが可能になる。しかし、過渡現象の後で、直列接続さ
れた半導体スイッチの漏れ電流に対抗して、その各々の
半導体スイッチの電圧の値をＶＬＴＤＳｌｉｍに向けて
確実に減少させる。同じことがＬＴＤＳ調整器７にあて
はまる。
【００５２】図１０に示すように、ダイオード２１また
は６１のいずれか１個だけがクランプ整流器のために使
われる場合、半導体スイッチ１０または１５がオン状態
である間はクランプコンデンサ２２または６２の両端の
全電圧が対応するダイオード２１または６１に印加され
る。その結果、ダイオード２１または６１はそのような
ＬＴＤＳ値に耐えられるように設計されている必要があ
る。しかしＬＴＤＳ値が高いダイオードは高い順方向回
復を示し、これによりクランプに望まれる活性が低くく
なる。図１８に好適な解決策を示す。第一のクランプ２
は、整流器ダイオード２１１と整流器ダイオード２１２
が直列に接続されているクランプ整流器２１を含む。同
様に、第二のクランプ６は、整流器ダイオード６１１と
整流器ダイオード６１２が直列に接続されているクラン
プ整流器６１を含む。続いて、整流器ダイオード用のよ
り小さい阻止電圧を選択することができる。さらに、Ｌ
ＴＤＳ調整器３の一端が整流器ダイオード２１１と整流
器ダイオード２１２の間の接合点に接続されている。同
様に、ＬＴＤＳ調整器７の一端が整流器ダイオード６１
１と整流器ダイオード６１２の間の接合点に接続されて
いる。このように、半導体スイッチがオン状態の場合、
ＬＴＤＳ調整器３、７の各々は整流器ダイオード２１１
または６１１に影響を与え、安定状態阻止電圧をＶＬＴ
ＤＳｌｉｍまで減少させ、整流器ダイオード２１２また
は６１２はさらに小さい電圧を受容する。
【００５３】図１９に、第一および第二のＬＴＤＳ調整
器３、７のさらに別の実施形態を示す。ＬＴＤＳ調整器
３は電圧制限調整器３１および電流制限調整器３２を含
む。同様に、ＬＴＤＳ調整器７は電圧制限調整器７１お
よび電流制限調整器７２を含む。２個の調整器は直列に
接続されている。第一の電圧制限調整器３１は図２０
（ａ）に示すように、制限電圧がＶＬＴＤＳｌｉｍであ
る電圧制限特性ＶＬＩＭ１を有する。第二の電圧制限調
整器７１図２０（ｂ）に示すようには、制限電圧がＶＬ
ＴＤＳｌｉｍである電圧制限特性ＶＬＩＭ１を有する。
電流制限調整器３２は図２０（ａ）に示すように、値が
ＩＬＴＤＳｂである電流制限特性を示す。同じことが電
流制限調整器７２にあてはまる。このように、ツェナー
ダイオードを第一の電圧制限調整器３１で利用しても、
あるいは第二の電圧制限調整器７１で利用してもよい。
電流制限調整器３２、７２の電圧範囲はＬＴＤＳ調整器
の定格電圧に関して相当程度減少している。
【００５４】図２１に、クランプおよびＬＴＤＳ回路の
改良例を示す。第一のクランプ調整器は主電圧調整器２
３１と電流電圧調整器２３２の直列接続により構成され
る。第二のクランプ調整器は主電圧調整器６３１と電流
電圧調整器６３２の直列接続により構成される。主電圧
調整器２３１または６３１の制限値はＶＬＴＤＳｌｉｍ
に設定されている。電流電圧調整器２３２または６３２
の特性は図２２に示すように、ＶCＶｌｉｍ＝ＶCＬ−Ｖ
ＬＴＤＳｌｉｍである。電流ＩＣＶｌｉｍは、クランプ
コンデンサ２２または６２のリセット時間が、半導体ス
イッチ１０または１５の最悪ケースのスイッチング条件
を満足する程度に十分短くなるよう規定されている。こ
のように、電流制限ＬＴＤＳ調整器３２または７２だけ
が第一および第二の半導体スイッチ１０または１５、お
よびダイオード１１または１６の追加ＬＴＤＳ要件を満
たすことが求められている。
【００５５】図２３に、図２１の回路の改良例を示す。
そこでは電流制限ＬＴＤＳ調整器３２、７２がダイオー
ド３９、７９とそれぞれ直列に接続されている。
【００５６】図２４に、電流制限ＬＴＤＳ調整器３２、
７２の細部を示す。これらは、それぞれ抵抗３２１、７
２１を含んで構成されている。この構成が特に好適であ
るのは、半導体スイッチ１０、１５およびダイオード１
１、１６を通る少量の漏れ電流が見られる場合である。
抵抗３２１、７２１により、線型の電流電圧特性が得ら
れる。
【００５７】図２５に、電流制限ＬＴＤＳ調整器３２、
７２の改良例を示す。電流制限ＬＴＤＳ調整器３２は、
ＩＧＢＴ３２４またはＩＧＢＴの直列接続、およびＩＧ
ＢＴ３２４を制御する電極検知二極トランジスタ３２３
を含む。抵抗３２５、３２２がゲートおよびベースに配
置されている。同様に、電流制限ＬＴＤＳ調整器７２は
ＩＧＢＴ７２４またはＩＧＢＴの直列接続、電極検知二
極トランジスタ７２３、および抵抗７２５、７２２を含
む。図２５の回路は、より高い漏れ電流が半導体スイッ
チ１０、１５およびダイオード１１、１６を通って流れ
る場合に適している。
【００５８】図２６に、主電圧調整器２３１、６３１の
構成を示す。主電圧調整器２３１は少なくともＩＧＢＴ
２３１３またはＩＧＢＴの直列接続を含む。ゲートは抵
抗２３１１およびツェナーダイオード２３１２またはツ
ェナーダイオードの直列接続、あるいは同等の特性を表
わす回路（例えば、主電圧調整器の両端の電圧を所定の
電圧と比較する動作増幅器）により制御される。同様
に、主電圧調整器６３１はまた、少なくともＩＧＢＴ６
３１３またはＩＧＢＴの直列接続、ツェナーダイオード
６３１２および抵抗６３１１を含む。
【００５９】図２７に、主電圧調整器２３１と６３１の
改良例を示す。主電圧調整器２３１はヒステリシス回路
２３１５、ＩＧＢＴ２３１６および抵抗２３１７により
規定されるチョッパー回路、および平滑化コンデンサ２
３１８を含んでいる。同様に、主電圧調整器６３１はヒ
ステリシス回路６３１５、ＩＧＢＴ６３１６および抵抗
６３１７により規定されるチョッパー回路、および平滑
化コンデンサ６３１８を含んでいる。このように、ＩＧ
ＢＴまたはＧＣＴ等の低損失高電圧半導体２３１６と６
３が用いられ、電力は信頼性の高い、低コスト高出力抵
抗２３１７、６３１７で消費する。
【００６０】図２８に、電流電圧調整器２３２と６３２
の好適な実施形態を示す。この実施形態において、電流
電圧調整器２３２が含むＩＧＢＴ２３２３は、ツェナー
回路により、最大電圧を得るためにアナログモードでゲ
ート制御される。ツェナー回路は、ツェナーダイオード
２３２４および抵抗２３２５、あるいは同等の回路を含
む。電流は、電流検知二極トランジスタ２３２２および
抵抗２３２１、あるいは同等の回路により制限される。
同様に、電流電圧調整器６３２が含むＩＧＢＴ６３２３
は、ツェナー回路により、最大電圧を得るためにアナロ
グモードで、ゲート制御される。ツェナー回路は、ツェ
ナーダイオード６３２４および抵抗６３２５、あるいは
同等の回路を含む。電流は、電流検知二極トランジスタ
６３２２および抵抗６３２１あるいは同等の回路により
制限される。
【００６１】図２９に、図２８の改良例を示す。図２９
の回路において、電流電圧調整器２３２は、ヒステリシ
スコントローラー２３２６、抵抗２３２８、およびＩＧ
ＢＴやＧＣＴ等の高速スイッチング素子２３２７を備え
たチョッパー回路を含む。同様に、電流電圧調整器６３
２は、ヒステリシスコントローラー６３２６、抵抗６３
２８、およびＩＧＢＴやＧＣＴ等の高速スイッチング素
子６３２７を備えたチョッパー回路を含む。
【００６２】図３０に、クランプ２およびＬＴＤＳ調整
器３、７の好適な実施形態を示す。クランプ電圧調整器
において、主電圧調整器はトランジスタ２３１６と抵抗
２３１７により規定されるチョッパー回路、およびヒス
テリシス回路２３１９を備えている。ヒステリシス回路
２３１９は２個の入力２３１９ａ、２３１９ｂを備えて
いる。電流電圧調整器２３２はスイッチングトランジス
タ２３２９を備えている。電流制限ＬＴＤＳ調整器３２
はコンデンサ３２９およびダイオード３２８を含む。コ
ンデンサ３２９のキャパシタンス（０．２μＦ程度）は
クランプコンデンサ２２のキャパシタンス（４μＦ程
度）よりかなり小さい。他のクランプ電圧調整器も同様
に構成されている。
【００６３】第一のクランプにおけるターンオフ動作は
以下のとおりである。半導体スイッチ１０の陽極−陰極
電圧がクランプコンデンサ２２の電圧に達した場合、電
流がクランプ整流器２１と電荷クランプコンデンサ２２
を通って高い方の電圧へ流れる。このような新しいレベ
ルは、２入力ヒステリシス回路２３１９のクランプ入力
２３１９ａに対して規定されている上位レベルより高い
ことに留意されたい。続いて、２入力ヒステリシス回路
２３１９は最初にスイッチングトランジスタ２３２９を
オンにして、その後でチョッパー回路（トランジスタ２
３１６および抵抗２３１７）を動作させる。このよう
に、クランプコンデンサ２２は２入力ヒステリシス回路
２３１９のクランプ入力２３１９ａに対して規定された
下位ヒステリシスレベルにリセットされ、トランジスタ
２３１６はオフにされる。その後で、スイッチングトラ
ンジスタ２３２９もまたオフにされる。
【００６４】クランプ整流器２１を通って立ち上がり電
流が流れる間に、コンデンサ３２９の両端の電圧がゼロ
レベルに近づくまで、電流がＬＴＤＳ調整器ダイオード
３９も通って流れる。クランプコンデンサ２２上の電圧
をリセットした後で、スイッチングトランジスタ２３２
９がオフにされ、続いて２入力ヒステリシス回路２３１
９のＬＴＤＳ入力２３１９ｂがアクティブになり、高電
圧を監視する。続いてチョッパー回路（トランジスタ２
３１６および抵抗２３１７）は再びアクティブになっ
て、ＬＴＤＳ電圧をリセットする。このように、半導体
スイッチ１０上のＤＣ電圧レベルはＬＴＤＳ調整器ダイ
オード３９によりＬＴＤＳ電圧にリセットされる。同様
の動作が第二のクランプに見られる。
【００６５】直列接続された半導体スイッチ１５と他の
半導体スイッチを通る漏れ電流が半導体スイッチ１０を
通るものより大きい場合、再び追加電流がＬＴＤＳ調整
器ダイオード３９および電荷コンデンサ３２９を通って
流れる。２入力ヒステリシス回路２３１９のＬＴＤＳ入
力２３１９ｂの上位ヒステリシスレベルに達したなら
ば、トランジスタ２３１６が再びオンになり、電圧をリ
セットする。このように、２入力ヒステリシス回路２３
１９は半導体スイッチ１０上のＬＴＤＳ電圧を維持して
ＤＣ電圧レベルを制御する。
【００６６】上述の実施形態によれば、以下の利点は認
められる。 １．高電圧フィルターコンデンサ２３１８または６３１
８が省略された結果、システムのサイズが小型化し、コ
ストが減少し、信頼性が向上された。 ２．電流電圧調整器２３２または６３２が簡素化され
た。回路内の損失が非常に小さくなった。低コストかつ
小電流のＩＧＢＴを応用することができる。 ３．電流制限ＬＴＤＳ調整器３２または７２が簡素化さ
れた。 ４．損失が１個の素子、すなわち抵抗２３１７または６
３１７に集中させられるため、冷却が簡単に行なえる。
【００６７】図３１に、主調整器を保護するために用い
られる過負荷検知回路２３３１または６３３１を示す。
主調整器２３１または６３１で用いられる回路のタイプ
により、過負荷を検知するために異なる構成が考えられ
る。このような構成は例えば、クランプ内の温度の検
知、あるいはエネルギー損失の検知等である。過負荷を
検知したならば、主調整器はターンオフ回路２３３２ま
たは６３３２によりオフにされる。
【００６８】図３２に、過負荷回路３３１およびＬＴＤ
Ｓターンオフ回路３３２により規定される第一のクラン
プ用の保護回路を示す。同様に、第二のクランプ用の保
護回路は過負荷回路７３１およびＬＴＤＳターンオフ回
路７３２を含む。ＬＴＤＳ調整器用に選択された回路に
よるが、過負荷検知回路は温度センサー、あるいは電流
モニターにより構成することができる。
【００６９】構成ブロックの半導体スイッチ１０、１５
の位置において高電圧ＩＧＢＴを用いることにより、Ｉ
ＧＢＴのオン／オフを切り替えるだけでよい非常に簡単
かつ信頼性の高いゲート駆動回路が得られる。従って、
ＩＧＢＴスイッチングロスが低減でき、低コストで高出
力の動作能力が得られる。
【００７０】ＧＣＴまたはＲＣＧＣＴは特に、構成ブロ
ックの半導体スイッチ１０、１５の位置に適している。
オン状態ロスが低いため、ＧＣＴまたはＲＣＧＣＴを用
いた低スイッチングロスおよび極めて高出力の性能によ
り、極めて高出力の動作性能、極めて高い効率および極
めて高い信頼性が得られる。
【００７１】Ｓｉｃパワー半導体素子は高速かつ低ロス
の高電圧スイッチングに非常に有用である。このような
素子において、設計性能を著しく低下させるあらゆる半
導体の寄生ロスを排除することが必須と考えられる。効
率的なｄＩ／ｄｔ制御および過電圧保護は、寄生的スイ
ッチングロスを最小限に抑える手段である。従って、構
成ブロックへのＳｉＣ半導体スイッチの適用により、極
めて高い性能が得られるものと期待される。
【００７２】
【発明の効果】請求項１によれば、各種の回路素子に過
負荷を一切生じさせることなく高電圧を調整することが
できる。また、高電圧を簡単な回路により調整すること
ができる。回路は小サイズかつ低コストで構成できる。
構成ブロックの回路、すなわちスイッチングユニット
は、半導体内における出力損失が低く、変換効率が高い
ため、高スイッチング効率で高出力が得られる。構成ブ
ロックの回路が備える能動／受動出力コンポーネントの
数が少ないため、変換器の信頼性が高まる。構成ブロッ
クは、２段階変換器、３段階変換器、および多段階変換
器を、そのようなブロックの直列接続があってもなくて
も実現するのに適している。
【００７３】請求項２によれば、クランプを単純な回路
で構成することができる。構成ブロックの両端に印加さ
れた電圧はスイッチング単位であり、特定の回路素子に
集中してはならず、回路素子が破壊電圧を超える電圧を
受容しないように保護すべく、異なる回路素子に分ける
ことができる。請求項３によれば、構成ブロックに印加
された電圧は第一の半導体スイッチと第二の半導体スイ
ッチの間で制限電圧に分割することができる。
【００７４】請求項４によれば、第一および第二の半導
体スイッチ間の遅延の最中に蓄積されたエネルギーは、
エネルギー管理素子により逃がされる。請求項５によれ
ば、過渡現象の間の過電流および電圧を減らすためにス
ナバ回路が提供される。請求項６によれば、半導体スイ
ッチの両端の電圧をＬＴＤＳ仕様の値より低く調整すべ
くＬＴＤＳ調整器が提供される。請求項７によれば、各
ダイオードの両端に印加される電圧を下げるために、整
流器が少なくとも２個のダイオードにより構成される。
請求項８〜１７によれば、ＬＴＤＳ調整器は電流および
電圧の両方を調整する。
【００７５】請求項１８によれば、電圧制限ダイオード
およびＬＴＤＳ調整器は、故障時に甚大な被害から保護
される。請求項１９と２０によれば、電流の過負荷を検
知し、過負荷が検知されたならば回路が故障するのを妨
げるために回路をシャットダウンする過負荷検知回路が
供給される。請求項２１によれば、高出力により回路要
素が爆発した場合に備えて保護カバーが提供される。請
求項２２〜２４によれば、パワー半導体スイッチを用い
てコンパクトなサイズでコスト効率が高く、信頼性の高
い回路が実現できる。
【図面の簡単な説明】
【図１】 本発明による、高出力変換器の回路図であ
る。
【図２】 （ａ）、（ｂ）および（ｃ）は図１の回路に
見られる波形を、(ｄ)、（ｅ）は図１に示すそれぞれ第
一および第二のクランプの特性グラフを示すグラフであ
る。
【図３】 図１の高出力変換器を構成するスイッチユニ
ットの回路図、特に、第一の半導体スイッチがオンであ
る状態を示す回路図である。
【図４】 図３と同様だが、オフ状態に変化しつつある
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオフになる状態を示す回路図である。
【図５】 図３と同様だが、オフ状態に変化しつつある
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオフになる状態を示す回路図である。
【図６】 図３と同様だが、半導体スイッチがオフにさ
れる状態にあるスイッチ単位を示す回路図である。
【図７】 図３と同様だが、オン状態に変化しつつある
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオンになる状態を示す回路図である。
【図８】 図３と同様だが、オン状態に変化しつつある
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオンになる状態を示す回路図である。
【図９】 スイッチングユニットに見られる波形図であ
る。
【図１０】 特にクランプの細部を示すスイッチングユ
ニットの回路図である。
【図１１】 図１０と同様だが、その改良例を示す回路
図である。
【図１２】 スイッチングユニットの回路図、特にエネ
ルギー管理素子の詳細図である。
【図１３】 図１０と同様だが、その改良例を示す回路
図である。
【図１４】 図１３と同様だが、第一のスイッチ１０の
ターンオンが遅延された状態を示す回路図である。
【図１５】 図１３と同様だが、第一のスイッチ１０の
ターンオンは第二のスイッチのターンオンの後で行なわ
れる状態を示す回路図である。
【図１６】 図３と同様だが、さらにＬＴＤＳ調整器が
備えられている回路図である。
【図１７】 （ａ）および（ｂ）は、それぞれ図１６に
示す第一および第二のＬＴＤＳ調整器の特徴を示すグラ
フである。
【図１８】 図１と同様だが、第一および第二のクラン
プの詳細図である。
【図１９】 図３と同様だが、ＬＴＤＳ調整器の例を示
す回路図である。
【図２０】 （ａ）および（ｂ）はそれぞれ、第一およ
び第二の電圧制限調整器の特性を示すグラフである。
【図２１】 第一および第二のクランプの細部を示すス
イッチングユニットの回路図である。
【図２２】 図２１に示す電流電圧調整器の特性を示す
グラフである。
【図２３】 図２１と同様だが、異なる位置におけるダ
イオードを示す回路図である。
【図２４】 図２１と同様だが、電流リミッタの例を示
す回路図である。
【図２５】 図２２と同様だが、電流制限ＬＴＤＳ調整
器の細部を示す回路図である。
【図２６】 図２１と同様だが、主電圧調整器の細部を
示す回路図である。
【図２７】 図２６と同様だが、その改良例を示す回路
図である。
【図２８】 図２１と同様だが、電流電圧調整器の細部
を示す回路図である。
【図２９】 図２８と同様だが、その改良例を示す回路
図である。
【図３０】 図３０と同様だが、第一および第二のクラ
ンプの細部を示す回路図である。
【図３１】 図２１と同様だが、第一および第二のクラ
ンプ用の保護回路を示す回路図である。
【図３２】 図２１と同様だが、保護回路あるいはＬＴ
ＤＳ調整器を示す回路図である。
【図３３】 図１と同様だが、一動作条件を示す回路図
である。
【図３４】 図１と同様だが、別の動作条件を示す回路
図である。
【図３５】 図１と同様だが、さらに別の動作条件を示
す回路図である。
【符号の説明】
２…第一のクランプ ３…第一のＬＴＤＳ調整器 ５…エネルギー管理素子 ６…第二のクランプ ７…第二のＬＴＤＳ調整器 １０…第一の半導体スイッチ １１…逆並列ダイオード １２…第一のリセットダイオード １３…リアクタ １４…第二のリセットダイオード １５…第二の半導体スイッチ １６…逆並列ダイオード ２１、６１…クランプ整流器 ２１１、２１２、６１１、６１２…整流器ダイオード ２２、６２…クランプコンデンサ ２３、６３…クランプ電圧調整器 ２３１、６３１…主電圧調整器 ２３２、６３２…電流電圧調整器 ２５、６５…スナバコンデンサ ２６、６６…スナバ抵抗 ２９、６９…電圧制限ダイオード ３１、７１…電圧制限ＬＴＤＳ調整器 ３２、７２…電流制限ＬＴＤＳ調整器 ３９、７９…ＬＴＤＳ調整器ダイオード
フロントページの続き Ｆターム(参考） 5G053 AA09 BA04 CA05 EB01 EB02 EC04 FA02 FA03 5H007 AA03 AA06 CA01 CB02 CC06 DB03 FA01 FA13 5H740 AA06 BA02 BA11 BB01 BB03 BC01 BC02 MM03 MM17

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 高出力電圧電源変換器における直列接続
    用の構成ブロックであって、 逆並列ダイオード（１１）を備えた第一の半導体スイッ
    チ（１０）と、 リアクタ（１３）と、 逆並列ダイオード（１６）を備えた第二の半導体スイッ
    チ（１５）であって、前記第一の半導体スイッチ、リア
    クタと直列に接続されている第二の半導体スイッチ（１
    ５）と、 電圧制限機能を備えた第一のクランプ（２）と、 前記第一のクランプ（２）と直列に接続されており、前
    記第一の半導体スイッチ（１０）と並列に接続された第
    一の直列回路を規定する第一のリセットダイオード（１
    ２）と、 電圧制限機能を備えた第二のクランプ（６）と、 前記第二のクランプ（６）と直列に接続されており、前
    記第二の半導体スイッチ（１５）と並列に接続された第
    二の直列回路を規定する第二のリセットダイオード（１
    ４）と、 前記第一および第二のクランプ（２、６）の間に接続さ
    れたエネルギー管理素子（５）とを備えることを特徴と
    する構成ブロック。
  2. 【請求項２】 前記第一および第二のクランプの各々
    は、 少なくとも１個のダイオード（２１、６１）を備える整
    流器（２１、６１）と、 前記クランプ整流器に直列に接続されたクランプコンデ
    ンサ（２２、６２）と、 前記クランプコンデンサに並列に接続されたクランプ電
    圧調整器（２３、６３）とを備えることを特徴とする、
    請求項１に記載の構成ブロック。
  3. 【請求項３】 前記第一および第二のクランプの各々は
    電圧制限ダイオード（２９、６９）を備えることを特徴
    とする、請求項１に記載の構成ブロック。
  4. 【請求項４】 前記エネルギー管理素子は、 エネルギー管理抵抗（５２）と、 エネルギー管理コンデンサ（５１）とを備えることを特
    徴とする、請求項１〜３のいずれか１項に記載の構成ブ
    ロック。
  5. 【請求項５】 第一のスナバ抵抗（２６）と第一のスナ
    バコンデンサ（２５）の第一のスナバ直列接続であっ
    て、第一のクランプ整流器（２１）と並列に接続された
    前記第一のスナバ直列接続と、 第二のスナバ抵抗（６６）と第二のスナバコンデンサ
    （６５）の第二のスナバ直列接続であって、第二のクラ
    ンプ整流器（６１）に並列に接続された前記第二のスナ
    バ直列接続と、をさらに備えることを特徴とする、請求
    項２に記載の構成ブロック。
  6. 【請求項６】 オフ状態の間に第一の半導体スイッチ
    （１０）の電圧を調整するための第一のＬＴＤＳ調整器
    （３）と、 オフ状態の間に第二の半導体スイッチ（１５）の電圧を
    調整するための第二のＬＴＤＳ調整器（７）と、をさら
    に備えることを特徴とする、請求項１〜５のいずれか１
    項に記載の構成ブロック。
  7. 【請求項７】 前記第一および第二の整流器の各々は、 第一の整流器ダイオード（２１１、６１１）と、 第二の整流器ダイオード（２１２、６１２）とを備え、 前記第一および第二のＬＴＤＳ調整器（３、７）の各々
    が、前記第一および第二の整流器ダイオードの間に接合
    点に接続された一端を有することを特徴とする、請求項
    ６に記載の構成ブロック。
  8. 【請求項８】 前記第一および第二のＬＴＤＳ調整器の
    各々は、 電圧制限ＬＴＤＳ調整器（３１、７１）ＶＬＩＭと、 電流制限ＬＴＤＳ調整器（３２、７２）ＩＬＩＭとを備
    えることを特徴とする、請求項６または７に記載の構成
    ブロック。
  9. 【請求項９】 前記第一および第二のクランプ電圧調整
    器の各々は、 スイッチのＬＴＤＳ定格電圧以下に値が設定された主電
    圧調整器（２３１、６３１）と、 所定のクランプ電圧と主電圧調整器の電圧設定の差に設
    定された電流−電圧調整器（２３２、６３２）とを備
    え、 前記構成ブロックが、 第一の電流制限ＬＴＤＳ調整器（３２）と、 第一のＬＴＤＳ調整器ダイオード（３９）と、 第二の電流制限ＬＴＤＳ調整器（７２）と、 第二のＬＴＤＳ調整器ダイオード（７９）とをさらに備
    えることを特徴とする、請求項２、４、５、７、８のい
    ずれか１項に記載の構成ブロック。
  10. 【請求項１０】 前記第一および第二の整流器の各々
    は、 第一の整流器ダイオード（２１１、６１１）と、 第二の整流器ダイオード（２１２、６１２）と、 前記第一および第二の整流器ダイオードの間の接合点に
    接続された第一および第二の電流制限ＬＴＤＳ調整器
    （３２、７２）とを備えることを特徴とする、請求項９
    に記載の構成ブロック。
  11. 【請求項１１】 前記第一および第二の電流制限ＬＴＤ
    Ｓ調整器の各々は、少なくともＬＴＤＳ抵抗（３２１、
    ７２１）を備えることを特徴とする、請求項９または１
    ０に記載の構成ブロック。
  12. 【請求項１２】 前記第一および第二の電流制限ＬＴＤ
    Ｓ調整器の各々（３２、７２）は、少なくとも電流制限
    半導体回路（３２２、３２３、３２４、３２５、７２
    ２、７２３、７２４、７２５）を備えることを特徴とす
    る、請求項９または１０に記載の構成ブロック。
  13. 【請求項１３】 前記第一および第二の主電圧調整器
    （２３１、６３１）の各々は、アナログ制御回路（２３
    １１、２３１２、２３１３、６３１１、６３１２、６３
    １３）を備えることを特徴とする、請求項９〜１２のい
    ずれか１項に記載の構成ブロック。
  14. 【請求項１４】 前記第一および第二の主電圧調整器
    （２３１、６３１）の各々は、チョッパー回路（２３１
    ５、２３１６、２３１７、６３１５、６３１６、６３１
    ７）とフィルターコンデンサ（２３１８、６３１８）の
    並列接続を備えることを特徴とする、請求項９〜１２の
    いずれか１項に記載の構成ブロック。
  15. 【請求項１５】 前記電流電圧調整器（２３２、６３
    ２）は、アナログ制御回路（２３２１、２３２２、２３
    ２３、２３２４、２３２５、６３２１、６３２２、６３
    ２３、６３２４、６３２５）を備えることを特徴とす
    る、請求項９〜１４のいずれか１項に記載の構成ブロッ
    ク。
  16. 【請求項１６】 前記電流電圧調整器（２３２、６３
    ２）は、チョッパー回路（２３２６、２３２７、２３２
    ８、６３２６、６３２７、６３２８）を備えることを特
    徴とする、請求項９または１４のいずれか１項に記載の
    構成ブロック。
  17. 【請求項１７】 第一および第二の主電圧調整器（２３
    １、６３１）の各々は、 少なくとも前記第一および第二の半導体スイッチ（１
    ０、１５）の阻止性能と同程度に高い阻止性能をさらに
    備えることを特徴とする、請求項９〜１６のいずれか１
    項に記載の構成ブロック。
  18. 【請求項１８】 前記電圧制限ダイオード（２９、６
    ９）は、少なくとも故障後に電流を完全に導電すること
    が可能であり、前記ＬＴＤＳ調整器（３,７）は、少な
    くとも前記電圧制限ダイオード（２９、６９）、または
    前記第一および第二の半導体スイッチ（１０、１５）、
    あるいは逆並列ダイオード（１１、１６）のうち阻止性
    能の小さいものと同程度に高い阻止性能を有することを
    特徴とする、請求項３、６または８のいずれか１項に記
    載の構成ブロック。
  19. 【請求項１９】 前記第一および第二の主電圧調整器
    （２３１、６３１）の各々は、 主電圧調整器（２３１、６３１）の過負荷状態を検知す
    る過負荷検知回路（２３３１、６３３１）と、 前記主電圧調整器の過負荷を検知した場合前記主電圧調
    整器をオフにするターンオフ回路（２３３２、６３３
    ２）と、をさらに備えることを特徴とする、請求項１７
    に記載の構成ブロック。
  20. 【請求項２０】 前記ＬＴＤＳ調整器（３、７）は、 前記ＬＴＤＳ調整器の過負荷状態を検知するＬＴＤＳ過
    負荷検知回路（３３１、７３１）と、 前記過負荷を検知した場合に前記前記ＬＴＤＳ調整器を
    オフにするＬＴＤＳターンオフ回路（３３２、７３２）
    と、をさらに備えることを特徴とする、請求項１８に記
    載の構成ブロック。
  21. 【請求項２１】 前記第一および第二のクランプ電圧調
    整器（２３、６３）および前記ＬＴＤＳ調整器（３、
    ７）の少なくとも一部が、爆発防護カバーで覆われてい
    ることを特徴とする、請求項１〜２０のいずれか１項に
    記載の構成ブロック。
  22. 【請求項２２】 前記第一および第二の半導体スイッチ
    （１０、１５）は、ＩＧＢＴタイプであることを特徴と
    する、請求項１〜２１のいずれか１項に記載の構成ブロ
    ック。
  23. 【請求項２３】 前記第一および第二の半導体スイッチ
    （１０、１５）は、ＧＣＴタイプであることを特徴とす
    る、請求項１〜２１のいずれか１項に記載の構成ブロッ
    ク。
  24. 【請求項２４】 前記第一および第二の半導体スイッチ
    （１０、１５）は、ＳｉＣパワー半導体であることを特
    徴とする、請求項１〜２１のいずれか一つに記載の構成
    ブロック。
JP2002038394A 2002-02-15 2002-02-15 高出力変換器内での直列接続用の構成ブロック Pending JP2003244969A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002038394A JP2003244969A (ja) 2002-02-15 2002-02-15 高出力変換器内での直列接続用の構成ブロック
US10/366,561 US6947270B2 (en) 2002-02-15 2003-02-14 Building block for series connection in high power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002038394A JP2003244969A (ja) 2002-02-15 2002-02-15 高出力変換器内での直列接続用の構成ブロック

Publications (1)

Publication Number Publication Date
JP2003244969A true JP2003244969A (ja) 2003-08-29

Family

ID=27678168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038394A Pending JP2003244969A (ja) 2002-02-15 2002-02-15 高出力変換器内での直列接続用の構成ブロック

Country Status (2)

Country Link
US (1) US6947270B2 (ja)
JP (1) JP2003244969A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449801B2 (en) * 2002-11-28 2008-11-11 Infineon Technologies Ag Semiconductor circuit arrangement for controlling a high voltage or a current of high current intensity
US20070230226A1 (en) * 2003-11-25 2007-10-04 Jih-Sheng Lai Multilevel intelligent universal auto-transformer
US6954366B2 (en) 2003-11-25 2005-10-11 Electric Power Research Institute Multifunction hybrid intelligent universal transformer
US7050311B2 (en) 2003-11-25 2006-05-23 Electric Power Research Institute, Inc. Multilevel converter based intelligent universal transformer
EP2727233B1 (en) 2011-06-29 2016-06-08 ABB Technology AG Method and controller for protecting a voltage source converter
US8699251B2 (en) * 2012-04-24 2014-04-15 Hamilton Sundstrand Corporation Direct current generating, management and distribution system
US11876383B1 (en) * 2020-12-10 2024-01-16 Apple Inc. Wireless power system with voltage regulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62138055A (ja) * 1985-12-10 1987-06-20 Toshiba Corp サイリスタ変換器の保護装置
EP0509118A1 (de) 1991-04-18 1992-10-21 Asea Brown Boveri Ag Schaltungsanordnung mit einer Serieschaltung von abschaltbaren Hochleistungs-Halbleiterbauelementen in Form von GTO-Bauelementen
JP3004774B2 (ja) 1991-07-09 2000-01-31 三菱電機株式会社 スナバ回路
JPH05276650A (ja) 1992-03-19 1993-10-22 Shin Kobe Electric Mach Co Ltd 半導体スイッチング素子保護用スナバ回路
ATE171823T1 (de) 1993-12-23 1998-10-15 Asea Brown Boveri Umrichteranordnung mit niederinduktivem kommutierungskreis
SE9500761D0 (sv) * 1995-03-02 1995-03-02 Abb Research Ltd Skyddskrets för seriekopplade krafthalvledare
JPH09275674A (ja) 1996-04-02 1997-10-21 Toshiba Corp 電力変換装置
JP2002208850A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置
JP3978312B2 (ja) * 2001-02-27 2007-09-19 三菱電機株式会社 サイリスタ用ゲートドライバ

Also Published As

Publication number Publication date
US20030156437A1 (en) 2003-08-21
US6947270B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
US6952335B2 (en) Solid-state DC circuit breaker
US10230260B2 (en) Fast utility disconnect switch for single conversion UPS
US9979286B2 (en) Power converting device
US11973493B2 (en) Voltage clamping circuit for solid state circuit breaker
CA2376750A1 (en) Method and apparatus for turning off a cascode circuit with voltage-controlled semiconductor switches
Ramanarayanan et al. Course material on switched mode power conversion
WO1998007237A1 (en) Cryogenically-cooled switching circuit
JPH11501198A (ja) 直列接続されたパワー半導体用の保護回路
JP2002208850A (ja) 半導体スイッチ装置
EP2320545B1 (en) Converter with voltage limiting component
US11641103B2 (en) Power semiconductor switch clamping circuit
CN113396540B (zh) 用于断开电流路径的开关设备
EP0538825A2 (en) Power converting apparatus
US6947270B2 (en) Building block for series connection in high power converter
JP2020014045A (ja) 双方向スイッチ回路
JP3649929B2 (ja) 電力変換装置
JP6265271B2 (ja) 半導体装置
JP4247771B2 (ja) 電気回路
US20230261562A1 (en) Power conversion device and control method thereof
JPH07143733A (ja) スナバ回路
WO2022120637A1 (en) Low loss snubber circuit
JP2000116114A (ja) 半導体電力変換装置
KR20240026551A (ko) 사이리스터들의 직렬 연결을 위한 회생형 클램프 회로들
KR20220004412A (ko) 전력 변환 장치 및 그 제어 방법
JPS59202727A (ja) 半導体スイツチの過電圧防止装置