JP2003244969A - 高出力変換器内での直列接続用の構成ブロック - Google Patents
高出力変換器内での直列接続用の構成ブロックInfo
- Publication number
- JP2003244969A JP2003244969A JP2002038394A JP2002038394A JP2003244969A JP 2003244969 A JP2003244969 A JP 2003244969A JP 2002038394 A JP2002038394 A JP 2002038394A JP 2002038394 A JP2002038394 A JP 2002038394A JP 2003244969 A JP2003244969 A JP 2003244969A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- regulator
- ltds
- clamp
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/142—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 変換器は複数の構成ブロックを有し、各ブロ
ックはスイッチングユニットである。各構成ブロックは
半導体スイッチでの電力損失を低く抑えつつ、高いスイ
ッチング周波数で高出力を受容できなければならない。 【解決手段】 構成ブロックは直列に接続された半導体
スイッチとリアクタ、および電圧クランプとダイオード
の直列接続を含む。直列接続は半導体スイッチの各々に
並列に接続されている。すべてのクランピングおよび電
圧制御が、対応する半導体スイッチに並列に接続された
クランプにより実現されるようにクランプ群が配置され
ている。
ックはスイッチングユニットである。各構成ブロックは
半導体スイッチでの電力損失を低く抑えつつ、高いスイ
ッチング周波数で高出力を受容できなければならない。 【解決手段】 構成ブロックは直列に接続された半導体
スイッチとリアクタ、および電圧クランプとダイオード
の直列接続を含む。直列接続は半導体スイッチの各々に
並列に接続されている。すべてのクランピングおよび電
圧制御が、対応する半導体スイッチに並列に接続された
クランプにより実現されるようにクランプ群が配置され
ている。
Description
【0001】
【発明の属する技術分野】本発明は高出力電圧電源変換
器に関し、特に強制ターンオフ半導体素子の直列接続の
利用に関する。
器に関し、特に強制ターンオフ半導体素子の直列接続の
利用に関する。
【0002】
【従来の技術】強制整流された高出力変換器をGTO、
GCT、およびIGBTを用いて実現する。
GCT、およびIGBTを用いて実現する。
【0003】GTOは、半導体素子のターンオンdI/
dtとターンオフdV/dtを制限する強力なスナバ回
路を必要とする。さらに、GTOは制御遅延時間の許容
誤差が極端である。その結果、GTOの直列接続は困難
になる。かさばる受動的コンポーネントを数多く必要と
し、変換器のスイッチングロスが大きくなる。
dtとターンオフdV/dtを制限する強力なスナバ回
路を必要とする。さらに、GTOは制御遅延時間の許容
誤差が極端である。その結果、GTOの直列接続は困難
になる。かさばる受動的コンポーネントを数多く必要と
し、変換器のスイッチングロスが大きくなる。
【0004】これまで、GCT直列接続はまた、スナバ
回路を用いて実現されてきた。その結果、スイッチング
周波数が低くくても高い効率が得られた。しかし高いス
イッチング周波数を必要とする用途にはこのような技術
では対応できなかった。
回路を用いて実現されてきた。その結果、スイッチング
周波数が低くくても高い効率が得られた。しかし高いス
イッチング周波数を必要とする用途にはこのような技術
では対応できなかった。
【0005】これまで高電圧IGBTが最良の選択であ
った。IGBT直列接続専用に設計されたゲート駆動を
用いることにより、IGBTを制御して動作中の陽極電
圧を制限し、またターンオンの最中にdI/dtも制限
することができる。そのようにしてスナバやクランプ等
の受動出力回路がほとんど不要となる。
った。IGBT直列接続専用に設計されたゲート駆動を
用いることにより、IGBTを制御して動作中の陽極電
圧を制限し、またターンオンの最中にdI/dtも制限
することができる。そのようにしてスナバやクランプ等
の受動出力回路がほとんど不要となる。
【0006】一方、高電圧IGBTのオン状態ロスは同
等GCTのオン状態ロスより際立って大きい。同様なス
イッチングロスであるため、GCTは標準変換器回路で
用いる方が良い性能を示す。さらに、GCTは低コスト
でより強力であり、ゲート駆動タイミングがより正確で
ある。従って基本的に、GCTは高出力変換器の素子と
して好適である。
等GCTのオン状態ロスより際立って大きい。同様なス
イッチングロスであるため、GCTは標準変換器回路で
用いる方が良い性能を示す。さらに、GCTは低コスト
でより強力であり、ゲート駆動タイミングがより正確で
ある。従って基本的に、GCTは高出力変換器の素子と
して好適である。
【0007】日本国特許第3,004,774号に開示
されているスナバ回路は、スナバコンデンサに蓄積され
たエネルギーを陽極リアクタのリセット回路へ伝送する
ことができる。
されているスナバ回路は、スナバコンデンサに蓄積され
たエネルギーを陽極リアクタのリセット回路へ伝送する
ことができる。
【0008】日本国特開平第05−111262号に、
GTOの陽極−陰極端子に並列に接続されたスナバおよ
びツェナーダイオードが開示されている。
GTOの陽極−陰極端子に並列に接続されたスナバおよ
びツェナーダイオードが開示されている。
【0009】日本国特開平第05−276650号では
FETドレインソース端子にクランプを並列に接続す
る。チョッパーがクランプ電圧を制御する。
FETドレインソース端子にクランプを並列に接続す
る。チョッパーがクランプ電圧を制御する。
【0010】米国特許第5,544,035号にGTO
の陽極−陰極端子に並列に接続されたスナバ回路が開示
されている。DI/dt制限リアクタが2個のGTOと
交互に配置されている。これらの各々は別々のリセット
回路を備えている。
の陽極−陰極端子に並列に接続されたスナバ回路が開示
されている。DI/dt制限リアクタが2個のGTOと
交互に配置されている。これらの各々は別々のリセット
回路を備えている。
【0011】米国特許第5,946,178号に異なる
タイプのクランプ回路が開示されていて、パワー半導体
のコレクタ−エミッタあるいはコレクタゲート端子に接
続している。
タイプのクランプ回路が開示されていて、パワー半導体
のコレクタ−エミッタあるいはコレクタゲート端子に接
続している。
【0012】日本国特開平第9−275674号にチョ
ッパー制御を備えたクランプが開示されていて、パワー
半導体の陽極−陰極端子(IGBT)に接続している。
ッパー制御を備えたクランプが開示されていて、パワー
半導体の陽極−陰極端子(IGBT)に接続している。
【0013】
【発明が解決しようとする課題】スイッチング周波数を
上げた状態で最高出力が得られ、しかも半導体内の電力
損失が低く、変換効率の高い電圧電源変換器用の構成ブ
ロックを見い出す必要がある。高い変圧信頼性を保証す
るために能動および受動電力コンポーネントの数を減ら
す必要がある。構成ブロックは、電圧クランピングおよ
びdI/dt制御を備えていなければならない。構成ブ
ロックは、このようなブロックの直列接続の有無にかか
わらず2段階変換器、3段階変換器、および多段階変換
器を実現するのに適している必要がある。そのようなブ
ロックでは、ゲートターンオフ半導体は無スナバクラン
プターンオフモードで動作しなければならない。ターン
オン中のDI/dt制御は陽極リアクタにより実現され
なければならない。リセット回路はそのようなリアクタ
に並列に設けなければならない。クランプ回路は、すべ
てのクランピングおよび電圧制御タスクは半導体スイッ
チ毎に1個のクランプにより実現される。
上げた状態で最高出力が得られ、しかも半導体内の電力
損失が低く、変換効率の高い電圧電源変換器用の構成ブ
ロックを見い出す必要がある。高い変圧信頼性を保証す
るために能動および受動電力コンポーネントの数を減ら
す必要がある。構成ブロックは、電圧クランピングおよ
びdI/dt制御を備えていなければならない。構成ブ
ロックは、このようなブロックの直列接続の有無にかか
わらず2段階変換器、3段階変換器、および多段階変換
器を実現するのに適している必要がある。そのようなブ
ロックでは、ゲートターンオフ半導体は無スナバクラン
プターンオフモードで動作しなければならない。ターン
オン中のDI/dt制御は陽極リアクタにより実現され
なければならない。リセット回路はそのようなリアクタ
に並列に設けなければならない。クランプ回路は、すべ
てのクランピングおよび電圧制御タスクは半導体スイッ
チ毎に1個のクランプにより実現される。
【0014】
【課題を解決するための手段】本発明によれば、高出力
電圧電源変換器における直列接続用の構成ブロックは、
逆並列ダイオードを備えた第一の半導体スイッチと、リ
アクタと、逆並列ダイオードを備えた第二の半導体スイ
ッチとを備える。第一の半導体スイッチ、リアクタと第
二の半導体スイッチは直列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第一のクランプと
第一のリセットダイオードを含み、これらは直列に接続
されて第一の直列回路を規定する。第一の直列回路は第
一の半導体スイッチに並列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第二のクランプと
第二のリセットダイオードを含み、これらは直列に接続
されて第二の直列回路を規定する。第二の直列回路は第
二の半導体スイッチに並列に接続されている。エネルギ
ー管理素子は第一および第二のクランプの間に接続され
ている。
電圧電源変換器における直列接続用の構成ブロックは、
逆並列ダイオードを備えた第一の半導体スイッチと、リ
アクタと、逆並列ダイオードを備えた第二の半導体スイ
ッチとを備える。第一の半導体スイッチ、リアクタと第
二の半導体スイッチは直列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第一のクランプと
第一のリセットダイオードを含み、これらは直列に接続
されて第一の直列回路を規定する。第一の直列回路は第
一の半導体スイッチに並列に接続されている。構成ブロ
ックはさらに、電圧制限機能を有する第二のクランプと
第二のリセットダイオードを含み、これらは直列に接続
されて第二の直列回路を規定する。第二の直列回路は第
二の半導体スイッチに並列に接続されている。エネルギ
ー管理素子は第一および第二のクランプの間に接続され
ている。
【0015】本発明の好適な実施形態によれば、第一お
よび第二のクランプの各々は少なくとも1個のダイオー
ドを備えるクランプ整流器、クランプ整流器に直列に接
続されているクランプコンデンサ、クランプコンデンサ
に並列に接続されているクランプ電圧調整器を備える。
本発明の好適な実施形態によれば、第一および第二のク
ランプの各々は電圧制限ダイオードを備える。本発明の
好適な実施形態によれば、エネルギー管理素子はエネル
ギー管理抵抗およびエネルギー管理コンデンサを備え
る。
よび第二のクランプの各々は少なくとも1個のダイオー
ドを備えるクランプ整流器、クランプ整流器に直列に接
続されているクランプコンデンサ、クランプコンデンサ
に並列に接続されているクランプ電圧調整器を備える。
本発明の好適な実施形態によれば、第一および第二のク
ランプの各々は電圧制限ダイオードを備える。本発明の
好適な実施形態によれば、エネルギー管理素子はエネル
ギー管理抵抗およびエネルギー管理コンデンサを備え
る。
【0016】本発明の好適な実施形態によれば、構成ブ
ロックはさらに、第一のスナバ抵抗と第一のスナバコン
デンサとの第一のスナバ直列接続、および第二のスナバ
抵抗と第二のスナバコンデンサとの第二のスナバ直列接
続を含み、第一のスナバ直列接続は第一のクランプ整流
器と並列に接続されていて、第二のスナバ直列接続は第
二のクランプ整流器と並列に接続されている。
ロックはさらに、第一のスナバ抵抗と第一のスナバコン
デンサとの第一のスナバ直列接続、および第二のスナバ
抵抗と第二のスナバコンデンサとの第二のスナバ直列接
続を含み、第一のスナバ直列接続は第一のクランプ整流
器と並列に接続されていて、第二のスナバ直列接続は第
二のクランプ整流器と並列に接続されている。
【0017】本発明の好適な実施形態によれば、構成ブ
ロックはさらに、オフ状態の間の第一の半導体スイッチ
(10)の電圧を調整するためのに第一のLTDS調整
器と、オフ状態の間に第二の半導体スイッチの電圧(1
5)を調整するための第二のLTDS調整器を備える。
本発明の好適な実施形態によれば、第一および第二の整
流器の各々は、第一の整流器ダイオードと第二の整流器
ダイオードを備える。第一および第二のLTDS調整器
の各々は、第一および第二の整流器ダイオードの間に接
合点に接続された一端を有する。
ロックはさらに、オフ状態の間の第一の半導体スイッチ
(10)の電圧を調整するためのに第一のLTDS調整
器と、オフ状態の間に第二の半導体スイッチの電圧(1
5)を調整するための第二のLTDS調整器を備える。
本発明の好適な実施形態によれば、第一および第二の整
流器の各々は、第一の整流器ダイオードと第二の整流器
ダイオードを備える。第一および第二のLTDS調整器
の各々は、第一および第二の整流器ダイオードの間に接
合点に接続された一端を有する。
【0018】本発明の好適な実施形態によれば、第一お
よび第二のLTDS調整器の各々は、電圧制限LTDS
調整器VLIMと電流制限LTDS調整器ILIMを備
える。本発明の好適な実施形態によれば、第一および第
二のクランプ電圧調整器の各々は、スイッチのLTDS
定格電圧以下に設定された主電圧調整器と、所定のクラ
ンプ電圧と主電圧調整器の電圧設定との差に設定されて
いる電流電圧調整器とを備える。構成ブロックはさら
に、第一の電流制限LTDS調整器、第一のLTDS調
整器ダイオード、第二の電流制限LTDS調整器と第二
のLTDS調整器ダイオードを備える。
よび第二のLTDS調整器の各々は、電圧制限LTDS
調整器VLIMと電流制限LTDS調整器ILIMを備
える。本発明の好適な実施形態によれば、第一および第
二のクランプ電圧調整器の各々は、スイッチのLTDS
定格電圧以下に設定された主電圧調整器と、所定のクラ
ンプ電圧と主電圧調整器の電圧設定との差に設定されて
いる電流電圧調整器とを備える。構成ブロックはさら
に、第一の電流制限LTDS調整器、第一のLTDS調
整器ダイオード、第二の電流制限LTDS調整器と第二
のLTDS調整器ダイオードを備える。
【0019】本発明の好適な実施形態によれば、第一お
よび第二の整流器の各々は、第一の整流器ダイオード
と、第二の整流器ダイオードを備える。第一および第二
の電流制限LTDS調整器は、第一および第二の整流器
ダイオード間の接合点に接続されている。本発明の好適
な実施形態によれば、第一および第二の電流制限LTD
S調整器の各々は少なくともLTDS抵抗を備える。
よび第二の整流器の各々は、第一の整流器ダイオード
と、第二の整流器ダイオードを備える。第一および第二
の電流制限LTDS調整器は、第一および第二の整流器
ダイオード間の接合点に接続されている。本発明の好適
な実施形態によれば、第一および第二の電流制限LTD
S調整器の各々は少なくともLTDS抵抗を備える。
【0020】本発明の好適な実施形態によれば、第一お
よび第二の電流制限LTDS調整器の各々は、少なくと
も電流制限半導体回路を備える。本発明の好適な実施形
態によれば、第一および第二の主電圧調整器の各々は、
アナログ制御回路を備える。本発明の好適な実施形態に
よれば、第一および第二の主電圧調整器の各々は、チョ
ッパー回路の並列接続およびフィルターコンデンサを備
える。
よび第二の電流制限LTDS調整器の各々は、少なくと
も電流制限半導体回路を備える。本発明の好適な実施形
態によれば、第一および第二の主電圧調整器の各々は、
アナログ制御回路を備える。本発明の好適な実施形態に
よれば、第一および第二の主電圧調整器の各々は、チョ
ッパー回路の並列接続およびフィルターコンデンサを備
える。
【0021】本発明の好適な実施形態によれば、電流電
圧調整器はアナログ制御回路を備える。本発明の好適な
実施形態によれば、電流電圧調整器はチョッパー回路を
備える。本発明の好適な実施形態によれば、第一および
第二の主電圧調整器の各々はさらに、阻止機能を備え、
それは少なくとも第一および第二の半導体スイッチの阻
止機能と同程度に高い。
圧調整器はアナログ制御回路を備える。本発明の好適な
実施形態によれば、電流電圧調整器はチョッパー回路を
備える。本発明の好適な実施形態によれば、第一および
第二の主電圧調整器の各々はさらに、阻止機能を備え、
それは少なくとも第一および第二の半導体スイッチの阻
止機能と同程度に高い。
【0022】本発明の好適な実施形態によれば、電圧制
限ダイオードは少なくとも故障の後でも完全に電流を伝
送できる機能を備えていて、LTDS調整器は阻止機能
を有し、それは少なくとも電圧制限ダイオード、あるい
は第一および第二の半導体スイッチ、あるいは逆並列ダ
イオードのうち阻止機能の小さいものと同程度に高い。
限ダイオードは少なくとも故障の後でも完全に電流を伝
送できる機能を備えていて、LTDS調整器は阻止機能
を有し、それは少なくとも電圧制限ダイオード、あるい
は第一および第二の半導体スイッチ、あるいは逆並列ダ
イオードのうち阻止機能の小さいものと同程度に高い。
【0023】本発明の好適な実施形態によれば、第一お
よび第二の主電圧調整器の各々はさらに、主電圧調整器
の過負荷状態を検知する過負荷検知回路と、主電圧調整
器の過負荷を検知すると主電圧調整器をオフにするター
ンオフ回路を備える。本発明の好適な実施形態によれ
ば、LTDS調整器はさらに、LTDS調整器の過負荷
状態を検知するLTDS過負荷検知回路と、過負荷の検
知するとLTDS調整器をオフにするLTDSターンオ
フ回路を備える。
よび第二の主電圧調整器の各々はさらに、主電圧調整器
の過負荷状態を検知する過負荷検知回路と、主電圧調整
器の過負荷を検知すると主電圧調整器をオフにするター
ンオフ回路を備える。本発明の好適な実施形態によれ
ば、LTDS調整器はさらに、LTDS調整器の過負荷
状態を検知するLTDS過負荷検知回路と、過負荷の検
知するとLTDS調整器をオフにするLTDSターンオ
フ回路を備える。
【0024】本発明の好適な実施形態によれば、少なく
とも第一および第二のクランプ電圧調整器およびLTD
S調整器の一部が爆発防護カバーにより覆われている。
本発明の好適な実施形態によれば、第一および第二の半
導体スイッチはIGBTタイプである。本発明の好適な
実施形態によれば、第一および第二の半導体スイッチは
GCTタイプである。本発明の好適な実施形態によれ
ば、第一および第二の半導体スイッチはSiCパワー半
導体である。
とも第一および第二のクランプ電圧調整器およびLTD
S調整器の一部が爆発防護カバーにより覆われている。
本発明の好適な実施形態によれば、第一および第二の半
導体スイッチはIGBTタイプである。本発明の好適な
実施形態によれば、第一および第二の半導体スイッチは
GCTタイプである。本発明の好適な実施形態によれ
ば、第一および第二の半導体スイッチはSiCパワー半
導体である。
【0025】
【発明の実施の形態】図1によれば、6個のスイッチン
グユニットSUを有する高出力変換器を示し、そのうち
3個のスイッチングユニットが正分岐線で直列に接続さ
れていて、3個のスイッチングユニットが負分岐線で直
列に接続されている。各スイッチングユニットSUは2
個の半導体スイッチ10および15を備え、各半導体ス
イッチは閉じて、図1の分岐線の左側端に接続している
電源(図示せず)から電流を伝送することができる。電
圧および以下に示す数値は例であって、設計に基づいて
変更してよい。各半導体スイッチの動作電圧は例えば3
000Vであり、破壊電圧は例えば6000Vである。
このように、正分岐線で直列に接続している6個の半導
体スイッチと、負分岐線で直列に接続している6個の半
導体スイッチとで、18000Vの信号を調整すること
が可能である。正分岐線における半導体スイッチ10、
15のオン/オフは、制御回路T1、T2により制御さ
れ、負分岐線における半導体スイッチ10、15のオン
/オフは制御回路S1、S2により制御される。
グユニットSUを有する高出力変換器を示し、そのうち
3個のスイッチングユニットが正分岐線で直列に接続さ
れていて、3個のスイッチングユニットが負分岐線で直
列に接続されている。各スイッチングユニットSUは2
個の半導体スイッチ10および15を備え、各半導体ス
イッチは閉じて、図1の分岐線の左側端に接続している
電源(図示せず)から電流を伝送することができる。電
圧および以下に示す数値は例であって、設計に基づいて
変更してよい。各半導体スイッチの動作電圧は例えば3
000Vであり、破壊電圧は例えば6000Vである。
このように、正分岐線で直列に接続している6個の半導
体スイッチと、負分岐線で直列に接続している6個の半
導体スイッチとで、18000Vの信号を調整すること
が可能である。正分岐線における半導体スイッチ10、
15のオン/オフは、制御回路T1、T2により制御さ
れ、負分岐線における半導体スイッチ10、15のオン
/オフは制御回路S1、S2により制御される。
【0026】図2(a)に示すように、制御回路T1、
T2の動作は同期がとられて同相であり、図2(b)に
示すように、制御回路S1、S2の動作も同期がとられ
て同相であるが、制御回路T1、T2とは逆位相であ
る。このように、制御回路T1、T2、S1、S2の制
御により半導体スイッチ10、15のオン/オフが切り
替えられ、図2(c)に示すように、千、1万あるいは
10万ボルト程度の極めて高い電圧のパルス信号を生成
することが可能になる。T1、T2は同期をとって制御
信号を生成するが、図9に示すように、さまざまな要因
により、制御回路T1のターンオフ時間t1(またはタ
ーンオン時間t3)と、制御回路T2のターンオフ時間
t2(またはターンオン時間t4)との間に数100n
s程度の時間差が生じる可能性がある。このような時間
差が生じた場合、2個の半導体スイッチ10、15のう
ちの1個が、6000V程度の破損電圧以上の電圧を受
容する可能性がある。
T2の動作は同期がとられて同相であり、図2(b)に
示すように、制御回路S1、S2の動作も同期がとられ
て同相であるが、制御回路T1、T2とは逆位相であ
る。このように、制御回路T1、T2、S1、S2の制
御により半導体スイッチ10、15のオン/オフが切り
替えられ、図2(c)に示すように、千、1万あるいは
10万ボルト程度の極めて高い電圧のパルス信号を生成
することが可能になる。T1、T2は同期をとって制御
信号を生成するが、図9に示すように、さまざまな要因
により、制御回路T1のターンオフ時間t1(またはタ
ーンオン時間t3)と、制御回路T2のターンオフ時間
t2(またはターンオン時間t4)との間に数100n
s程度の時間差が生じる可能性がある。このような時間
差が生じた場合、2個の半導体スイッチ10、15のう
ちの1個が、6000V程度の破損電圧以上の電圧を受
容する可能性がある。
【0027】本発明の高出力変換器に基づき、半導体ス
イッチ10、15を保護するために各スイッチングユニ
ットにそれぞれクランプ2、6が備えられている。図2
(d)2(e)に示すように、クランプ2、6は自身の
中をコンダクション電流が流れる前にクランピング電圧
VClamp1、VClamp2を保持する。VCla
mp1またはVClamp2は、例えば3500Vであ
る。
イッチ10、15を保護するために各スイッチングユニ
ットにそれぞれクランプ2、6が備えられている。図2
(d)2(e)に示すように、クランプ2、6は自身の
中をコンダクション電流が流れる前にクランピング電圧
VClamp1、VClamp2を保持する。VCla
mp1またはVClamp2は、例えば3500Vであ
る。
【0028】図3に、構成ブロックとも呼ばれるスイッ
チングユニットSUの詳細を示す。スイッチングユニッ
トSUは第一の半導体スイッチ10、および第一の半導
体スイッチ10に並列に接続された第一の逆並列ダイオ
ード11を備えている。第一の半導体スイッチ10のオ
ン/オフは制御回路T1により制御される。陽極リアク
タ13と称するコイルが、第一の半導体スイッチ10の
陰極と第二の半導体スイッチ15の陽極の間に接続され
ている。陽極リアクタ13によりDI/dt制御が実現
される。第一のクランプ2と第一のリセットダイオード
12の直列接続(第一の直列回路)が第一の半導体スイ
ッチ10に並列に接続されている。第一のクランプ2は
電圧制限機能を備えている。スイッチングユニットSU
はさらに、第二の半導体スイッチ15および第二の半導
体スイッチ15に並列に接続された第二の逆並列ダイオ
ード16を備えている。第二の半導体スイッチ15のオ
ン/オフは制御回路T2により制御される。第二のクラ
ンプ6と第二のリセットダイオード14の直列接続(第
二の直列回路)は第二の半導体スイッチ15に並列に接
続されている。第二のクランプ6は電圧制限機能を備え
ている。エネルギー管理素子5が第一のクランプ2と第
二のクランプ6の間に接続されている。リセット回路が
第一のリセットダイオード12、エネルギー管理回路
5、および第二のリセットダイオード14により規定さ
れる。
チングユニットSUの詳細を示す。スイッチングユニッ
トSUは第一の半導体スイッチ10、および第一の半導
体スイッチ10に並列に接続された第一の逆並列ダイオ
ード11を備えている。第一の半導体スイッチ10のオ
ン/オフは制御回路T1により制御される。陽極リアク
タ13と称するコイルが、第一の半導体スイッチ10の
陰極と第二の半導体スイッチ15の陽極の間に接続され
ている。陽極リアクタ13によりDI/dt制御が実現
される。第一のクランプ2と第一のリセットダイオード
12の直列接続(第一の直列回路)が第一の半導体スイ
ッチ10に並列に接続されている。第一のクランプ2は
電圧制限機能を備えている。スイッチングユニットSU
はさらに、第二の半導体スイッチ15および第二の半導
体スイッチ15に並列に接続された第二の逆並列ダイオ
ード16を備えている。第二の半導体スイッチ15のオ
ン/オフは制御回路T2により制御される。第二のクラ
ンプ6と第二のリセットダイオード14の直列接続(第
二の直列回路)は第二の半導体スイッチ15に並列に接
続されている。第二のクランプ6は電圧制限機能を備え
ている。エネルギー管理素子5が第一のクランプ2と第
二のクランプ6の間に接続されている。リセット回路が
第一のリセットダイオード12、エネルギー管理回路
5、および第二のリセットダイオード14により規定さ
れる。
【0029】スイッチングユニットSUの出力に接続さ
れたリアクタは、正分岐線に接続されたスイッチングユ
ニットSUの簡素化された回路を表わす。また、スイッ
チングユニットSUの出力に直列に接続された2個のダ
イオードは、負荷を表わす。図3に示すスイッチングユ
ニットSUにおいて、半導体スイッチ10、15の同時
ターンオンにおけるdI/dtは陽極リアクタ13によ
り制御される。ターンオフにおいて、第二のリセットダ
イオード12含む回路、エネルギー管理素子5、および
第一のリセットダイオード14をは陽極リアクタ13を
リセットする。第一のクランプ2は第一の半導体スイッ
チ10の阻止電圧を制限する。第二のクランプは第二の
半導体スイッチ15の阻止電圧を制限する。
れたリアクタは、正分岐線に接続されたスイッチングユ
ニットSUの簡素化された回路を表わす。また、スイッ
チングユニットSUの出力に直列に接続された2個のダ
イオードは、負荷を表わす。図3に示すスイッチングユ
ニットSUにおいて、半導体スイッチ10、15の同時
ターンオンにおけるdI/dtは陽極リアクタ13によ
り制御される。ターンオフにおいて、第二のリセットダ
イオード12含む回路、エネルギー管理素子5、および
第一のリセットダイオード14をは陽極リアクタ13を
リセットする。第一のクランプ2は第一の半導体スイッ
チ10の阻止電圧を制限する。第二のクランプは第二の
半導体スイッチ15の阻止電圧を制限する。
【0030】スイッチングユニットSUのターンオフ動
作の詳細について以下で図3、4、5および9を参照し
つつ説明する。図9において、時刻t1の前に、制御回
路T1、T2がH(高レベル信号)を生成する。従って
図3に示すように、第一および第二の半導体スイッチ1
0、15はオン(導電状態)であり、電流がスイッチ1
0、15を通って出力リアクタまで流れることができ
る。
作の詳細について以下で図3、4、5および9を参照し
つつ説明する。図9において、時刻t1の前に、制御回
路T1、T2がH(高レベル信号)を生成する。従って
図3に示すように、第一および第二の半導体スイッチ1
0、15はオン(導電状態)であり、電流がスイッチ1
0、15を通って出力リアクタまで流れることができ
る。
【0031】続いて、時刻t1において、制御回路T1
がL(低レベル信号)を生成する。この状態を図4に示
す。制御回路T1からのLに応答して、スイッチ10は
オフ(非導電状態)になり、バイパス電流IClamp
1を第一のクランプ2を通して流す。バイパス電流の通
過を図4に破線により示す。第一のクランプ2は350
0Vを保持すべく設計されているため、第一のクランプ
2の出力において2500Vが生じる。
がL(低レベル信号)を生成する。この状態を図4に示
す。制御回路T1からのLに応答して、スイッチ10は
オフ(非導電状態)になり、バイパス電流IClamp
1を第一のクランプ2を通して流す。バイパス電流の通
過を図4に破線により示す。第一のクランプ2は350
0Vを保持すべく設計されているため、第一のクランプ
2の出力において2500Vが生じる。
【0032】続いて、時刻t2において、制御回路T2
はLを生成する。この状態を図5に示す。制御回路T2
からのLに応答して、スイッチ15はオフになり、電源
からの電流を完全に遮断する。スイッチ10、15のタ
ーンオフに応答して、リアクタ13に蓄積されたエネル
ギーが図5に示すループ電流Ipによりスイッチ15の
ターンオフの後で放散される。ループ電流Ipにより、
500V程度の電圧がエネルギー管理素子5の両端に生
成される。ループ電流Ipが消滅すると、エネルギー管
理素子5の両端の電圧500Vも消滅する。時刻t1、
t2は同時点であるのが好適だが、100ns程度の遅
延は起こり得る。
はLを生成する。この状態を図5に示す。制御回路T2
からのLに応答して、スイッチ15はオフになり、電源
からの電流を完全に遮断する。スイッチ10、15のタ
ーンオフに応答して、リアクタ13に蓄積されたエネル
ギーが図5に示すループ電流Ipによりスイッチ15の
ターンオフの後で放散される。ループ電流Ipにより、
500V程度の電圧がエネルギー管理素子5の両端に生
成される。ループ電流Ipが消滅すると、エネルギー管
理素子5の両端の電圧500Vも消滅する。時刻t1、
t2は同時点であるのが好適だが、100ns程度の遅
延は起こり得る。
【0033】次に、スイッチングユニットSUのターン
オン動作の詳細について図6、7、8、および9を参照
しつつ説明する。図9において、t2の後かつt3の前
に、制御回路T1、T2がLを生成している。従って図
6に示すように、スイッチ10、15はオフであり、ス
イッチ10、15を通って一切の電流が流れるのを阻止
する。従って、電源に近い端で6000Vが生じ、第一
のクランプ2は3500Vを保持し、第二のクランプ6
は2500Vを保持する。
オン動作の詳細について図6、7、8、および9を参照
しつつ説明する。図9において、t2の後かつt3の前
に、制御回路T1、T2がLを生成している。従って図
6に示すように、スイッチ10、15はオフであり、ス
イッチ10、15を通って一切の電流が流れるのを阻止
する。従って、電源に近い端で6000Vが生じ、第一
のクランプ2は3500Vを保持し、第二のクランプ6
は2500Vを保持する。
【0034】続いて、時刻t3において、制御回路T1
はHを生成する。この状態を図7に示す。制御回路T1
からのHに応答して、スイッチ10はオンになり、スイ
ッチ10を通って電流が流れることができる。この瞬間
に、3500Vの電圧が第二のクランプ6の両端に生
じ、リアクタ13は2500Vの電圧(=6000V−
3500V)を受容し、電流ISUが増大してダイオー
ド14と第二のクランプ6を通って流れる。ダイオード
12の両端に2500Vの電圧もまた生じる。それは第
一のクランプ2の両端の2500Vの電圧で相殺され
る。従って第一のクランプ2とダイオード12の直列接
続の両端の電圧はゼロである。
はHを生成する。この状態を図7に示す。制御回路T1
からのHに応答して、スイッチ10はオンになり、スイ
ッチ10を通って電流が流れることができる。この瞬間
に、3500Vの電圧が第二のクランプ6の両端に生
じ、リアクタ13は2500Vの電圧(=6000V−
3500V)を受容し、電流ISUが増大してダイオー
ド14と第二のクランプ6を通って流れる。ダイオード
12の両端に2500Vの電圧もまた生じる。それは第
一のクランプ2の両端の2500Vの電圧で相殺され
る。従って第一のクランプ2とダイオード12の直列接
続の両端の電圧はゼロである。
【0035】続いて時刻t4において、制御回路T2は
Hを生成する。この状態を図8に示す。制御回路T2か
らのHに応答して、スイッチ15はオンになる。従っ
て、スイッチ10、15通って電流が流れる。この瞬間
に、6000Vの電圧がリアクタ13の両端に生じ、電
流ISUはより急速に増大する。その結果、3500V
の電圧がダイオード12の両端に生じるが、第一のクラ
ンプ2の両端に生じる3500Vの電圧と相殺される。
従って第一のクランプ2とダイオード12の直列接続の
両端の電圧はゼロである。また、2500V(=6000
V−3500Vの)電圧がダイオード14の両端に生じ
るが、第二のクランプ6の両端に生じる2500Vの電
圧と相殺される。従って第一のクランプ6とダイオード
14の直列接続の両端の電圧はゼロである。
Hを生成する。この状態を図8に示す。制御回路T2か
らのHに応答して、スイッチ15はオンになる。従っ
て、スイッチ10、15通って電流が流れる。この瞬間
に、6000Vの電圧がリアクタ13の両端に生じ、電
流ISUはより急速に増大する。その結果、3500V
の電圧がダイオード12の両端に生じるが、第一のクラ
ンプ2の両端に生じる3500Vの電圧と相殺される。
従って第一のクランプ2とダイオード12の直列接続の
両端の電圧はゼロである。また、2500V(=6000
V−3500Vの)電圧がダイオード14の両端に生じ
るが、第二のクランプ6の両端に生じる2500Vの電
圧と相殺される。従って第一のクランプ6とダイオード
14の直列接続の両端の電圧はゼロである。
【0036】電流ISUは、t5においてILOADに
達するまで増大する。続いてダイオード91、92は阻
止状態に入り、Voutは6000Vである。その結
果、0Vの電圧がリアクタ13の両端に、また0Vの電
圧がダイオード12の両端に、および0Vの電圧がダイ
オード14の両端に生じる。続いて、同じく0Vの電圧
が第一のクランプ2の両端に、および第二のクランプ6
の両端に生じる。従って本発明に基づくスイッチングユ
ニットSUは、回路素子に損傷を与えることなく、60
00V程度の高電圧をオン/オフに切換えることができ
る。
達するまで増大する。続いてダイオード91、92は阻
止状態に入り、Voutは6000Vである。その結
果、0Vの電圧がリアクタ13の両端に、また0Vの電
圧がダイオード12の両端に、および0Vの電圧がダイ
オード14の両端に生じる。続いて、同じく0Vの電圧
が第一のクランプ2の両端に、および第二のクランプ6
の両端に生じる。従って本発明に基づくスイッチングユ
ニットSUは、回路素子に損傷を与えることなく、60
00V程度の高電圧をオン/オフに切換えることができ
る。
【0037】図33に、位相レッグの典型的な動作条件
を示す。理想的なケースではリセットダイオード12、
14の間での電圧共有は容易でるため、詳細に考慮する
必要がない。
を示す。理想的なケースではリセットダイオード12、
14の間での電圧共有は容易でるため、詳細に考慮する
必要がない。
【0038】これと対照に、実用面からはリセットダイ
オード電圧共有制御に強い要件を求める。例えば、図3
4に示すように、寄生負荷キャパシタンスCprが負荷
と平行して生じる場合がある。位相レッグの負分岐線に
おける半導体スイッチのターンオンの後で、このような
キャパシタンスCprは位相がずれている時の接続(pha
se out connection)における電圧を短期間一定に保つ。
その結果、負分岐線は全DCリンク電圧を受容する。続
いて、その分岐線におけるすべてのリセットダイオード
12、14は高阻止電圧を受容する。
オード電圧共有制御に強い要件を求める。例えば、図3
4に示すように、寄生負荷キャパシタンスCprが負荷
と平行して生じる場合がある。位相レッグの負分岐線に
おける半導体スイッチのターンオンの後で、このような
キャパシタンスCprは位相がずれている時の接続(pha
se out connection)における電圧を短期間一定に保つ。
その結果、負分岐線は全DCリンク電圧を受容する。続
いて、その分岐線におけるすべてのリセットダイオード
12、14は高阻止電圧を受容する。
【0039】図35においてこのような状態に対するダ
イオードキャパシタンスの許容誤差が考慮されている。
その結果、電圧の値の例が示すように、キャパシタンス
がより小さいリセットダイオード12、14がより高い
過渡電圧を受容する。続いて、クランプはダイオード電
圧を制限することにより、このような状態から危険な過
電圧状態が生じ得ないことを保証する。
イオードキャパシタンスの許容誤差が考慮されている。
その結果、電圧の値の例が示すように、キャパシタンス
がより小さいリセットダイオード12、14がより高い
過渡電圧を受容する。続いて、クランプはダイオード電
圧を制限することにより、このような状態から危険な過
電圧状態が生じ得ないことを保証する。
【0040】図10に第一および第二のクランプ2、6
の細部を示す。クランプ電圧はクランプコンデンサ22
(または62)の電圧により設定され、クランプ電圧調
整器23(または63)により制御される。クランプ整
流器21(または61)はクランプコンデンサ22(ま
たは62)と直列に接続されている。
の細部を示す。クランプ電圧はクランプコンデンサ22
(または62)の電圧により設定され、クランプ電圧調
整器23(または63)により制御される。クランプ整
流器21(または61)はクランプコンデンサ22(ま
たは62)と直列に接続されている。
【0041】第一のクランプ2の動作を説明する。半導
体スイッチ10とリセットダイオード12上の電圧の総
和がクランプコンデンサ22の電圧を超えた場合、クラ
ンプ整流器21は導電状態に入り、過電荷をクランプコ
ンデンサ22へ転送する。一方、半導体スイッチ10と
リセットダイオード12上の電圧の総和がクランプコン
デンサ22の電圧より低い場合、クランプダイオード2
1は阻止状態に入る。このようにして、クランプコンデ
ンサ22は放電しない。上述の動作はまた、第二のクラ
ンプ6にも当てはまる。
体スイッチ10とリセットダイオード12上の電圧の総
和がクランプコンデンサ22の電圧を超えた場合、クラ
ンプ整流器21は導電状態に入り、過電荷をクランプコ
ンデンサ22へ転送する。一方、半導体スイッチ10と
リセットダイオード12上の電圧の総和がクランプコン
デンサ22の電圧より低い場合、クランプダイオード2
1は阻止状態に入る。このようにして、クランプコンデ
ンサ22は放電しない。上述の動作はまた、第二のクラ
ンプ6にも当てはまる。
【0042】図11にクランプの改良例を示す。それぞ
れツェナー特徴を備えた電圧制限素子29、69が提供
される。電圧制限素子29、69は過渡高電流高電圧を
受容することができる。このようなダイオード29と6
9を用いて、クランプ2、6の構造は非常に簡単になる
であろう。
れツェナー特徴を備えた電圧制限素子29、69が提供
される。電圧制限素子29、69は過渡高電流高電圧を
受容することができる。このようなダイオード29と6
9を用いて、クランプ2、6の構造は非常に簡単になる
であろう。
【0043】エネルギー管理素子5はさまざまに構成す
ることができる。例えば、高出力低インダクタンス抵抗
を応用してもよい。また、電圧制御回路を備えたコンデ
ンサを利用してもよい。
ることができる。例えば、高出力低インダクタンス抵抗
を応用してもよい。また、電圧制御回路を備えたコンデ
ンサを利用してもよい。
【0044】図12に示すように、好適な実施形態にお
いて、エネルギー管理素子5はコンデンサ51を備え、
抵抗52に並列に接続されている。このようにして、寄
生インダクタンスを極めて低く抑えることができ、スイ
ッチングの際の過渡的な過大電圧が小さくなり、従って
クランプ2、6上の負荷が小さく済む。同時に、回路が
簡素になったために高信頼性も得られる。
いて、エネルギー管理素子5はコンデンサ51を備え、
抵抗52に並列に接続されている。このようにして、寄
生インダクタンスを極めて低く抑えることができ、スイ
ッチングの際の過渡的な過大電圧が小さくなり、従って
クランプ2、6上の負荷が小さく済む。同時に、回路が
簡素になったために高信頼性も得られる。
【0045】実際の用途で見られる危険な状況は、半導
体スイッチ10、15でのターンオン間で遅延が起きた
場合に生じる。
体スイッチ10、15でのターンオン間で遅延が起きた
場合に生じる。
【0046】図13において、クランプ2、6の好適な
実施形態を開示する。本実施形態において第一のスナバ
コンデンサ25と第一のスナバ抵抗26を含む第一のR
Cスナバが第一のクランプ整流器21に並列に接続され
ている。同様に、第二のRCスナバ65、66が第二の
クランプ整流器61に並列に接続されている。
実施形態を開示する。本実施形態において第一のスナバ
コンデンサ25と第一のスナバ抵抗26を含む第一のR
Cスナバが第一のクランプ整流器21に並列に接続され
ている。同様に、第二のRCスナバ65、66が第二の
クランプ整流器61に並列に接続されている。
【0047】図14によれば、第一の半導体スイッチ1
0が第二の半導体スイッチ15のターンオフのタイミン
グから遅延した場合、電流が第一のクランプ2を通って
流れる。第一のクランプに入り電流は25と26により
規定される第一のRCスナバを通る。このようにして第
一のクランプ整流器21は順方向の電流を受容しないで
あろう。従って整流器21はオフ状態のままである。
0が第二の半導体スイッチ15のターンオフのタイミン
グから遅延した場合、電流が第一のクランプ2を通って
流れる。第一のクランプに入り電流は25と26により
規定される第一のRCスナバを通る。このようにして第
一のクランプ整流器21は順方向の電流を受容しないで
あろう。従って整流器21はオフ状態のままである。
【0048】図15によれば、第一の半導体スイッチ1
0のターンオンが遅延すれば、電流は第一のRCスナバ
25、26を通って逆方向に流れる。その結果、第一の
RCスナバのコンデンサ25の両端の電圧が増大する。
第一のクランプ整流器21はオフ状態のままであり、逆
方向には回復しない。その結果、クランプ整流器21が
損傷するいかなる危険も避けられよう。
0のターンオンが遅延すれば、電流は第一のRCスナバ
25、26を通って逆方向に流れる。その結果、第一の
RCスナバのコンデンサ25の両端の電圧が増大する。
第一のクランプ整流器21はオフ状態のままであり、逆
方向には回復しない。その結果、クランプ整流器21が
損傷するいかなる危険も避けられよう。
【0049】図16に、シリコンパワー半導体(10、
11、15、16)の長期DC安定性要件を満足するた
めの追加回路を示す。第一のLTDS(長期D.C.安
定性)調整器3が第一のクランプ2に並列に接続されて
いて、第二のLTDS調整器7が第二のクランプに並列
に接続されている。
11、15、16)の長期DC安定性要件を満足するた
めの追加回路を示す。第一のLTDS(長期D.C.安
定性)調整器3が第一のクランプ2に並列に接続されて
いて、第二のLTDS調整器7が第二のクランプに並列
に接続されている。
【0050】第一および第二のLTDS調整器3、7の
好適な特徴をそれぞれ図17(a)および17(b)に
示す。印加電圧が限界電圧VLTDSlimより小さい
場合LTDS調整器3は小電流ILTDSaを導き、限
界電圧VLTDSlimより高い電圧ではより高い電流
ILTDSbを導く。
好適な特徴をそれぞれ図17(a)および17(b)に
示す。印加電圧が限界電圧VLTDSlimより小さい
場合LTDS調整器3は小電流ILTDSaを導き、限
界電圧VLTDSlimより高い電圧ではより高い電流
ILTDSbを導く。
【0051】制限電圧VLTDSlimは半導体スイッ
チのLTDS仕様値以下に設定されていて、電流ILT
DSaは半導体スイッチ10とダイオード11の漏れ電
流よりかなり小さく設定されている。電流ILTDSb
は半導体スイッチ10とダイオード11の漏れ電流より
かなり大きく設定されている。例えば、限界電圧VLT
DSlimは3000Vに設定されている。このよう
に、LTDS調整器3は極端な電力損失なしにクランプ
電圧と同程度に高いスイッチング過渡現象に対処するこ
とが可能になる。しかし、過渡現象の後で、直列接続さ
れた半導体スイッチの漏れ電流に対抗して、その各々の
半導体スイッチの電圧の値をVLTDSlimに向けて
確実に減少させる。同じことがLTDS調整器7にあて
はまる。
チのLTDS仕様値以下に設定されていて、電流ILT
DSaは半導体スイッチ10とダイオード11の漏れ電
流よりかなり小さく設定されている。電流ILTDSb
は半導体スイッチ10とダイオード11の漏れ電流より
かなり大きく設定されている。例えば、限界電圧VLT
DSlimは3000Vに設定されている。このよう
に、LTDS調整器3は極端な電力損失なしにクランプ
電圧と同程度に高いスイッチング過渡現象に対処するこ
とが可能になる。しかし、過渡現象の後で、直列接続さ
れた半導体スイッチの漏れ電流に対抗して、その各々の
半導体スイッチの電圧の値をVLTDSlimに向けて
確実に減少させる。同じことがLTDS調整器7にあて
はまる。
【0052】図10に示すように、ダイオード21また
は61のいずれか1個だけがクランプ整流器のために使
われる場合、半導体スイッチ10または15がオン状態
である間はクランプコンデンサ22または62の両端の
全電圧が対応するダイオード21または61に印加され
る。その結果、ダイオード21または61はそのような
LTDS値に耐えられるように設計されている必要があ
る。しかしLTDS値が高いダイオードは高い順方向回
復を示し、これによりクランプに望まれる活性が低くく
なる。図18に好適な解決策を示す。第一のクランプ2
は、整流器ダイオード211と整流器ダイオード212
が直列に接続されているクランプ整流器21を含む。同
様に、第二のクランプ6は、整流器ダイオード611と
整流器ダイオード612が直列に接続されているクラン
プ整流器61を含む。続いて、整流器ダイオード用のよ
り小さい阻止電圧を選択することができる。さらに、L
TDS調整器3の一端が整流器ダイオード211と整流
器ダイオード212の間の接合点に接続されている。同
様に、LTDS調整器7の一端が整流器ダイオード61
1と整流器ダイオード612の間の接合点に接続されて
いる。このように、半導体スイッチがオン状態の場合、
LTDS調整器3、7の各々は整流器ダイオード211
または611に影響を与え、安定状態阻止電圧をVLT
DSlimまで減少させ、整流器ダイオード212また
は612はさらに小さい電圧を受容する。
は61のいずれか1個だけがクランプ整流器のために使
われる場合、半導体スイッチ10または15がオン状態
である間はクランプコンデンサ22または62の両端の
全電圧が対応するダイオード21または61に印加され
る。その結果、ダイオード21または61はそのような
LTDS値に耐えられるように設計されている必要があ
る。しかしLTDS値が高いダイオードは高い順方向回
復を示し、これによりクランプに望まれる活性が低くく
なる。図18に好適な解決策を示す。第一のクランプ2
は、整流器ダイオード211と整流器ダイオード212
が直列に接続されているクランプ整流器21を含む。同
様に、第二のクランプ6は、整流器ダイオード611と
整流器ダイオード612が直列に接続されているクラン
プ整流器61を含む。続いて、整流器ダイオード用のよ
り小さい阻止電圧を選択することができる。さらに、L
TDS調整器3の一端が整流器ダイオード211と整流
器ダイオード212の間の接合点に接続されている。同
様に、LTDS調整器7の一端が整流器ダイオード61
1と整流器ダイオード612の間の接合点に接続されて
いる。このように、半導体スイッチがオン状態の場合、
LTDS調整器3、7の各々は整流器ダイオード211
または611に影響を与え、安定状態阻止電圧をVLT
DSlimまで減少させ、整流器ダイオード212また
は612はさらに小さい電圧を受容する。
【0053】図19に、第一および第二のLTDS調整
器3、7のさらに別の実施形態を示す。LTDS調整器
3は電圧制限調整器31および電流制限調整器32を含
む。同様に、LTDS調整器7は電圧制限調整器71お
よび電流制限調整器72を含む。2個の調整器は直列に
接続されている。第一の電圧制限調整器31は図20
(a)に示すように、制限電圧がVLTDSlimであ
る電圧制限特性VLIM1を有する。第二の電圧制限調
整器71図20(b)に示すようには、制限電圧がVL
TDSlimである電圧制限特性VLIM1を有する。
電流制限調整器32は図20(a)に示すように、値が
ILTDSbである電流制限特性を示す。同じことが電
流制限調整器72にあてはまる。このように、ツェナー
ダイオードを第一の電圧制限調整器31で利用しても、
あるいは第二の電圧制限調整器71で利用してもよい。
電流制限調整器32、72の電圧範囲はLTDS調整器
の定格電圧に関して相当程度減少している。
器3、7のさらに別の実施形態を示す。LTDS調整器
3は電圧制限調整器31および電流制限調整器32を含
む。同様に、LTDS調整器7は電圧制限調整器71お
よび電流制限調整器72を含む。2個の調整器は直列に
接続されている。第一の電圧制限調整器31は図20
(a)に示すように、制限電圧がVLTDSlimであ
る電圧制限特性VLIM1を有する。第二の電圧制限調
整器71図20(b)に示すようには、制限電圧がVL
TDSlimである電圧制限特性VLIM1を有する。
電流制限調整器32は図20(a)に示すように、値が
ILTDSbである電流制限特性を示す。同じことが電
流制限調整器72にあてはまる。このように、ツェナー
ダイオードを第一の電圧制限調整器31で利用しても、
あるいは第二の電圧制限調整器71で利用してもよい。
電流制限調整器32、72の電圧範囲はLTDS調整器
の定格電圧に関して相当程度減少している。
【0054】図21に、クランプおよびLTDS回路の
改良例を示す。第一のクランプ調整器は主電圧調整器2
31と電流電圧調整器232の直列接続により構成され
る。第二のクランプ調整器は主電圧調整器631と電流
電圧調整器632の直列接続により構成される。主電圧
調整器231または631の制限値はVLTDSlim
に設定されている。電流電圧調整器232または632
の特性は図22に示すように、VCVlim=VCL−V
LTDSlimである。電流ICVlimは、クランプ
コンデンサ22または62のリセット時間が、半導体ス
イッチ10または15の最悪ケースのスイッチング条件
を満足する程度に十分短くなるよう規定されている。こ
のように、電流制限LTDS調整器32または72だけ
が第一および第二の半導体スイッチ10または15、お
よびダイオード11または16の追加LTDS要件を満
たすことが求められている。
改良例を示す。第一のクランプ調整器は主電圧調整器2
31と電流電圧調整器232の直列接続により構成され
る。第二のクランプ調整器は主電圧調整器631と電流
電圧調整器632の直列接続により構成される。主電圧
調整器231または631の制限値はVLTDSlim
に設定されている。電流電圧調整器232または632
の特性は図22に示すように、VCVlim=VCL−V
LTDSlimである。電流ICVlimは、クランプ
コンデンサ22または62のリセット時間が、半導体ス
イッチ10または15の最悪ケースのスイッチング条件
を満足する程度に十分短くなるよう規定されている。こ
のように、電流制限LTDS調整器32または72だけ
が第一および第二の半導体スイッチ10または15、お
よびダイオード11または16の追加LTDS要件を満
たすことが求められている。
【0055】図23に、図21の回路の改良例を示す。
そこでは電流制限LTDS調整器32、72がダイオー
ド39、79とそれぞれ直列に接続されている。
そこでは電流制限LTDS調整器32、72がダイオー
ド39、79とそれぞれ直列に接続されている。
【0056】図24に、電流制限LTDS調整器32、
72の細部を示す。これらは、それぞれ抵抗321、7
21を含んで構成されている。この構成が特に好適であ
るのは、半導体スイッチ10、15およびダイオード1
1、16を通る少量の漏れ電流が見られる場合である。
抵抗321、721により、線型の電流電圧特性が得ら
れる。
72の細部を示す。これらは、それぞれ抵抗321、7
21を含んで構成されている。この構成が特に好適であ
るのは、半導体スイッチ10、15およびダイオード1
1、16を通る少量の漏れ電流が見られる場合である。
抵抗321、721により、線型の電流電圧特性が得ら
れる。
【0057】図25に、電流制限LTDS調整器32、
72の改良例を示す。電流制限LTDS調整器32は、
IGBT324またはIGBTの直列接続、およびIG
BT324を制御する電極検知二極トランジスタ323
を含む。抵抗325、322がゲートおよびベースに配
置されている。同様に、電流制限LTDS調整器72は
IGBT724またはIGBTの直列接続、電極検知二
極トランジスタ723、および抵抗725、722を含
む。図25の回路は、より高い漏れ電流が半導体スイッ
チ10、15およびダイオード11、16を通って流れ
る場合に適している。
72の改良例を示す。電流制限LTDS調整器32は、
IGBT324またはIGBTの直列接続、およびIG
BT324を制御する電極検知二極トランジスタ323
を含む。抵抗325、322がゲートおよびベースに配
置されている。同様に、電流制限LTDS調整器72は
IGBT724またはIGBTの直列接続、電極検知二
極トランジスタ723、および抵抗725、722を含
む。図25の回路は、より高い漏れ電流が半導体スイッ
チ10、15およびダイオード11、16を通って流れ
る場合に適している。
【0058】図26に、主電圧調整器231、631の
構成を示す。主電圧調整器231は少なくともIGBT
2313またはIGBTの直列接続を含む。ゲートは抵
抗2311およびツェナーダイオード2312またはツ
ェナーダイオードの直列接続、あるいは同等の特性を表
わす回路(例えば、主電圧調整器の両端の電圧を所定の
電圧と比較する動作増幅器)により制御される。同様
に、主電圧調整器631はまた、少なくともIGBT6
313またはIGBTの直列接続、ツェナーダイオード
6312および抵抗6311を含む。
構成を示す。主電圧調整器231は少なくともIGBT
2313またはIGBTの直列接続を含む。ゲートは抵
抗2311およびツェナーダイオード2312またはツ
ェナーダイオードの直列接続、あるいは同等の特性を表
わす回路(例えば、主電圧調整器の両端の電圧を所定の
電圧と比較する動作増幅器)により制御される。同様
に、主電圧調整器631はまた、少なくともIGBT6
313またはIGBTの直列接続、ツェナーダイオード
6312および抵抗6311を含む。
【0059】図27に、主電圧調整器231と631の
改良例を示す。主電圧調整器231はヒステリシス回路
2315、IGBT2316および抵抗2317により
規定されるチョッパー回路、および平滑化コンデンサ2
318を含んでいる。同様に、主電圧調整器631はヒ
ステリシス回路6315、IGBT6316および抵抗
6317により規定されるチョッパー回路、および平滑
化コンデンサ6318を含んでいる。このように、IG
BTまたはGCT等の低損失高電圧半導体2316と6
3が用いられ、電力は信頼性の高い、低コスト高出力抵
抗2317、6317で消費する。
改良例を示す。主電圧調整器231はヒステリシス回路
2315、IGBT2316および抵抗2317により
規定されるチョッパー回路、および平滑化コンデンサ2
318を含んでいる。同様に、主電圧調整器631はヒ
ステリシス回路6315、IGBT6316および抵抗
6317により規定されるチョッパー回路、および平滑
化コンデンサ6318を含んでいる。このように、IG
BTまたはGCT等の低損失高電圧半導体2316と6
3が用いられ、電力は信頼性の高い、低コスト高出力抵
抗2317、6317で消費する。
【0060】図28に、電流電圧調整器232と632
の好適な実施形態を示す。この実施形態において、電流
電圧調整器232が含むIGBT2323は、ツェナー
回路により、最大電圧を得るためにアナログモードでゲ
ート制御される。ツェナー回路は、ツェナーダイオード
2324および抵抗2325、あるいは同等の回路を含
む。電流は、電流検知二極トランジスタ2322および
抵抗2321、あるいは同等の回路により制限される。
同様に、電流電圧調整器632が含むIGBT6323
は、ツェナー回路により、最大電圧を得るためにアナロ
グモードで、ゲート制御される。ツェナー回路は、ツェ
ナーダイオード6324および抵抗6325、あるいは
同等の回路を含む。電流は、電流検知二極トランジスタ
6322および抵抗6321あるいは同等の回路により
制限される。
の好適な実施形態を示す。この実施形態において、電流
電圧調整器232が含むIGBT2323は、ツェナー
回路により、最大電圧を得るためにアナログモードでゲ
ート制御される。ツェナー回路は、ツェナーダイオード
2324および抵抗2325、あるいは同等の回路を含
む。電流は、電流検知二極トランジスタ2322および
抵抗2321、あるいは同等の回路により制限される。
同様に、電流電圧調整器632が含むIGBT6323
は、ツェナー回路により、最大電圧を得るためにアナロ
グモードで、ゲート制御される。ツェナー回路は、ツェ
ナーダイオード6324および抵抗6325、あるいは
同等の回路を含む。電流は、電流検知二極トランジスタ
6322および抵抗6321あるいは同等の回路により
制限される。
【0061】図29に、図28の改良例を示す。図29
の回路において、電流電圧調整器232は、ヒステリシ
スコントローラー2326、抵抗2328、およびIG
BTやGCT等の高速スイッチング素子2327を備え
たチョッパー回路を含む。同様に、電流電圧調整器63
2は、ヒステリシスコントローラー6326、抵抗63
28、およびIGBTやGCT等の高速スイッチング素
子6327を備えたチョッパー回路を含む。
の回路において、電流電圧調整器232は、ヒステリシ
スコントローラー2326、抵抗2328、およびIG
BTやGCT等の高速スイッチング素子2327を備え
たチョッパー回路を含む。同様に、電流電圧調整器63
2は、ヒステリシスコントローラー6326、抵抗63
28、およびIGBTやGCT等の高速スイッチング素
子6327を備えたチョッパー回路を含む。
【0062】図30に、クランプ2およびLTDS調整
器3、7の好適な実施形態を示す。クランプ電圧調整器
において、主電圧調整器はトランジスタ2316と抵抗
2317により規定されるチョッパー回路、およびヒス
テリシス回路2319を備えている。ヒステリシス回路
2319は2個の入力2319a、2319bを備えて
いる。電流電圧調整器232はスイッチングトランジス
タ2329を備えている。電流制限LTDS調整器32
はコンデンサ329およびダイオード328を含む。コ
ンデンサ329のキャパシタンス(0.2μF程度)は
クランプコンデンサ22のキャパシタンス(4μF程
度)よりかなり小さい。他のクランプ電圧調整器も同様
に構成されている。
器3、7の好適な実施形態を示す。クランプ電圧調整器
において、主電圧調整器はトランジスタ2316と抵抗
2317により規定されるチョッパー回路、およびヒス
テリシス回路2319を備えている。ヒステリシス回路
2319は2個の入力2319a、2319bを備えて
いる。電流電圧調整器232はスイッチングトランジス
タ2329を備えている。電流制限LTDS調整器32
はコンデンサ329およびダイオード328を含む。コ
ンデンサ329のキャパシタンス(0.2μF程度)は
クランプコンデンサ22のキャパシタンス(4μF程
度)よりかなり小さい。他のクランプ電圧調整器も同様
に構成されている。
【0063】第一のクランプにおけるターンオフ動作は
以下のとおりである。半導体スイッチ10の陽極−陰極
電圧がクランプコンデンサ22の電圧に達した場合、電
流がクランプ整流器21と電荷クランプコンデンサ22
を通って高い方の電圧へ流れる。このような新しいレベ
ルは、2入力ヒステリシス回路2319のクランプ入力
2319aに対して規定されている上位レベルより高い
ことに留意されたい。続いて、2入力ヒステリシス回路
2319は最初にスイッチングトランジスタ2329を
オンにして、その後でチョッパー回路(トランジスタ2
316および抵抗2317)を動作させる。このよう
に、クランプコンデンサ22は2入力ヒステリシス回路
2319のクランプ入力2319aに対して規定された
下位ヒステリシスレベルにリセットされ、トランジスタ
2316はオフにされる。その後で、スイッチングトラ
ンジスタ2329もまたオフにされる。
以下のとおりである。半導体スイッチ10の陽極−陰極
電圧がクランプコンデンサ22の電圧に達した場合、電
流がクランプ整流器21と電荷クランプコンデンサ22
を通って高い方の電圧へ流れる。このような新しいレベ
ルは、2入力ヒステリシス回路2319のクランプ入力
2319aに対して規定されている上位レベルより高い
ことに留意されたい。続いて、2入力ヒステリシス回路
2319は最初にスイッチングトランジスタ2329を
オンにして、その後でチョッパー回路(トランジスタ2
316および抵抗2317)を動作させる。このよう
に、クランプコンデンサ22は2入力ヒステリシス回路
2319のクランプ入力2319aに対して規定された
下位ヒステリシスレベルにリセットされ、トランジスタ
2316はオフにされる。その後で、スイッチングトラ
ンジスタ2329もまたオフにされる。
【0064】クランプ整流器21を通って立ち上がり電
流が流れる間に、コンデンサ329の両端の電圧がゼロ
レベルに近づくまで、電流がLTDS調整器ダイオード
39も通って流れる。クランプコンデンサ22上の電圧
をリセットした後で、スイッチングトランジスタ232
9がオフにされ、続いて2入力ヒステリシス回路231
9のLTDS入力2319bがアクティブになり、高電
圧を監視する。続いてチョッパー回路(トランジスタ2
316および抵抗2317)は再びアクティブになっ
て、LTDS電圧をリセットする。このように、半導体
スイッチ10上のDC電圧レベルはLTDS調整器ダイ
オード39によりLTDS電圧にリセットされる。同様
の動作が第二のクランプに見られる。
流が流れる間に、コンデンサ329の両端の電圧がゼロ
レベルに近づくまで、電流がLTDS調整器ダイオード
39も通って流れる。クランプコンデンサ22上の電圧
をリセットした後で、スイッチングトランジスタ232
9がオフにされ、続いて2入力ヒステリシス回路231
9のLTDS入力2319bがアクティブになり、高電
圧を監視する。続いてチョッパー回路(トランジスタ2
316および抵抗2317)は再びアクティブになっ
て、LTDS電圧をリセットする。このように、半導体
スイッチ10上のDC電圧レベルはLTDS調整器ダイ
オード39によりLTDS電圧にリセットされる。同様
の動作が第二のクランプに見られる。
【0065】直列接続された半導体スイッチ15と他の
半導体スイッチを通る漏れ電流が半導体スイッチ10を
通るものより大きい場合、再び追加電流がLTDS調整
器ダイオード39および電荷コンデンサ329を通って
流れる。2入力ヒステリシス回路2319のLTDS入
力2319bの上位ヒステリシスレベルに達したなら
ば、トランジスタ2316が再びオンになり、電圧をリ
セットする。このように、2入力ヒステリシス回路23
19は半導体スイッチ10上のLTDS電圧を維持して
DC電圧レベルを制御する。
半導体スイッチを通る漏れ電流が半導体スイッチ10を
通るものより大きい場合、再び追加電流がLTDS調整
器ダイオード39および電荷コンデンサ329を通って
流れる。2入力ヒステリシス回路2319のLTDS入
力2319bの上位ヒステリシスレベルに達したなら
ば、トランジスタ2316が再びオンになり、電圧をリ
セットする。このように、2入力ヒステリシス回路23
19は半導体スイッチ10上のLTDS電圧を維持して
DC電圧レベルを制御する。
【0066】上述の実施形態によれば、以下の利点は認
められる。 1.高電圧フィルターコンデンサ2318または631
8が省略された結果、システムのサイズが小型化し、コ
ストが減少し、信頼性が向上された。 2.電流電圧調整器232または632が簡素化され
た。回路内の損失が非常に小さくなった。低コストかつ
小電流のIGBTを応用することができる。 3.電流制限LTDS調整器32または72が簡素化さ
れた。 4.損失が1個の素子、すなわち抵抗2317または6
317に集中させられるため、冷却が簡単に行なえる。
められる。 1.高電圧フィルターコンデンサ2318または631
8が省略された結果、システムのサイズが小型化し、コ
ストが減少し、信頼性が向上された。 2.電流電圧調整器232または632が簡素化され
た。回路内の損失が非常に小さくなった。低コストかつ
小電流のIGBTを応用することができる。 3.電流制限LTDS調整器32または72が簡素化さ
れた。 4.損失が1個の素子、すなわち抵抗2317または6
317に集中させられるため、冷却が簡単に行なえる。
【0067】図31に、主調整器を保護するために用い
られる過負荷検知回路2331または6331を示す。
主調整器231または631で用いられる回路のタイプ
により、過負荷を検知するために異なる構成が考えられ
る。このような構成は例えば、クランプ内の温度の検
知、あるいはエネルギー損失の検知等である。過負荷を
検知したならば、主調整器はターンオフ回路2332ま
たは6332によりオフにされる。
られる過負荷検知回路2331または6331を示す。
主調整器231または631で用いられる回路のタイプ
により、過負荷を検知するために異なる構成が考えられ
る。このような構成は例えば、クランプ内の温度の検
知、あるいはエネルギー損失の検知等である。過負荷を
検知したならば、主調整器はターンオフ回路2332ま
たは6332によりオフにされる。
【0068】図32に、過負荷回路331およびLTD
Sターンオフ回路332により規定される第一のクラン
プ用の保護回路を示す。同様に、第二のクランプ用の保
護回路は過負荷回路731およびLTDSターンオフ回
路732を含む。LTDS調整器用に選択された回路に
よるが、過負荷検知回路は温度センサー、あるいは電流
モニターにより構成することができる。
Sターンオフ回路332により規定される第一のクラン
プ用の保護回路を示す。同様に、第二のクランプ用の保
護回路は過負荷回路731およびLTDSターンオフ回
路732を含む。LTDS調整器用に選択された回路に
よるが、過負荷検知回路は温度センサー、あるいは電流
モニターにより構成することができる。
【0069】構成ブロックの半導体スイッチ10、15
の位置において高電圧IGBTを用いることにより、I
GBTのオン/オフを切り替えるだけでよい非常に簡単
かつ信頼性の高いゲート駆動回路が得られる。従って、
IGBTスイッチングロスが低減でき、低コストで高出
力の動作能力が得られる。
の位置において高電圧IGBTを用いることにより、I
GBTのオン/オフを切り替えるだけでよい非常に簡単
かつ信頼性の高いゲート駆動回路が得られる。従って、
IGBTスイッチングロスが低減でき、低コストで高出
力の動作能力が得られる。
【0070】GCTまたはRCGCTは特に、構成ブロ
ックの半導体スイッチ10、15の位置に適している。
オン状態ロスが低いため、GCTまたはRCGCTを用
いた低スイッチングロスおよび極めて高出力の性能によ
り、極めて高出力の動作性能、極めて高い効率および極
めて高い信頼性が得られる。
ックの半導体スイッチ10、15の位置に適している。
オン状態ロスが低いため、GCTまたはRCGCTを用
いた低スイッチングロスおよび極めて高出力の性能によ
り、極めて高出力の動作性能、極めて高い効率および極
めて高い信頼性が得られる。
【0071】Sicパワー半導体素子は高速かつ低ロス
の高電圧スイッチングに非常に有用である。このような
素子において、設計性能を著しく低下させるあらゆる半
導体の寄生ロスを排除することが必須と考えられる。効
率的なdI/dt制御および過電圧保護は、寄生的スイ
ッチングロスを最小限に抑える手段である。従って、構
成ブロックへのSiC半導体スイッチの適用により、極
めて高い性能が得られるものと期待される。
の高電圧スイッチングに非常に有用である。このような
素子において、設計性能を著しく低下させるあらゆる半
導体の寄生ロスを排除することが必須と考えられる。効
率的なdI/dt制御および過電圧保護は、寄生的スイ
ッチングロスを最小限に抑える手段である。従って、構
成ブロックへのSiC半導体スイッチの適用により、極
めて高い性能が得られるものと期待される。
【0072】
【発明の効果】請求項1によれば、各種の回路素子に過
負荷を一切生じさせることなく高電圧を調整することが
できる。また、高電圧を簡単な回路により調整すること
ができる。回路は小サイズかつ低コストで構成できる。
構成ブロックの回路、すなわちスイッチングユニット
は、半導体内における出力損失が低く、変換効率が高い
ため、高スイッチング効率で高出力が得られる。構成ブ
ロックの回路が備える能動/受動出力コンポーネントの
数が少ないため、変換器の信頼性が高まる。構成ブロッ
クは、2段階変換器、3段階変換器、および多段階変換
器を、そのようなブロックの直列接続があってもなくて
も実現するのに適している。
負荷を一切生じさせることなく高電圧を調整することが
できる。また、高電圧を簡単な回路により調整すること
ができる。回路は小サイズかつ低コストで構成できる。
構成ブロックの回路、すなわちスイッチングユニット
は、半導体内における出力損失が低く、変換効率が高い
ため、高スイッチング効率で高出力が得られる。構成ブ
ロックの回路が備える能動/受動出力コンポーネントの
数が少ないため、変換器の信頼性が高まる。構成ブロッ
クは、2段階変換器、3段階変換器、および多段階変換
器を、そのようなブロックの直列接続があってもなくて
も実現するのに適している。
【0073】請求項2によれば、クランプを単純な回路
で構成することができる。構成ブロックの両端に印加さ
れた電圧はスイッチング単位であり、特定の回路素子に
集中してはならず、回路素子が破壊電圧を超える電圧を
受容しないように保護すべく、異なる回路素子に分ける
ことができる。請求項3によれば、構成ブロックに印加
された電圧は第一の半導体スイッチと第二の半導体スイ
ッチの間で制限電圧に分割することができる。
で構成することができる。構成ブロックの両端に印加さ
れた電圧はスイッチング単位であり、特定の回路素子に
集中してはならず、回路素子が破壊電圧を超える電圧を
受容しないように保護すべく、異なる回路素子に分ける
ことができる。請求項3によれば、構成ブロックに印加
された電圧は第一の半導体スイッチと第二の半導体スイ
ッチの間で制限電圧に分割することができる。
【0074】請求項4によれば、第一および第二の半導
体スイッチ間の遅延の最中に蓄積されたエネルギーは、
エネルギー管理素子により逃がされる。請求項5によれ
ば、過渡現象の間の過電流および電圧を減らすためにス
ナバ回路が提供される。請求項6によれば、半導体スイ
ッチの両端の電圧をLTDS仕様の値より低く調整すべ
くLTDS調整器が提供される。請求項7によれば、各
ダイオードの両端に印加される電圧を下げるために、整
流器が少なくとも2個のダイオードにより構成される。
請求項8〜17によれば、LTDS調整器は電流および
電圧の両方を調整する。
体スイッチ間の遅延の最中に蓄積されたエネルギーは、
エネルギー管理素子により逃がされる。請求項5によれ
ば、過渡現象の間の過電流および電圧を減らすためにス
ナバ回路が提供される。請求項6によれば、半導体スイ
ッチの両端の電圧をLTDS仕様の値より低く調整すべ
くLTDS調整器が提供される。請求項7によれば、各
ダイオードの両端に印加される電圧を下げるために、整
流器が少なくとも2個のダイオードにより構成される。
請求項8〜17によれば、LTDS調整器は電流および
電圧の両方を調整する。
【0075】請求項18によれば、電圧制限ダイオード
およびLTDS調整器は、故障時に甚大な被害から保護
される。請求項19と20によれば、電流の過負荷を検
知し、過負荷が検知されたならば回路が故障するのを妨
げるために回路をシャットダウンする過負荷検知回路が
供給される。請求項21によれば、高出力により回路要
素が爆発した場合に備えて保護カバーが提供される。請
求項22〜24によれば、パワー半導体スイッチを用い
てコンパクトなサイズでコスト効率が高く、信頼性の高
い回路が実現できる。
およびLTDS調整器は、故障時に甚大な被害から保護
される。請求項19と20によれば、電流の過負荷を検
知し、過負荷が検知されたならば回路が故障するのを妨
げるために回路をシャットダウンする過負荷検知回路が
供給される。請求項21によれば、高出力により回路要
素が爆発した場合に備えて保護カバーが提供される。請
求項22〜24によれば、パワー半導体スイッチを用い
てコンパクトなサイズでコスト効率が高く、信頼性の高
い回路が実現できる。
【図1】 本発明による、高出力変換器の回路図であ
る。
る。
【図2】 (a)、(b)および(c)は図1の回路に
見られる波形を、(d)、(e)は図1に示すそれぞれ第
一および第二のクランプの特性グラフを示すグラフであ
る。
見られる波形を、(d)、(e)は図1に示すそれぞれ第
一および第二のクランプの特性グラフを示すグラフであ
る。
【図3】 図1の高出力変換器を構成するスイッチユニ
ットの回路図、特に、第一の半導体スイッチがオンであ
る状態を示す回路図である。
ットの回路図、特に、第一の半導体スイッチがオンであ
る状態を示す回路図である。
【図4】 図3と同様だが、オフ状態に変化しつつある
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオフになる状態を示す回路図である。
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオフになる状態を示す回路図である。
【図5】 図3と同様だが、オフ状態に変化しつつある
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオフになる状態を示す回路図である。
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオフになる状態を示す回路図である。
【図6】 図3と同様だが、半導体スイッチがオフにさ
れる状態にあるスイッチ単位を示す回路図である。
れる状態にあるスイッチ単位を示す回路図である。
【図7】 図3と同様だが、オン状態に変化しつつある
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオンになる状態を示す回路図である。
スイッチユニットを示し、特に第一の半導体スイッチが
最初にオンになる状態を示す回路図である。
【図8】 図3と同様だが、オン状態に変化しつつある
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオンになる状態を示す回路図である。
スイッチユニットを示し、特に第二の半導体スイッチが
二番目にオンになる状態を示す回路図である。
【図9】 スイッチングユニットに見られる波形図であ
る。
る。
【図10】 特にクランプの細部を示すスイッチングユ
ニットの回路図である。
ニットの回路図である。
【図11】 図10と同様だが、その改良例を示す回路
図である。
図である。
【図12】 スイッチングユニットの回路図、特にエネ
ルギー管理素子の詳細図である。
ルギー管理素子の詳細図である。
【図13】 図10と同様だが、その改良例を示す回路
図である。
図である。
【図14】 図13と同様だが、第一のスイッチ10の
ターンオンが遅延された状態を示す回路図である。
ターンオンが遅延された状態を示す回路図である。
【図15】 図13と同様だが、第一のスイッチ10の
ターンオンは第二のスイッチのターンオンの後で行なわ
れる状態を示す回路図である。
ターンオンは第二のスイッチのターンオンの後で行なわ
れる状態を示す回路図である。
【図16】 図3と同様だが、さらにLTDS調整器が
備えられている回路図である。
備えられている回路図である。
【図17】 (a)および(b)は、それぞれ図16に
示す第一および第二のLTDS調整器の特徴を示すグラ
フである。
示す第一および第二のLTDS調整器の特徴を示すグラ
フである。
【図18】 図1と同様だが、第一および第二のクラン
プの詳細図である。
プの詳細図である。
【図19】 図3と同様だが、LTDS調整器の例を示
す回路図である。
す回路図である。
【図20】 (a)および(b)はそれぞれ、第一およ
び第二の電圧制限調整器の特性を示すグラフである。
び第二の電圧制限調整器の特性を示すグラフである。
【図21】 第一および第二のクランプの細部を示すス
イッチングユニットの回路図である。
イッチングユニットの回路図である。
【図22】 図21に示す電流電圧調整器の特性を示す
グラフである。
グラフである。
【図23】 図21と同様だが、異なる位置におけるダ
イオードを示す回路図である。
イオードを示す回路図である。
【図24】 図21と同様だが、電流リミッタの例を示
す回路図である。
す回路図である。
【図25】 図22と同様だが、電流制限LTDS調整
器の細部を示す回路図である。
器の細部を示す回路図である。
【図26】 図21と同様だが、主電圧調整器の細部を
示す回路図である。
示す回路図である。
【図27】 図26と同様だが、その改良例を示す回路
図である。
図である。
【図28】 図21と同様だが、電流電圧調整器の細部
を示す回路図である。
を示す回路図である。
【図29】 図28と同様だが、その改良例を示す回路
図である。
図である。
【図30】 図30と同様だが、第一および第二のクラ
ンプの細部を示す回路図である。
ンプの細部を示す回路図である。
【図31】 図21と同様だが、第一および第二のクラ
ンプ用の保護回路を示す回路図である。
ンプ用の保護回路を示す回路図である。
【図32】 図21と同様だが、保護回路あるいはLT
DS調整器を示す回路図である。
DS調整器を示す回路図である。
【図33】 図1と同様だが、一動作条件を示す回路図
である。
である。
【図34】 図1と同様だが、別の動作条件を示す回路
図である。
図である。
【図35】 図1と同様だが、さらに別の動作条件を示
す回路図である。
す回路図である。
2…第一のクランプ
3…第一のLTDS調整器
5…エネルギー管理素子
6…第二のクランプ
7…第二のLTDS調整器
10…第一の半導体スイッチ
11…逆並列ダイオード
12…第一のリセットダイオード
13…リアクタ
14…第二のリセットダイオード
15…第二の半導体スイッチ
16…逆並列ダイオード
21、61…クランプ整流器
211、212、611、612…整流器ダイオード
22、62…クランプコンデンサ
23、63…クランプ電圧調整器
231、631…主電圧調整器
232、632…電流電圧調整器
25、65…スナバコンデンサ
26、66…スナバ抵抗
29、69…電圧制限ダイオード
31、71…電圧制限LTDS調整器
32、72…電流制限LTDS調整器
39、79…LTDS調整器ダイオード
フロントページの続き
Fターム(参考) 5G053 AA09 BA04 CA05 EB01 EB02
EC04 FA02 FA03
5H007 AA03 AA06 CA01 CB02 CC06
DB03 FA01 FA13
5H740 AA06 BA02 BA11 BB01 BB03
BC01 BC02 MM03 MM17
Claims (24)
- 【請求項1】 高出力電圧電源変換器における直列接続
用の構成ブロックであって、 逆並列ダイオード(11)を備えた第一の半導体スイッ
チ(10)と、 リアクタ(13)と、 逆並列ダイオード(16)を備えた第二の半導体スイッ
チ(15)であって、前記第一の半導体スイッチ、リア
クタと直列に接続されている第二の半導体スイッチ(1
5)と、 電圧制限機能を備えた第一のクランプ(2)と、 前記第一のクランプ(2)と直列に接続されており、前
記第一の半導体スイッチ(10)と並列に接続された第
一の直列回路を規定する第一のリセットダイオード(1
2)と、 電圧制限機能を備えた第二のクランプ(6)と、 前記第二のクランプ(6)と直列に接続されており、前
記第二の半導体スイッチ(15)と並列に接続された第
二の直列回路を規定する第二のリセットダイオード(1
4)と、 前記第一および第二のクランプ(2、6)の間に接続さ
れたエネルギー管理素子(5)とを備えることを特徴と
する構成ブロック。 - 【請求項2】 前記第一および第二のクランプの各々
は、 少なくとも1個のダイオード(21、61)を備える整
流器(21、61)と、 前記クランプ整流器に直列に接続されたクランプコンデ
ンサ(22、62)と、 前記クランプコンデンサに並列に接続されたクランプ電
圧調整器(23、63)とを備えることを特徴とする、
請求項1に記載の構成ブロック。 - 【請求項3】 前記第一および第二のクランプの各々は
電圧制限ダイオード(29、69)を備えることを特徴
とする、請求項1に記載の構成ブロック。 - 【請求項4】 前記エネルギー管理素子は、 エネルギー管理抵抗(52)と、 エネルギー管理コンデンサ(51)とを備えることを特
徴とする、請求項1〜3のいずれか1項に記載の構成ブ
ロック。 - 【請求項5】 第一のスナバ抵抗(26)と第一のスナ
バコンデンサ(25)の第一のスナバ直列接続であっ
て、第一のクランプ整流器(21)と並列に接続された
前記第一のスナバ直列接続と、 第二のスナバ抵抗(66)と第二のスナバコンデンサ
(65)の第二のスナバ直列接続であって、第二のクラ
ンプ整流器(61)に並列に接続された前記第二のスナ
バ直列接続と、をさらに備えることを特徴とする、請求
項2に記載の構成ブロック。 - 【請求項6】 オフ状態の間に第一の半導体スイッチ
(10)の電圧を調整するための第一のLTDS調整器
(3)と、 オフ状態の間に第二の半導体スイッチ(15)の電圧を
調整するための第二のLTDS調整器(7)と、をさら
に備えることを特徴とする、請求項1〜5のいずれか1
項に記載の構成ブロック。 - 【請求項7】 前記第一および第二の整流器の各々は、 第一の整流器ダイオード(211、611)と、 第二の整流器ダイオード(212、612)とを備え、 前記第一および第二のLTDS調整器(3、7)の各々
が、前記第一および第二の整流器ダイオードの間に接合
点に接続された一端を有することを特徴とする、請求項
6に記載の構成ブロック。 - 【請求項8】 前記第一および第二のLTDS調整器の
各々は、 電圧制限LTDS調整器(31、71)VLIMと、 電流制限LTDS調整器(32、72)ILIMとを備
えることを特徴とする、請求項6または7に記載の構成
ブロック。 - 【請求項9】 前記第一および第二のクランプ電圧調整
器の各々は、 スイッチのLTDS定格電圧以下に値が設定された主電
圧調整器(231、631)と、 所定のクランプ電圧と主電圧調整器の電圧設定の差に設
定された電流−電圧調整器(232、632)とを備
え、 前記構成ブロックが、 第一の電流制限LTDS調整器(32)と、 第一のLTDS調整器ダイオード(39)と、 第二の電流制限LTDS調整器(72)と、 第二のLTDS調整器ダイオード(79)とをさらに備
えることを特徴とする、請求項2、4、5、7、8のい
ずれか1項に記載の構成ブロック。 - 【請求項10】 前記第一および第二の整流器の各々
は、 第一の整流器ダイオード(211、611)と、 第二の整流器ダイオード(212、612)と、 前記第一および第二の整流器ダイオードの間の接合点に
接続された第一および第二の電流制限LTDS調整器
(32、72)とを備えることを特徴とする、請求項9
に記載の構成ブロック。 - 【請求項11】 前記第一および第二の電流制限LTD
S調整器の各々は、少なくともLTDS抵抗(321、
721)を備えることを特徴とする、請求項9または1
0に記載の構成ブロック。 - 【請求項12】 前記第一および第二の電流制限LTD
S調整器の各々(32、72)は、少なくとも電流制限
半導体回路(322、323、324、325、72
2、723、724、725)を備えることを特徴とす
る、請求項9または10に記載の構成ブロック。 - 【請求項13】 前記第一および第二の主電圧調整器
(231、631)の各々は、アナログ制御回路(23
11、2312、2313、6311、6312、63
13)を備えることを特徴とする、請求項9〜12のい
ずれか1項に記載の構成ブロック。 - 【請求項14】 前記第一および第二の主電圧調整器
(231、631)の各々は、チョッパー回路(231
5、2316、2317、6315、6316、631
7)とフィルターコンデンサ(2318、6318)の
並列接続を備えることを特徴とする、請求項9〜12の
いずれか1項に記載の構成ブロック。 - 【請求項15】 前記電流電圧調整器(232、63
2)は、アナログ制御回路(2321、2322、23
23、2324、2325、6321、6322、63
23、6324、6325)を備えることを特徴とす
る、請求項9〜14のいずれか1項に記載の構成ブロッ
ク。 - 【請求項16】 前記電流電圧調整器(232、63
2)は、チョッパー回路(2326、2327、232
8、6326、6327、6328)を備えることを特
徴とする、請求項9または14のいずれか1項に記載の
構成ブロック。 - 【請求項17】 第一および第二の主電圧調整器(23
1、631)の各々は、 少なくとも前記第一および第二の半導体スイッチ(1
0、15)の阻止性能と同程度に高い阻止性能をさらに
備えることを特徴とする、請求項9〜16のいずれか1
項に記載の構成ブロック。 - 【請求項18】 前記電圧制限ダイオード(29、6
9)は、少なくとも故障後に電流を完全に導電すること
が可能であり、前記LTDS調整器(3,7)は、少な
くとも前記電圧制限ダイオード(29、69)、または
前記第一および第二の半導体スイッチ(10、15)、
あるいは逆並列ダイオード(11、16)のうち阻止性
能の小さいものと同程度に高い阻止性能を有することを
特徴とする、請求項3、6または8のいずれか1項に記
載の構成ブロック。 - 【請求項19】 前記第一および第二の主電圧調整器
(231、631)の各々は、 主電圧調整器(231、631)の過負荷状態を検知す
る過負荷検知回路(2331、6331)と、 前記主電圧調整器の過負荷を検知した場合前記主電圧調
整器をオフにするターンオフ回路(2332、633
2)と、をさらに備えることを特徴とする、請求項17
に記載の構成ブロック。 - 【請求項20】 前記LTDS調整器(3、7)は、 前記LTDS調整器の過負荷状態を検知するLTDS過
負荷検知回路(331、731)と、 前記過負荷を検知した場合に前記前記LTDS調整器を
オフにするLTDSターンオフ回路(332、732)
と、をさらに備えることを特徴とする、請求項18に記
載の構成ブロック。 - 【請求項21】 前記第一および第二のクランプ電圧調
整器(23、63)および前記LTDS調整器(3、
7)の少なくとも一部が、爆発防護カバーで覆われてい
ることを特徴とする、請求項1〜20のいずれか1項に
記載の構成ブロック。 - 【請求項22】 前記第一および第二の半導体スイッチ
(10、15)は、IGBTタイプであることを特徴と
する、請求項1〜21のいずれか1項に記載の構成ブロ
ック。 - 【請求項23】 前記第一および第二の半導体スイッチ
(10、15)は、GCTタイプであることを特徴とす
る、請求項1〜21のいずれか1項に記載の構成ブロッ
ク。 - 【請求項24】 前記第一および第二の半導体スイッチ
(10、15)は、SiCパワー半導体であることを特
徴とする、請求項1〜21のいずれか一つに記載の構成
ブロック。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038394A JP2003244969A (ja) | 2002-02-15 | 2002-02-15 | 高出力変換器内での直列接続用の構成ブロック |
US10/366,561 US6947270B2 (en) | 2002-02-15 | 2003-02-14 | Building block for series connection in high power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002038394A JP2003244969A (ja) | 2002-02-15 | 2002-02-15 | 高出力変換器内での直列接続用の構成ブロック |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003244969A true JP2003244969A (ja) | 2003-08-29 |
Family
ID=27678168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002038394A Pending JP2003244969A (ja) | 2002-02-15 | 2002-02-15 | 高出力変換器内での直列接続用の構成ブロック |
Country Status (2)
Country | Link |
---|---|
US (1) | US6947270B2 (ja) |
JP (1) | JP2003244969A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7449801B2 (en) * | 2002-11-28 | 2008-11-11 | Infineon Technologies Ag | Semiconductor circuit arrangement for controlling a high voltage or a current of high current intensity |
US20070230226A1 (en) * | 2003-11-25 | 2007-10-04 | Jih-Sheng Lai | Multilevel intelligent universal auto-transformer |
US6954366B2 (en) | 2003-11-25 | 2005-10-11 | Electric Power Research Institute | Multifunction hybrid intelligent universal transformer |
US7050311B2 (en) | 2003-11-25 | 2006-05-23 | Electric Power Research Institute, Inc. | Multilevel converter based intelligent universal transformer |
EP2727233B1 (en) | 2011-06-29 | 2016-06-08 | ABB Technology AG | Method and controller for protecting a voltage source converter |
US8699251B2 (en) * | 2012-04-24 | 2014-04-15 | Hamilton Sundstrand Corporation | Direct current generating, management and distribution system |
US11876383B1 (en) * | 2020-12-10 | 2024-01-16 | Apple Inc. | Wireless power system with voltage regulation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62138055A (ja) * | 1985-12-10 | 1987-06-20 | Toshiba Corp | サイリスタ変換器の保護装置 |
EP0509118A1 (de) | 1991-04-18 | 1992-10-21 | Asea Brown Boveri Ag | Schaltungsanordnung mit einer Serieschaltung von abschaltbaren Hochleistungs-Halbleiterbauelementen in Form von GTO-Bauelementen |
JP3004774B2 (ja) | 1991-07-09 | 2000-01-31 | 三菱電機株式会社 | スナバ回路 |
JPH05276650A (ja) | 1992-03-19 | 1993-10-22 | Shin Kobe Electric Mach Co Ltd | 半導体スイッチング素子保護用スナバ回路 |
ATE171823T1 (de) | 1993-12-23 | 1998-10-15 | Asea Brown Boveri | Umrichteranordnung mit niederinduktivem kommutierungskreis |
SE9500761D0 (sv) * | 1995-03-02 | 1995-03-02 | Abb Research Ltd | Skyddskrets för seriekopplade krafthalvledare |
JPH09275674A (ja) | 1996-04-02 | 1997-10-21 | Toshiba Corp | 電力変換装置 |
JP2002208850A (ja) * | 2000-11-13 | 2002-07-26 | Mitsubishi Electric Corp | 半導体スイッチ装置 |
JP3978312B2 (ja) * | 2001-02-27 | 2007-09-19 | 三菱電機株式会社 | サイリスタ用ゲートドライバ |
-
2002
- 2002-02-15 JP JP2002038394A patent/JP2003244969A/ja active Pending
-
2003
- 2003-02-14 US US10/366,561 patent/US6947270B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030156437A1 (en) | 2003-08-21 |
US6947270B2 (en) | 2005-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6952335B2 (en) | Solid-state DC circuit breaker | |
US10230260B2 (en) | Fast utility disconnect switch for single conversion UPS | |
US9979286B2 (en) | Power converting device | |
US11973493B2 (en) | Voltage clamping circuit for solid state circuit breaker | |
CA2376750A1 (en) | Method and apparatus for turning off a cascode circuit with voltage-controlled semiconductor switches | |
Ramanarayanan et al. | Course material on switched mode power conversion | |
WO1998007237A1 (en) | Cryogenically-cooled switching circuit | |
JPH11501198A (ja) | 直列接続されたパワー半導体用の保護回路 | |
JP2002208850A (ja) | 半導体スイッチ装置 | |
EP2320545B1 (en) | Converter with voltage limiting component | |
US11641103B2 (en) | Power semiconductor switch clamping circuit | |
CN113396540B (zh) | 用于断开电流路径的开关设备 | |
EP0538825A2 (en) | Power converting apparatus | |
US6947270B2 (en) | Building block for series connection in high power converter | |
JP2020014045A (ja) | 双方向スイッチ回路 | |
JP3649929B2 (ja) | 電力変換装置 | |
JP6265271B2 (ja) | 半導体装置 | |
JP4247771B2 (ja) | 電気回路 | |
US20230261562A1 (en) | Power conversion device and control method thereof | |
JPH07143733A (ja) | スナバ回路 | |
WO2022120637A1 (en) | Low loss snubber circuit | |
JP2000116114A (ja) | 半導体電力変換装置 | |
KR20240026551A (ko) | 사이리스터들의 직렬 연결을 위한 회생형 클램프 회로들 | |
KR20220004412A (ko) | 전력 변환 장치 및 그 제어 방법 | |
JPS59202727A (ja) | 半導体スイツチの過電圧防止装置 |