JPH0799931B2 - スイッチング素子の駆動回路 - Google Patents
スイッチング素子の駆動回路Info
- Publication number
- JPH0799931B2 JPH0799931B2 JP1234456A JP23445689A JPH0799931B2 JP H0799931 B2 JPH0799931 B2 JP H0799931B2 JP 1234456 A JP1234456 A JP 1234456A JP 23445689 A JP23445689 A JP 23445689A JP H0799931 B2 JPH0799931 B2 JP H0799931B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- current
- reactor
- hysteresis comparator
- controlled switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 5
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング素子、特にゲートターンオフサイ
リスタ（GTO）、パワートランジスタ、静電誘導サイリ
スタ（SITH）等の大容量スイッチング素子をオンオフさ
せ、かつオンの開始時に大きな電流を流す、いわゆるオ
ーバードライブ機能をもったスイッチング素子の駆動回
路に関するものである。
リスタ（GTO）、パワートランジスタ、静電誘導サイリ
スタ（SITH）等の大容量スイッチング素子をオンオフさ
せ、かつオンの開始時に大きな電流を流す、いわゆるオ
ーバードライブ機能をもったスイッチング素子の駆動回
路に関するものである。
スイッチング素子の駆動回路において、特にオーバード
ライブ機能を有する基本回路として、一般に第７図に示
すものが知られている。
ライブ機能を有する基本回路として、一般に第７図に示
すものが知られている。
第７図はオーバードライブ機能を有する基本回路として
の従来例を示すもので、１は被制御スイッチング素子、
2,3,4は直流電源、5,6は電流制限のための抵抗器、７は
オーバードライブのためのスイッチング素子、８は連続
オンのためのスイッチング素子、９は信号極性反転のた
めのインバータ回路、10はオーバードライブ時間を決定
するモノマルチ回路、11はオフのためのスイッチング素
子である。
の従来例を示すもので、１は被制御スイッチング素子、
2,3,4は直流電源、5,6は電流制限のための抵抗器、７は
オーバードライブのためのスイッチング素子、８は連続
オンのためのスイッチング素子、９は信号極性反転のた
めのインバータ回路、10はオーバードライブ時間を決定
するモノマルチ回路、11はオフのためのスイッチング素
子である。
すなわち、制御信号Scが印加（図においてはＬレベル）
されると、スイッチング素子11をオフさせると同時に、
インバータ回路９とモノマルチ回路10が動作し、スイッ
チング素子8,7をオンさせる。これにより、直流電流４
より抵抗器５を経由して大きなオーバードライブ電流
を、また同時に直流電源２から抵抗器６を経由して連続
オン電流を被制御スイッチング素子の制御端子へ駆動電
流を流す。ここで、スイッチング素子７はモノマルチ回
路10で決まる所定の時間だけオンし、オフ後はスイッチ
ング素子８からの電流だけとなる。
されると、スイッチング素子11をオフさせると同時に、
インバータ回路９とモノマルチ回路10が動作し、スイッ
チング素子8,7をオンさせる。これにより、直流電流４
より抵抗器５を経由して大きなオーバードライブ電流
を、また同時に直流電源２から抵抗器６を経由して連続
オン電流を被制御スイッチング素子の制御端子へ駆動電
流を流す。ここで、スイッチング素子７はモノマルチ回
路10で決まる所定の時間だけオンし、オフ後はスイッチ
ング素子８からの電流だけとなる。
また、制御信号Scがなくなると、（Ｈレベル）、スイッ
チング素子８をオフさせると同時、スイッチング素子11
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性に印加させることにより、被制
御スイッチング素子１のオフ駆動電流を流してオフさせ
る。
チング素子８をオフさせると同時、スイッチング素子11
をオンさせ、被制御スイッチング素子１の制御端子に直
流電源３の電圧を逆極性に印加させることにより、被制
御スイッチング素子１のオフ駆動電流を流してオフさせ
る。
しかるに、第７図に示した従来例のものは、抵抗器5,6
の抵抗値は、直流電源4,2の電圧変動範囲の最小値、ス
イッチング素子7,8のオン時電圧降下の最大値および被
制御スイッチング素子１の制御端子間の電圧降下の最大
値を考慮して決定されるため、それぞれの値が通常値の
場合には被制御スイッチング素子１の駆動電流が不必要
に大となるのが通例である。
の抵抗値は、直流電源4,2の電圧変動範囲の最小値、ス
イッチング素子7,8のオン時電圧降下の最大値および被
制御スイッチング素子１の制御端子間の電圧降下の最大
値を考慮して決定されるため、それぞれの値が通常値の
場合には被制御スイッチング素子１の駆動電流が不必要
に大となるのが通例である。
そのため、抵抗器5,6に発生する損失が多くなって問題
となったり、直流電源が３回路必要でかつ直流電源の容
量が大きくなるといった欠点を有していた。
となったり、直流電源が３回路必要でかつ直流電源の容
量が大きくなるといった欠点を有していた。
本発明は上述したような欠点を除去するためになされた
ものであり、被制御スイッチング素子をオンさせるため
の駆動電流を定電流回路から供給するようにし、その定
電流回路は被制御スイッチング素子がオフ時あるいはオ
ンの直前に電流値を大きくして被制御スイッチング素子
のオン開始時にのみ大きな電流を流し、その後この電流
を漸減して被制御スイッチング素子に必要とされる連続
オン電流値にて動作するようにし、被制御スイッチング
素子をオフ状態とするときはその定電流回路をバイパス
させると同時に、被制御スイッチング素子のオフ電流を
流すための制御用スイッチング素子とを具備してなるも
のである。
ものであり、被制御スイッチング素子をオンさせるため
の駆動電流を定電流回路から供給するようにし、その定
電流回路は被制御スイッチング素子がオフ時あるいはオ
ンの直前に電流値を大きくして被制御スイッチング素子
のオン開始時にのみ大きな電流を流し、その後この電流
を漸減して被制御スイッチング素子に必要とされる連続
オン電流値にて動作するようにし、被制御スイッチング
素子をオフ状態とするときはその定電流回路をバイパス
させると同時に、被制御スイッチング素子のオフ電流を
流すための制御用スイッチング素子とを具備してなるも
のである。
本発明はかかる構成により、電流制限用抵抗が除去さ
れ、さらに、直流電源の電圧変動によって被制御スイッ
チング素子の駆動電流が変化しないようにでき、かつ簡
単な回路構成でオーバードライブ電流をも流すことがで
きるものである。
れ、さらに、直流電源の電圧変動によって被制御スイッ
チング素子の駆動電流が変化しないようにでき、かつ簡
単な回路構成でオーバードライブ電流をも流すことがで
きるものである。
本出願人は先に特願平1-22161号「トランジスタのベー
ス駆動回路」を提案している。そして、本発明はこの提
案をさらに改良してなるものであり、特にオーバードラ
イブ機能を付加したものである。
ス駆動回路」を提案している。そして、本発明はこの提
案をさらに改良してなるものであり、特にオーバードラ
イブ機能を付加したものである。
始めに、本発明の技術思想の理解を容易にするため、第
１図を参照して説明する。
１図を参照して説明する。
第１図は本発明による基本回路構成を示すもので、12は
チョッピングのためのスイッチング素子、13は電流検出
要素、14はリアクトル、15はヒステリシスコンパレー
タ、16はダイオードである。図中、第７図と同符号のも
のは同じ構成部分を示す。ここに、ヒステリシスコンパ
レータ15は電流検出要素13の出力を検出し、所定の上限
値に達するとスイッチング素子12をオフさせ、下限値に
達するとオンさせる機能を有し、かつ制御信号Scにより
その上限値および下限値をシフトする機能を有する。こ
のヒステリシスコンパレータの具体例を第６図に示し後
述する。
チョッピングのためのスイッチング素子、13は電流検出
要素、14はリアクトル、15はヒステリシスコンパレー
タ、16はダイオードである。図中、第７図と同符号のも
のは同じ構成部分を示す。ここに、ヒステリシスコンパ
レータ15は電流検出要素13の出力を検出し、所定の上限
値に達するとスイッチング素子12をオフさせ、下限値に
達するとオンさせる機能を有し、かつ制御信号Scにより
その上限値および下限値をシフトする機能を有する。こ
のヒステリシスコンパレータの具体例を第６図に示し後
述する。
すなわち、直列接続された正側の直流電源２および負側
の直流電源３が用意され、直流電源２の正極と負荷の間
に、 スイッチング素子12→電流検出要素13→リアクトル14→
被制御スイッチング素子１の制御端子 の直列回路が構成されるように接続し、ダイオード16を
スイッチング素子12の出力側がカソード側、直流電流３
の負極がアノード側となるよう接続し、被制御スイッチ
ング素子１を制御するスイッチング素子11を被制御スイ
ッチング素子１の制御端子と直流電源３の負極との間に
接続してなる。
の直流電源３が用意され、直流電源２の正極と負荷の間
に、 スイッチング素子12→電流検出要素13→リアクトル14→
被制御スイッチング素子１の制御端子 の直列回路が構成されるように接続し、ダイオード16を
スイッチング素子12の出力側がカソード側、直流電流３
の負極がアノード側となるよう接続し、被制御スイッチ
ング素子１を制御するスイッチング素子11を被制御スイ
ッチング素子１の制御端子と直流電源３の負極との間に
接続してなる。
かくの如き接続構成の動作を第２図〜第５図を用いて説
明すると、つぎの如くである。
明すると、つぎの如くである。
ここに、第２図および第４図は被制御スイッチング素子
をオンおよびオフさせる場合の動作説明を示し、第３図
および第５図は被制御スイッチング素子をオンオフさせ
た場合および全体のタイムチャートである。
をオンおよびオフさせる場合の動作説明を示し、第３図
および第５図は被制御スイッチング素子をオンオフさせ
た場合および全体のタイムチャートである。
さて、被制御スイッチング素子１をオンさせる場合に
は、制御用スイッチング素子11をオフさせると同時に、
ヒステリシスコンパレータ15の検出値（上限値、下限値
とも）を低下させる。以下、これを各々オン時上限値、
オン時下限値という。
は、制御用スイッチング素子11をオフさせると同時に、
ヒステリシスコンパレータ15の検出値（上限値、下限値
とも）を低下させる。以下、これを各々オン時上限値、
オン時下限値という。
制御用スイッチング素子11がオンしている期間中に高レ
ベル（以下オン時上限値、オフ時下限値という）にセッ
トされてリアクトル14に流れている電流は、リアクトル
14の作用により急速に減少せず、したがってヒステリシ
スコンパレータ15はスイッチング素子12をヒステリシス
コンパレータ15のオン時下限値に達するまでオフさせ続
ける。この時間以降はヒステリシスコンパレータ15がオ
ン時下限値およびオン時上限値の間で作動し、スイッチ
ング素子12をオンオフさせ、スイッチング素子12がオン
のときは、第２図に実線で示される経路で電流I1が流
れ、被制御スイッチング素子１の駆動電流となる。
ベル（以下オン時上限値、オフ時下限値という）にセッ
トされてリアクトル14に流れている電流は、リアクトル
14の作用により急速に減少せず、したがってヒステリシ
スコンパレータ15はスイッチング素子12をヒステリシス
コンパレータ15のオン時下限値に達するまでオフさせ続
ける。この時間以降はヒステリシスコンパレータ15がオ
ン時下限値およびオン時上限値の間で作動し、スイッチ
ング素子12をオンオフさせ、スイッチング素子12がオン
のときは、第２図に実線で示される経路で電流I1が流
れ、被制御スイッチング素子１の駆動電流となる。
また、スイッチング素子12がオフのときは、第２図の点
線で示す経路で、リアクトル14の蓄積エネルギーによる
電流I2が引き続き流れ、被制御スイッチング素子１の駆
動電流を維持することになる。よって、先の本出願人に
よる提案でも詳述されている如く、スイッチング素子12
をヒステリススコンパレータ15にてオンオフ比制御する
ことによって、リップル電流ΔＩをもった一定電流とす
ることができる。なお、第３図にてLHは高レエル、LLは
低レベルを示す。
線で示す経路で、リアクトル14の蓄積エネルギーによる
電流I2が引き続き流れ、被制御スイッチング素子１の駆
動電流を維持することになる。よって、先の本出願人に
よる提案でも詳述されている如く、スイッチング素子12
をヒステリススコンパレータ15にてオンオフ比制御する
ことによって、リップル電流ΔＩをもった一定電流とす
ることができる。なお、第３図にてLHは高レエル、LLは
低レベルを示す。
ここで、制御信号Scをなくす（本例では高レベルとす
る）と、スイッチング素子11をオンさせると同時に、ヒ
ステリシスコンパレータ15の電流設定値を高レベルのオ
フ時上限値とオフ時下限値に切り換える。これにより、
リアクトル14に流れていた電流はスイッチング素子11に
転流すると同時に、被制御スイッチング素子１からのオ
フ電流を、つぎの経路、 被制御スイッチング素子１の制御端子→スイッチング素
子11→直流電源３で流し、被制御スイッチング素子１を
オフさせる。
る）と、スイッチング素子11をオンさせると同時に、ヒ
ステリシスコンパレータ15の電流設定値を高レベルのオ
フ時上限値とオフ時下限値に切り換える。これにより、
リアクトル14に流れていた電流はスイッチング素子11に
転流すると同時に、被制御スイッチング素子１からのオ
フ電流を、つぎの経路、 被制御スイッチング素子１の制御端子→スイッチング素
子11→直流電源３で流し、被制御スイッチング素子１を
オフさせる。
一方、ヒステリシスコンパレータ15の設定値は高レベル
になっているため、スイッチング素子12はオン状態を続
ける。これにより、リアクトル14に流れる電流はオフ時
上限値に達するまで増加する。オフ時上限値に達すると
スイッチング素子12はオフし、それ以降はオフ時上限値
と下限値の間にリアクトル14の電流が制御される。かよ
うにして、スイッチング素子12がオンのときは第４図の
実線で示す経路で流れ、オフ時には点線で示す経路に電
流が流れる。よって、被制御スイッチング素子１をオン
させるときと同様に、リアクトル14に流れる電流を一定
に制御することができる。
になっているため、スイッチング素子12はオン状態を続
ける。これにより、リアクトル14に流れる電流はオフ時
上限値に達するまで増加する。オフ時上限値に達すると
スイッチング素子12はオフし、それ以降はオフ時上限値
と下限値の間にリアクトル14の電流が制御される。かよ
うにして、スイッチング素子12がオンのときは第４図の
実線で示す経路で流れ、オフ時には点線で示す経路に電
流が流れる。よって、被制御スイッチング素子１をオン
させるときと同様に、リアクトル14に流れる電流を一定
に制御することができる。
つぎに、被制御スイッチング素子１をオンさせるために
は、制御信号Scを印加（本例では低レベル）し、スイッ
チング素子11をオフさせると同時に、ヒステリシスコン
パレータ15をオン時上限値とオン時下限値に切り換え
る。
は、制御信号Scを印加（本例では低レベル）し、スイッ
チング素子11をオフさせると同時に、ヒステリシスコン
パレータ15をオン時上限値とオン時下限値に切り換え
る。
かくの如くに、第１図の回路の接続構成を機能させるこ
とにより、被制御スイッチング素子１に安定したオーバ
ードライブ電流とそれに続く連続オン電流を流すことが
できるものである。
とにより、被制御スイッチング素子１に安定したオーバ
ードライブ電流とそれに続く連続オン電流を流すことが
できるものである。
さらに、ヒステリシスコンパレータの具体例を第６図に
示す。
示す。
第６図においては、電流検出要素として簡便な抵抗器13
を用いており、ヒステリシスコンパレータ15は、電圧コ
ンパレータ151と抵抗器152〜156からなる。ここに、抵
抗器152は電流検出要素13からの電圧を演算し、抵抗器1
53はオン時の上下限値を決め、抵抗器156はオフ時の上
下限値を決め、抵抗器154はヒステリシス幅（上限値と
下限値との差）を決める正帰還抵抗としてそれぞれ効用
している。
を用いており、ヒステリシスコンパレータ15は、電圧コ
ンパレータ151と抵抗器152〜156からなる。ここに、抵
抗器152は電流検出要素13からの電圧を演算し、抵抗器1
53はオン時の上下限値を決め、抵抗器156はオフ時の上
下限値を決め、抵抗器154はヒステリシス幅（上限値と
下限値との差）を決める正帰還抵抗としてそれぞれ効用
している。
さらに、本ヒステリシスコンパレータの適用について説
明を加えると、スイッチング素子12がオンしてリアクト
ル14の電流が増加すると、電流検出要素13の電圧も増
し、電圧コンパレータ151の＋端子の電位が低下し、−
端子の電位以下となると、電圧コンパレータ151が反転
してその出力が「Ｌ」レベルとなり、抵抗器154の正帰
環作用により確実に低レベルとなる。
明を加えると、スイッチング素子12がオンしてリアクト
ル14の電流が増加すると、電流検出要素13の電圧も増
し、電圧コンパレータ151の＋端子の電位が低下し、−
端子の電位以下となると、電圧コンパレータ151が反転
してその出力が「Ｌ」レベルとなり、抵抗器154の正帰
環作用により確実に低レベルとなる。
これにより、スイッチング素子12がオフし、リアクトル
14の電流が減少して行き電流検出要素13の電圧が低下
し、電圧コンパレータ151の＋端子の電位が上昇し、−
端子の電位以上となると、電圧コンパレータ151が再び
反転してその出力が「Ｈ」レベルとなり、スイッチング
素子12を再びオンさせ、以後この動作を繰り返す。
14の電流が減少して行き電流検出要素13の電圧が低下
し、電圧コンパレータ151の＋端子の電位が上昇し、−
端子の電位以上となると、電圧コンパレータ151が再び
反転してその出力が「Ｈ」レベルとなり、スイッチング
素子12を再びオンさせ、以後この動作を繰り返す。
また、制御信号Scが「Ｈ」レベルとなると、抵抗器156
を経由して電流が電圧コンパレータ151の＋端子に流れ
込むため、電圧コンレータ151の動作する電流検出要素1
3の電圧値は上昇する。つまり、リアクトル14に流れる
電流は増加する。
を経由して電流が電圧コンパレータ151の＋端子に流れ
込むため、電圧コンレータ151の動作する電流検出要素1
3の電圧値は上昇する。つまり、リアクトル14に流れる
電流は増加する。
なお、リアクトル14は鉄心を用いたものとし、被制御ス
イッチング素子１のオン時に、リアクトル14に流れる電
流では、その鉄心は磁気的に非飽和領域となるように
し、これより少し大きな電流で飽和領域となり、リアク
トル14のインダクタンスは、空心の場合の値に近くなる
よにすることにより、リアクトル14の電流を急速に増減
することができる。よって、これは高周波数で動作する
スイッチング素子の駆動回路にも有用なことは明らかで
ある。
イッチング素子１のオン時に、リアクトル14に流れる電
流では、その鉄心は磁気的に非飽和領域となるように
し、これより少し大きな電流で飽和領域となり、リアク
トル14のインダクタンスは、空心の場合の値に近くなる
よにすることにより、リアクトル14の電流を急速に増減
することができる。よって、これは高周波数で動作する
スイッチング素子の駆動回路にも有用なことは明らかで
ある。
なおまた、チョッピング用および制御用のスイッチング
素子には、トランジスタ、FET等であればどのようなも
のであってもよく、さらに電流検出要素は、抵抗、ホー
ル素子を用いたものなどとらわれるものではなく、さら
にまたその挿入個所も、電流検出要素とリアクトルの順
序を逆にしても差し支えないことは言うまでもない。
素子には、トランジスタ、FET等であればどのようなも
のであってもよく、さらに電流検出要素は、抵抗、ホー
ル素子を用いたものなどとらわれるものではなく、さら
にまたその挿入個所も、電流検出要素とリアクトルの順
序を逆にしても差し支えないことは言うまでもない。
以上説明したように本発明によれば、格別な回路構成に
より、被制御スイッチング素子の駆動電流を、直流電流
の電圧変動および各部品の特性のバラツキによっても変
動させることなく、立ち上がりの急峻なオーバードライ
ブ電流を有した一定電流とし得るものであり、安定した
スイッチング駆動が可能で実用上顕著な装置を提供でき
る。
より、被制御スイッチング素子の駆動電流を、直流電流
の電圧変動および各部品の特性のバラツキによっても変
動させることなく、立ち上がりの急峻なオーバードライ
ブ電流を有した一定電流とし得るものであり、安定した
スイッチング駆動が可能で実用上顕著な装置を提供でき
る。
さらには電流制限用抵抗器が除去され、無用の発熱防止
および直流電源容量を小さくできることは勿論である。
および直流電源容量を小さくできることは勿論である。
第１図は本発明による基本回路構成を示す回路図、 第２図は被制御スイッチング素子をオンさせる場合の動
作説明図、 第３図は被制御スイッチング素子をオンオフさせた場合
のタイムチャート、 第４図は被制御スイッチング素子をオフさせる場合の動
作説明図、 第５図は全体のタイムチャート、 第６図はヒステリシスコンパレータの具体例を示す回路
図、 第７図は従来例の基本回路構成を示す回路図である。 １……被制御スイッチング素子 2,3,4……直流電源 7,8,11,12……スイッチング素子 13……抵抗器（電流検出要素） 14……リアクトル 15……ヒステリシスコンパレータ 16……ダイオード Sc……制御信号
作説明図、 第３図は被制御スイッチング素子をオンオフさせた場合
のタイムチャート、 第４図は被制御スイッチング素子をオフさせる場合の動
作説明図、 第５図は全体のタイムチャート、 第６図はヒステリシスコンパレータの具体例を示す回路
図、 第７図は従来例の基本回路構成を示す回路図である。 １……被制御スイッチング素子 2,3,4……直流電源 7,8,11,12……スイッチング素子 13……抵抗器（電流検出要素） 14……リアクトル 15……ヒステリシスコンパレータ 16……ダイオード Sc……制御信号
Claims (2)
- 【請求項１】直列に接続された２個の直流電源（2,3）
の正側電源（２）の正極と負極の間に、チョッピング用
スイッチング素子（12）と、電流検出要素（13）と、リ
アクトル（14）と、被制御スイッチング素子（１）の制
御端子との直列回路を接続するとともに、このチョッピ
ング用スイッチング素子（12）と電流検出要素（13）と
の接続点側にカソードが接続され、また負側電源（３）
の負極側にアノードが接続されるようダイオード（16）
を接続し、前記被制御スイッチング素子（１）の制御端
子と、負側電源（３）の負極の間に制御用スイッチング
素子（11）を接続し、さらに前記チョッピング用スイッ
チング素子（12）の制御ゲート側入力と前記電流検出要
素（13）の出力との間に、ヒステリシスコンパレータ
（15）を接続し、該ヒステリシスコンパレータ（15）
は、その制御入力側に制御信号Scの供給を受けて、制御
信号Scによりその設定値を与えられ、また前記検出要素
（13）の出力値によって動作してチョッピング用スイッ
チング素子（12）を駆動する如く構成され、 前記ヒステリシスコンパレータ（15）は、被制御スイッ
チング素子（１）をオンさせるため、制御用スイッチン
グ素子（11）のオン時には設定値を大として、そのオン
開始時にのみ大きな電流を流し、その後被制御スイッチ
ング素子（１）に必要とされる連続オン電流値で動作さ
せる如く構成したことを特徴とするスイッチング素子の
駆動回路。 - 【請求項２】前記リアクトル（14）は鉄心を有するもの
とし、前記ヒステリシスコンパレータ（15）が低い設定
値で動作している場合、リアクトル（14）に流れる電流
では鉄心は磁気飽和とならない領域となるようにすると
ともに、高い設定値で動作している場合に、リアクトル
（14）に流れる電流では鉄心が磁気飽和領域となり、か
つ空心時のインダクタンスとなるようにしたことを特徴
とする請求項１記載のスイッチング素子の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234456A JPH0799931B2 (ja) | 1989-09-08 | 1989-09-08 | スイッチング素子の駆動回路 |
| US07/575,312 US5077487A (en) | 1989-09-08 | 1990-08-30 | Driver circuit for a large capacity switching element |
| DE69029885T DE69029885T2 (de) | 1989-09-08 | 1990-09-07 | Treiberschaltung für ein Schaltelement mit grosser Eingangskapazität |
| EP90309799A EP0416933B1 (en) | 1989-09-08 | 1990-09-07 | Driver circuit for a large capacity switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234456A JPH0799931B2 (ja) | 1989-09-08 | 1989-09-08 | スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397315A JPH0397315A (ja) | 1991-04-23 |
| JPH0799931B2 true JPH0799931B2 (ja) | 1995-10-25 |
Family
ID=16971286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234456A Expired - Lifetime JPH0799931B2 (ja) | 1989-09-08 | 1989-09-08 | スイッチング素子の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5077487A (ja) |
| EP (1) | EP0416933B1 (ja) |
| JP (1) | JPH0799931B2 (ja) |
| DE (1) | DE69029885T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166544A (en) * | 1991-09-18 | 1992-11-24 | Sgs-Thomson Microelectronics, Inc. | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on |
| DE4136181A1 (de) * | 1991-11-02 | 1993-05-06 | Asea Brown Boveri Ag, Baden, Aargau, Ch | Gto-thyristorschaltung |
| EP0660982B1 (de) * | 1992-09-21 | 1999-01-27 | Siemens Aktiengesellschaft | Ansteuerschaltung für einen abschaltbaren thyristor |
| US5684426A (en) * | 1995-12-21 | 1997-11-04 | General Electric Company | GTO gate driver circuits for snubbered and zero voltage soft switching converters |
| DE19731836A1 (de) | 1997-07-24 | 1999-01-28 | Asea Brown Boveri | Verfahren und Vorrichtung zum Ansteuern eines Abschaltthyristors |
| US6404265B1 (en) * | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
| JP3978312B2 (ja) * | 2001-02-27 | 2007-09-19 | 三菱電機株式会社 | サイリスタ用ゲートドライバ |
| JP5258706B2 (ja) * | 2009-08-25 | 2013-08-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置のゲート駆動回路 |
| US9401708B2 (en) * | 2014-05-20 | 2016-07-26 | General Electric Company | Gate drive unit and method for controlling a gate drive unit |
| EP4175178A1 (en) * | 2021-10-28 | 2023-05-03 | Ecole Polytechnique Federale De Lausanne (Epfl) | Gate unit for a gate-commutated thyristor and integrated gate-commutated thyristor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6036708B2 (ja) * | 1978-02-24 | 1985-08-22 | 株式会社日立製作所 | 電界効果形サイリスタのゲ−ト回路 |
| JPS5545274A (en) * | 1978-09-26 | 1980-03-29 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
| JPS5545276A (en) * | 1978-09-27 | 1980-03-29 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
| JPS5553177A (en) * | 1978-10-12 | 1980-04-18 | Toshiba Corp | Driving circuit of gto thyristor |
| DE2907403A1 (de) * | 1979-02-23 | 1980-09-04 | Licentia Gmbh | Anordnung zur erzeugung von loeschimpulsen fuer einen leistungshalbleiter |
| JPS57151264A (en) * | 1981-03-16 | 1982-09-18 | Hitachi Ltd | Gate circuit for gate turn-off thyristor |
| JPS60116A (ja) * | 1983-06-15 | 1985-01-05 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタのゲ−ト駆動回路 |
| JPS61230519A (ja) * | 1985-04-05 | 1986-10-14 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタの駆動回路 |
| JPS61254066A (ja) * | 1985-04-30 | 1986-11-11 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
| JPS6288425A (ja) * | 1985-10-14 | 1987-04-22 | Fuji Electric Co Ltd | 半導体デバイスの駆動回路 |
| DE3617185A1 (de) * | 1986-05-21 | 1987-11-26 | Licentia Gmbh | Anordnung zur steuerung von abschaltthyristoren, insbesondere hoeherer leistung |
| DE3717253A1 (de) * | 1986-05-26 | 1987-12-03 | Hitachi Ltd | Direkte parallelschaltung von abschaltbaren halbleiterelementen |
| JPS63110815A (ja) * | 1986-10-29 | 1988-05-16 | Hitachi Ltd | ゲ−トタ−ンオフ型サイリスタの直接並列接続回路 |
-
1989
- 1989-09-08 JP JP1234456A patent/JPH0799931B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-30 US US07/575,312 patent/US5077487A/en not_active Expired - Fee Related
- 1990-09-07 DE DE69029885T patent/DE69029885T2/de not_active Expired - Fee Related
- 1990-09-07 EP EP90309799A patent/EP0416933B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0416933B1 (en) | 1997-02-05 |
| EP0416933A2 (en) | 1991-03-13 |
| DE69029885T2 (de) | 1997-06-26 |
| US5077487A (en) | 1991-12-31 |
| DE69029885D1 (de) | 1997-03-20 |
| JPH0397315A (ja) | 1991-04-23 |
| EP0416933A3 (en) | 1993-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040120094A1 (en) | Solenoid drive apparatus and drive method | |
| JPH0799931B2 (ja) | スイッチング素子の駆動回路 | |
| US4393316A (en) | Transistor drive circuit | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| JP2737391B2 (ja) | リンギングチョークコンバータ | |
| JPH03207266A (ja) | リンギングチョークコンバータ | |
| JP2893466B2 (ja) | プッシュプルインバータ | |
| JP2506644Y2 (ja) | パルス幅変調制御インバ―タの電圧調節器 | |
| SU1119137A1 (ru) | Импульсный преобразователь посто нного напр жени | |
| SU1385205A1 (ru) | Многоканальный стабилизированный преобразователь | |
| JPH055699Y2 (ja) | ||
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| KR950000774Y1 (ko) | 스너버 에너지 회생회로 | |
| JPS6271473A (ja) | 出力電流検出回路 | |
| JPH0974740A (ja) | 直流電力制御装置 | |
| JPS58151878A (ja) | 直流変換回路 | |
| JPH04344165A (ja) | スイッチング素子の駆動回路 | |
| JPH07194116A (ja) | 直流電源装置 | |
| JPH0392012A (ja) | スイッチ素子の駆動回路 | |
| JPS63265524A (ja) | 電源回路 | |
| JPS607412B2 (ja) | スイツチング回路 | |
| JPS6173576A (ja) | 電力変換装置 | |
| JPS6046574B2 (ja) | スイッチングトランジスタの駆動回路 | |
| JPS596585B2 (ja) | トランジスタ駆動回路 | |
| JPH07163157A (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |