JPH0779147A

JPH0779147A - 光ｓｉサイリスタ駆動回路及びその保護回路

Info

Publication number: JPH0779147A
Application number: JP13025694A
Authority: JP
Inventors: Akira Baba; 晃馬場; Kazuo Sugimura; 一男杉村; Satoshi Miwa; 智三輪; Keizo Yamamoto; 慶三山本; Masayuki Saito; 雅之斎藤
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1993-07-12
Filing date: 1994-06-13
Publication date: 1995-03-20
Also published as: US5534735A

Abstract

(57)【要約】【目的】光リレーとして良好なスイッチング特性を有
する光ＳＩサイリスタ駆動回路を提供するとともに、熱
暴走による素子破壊から保護する保護回路を提供するこ
とを目的とする。【構成】ゲートとカソード間に抵抗Ｒ₁が接続された
光ＳＩサイリスタ１と、そのゲートにドレインを接続し
たＭＯＳトランジスタ２と、ＭＯＳトランジスタ２のゲ
ート・ソース間に接続された抵抗Ｒ₂と、抵抗Ｒ₂に並
列に接続されたフォト・ダイオードＤ₁乃至Ｄ_nとから
なり、光ＳＩサイリスタ１のカソードとＭＯＳトランジ
スタ２のソースとが共通接続されて接地され、フォト・
ダイオードＤ₁乃至Ｄ_nに照射されるクエンチ光ＬＱに
よって、光ＳＩサイリスタ１をターン・オフするように
なされたＳＩサイリスタ駆動回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ＳＩ（静電誘導）サ
イリスタ駆動回路及びその保護回路に関するものであ
り、詳細に説明すると、高耐圧特性を有し、大電流を開
閉し得る光リレーとして用いられ得る光ＳＩサイリスタ
駆動回路に係り、且つ、光ＳＩサイリスタのターン・オ
ン電流が過剰に流れた際に、光ＳＩサイリスタが熱破壊
されるのを防護する保護回路に係るものである。更に、
光ＳＩサイリスタのスイッチング特性の改善や負のバイ
アス電圧を必要としない光ＳＩサイリスタ駆動回路に係
るものである。

【０００２】

【従来の技術】一般に、光ＳＩサイリスタは、高耐圧特
性を有し、大電流を開閉し得ることから、光リレーとし
て用いられている。図１５は、従来の光ＳＩサイリスタ
駆動回路の一例を示しており、１ａ，１ｂは光ＳＩサイ
リスタである。光ＳＩサイリスタ１ａ，１ｂのゲートと
カソード間にそれぞれ抵抗Ｒａ，Ｒｂが接続され、光Ｓ
Ｉサイリスタ１ａのアノードは、負荷３に接続されて電
圧源Ｅ₁に接続され、そのカソードは接地されている。
光ＳＩサイリスタ１ａのゲートは光ＳＩサイリスタ１ｂ
のアノードに接続され、光ＳＩサイリスタ１ｂのカソー
ドは負電圧源Ｅ₂に接続されている。光ＳＩサイリスタ
１ａは、トリガ光ＬＴが入射されるとターン・オンし、
光ＳＩサイリスタ１ｂはクエンチ光ＬＱが入射されると
ターン・オンして、光ＳＩサイリスタ１ａのゲートに蓄
積された電荷が引き抜かれ、光ＳＩサイリスタ１ａはタ
ーン・オフする。

【０００３】図１６は、光ＳＩサイリスタ駆動回路の他
の例を示しており、この駆動回路は、光ＳＩサイリスタ
１ａのゲートと光ＳＩサイリスタ１ｂのアノード間に電
解コンデンサＣが接続され、光ＳＩサイリスタ１ａ，１
ｂのカソードは共通接続されて接地されている。光ＳＩ
サイリスタ１ｂのアノードは、ダーリントン接続された
光ＳＩサイリスタ５ａ，５ｂの共通接続されたカソード
に接続されている。光ＳＩサイリスタ５ａのアノードと
光ＳＩサイリスタ５ｂのゲート間に抵抗Ｒｃが接続され
ている。光ＳＩサイリスタ１ａのアノードと電圧源Ｅ₁
間に負荷３が接続され、光ＳＩサイリスタ５ａのアノー
ドと抵抗Ｒｃとの接続点は電圧源Ｅ₃に接続されてい
る。

【０００４】

【発明が解決しようとする課題】上述のように、図１５
の光ＳＩサイリスタ駆動回路では、正負の電圧源を設け
る必要があり、駆動回路が複雑になる欠点がある。この
欠点を解消する為に、図１６の光ＳＩサイリスタ駆動回
路では、この負電圧源に置き換えて電解コンデンサＣを
用いて負のバイアス電圧を発生させて、そのバイアス電
圧を光ＳＩサイリスタ１ａのゲートに印加してターン・
オフさせている。しかしながら、電解コンデンサＣは外
付けにしなければならないので、部品数が増加するとと
もに、ダーリントン接続された光ＳＩサイリスタに印加
する正の電圧源Ｅ₃を必要とするので、改善の余地があ
る。

【０００５】又、光ＳＩサイリスタを光リレーとして用
いるには、良好なスイッチング特性が要求されている。
しかしながら、これらの光ＳＩサイリスタ駆動回路は、
ターン・オンする際にはゲートに電荷を蓄積する必要が
あり、又、ターン・オフする際には、ゲートに蓄積され
た電荷を引き抜いている。従って、図１５のように光Ｓ
Ｉサイリスタを二段で構成してスイッチングさせること
は、光ＳＩサイリスタ１ａのスイッチング動作を遅延さ
せる要因となっている。更に、光ＳＩサイリスタは、タ
ーン・オン電流が素子の定格以上の過電流が流れた場合
に発生熱によって、素子が破壊されるおそれがあり、過
剰電流による保護回路を必要とする。

【０００６】本発明は、上述のような欠点に鑑みなされ
たものであり、光リレーとして良好なスイッチング特性
を有する光ＳＩサイリスタ駆動回路を提供するととも
に、熱暴走による素子破壊から保護する保護回路を提供
することを目的とするものである。更に、本発明は、外
付けの負のバイアス電圧源を必要としない光ＳＩサイリ
スタ駆動回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成する為に
なされたものであり、本発明の光ＳＩサイリスタ駆動回
路（請求項１）は、光ＳＩサイリスタと、光起電力素子
からの光電流による電圧によってバイアスされ、前記光
ＳＩサイリスタのゲートに蓄積された電荷を引き抜くＭ
ＯＳトランジスタとを備えることを特徴とするものであ
る。又、本発明の光ＳＩサイリスタ駆動回路（請求項
２）は、光ＳＩサイリスタと、前記光ＳＩサイリスタの
ゲート・カソード間に接続されたＭＯＳトランジスタ
と、前記ＭＯＳトランジスタのゲート・ソース間に接続
された抵抗と、光起電力素子と、前記光起電力素子から
の光電流が充電されるコンデンサと、前記光起電力素子
からの光電流と前記コンデンサの充電電流を前記抵抗に
供給するフォト・カップラーとからなることを特徴とす
るものである。又、請求項３に於いて、前記光ＳＩサイ
リスタのゲートと前記ＭＯＳトランジスタのドレイン間
又は前記光ＳＩサイリスタのカソードと前記ＭＯＳトラ
ンジスタのソース間に、インダクターを具備することを
特徴とする光ＳＩサイリスタ駆動回路である。

【０００８】又、本発明に係る光ＳＩサイリスタ駆動回
路の保護回路（請求項４）は、前記光ＳＩサイリスタ駆
動回路が光ＳＩサイリスタと、光起電力素子からの光電
流による電圧によってバイアスされ、前記光ＳＩサイリ
スタのゲートに蓄積された電荷を引き抜くＭＯＳトラン
ジスタとからなり、その保護回路が前記光ＳＩサイリス
タのアノードとカソード間に接続されたスナバ回路と、
前記スナバ回路からの出力によって前記光起電力素子に
光を照射する発光素子とを備え、前記発光素子の発光に
基づいて前記光ＳＩサイリスタを制御することを特徴と
するものである。

【０００９】又、本発明に係る光ＳＩサイリスタ駆動回
路（請求項５）は、光ＳＩサイリスタと、光起電力素子
と、前記光起電力素子からの光電流によって電圧を発生
する少なくとも二つの抵抗からなる直列抵抗と、前記直
列抵抗の端子間電圧によってバイアスされて前記光ＳＩ
サイリスタのゲートに蓄積された電荷を引き抜くＭＯＳ
トランジスタと、前記ＭＯＳトランジスタのドレインと
前記抵抗の接続点間に接続されたダイオードとを備える
ことを特徴とするものである。又、本発明に係る光ＳＩ
サイリスタ駆動回路（請求項６）は、光ＳＩサイリスタ
のゲート・カソードにノーマリ・オン型のＳＩトランジ
スタのドレイン・ソースが夫々接続され、前記ＳＩトラ
ンジスタのドレイン・ソース間の抵抗値を高抵抗とし、
前記光ＳＩサイリスタにトリガ光を照射してターン・オ
ン状態とするとともに、前記ＳＩトランジスタのドレイ
ン・ソース間の抵抗値を低抵抗として前記光ＳＩサイリ
スタをターン・オフ状態とすることを特徴とするもので
ある。

【００１０】又、本発明に係る光ＳＩサイリスタ駆動回
路（請求項７）は、光ＳＩサイリスタのゲートにノーマ
リ・オン型のＳＩトランジスタのアノードが接続され、
前記ＳＩトランジスタのゲートとカソードに光起電力素
子のカソードとアノードが夫々接続され、且つ、前記光
起電力素子に並列に抵抗が接続されてなることを特徴と
するものである。又、前記光ＳＩサイリスタ駆動回路
（請求項８）が、前記光ＳＩサイリスタのゲートと前記
ＳＩトランジスタのドレイン間又は前記光ＳＩサイリス
タのカソードと前記ＳＩトランジスタのソース間に、イ
ンダクターを具備することを特徴とするものである。
又、前記光ＳＩサイリスタ駆動回路（請求項９）が、前
記光起電力素子がフォト・ダイオードの直列回路による
ことを特徴とするものである。又、前記光ＳＩサイリス
タ駆動回路の保護回路（請求項１０）に於いて、前記光
ＳＩサイリスタのアノード・カソード間に、スナバ回路
を設け、前記スナバ回路からの出力によって前記光起電
力素子に光を照射して光電流に基づいて電圧発生手段を
備え、前記電圧発生手段によって前記ＳＩトランジスタ
のドレイン・ソース間の抵抗値を低抵抗とし前記て光Ｓ
Ｉサイリスタを制御することを特徴とするものである。

【００１１】

【作用】上記の手段により、本発明に係る光ＳＩサイリ
スタ駆動回路（請求項１）は、光ＳＩサイリスタを一段
とし、光ＳＩサイリスタのゲートに蓄積された電荷を、
光起電力素子による光起電力によってバイアスされたＭ
ＯＳトランジスタを介して強制的に引き抜いて、ターン
・オフさせるようにしたものであり、従来必要としてい
た光ＳＩサイリスタの負の電圧源を用いる必要がなくな
るとともに、光ＳＩサイリスタのスイッチング特性が改
善される。更に、本発明に係る光ＳＩサイリスタ駆動回
路（請求項２）は、光起電力発生素子に並列に接続され
たコンデンサを光電流で充電し、光ＳＩサイリスタのタ
ーン・オフ時にコンデンサの充電電圧をバイアス電圧と
して瞬時にＭＯＳトランジスタのゲートに印加して光Ｓ
Ｉサイリスタをターン・オフすることによって、スイッ
チング特性を改善している。又、本発明に係る光ＳＩサ
イリスタ駆動回路（請求項３）は、光ＳＩサイリスタの
ゲートとＭＯＳトランジスタのドレイン間又は光ＳＩサ
イリスタのカソードとＭＯＳトランジスタのソース間に
インダクターを備えることにより、ターン・オフ後にイ
ンダクターに発生する逆起電力によって負の電圧を光Ｓ
Ｉサイリスタのゲートに印加してターン・オフ動作を安
定させるものであり、光ＳＩサイリスタのスイッチング
特性が改善される。又、本発明に係る光ＳＩサイリスタ
駆動回路（請求項４）は、光ＳＩサイリスタのアノード
・カソード間にスナバ回路を設け、スナバ回路に所定の
電流以上の電流が流れた場合に、ＭＯＳトランジスタの
バイアス回路をクエンチ光によって制御し、光ＳＩサイ
リスタをターン・オフするようにしたものである。

【００１２】又、本発明の光ＳＩサイリスタ駆動回路
（請求項５）は、光ＳＩサイリスタに蓄積された電荷を
引き抜くＭＯＳトランジスタの実質的にドレインとゲー
ト間電圧差によって、ＭＯＳトランジスタのゲートに蓄
積された電荷を引き抜くようにしてスイッチング特性を
高速化したものである。又、本発明の光ＳＩサイリスタ
駆動回路（請求項６）は、光ＳＩサイリスタのスイッチ
ングに際してノーマリ・オン型のＳＩトランジスタを用
いることによって、光ＳＩサイリスタのゲート・カソー
ド間の抵抗値を制御することによって光ＳＩサイリスタ
のターン・オン及びターン・オフを制御するものであ
る。又、本発明の光ＳＩサイリスタ駆動回路（請求項
７）は、光ＳＩサイリスタのゲートにノーマリ・オン型
のＳＩトランジスタのドレインが接続され、前記ＳＩト
ランジスタのゲートとソースに光起電力素子のアノード
とカソードが夫々接続され、且つ、前記光起電力素子に
並列に抵抗が接続されており、前記ＳＩトランジスタの
ゲートに負のバイアスを与えて前記ＳＩトランジスタの
ドレイン・ソース間抵抗を変えることにより、光ＳＩサ
イリスタをスイッチングするものである。

【００１３】又、本発明の光ＳＩサイリスタ駆動回路
（請求項８）は、光ＳＩサイリスタのゲートと前記ＳＩ
トランジスタのドレイン間又は前記光ＳＩサイリスタの
カソードと前記ＳＩトランジスタのソース間に、インダ
クターを具備することにより、一層スイッチング動作を
安定化するものである。又、本発明の光ＳＩサイリスタ
駆動回路（請求項９）は、前記光起電力素子がフォト・
ダイオードの直列回路によるものであり、光ＳＩサイリ
スタが形成された半導体装置に組み込みが容易である。
又、本発明の光ＳＩサイリスタ駆動回路の保護回路（請
求項１０）は、前記光ＳＩサイリスタのアノード・カソ
ード間に、スナバ回路を設け、前記スナバ回路から得ら
れる電流に基づいて、前記光起電力素子に光を照射し
て、前記ＳＩトランジスタのドレイン・ソース間の抵抗
値を変えて光ＳＩサイリスタを制御することにより、光
ＳＩサイリスタの破壊を防止するものである。保護回路
である。

【００１４】

【実施例】以下、本発明の光ＳＩサイリスタ駆動回路の
実施例について、図面を参照して説明する。図１は、本
発明の光ＳＩサイリスタ駆動回路の一実施例を示す回路
図であり、１は光ＳＩサイリスタ、２は電界効果形トラ
ンジスタ等のＭＯＳトランジスタ、３は負荷である。光
ＳＩサイリスタ１のアノードは、負荷３に接続されて電
圧源Ｅ₀に接続され、その負電極とそのカソードは接地
されている。光ＳＩサイリスタ１のゲートとカソード間
には、抵抗Ｒ₁が接続され、そのゲートにＭＯＳトラン
ジスタ２のドレインが接続されている。ＭＯＳトランジ
スタ２のゲートとソース間には、抵抗Ｒ₂が接続され、
抵抗Ｒ₂に並列に直列接続されたフォト・ダイオードＤ
₁〜Ｄ_n（光起電力素子）が接続されている。ＭＯＳト
ランジスタ２のソースは接地されている。

【００１５】次に、図１の光ＳＩサイリスタ駆動回路の
動作について、図２の波形図を参照して説明する。この
波形図は、アノード電圧が１００Ｖであり、アノード電
流が２０Ａの時の波形図である。図２（ａ）は、光ＳＩ
サイリスタ１のアノード電圧の波形を示している。図２
（ｂ）は、光ＳＩサイリスタ１をターン・オフさせる為
のパルス状のクエンチ光ＬＱの発光タイミングを示し、
図２（ｃ）は、光ＳＩサイリスタ１をターン・オンさせ
る為のパルス状のトリガ光ＬＴの発光タイミングを示し
ている。

【００１６】光ＳＩサイリスタ１は、時刻ｔ₁でトリガ
光ＬＴが照射されると、そのゲートに電荷の蓄積が開始
され、所定のターン・オン遅延時間ｔdon が経過した
後、ターン・オンする。時刻ｔ₂でクエンチ光ＬＱをフ
ォト・ダイオードＤ₁〜Ｄ_n（例えば、１０個のフォト
・ダイオード）に照射すると、光電流ｉ₀が抵抗Ｒ₂に
流れ込み、抵抗Ｒ₂に端子間電圧が約３．９Ｖ程度の光
起電圧が発生する。この光起電圧によってＭＯＳトラン
ジスタ２はバイアスされてオンとなる。光ＳＩサイリス
タ１のゲート電圧は約０．６Ｖであり、光ＳＩサイリス
タ１のゲートに蓄積された電荷は、ＭＯＳトランジスタ
２を介して引き抜きを開始し、所定のターン・オフ遅延
時間ｔdoffが経過した後に、時刻ｔ₃で光ＳＩサイリス
タ１はターン・オフする。

【００１７】因に、実施例の光ＳＩサイリスタ駆動回路
のスイッチング特性について、トリガ光ＬＴを発光する
発光ダイオードに流されるＬＥＤ電流を一定（約２５０
ｍＡ）とし、クエンチ光ＬＱを発光する発光ダイオード
に流されるＬＥＤ電流（ I_L）の電流値に対するスイッ
チング特性として表に示す。

【００１８】

【表１】

【００１９】上記の表から明らかなように、ターン・オ
ン遅延時間（ｔdon ）及びターン・オン立ち上がり時間
（ｔr ）はＬＥＤ電流Ｉ_Lの電流値には変化がないが、
ターン・オフ遅延時間（ｔdoff）とターン・オフ立ち下
がり時間（ｔoff ）はＬＥＤ電流Ｉ_Lの電流値が大きく
なるにつれて短縮されている。しかし、表から明らかな
ように、ＬＥＤ電流Ｉ_Lが25ｍＡであっても、光ＳＩサ
イリスタを光リレーとして用いたとしても、何ら支障の
ないスイッチング特性を示している。

【００２０】図３は、本発明の光ＳＩサイリスタ駆動回
路の他の実施例を示す回路図であり、図１の実施例と
は、ＭＯＳトランジスタ２のバイアス回路が異なるのみ
であり、他の回路構成は同一である。このバイアス回路
は、発光ダイオード６ａとフォト・トランジスタ６ｂか
らなるフォト・カップラー６と、直列接続されたフォト
・ダイオードＤ₁〜Ｄ_n（光起電力素子）と、その直列
回路に並列に接続されたコンデンサＣ₁と、ＭＯＳトラ
ンジスタ２のゲート・ソース間に接続された抵抗Ｒ₂と
によって構成されている。

【００２１】その動作を簡単に説明すれば、光ＳＩサイ
リスタ１は、光ＳＩサイリスタ１とフォト・ダイオード
Ｄ₁〜Ｄ_nにトリガ光ＬＴ，ＬＴ′がそれぞれ照射され
てターン・オンし、フォト・ダイオードＤ₁〜Ｄ_nとフ
ォト・カップラー６のフォト・トランジスタ６ｂにクエ
ンチ光ＬＱ′，ＬＱがそれぞれ照射されてターン・オフ
する。

【００２２】図４（ａ）は、トリガ光ＬＴ，ＬＴ′とク
エンチ光ＬＱ，ＬＱ′を発光する為の光パルス発生回路
を示す回路であり、光パルス発生回路は、カソードを共
通とする逆流防止用ダイオードＤａ，Ｄｂと、逆流防止
用ダイオードＤａ，Ｄｂの共通接続されたカソードにア
ノードを接続した発光ダイオードＤ_E1と、逆流防止用ダ
イオードＤａのアノードに直列接続された可変抵抗Ｒ₃
と発光ダイオード６ａと、逆流防止ダイオードＤｂのア
ノードに直列接続された可変抵抗Ｒ₄と発光ダイオード
Ｄ_E2とから構成され、発光ダイオード６ａ，Ｄ_E1及びＤ
_E2のカソードは共通接続されている。

【００２３】図４（ｂ）に示すように、光パルス発生回
路にＯＮ信号を印加すると、ダイオードＤｂを介して電
流Ｉ_Aが発光ダイオードＤ_E1に流れてトリガ光ＬＴ′が
発光してフォト・ダイオードＤ₁〜Ｄ_nに照射されると
ともに、可変抵抗Ｒ₄を介して発光ダイオードＤ_E2に電
流Ｉ_Bが流れてトリガ光ＬＴが発光して光ＳＩサイリス
タ１に照射される。光ＳＩサイリスタ１は、ターン・オ
ンし、コンデンサＣ₁は光電流ｉ₀によって充電され
る。

【００２４】又、図４（ａ）の光パルス発生回路にＯＦ
Ｆ信号を印加すると、ダイオードＤａを介して電流が発
光ダイオードＤ_E1に流れてクエンチ光ＬＱ′が発光して
フォト・ダイオードＤ₁〜Ｄ_nに照射されるとともに、
可変抵抗Ｒ₃を介して発光ダイオード６ａに流れてクエ
ンチ光ＬＱが発光してフォト・ダイオード６ｂに照射さ
れてオンとなる。

【００２５】更に、その動作について詳細に説明する。
フォト・ダイオードＤ₁〜Ｄ_nにトリガ光ＬＴ′が照射
されると、光電流ｉ₀がコンデンサＣ₁に流れて充電さ
れるとともに、トリガ光ＬＴが光ＳＩサイリスタ１に照
射され、光ＳＩサイリスタ１はターン・オンして負荷３
にターン・オン電流が流れる。続いて、クエンチ光Ｌ
Ｑ′がフォト・ダイオードＤ₁〜Ｄ_nに照射されると、
光電流ｉ₀はコンデンサＣ₁に流れるとともに、既に、
コンデンサＣ₁は充電されており、フォト・トランジス
タ６ｂを介して抵抗Ｒ₂に光電流ｉ ₀と充電電流が流れ
るので、抵抗Ｒ₂に光起電圧が発生してＭＯＳトランジ
スタ２を素早くオンとして、光ＳＩサイリスタ１のゲー
トに蓄積された電荷を引き抜いて、光ＳＩサイリスタ１
はターン・オフする。

【００２６】図５は、図１と図３の光ＳＩサイリスタ駆
動回路のスイッチング特性の比較を示した図であり、そ
の横軸が光ＳＩサイリスタに流されるターン・オン電流
の電流値を示し、縦軸が遅延時間（μsec)と動作周波数
（ＫＨ_Z) をそれぞれ示している。図５の曲線１Ａ，１
Ｂは、図１の実施例のスイッチング特性を示しており、
曲線２Ａ，２Ｂは、図３の実施例のスイッチング特性を
示している。

【００２７】図１の実施例は、ターン・オン電流が１０
Ａの時、ターン・オン立ち下がり時間ｔoff は４０μse
c 程度であり、動作周波数は約５００Ｈ_Zである。しか
し、図３の実施例では、ターン・オン立ち下がり時間ｔ
off は約１５μsec となり、動作周波数は１ＫＨ_Z以上
の特性を示しており、最大１０ＫＨ_Zの高周波化が可能
である。図５から明らかなように、図１の実施例によ
り、図３の実施例が動作周波数や遅延時間から比較する
と優れていることは明らかであるが、図１の光ＳＩサイ
リスタ駆動回路であっても、光リレーとして実用上支障
のないスイッチング特性を示している。

【００２８】次に、図６は、本考案に係る光ＳＩサイリ
スタ駆動回路の保護回路の一実施例を示す回路図であ
る。図６の光ＳＩサイリスタ駆動回路の保護回路は、図
１の光ＳＩサイリスタ駆動回路には、スナバ回路とスナ
バ回路と連動する発光素子４とが備えられている。スナ
バ回路は、光ＳＩサイリスタ１のアノード・カソード間
に接続されており、スナバ・コンデンサＣ₂とスナバ・
ダイオードＤc の直列回路と、スナバ・ダイオードＤc
のアノード・カソード間に接続された直列接続された分
圧補償用抵抗Ｒ₅，Ｒ₆と、抵抗Ｒ₆の端子間に逆方向
に接続されたダイオードＤd とからなり、抵抗Ｒ₆の端
子間電圧によって、発光ダイオード等の発光素子４がバ
イアスされて発光するようになされている。

【００２９】次に、図７の波形図に基づいて、保護回路
の動作を説明する。図７（ａ）は、光ＳＩサイリスタ１
のアノードの電圧を示す波形であり、点線はターン・オ
ン電流を示している。図７（ｂ）に示すように、トリガ
光ＬＴが照射されると、光ＳＩサイリスタ１はターン・
オンして、アノード電圧が低下し、ターン・オン電流が
流れ、続いて、図７（ｃ）に示すように、クエンチ光Ｌ
Ｑがフォト・ダイオードＤ₁〜Ｄn に照射されると、ア
ノード電圧は上昇し、ターン・オン電流が遮断され、図
７（ａ）に示すような動作波形となる。

【００３０】さて、図７（ｅ）に示すように、点線で示
したターン・オン電流が時刻ｔ_Aで異常に流れ始めてス
ナバ回路に異常電流が流れると、ダイオードＤｃの端子
間電圧が抵抗Ｒ₅，Ｒ₆に印加され、抵抗Ｒ₆の分圧に
よって発生素子４に電流が流れる。時刻ｔ_Bで発光素子
４が発光し、クエンチ光ＬＱ”がフォト・ダイオードＤ
₁〜Ｄn に照射される。ＭＯＳトランジスタ２はオンと
なり、光ＳＩサイリスタ１は遮断され、過電流が流れる
のを防止する。

【００３１】次に、本発明に係る光ＳＩサイリスタ駆動
回路の他の実施例について、図８及び図９を参照して説
明する。上記実施例、例えば、図１の光ＳＩサイリスタ
駆動回路では、光ＳＩサイリスタ１に印加されるアノー
ドに印加されるアノード電圧が２００Ｖ以上であり１０
００Ｖ未満の場合には、ターン・オフが十分になされな
いおそれがあり、このような高電圧に対応した光ＳＩサ
イリスタ駆動回路として、以下のような構成としたもの
である。図８（ａ）に於いて、１は光ＳＩサイリスタ、
２は電界効果形トランジスタ等のＭＯＳトランジスタ、
３は負荷である。光ＳＩサイリスタ１のアノードは、負
荷３に接続されて電圧源Ｅ₀に接続され、その負電極と
そのカソードは接地されている。光ＳＩサイリスタ１の
ゲートとカソード間には、抵抗Ｒ₁が接続され、そのゲ
ートにはインダクタンスが約１μＨのインダクターＬ₁
の一端に接続されて、その他端がＭＯＳトランジスタ２
のドレインが接続されている。ＭＯＳトランジスタ２の
ゲートとソース間には、抵抗Ｒ₂が接続され、抵抗Ｒ₂
に並列に直列接続されたフォト・ダイオードＤ₁〜Ｄ_n
が接続されている。ＭＯＳトランジスタ２のソースは接
地されている。又、図８（ｂ）の実施例では、光ＳＩサ
イリスタ１のカソードとＭＯＳトランジスタ２のソース
間にインダクターＬ₁が接続されたものであり、そのイ
ンダクターＬ₁のインダクタンスは約１μＨである。

【００３２】次に、図８（ａ），（ｂ）の実施例に於け
る光ＳＩサイリスタ１のアノードに印加される電圧が高
電圧（２００Ｖ〜１０００Ｖ）について、図１の実施例
の動作と比較して説明する。図１の実施例に於いて、例
えば、光ＳＩサイリスタ１のアノードに３８０Ｖが印加
された場合の動作について説明する。図９（ｄ）に示す
ように、時刻ｔ₁で光ＳＩサイリスタ１にトリガ光ＬＴ
が入射されると、光ＳＩサイリスタ１はターン・オンし
て光ＳＩサイリスタ１のゲート・カソード間電圧は、図
９（ａ）に示すように、約１Ｖとなる。そのアノード電
圧Ｖ_Aは３８０Ｖから零Ｖとなる。

【００３３】続いて、図９（ｄ）に示すように、時刻ｔ
₂でクエンチ光ＬＱがフォト・ダイオードＤ₁〜Ｄ_nに
印加されると、ＭＯＳトランジスタ２がオン状態とな
り、光ＳＩサイリスタ１のゲートに蓄積された電荷を引
き抜いて光ＳＩサイリスタ１をターン・オフしようとす
るが、図９（ａ）に示すゲート電圧波形から明らかなよ
うに、光ＳＩサイリスタ１のゲート電圧Ｖ_Gが不安定と
なる。即ち、アノード電圧Ｖ_Aが大きくなれば、光ＳＩ
サイリスタはターン・オンし易くなり、ターン・オフし
難くなる傾向にある。図９（ｅ）〜（ｇ）は、図８
（ａ），（ｂ）の実施例のスイッチ動作を示しおり、光
ＳＩサイリスタ１のゲートとＭＯＳトランジスタ２のド
レイン間又は光ＳＩサイリスタ１のカソードとＭＯＳト
ランジスタ２のソース間にインダクターＬ ₁を接続する
ことによって、ターン・オフする瞬間にインダクターＬ
₁から逆起電圧としてピーク値が約−４Ｖの負電圧を発
生する。図９（ｆ）のゲート電流波形で示すように、十
分にゲート電流Ｉ_GがＭＯＳトランジスタ２から流れる
ので、光ＳＩサイリスタ１のゲートに蓄積された電荷が
引き抜かれ、光ＳＩサイリスタ１は図９（ｇ）に示すよ
うにターン・オフさせることができる。

【００３４】この実施例によれば、アノード電圧が高電
圧（２００〜１０００Ｖ）の場合であっても、確実にタ
ーン・オフさせることができる。例えば、アノード電圧
Ｖ_Aが１０００Ｖであり、アノード電流Ｉ_Aが２０Ａの
場合、光ＳＩサイリスタのスイッチング時間は、光ＳＩ
サイリスタ１のターン・オン遅延時間ｔdon が２．８μ
sec であり、ターン・オン立ち上がり時間ｔr が０．８
μscc 、ターン・オフ立ち下がり時間ｔdoffが１８μse
c 、そしてターン・オフ遅延時間ｔoff が２０．５μsc
c であった。因に、インダクターＬ₁の値は１μＨが最
適であり、これ以下の値であると逆起電力が不足してタ
ーン・オフを失敗となる。一方、インダクターＬ₁の値
が１．１〜５μＨであるとターン・オフ時のゲート電流
が限流されてターン・オフ時間が遅くなる。又、約５μ
Ｈ以上であるとリンギングを起こし、負側へ大きくスパ
イクした電圧が次の瞬間正側に跳ね返って光ＳＩサイリ
スタのゲートに印加され、ターン・オフを失敗する可能
性が高くなる。

【００３５】このように光ＳＩサイリスタ１のゲートと
ＭＯＳトランジスタ２のドレイン間又は光ＳＩサイリス
タ１のカソードとＭＯＳトランジスタ２のソース間に、
インダクターＬ₁を備えることにより、インダクターＬ
₁から発生する逆起電力による負の電圧を発生させて、
光ＳＩサイリスタ１のゲートに印加することによって、
光ＳＩサイリスタ１を確実にターン・オフさせるもので
あり、負の電圧源を設ける必要がない。

【００３６】次に、本発明に係る光ＳＩサイリスタ駆動
回路の他の実施例について、図１０を参照して説明す
る。図１０（ａ）の実施例は、図１の実施例と略同一の
回路構成となっている。相違点としては、図１の実施例
がＭＯＳトランジスタ２のゲート・ソース間に抵抗Ｒ₂
が接続されているのに対し、図１０（ａ）の実施例で
は、ＭＯＳトランジスタ２のゲート・ソース間に抵抗Ｒ
₁₀とＲ₁₁が直列に接続され、且つ、抵抗Ｒ₁₀とＲ₁₁との
接続点Ｐ₁にダイオードＤ₀のアノードが接続され、そ
のカソードがＭＯＳトランジスタ２のドレインに接続さ
れている。この実施例のＳＩサイリスタ駆動回路の動作
については、先の実施例で説明したように、光ＳＩサイ
リスタ１は、トリガ光ＬＴを照射してターン・オンさせ
る。一方、ターン・オフさせる為には、フォト・ダイオ
ードＤ₁〜Ｄn にクエンチ光ＬＱを照射して、バイアス
電圧を発生させてＭＯＳトランジスタ２をターン・オン
させて、光ＳＩサイリスタ１のゲートに蓄積された電荷
を引き抜いてターン・オフさせる。その際、クエンチ光
ＬＱを照射した後、如何に早くＭＯＳトランジスタ２の
ゲートに蓄積された電荷を引き抜くかがスイッチング速
度の高周波化に寄与する。

【００３７】図１０（ａ）の実施例では、抵抗Ｒ₁₀とＲ
₁₁の接続点Ｐ₁とＭＯＳトランジスタ２のドレインにダ
イオードＤ₀のカソードとアノードを夫々接続した構成
となっており、ＭＯＳトランジスタ２のゲートに蓄積さ
れた電荷はダイオードＤ₀を介してＭＯＳトランジスタ
２のドレイン電流として引き抜かれ、ＭＯＳトランジス
タ２がオフするまでに要する時間を短縮するものであ
る。図１０（ｂ）にその動作波形を示している。図１０
（ｂ）に基づいて詳細に説明すると、クエンチ光ＬＱが
フォト・ダイオードＤ₁〜Ｄn に照射されると、ＭＯＳ
トランジスタ２のゲート・ソース間電圧Ｖgsは徐々に上
昇して、直列接続された抵抗Ｒ₁₀，Ｒ₁₁に光電流ｉ₀が
流れ込み、抵抗Ｒ₁₀，Ｒ₁₁間に発生する電圧によってＭ
ＯＳトランジスタ２がバイアスされてオン状態となる。
クエンチ光ＬＱがフォト・ダイオードＤ₁〜Ｄn に照射
されている期間Ｔ₀、ＭＯＳトランジスタ２のゲート・
ソース間電圧Ｖ_gsは上昇して、ＭＯＳトランジスタ２が
動作し、クエンチ光ＬＱの照射が終了すると、ＭＯＳト
ランジスタ２のドレイン電圧が低下するので、ＭＯＳト
ランジスタ２のゲートに蓄積された電荷が抵抗Ｒ₁₀及び
ダイオードＤ₀を介してオン状態（低インピーダンス）
のＭＯＳトランジスタ２を介して急速に流れる。因に、
抵抗Ｒ₁₀の抵抗値を２〜１０ＫΩとし、抵抗Ｒ₁₁の抵抗
値を１００ＫΩ以上の値に設定するようにして、接続点
Ｐ₁とＭＯＳトランジスタ２のドレイン電極の電位差に
よってダイオードＤ₀を介して電荷が放電し易いように
設定している。

【００３８】図１０（ｂ）の（イ）は実施例からダイオ
ードＤ₀を外した場合のＭＯＳトランジスタ２のゲート
・ソース間電圧Ｖgsの波形を示し、（ロ）はダイオード
Ｄ₀を付加した場合のＭＯＳトランジスタ２のドレイン
・ソース間電圧Ｖgsの波形を示している。この波形から
明らかなように、ダイオードＤ₀を付加した場合は、Ｍ
ＯＳトランジスタ２のゲートに蓄積された電荷はダイオ
ードＤ₀を介して急速に引き抜かれる。電荷引き抜き時
間（放電時間）Ｔ₁，Ｔ₂は、波形図からも明らかなよ
うに、Ｔ₁≫Ｔ₂の関係にあり、放電時間はダイオード
Ｄ₀を付加したものは、ダイオードＤ₀を付加しない場
合より短縮できる。且つ、波形の立ち上がりも抑えら
れ、この実施例によれば、スイッチングにおける高周波
特性を少なくとも１０倍程度向上させることができる。
更に、この実施例ではクエンチ光ＬＱの照度が低下した
後も、ダイオードＤ₀に流れる放電電流（順方向電流）
によって、ＭＯＳトランジスタ２のゲート電圧を一定に
保つ働きをし、確実にＭＯＳトランジスタ２のゲートに
蓄積された電荷が引き抜かれるので、光ＳＩサイリスタ
１のスイッチング動作が安定する。

【００３９】次に、本発明に係る光ＳＩサイリスタ駆動
回路の他の実施例について、図１１乃至図１４を参照し
て説明する。この実施例は、外付けの負の電圧源を必要
としない光ＳＩサイリスタ駆動回路であり、図１１
（ａ）に於いて、１は光ＳＩサイリスタ、２０はノーマ
リ・オン型のＳＩトランジスタ（以下、ＳＩＴ）であ
り、光ＳＩサイリスタ１のアノードは、負荷３に接続さ
れて電圧源Ｅ₀に正電極に接続され、その負電極とその
カソードは接地される。光ＳＩサイリスタ１のゲートに
ＳＩＴ２０のアノードが接続され、そのカソードは接地
される。ＳＩＴ２０のゲートとソース間に抵抗Ｒ₂が接
続され、抵抗Ｒ₂に並列に直列接続された光起電力素子
としてのフォト・ダイオードＤ₁₁〜Ｄ_1nが接続される。
フォト・ダイオードＤ₁₁のカソードは、ＳＩＴ２０のゲ
ートと抵抗Ｒ₂の一端に接続され、フォト・ダイオード
Ｄ_1nのアノードが接地されている。

【００４０】このノーマリ・オン型のＳＩＴ２０の構成
について、その一例を図１１（ｂ）の断面図で示せば、
ｎ⁺型の半導体基板１０にｐ型のゲート拡散層１１が形
成され、ｎ^-型の拡散層からなるチャネル領域１２が形
成されている。１３は絶縁膜であり、ｎ^-型の拡散層に
はｐ型拡散層からなるソース拡散層１４が形成され、１
５はソース電極である。１６はゲート電極であり、１７
はドレイン電極である。このＳＩＴ２０は、図１２のゲ
ート電圧Ｖ_Gに対するドレイン電流とドレイン電圧の特
性から明らかなように、ゲート電圧Ｖ_Gが零ボルトから
負電圧に低下するに連れて、ドレイン電流は低下する特
性を有する。

【００４１】又、その動作原理について、図１３
（ａ），（ｂ）に基づいて簡単に説明すると、ノーマリ
・オン型のＳＩＴの動作は、図１３（ａ）に示すよう
に、ゲート・ソース間電圧Ｖ_GSを零に設定したとする
と、チャネル領域には空乏層の発生が無いので、ＳＩＴ
のオン抵抗は５０ｍΩ程度となる。従って、ＳＩＴのド
レイン・ソース間に電流が充分に流れる。一方、図１４
（ｂ）に示すように、ＳＩＴのゲート・ソース間電圧が
−３Ｖであれば、空乏層がチャネル領域に延びて電流の
通過を阻止するように働く。このようにゲート電極に印
加される電圧によって、ドレイン・ソース間の抵抗値が
変化する特性を有するＳＩＴ素子を用いる。従って、実
施例の構造に限定することなくこの種の特性を有するも
のであればよい。因に、図１１（ｂ）のＳＩＴ素子であ
れば、チャネル長Ｗ₁と拡散深さＸ₁を５μｍに設定し
たとすると、７×７ｍｍのチップサイズで充分な特性を
得ることができる。

【００４２】次に、図１１（ａ）の光ＳＩサイリスタ駆
動回路の動作について図１４（ａ）乃至（ｆ）の波形図
を参照して説明する。図１４（ａ）は光ＳＩサイリスタ
１のアノード電圧Ｖ_AKとアノード電流Ｉ_AKの波形図を示
し、（ｂ）は光ＳＩサイリスタ１のターン・オフ電流Ｉ
_GOFFの波形図を示している。（ｃ）はＳＩＴ２０のオン
抵抗値の変化を示す図であり、（ｄ）はＳＩＴ２０のゲ
ート電圧の変化を示す波形図である。（ｅ）は光ＳＩサ
イリスタ１をトリガする為の発光ダイオード等の発光素
子に供給されるトリガ用電流Ｉ _LT1の電流波形であり、
（ｆ）は光起電圧素子に光を照射する発光ダイオード等
の発光素子に供給される電流Ｉ_LT2の電流波形を示して
いる。

【００４３】先ず、光ＳＩサイリスタ１のターン・オン
動作について説明する。図１４（ｆ）の電流波形に示す
ように、光ＳＩサイリスタ１をオン状態とする前に、発
光素子に電流Ｉ_LT1を流して、フォト・ダイオードＤ₁₁
〜Ｄ_1n（光起電力素子）に光ＬＴ₂を照射する。フォト
・ダイオードＤ₁₁〜Ｄ_1nで発生した起電力により、抵抗
Ｒ₂に光電流ｉ₀を流し、抵抗Ｒ₀の端子間電圧によっ
てノーマリ・オン型のＳＩＴ２０のゲート電極に負のバ
イアス電圧を印加する。図１４（ｃ）に示すように、Ｓ
ＩＴ２０のドレイン・ソース間の抵抗値を通常の低抵抗
値（５０ｍΩ）から高抵抗値（約５００Ω〜１ＫΩ）と
するには、図１４（ｄ）に示すように、ＳＩＴ２０のゲ
ート電圧Ｖ_Gに０Ｖを印加した状態からＳＩＴ２０のゲ
ート電圧Ｖ_Gに−３Ｖ〜−５Ｖを印加する。ＳＩＴ２０
のドレイン・ソース間抵抗を高抵抗とした後に、トリガ
用電流Ｉ_LTを発光ダイオードに流し込み、光ＳＩサイリ
スタ１にトリガ光ＬＴを照射してターン・オン状態とす
る。図１４（ａ）に示すように、光ＳＩサイリスタ１は
２０Ａ程度のアノード電流Ｉ_AKが流れる。

【００４４】続いて、光ＳＩサイリスタ１のターン・オ
フ動作について説明すると、図１４（ｆ）に示すよう
に、フォト・ダイオードＤ₁₁〜Ｄ_1nに光を照射する為の
発光素子に供給されていた電流Ｉ_LT2を遮断すると、Ｓ
ＩＴ２０のドレイン・ソース間の抵抗値（５００Ω〜１
ＫΩ）が徐々に低下して低抵抗値（５０ｍΩ以下）にな
る。図１４（ｂ）に示すように、ターン・オフゲート電
流Ｉ_GOOFFのピーク電流として５〜７Ａの電流が流れて
光ＳＩサイリスタ１のゲート電極に蓄積された電荷が急
速に引き抜かれ、ターン・オフ状態となる。

【００４５】この実施例に於いて、光ＳＩサイリスタ１
がターン・オフ状態では、ＳＩＴのドレイン・ソース間
が低抵抗であり、光ＳＩサイリスタ１のゲート・カソー
ド間がショート状態となっており、光ＳＩサイリスタ１
のｄｖ／ｄｔ耐量が向上し、誤動作防止にも効果的であ
る。又、光ＳＩサイリスタのゲート・カソード間に、ノ
ーマリ・オン型のＳＩＴを備えることによって、光起電
力素子から光電流Ｉ₀を抵抗に流し込み、この抵抗間に
負のバイアス電圧を発生させてＳＩＴを制御することに
より、従来必要としていた外付けの負の電圧源を必要と
しない光ＳＩサイリスタ駆動回路とするものである。

【００４６】上述のように、本発明は、ＭＯＳトランジ
スタ或いはＳＩＴのバイアス回路として、フォト・ダイ
オード（光起電力素子）による光電流を抵抗に流し込ん
で、抵抗の端子間に発生する端子間電圧をバイアスとし
て用いているが、これに限定するものではなく、フォト
・トランジスタ等であってもよし、フォト・トランジス
タをダイオード接続したとしてもよい。しかし、これら
の回路を半導体集積化する為には、構造が簡単なことも
あって、フォト・ダイオードが最も適している。又、逆
起電力を発生するインダクターは半導体基板に形成して
もよく、ハイブリッド化或いは外部に接続するようにし
てもよく、更に、インダクターを用いてその逆起電圧に
よって負の電圧を発生させてスイッチング動作を安定す
ることは、上記実施例の全てに適応することができるこ
とは明らかである。更に、上記実施例の全てに於いて、
光ＳＩサイリスタのアノード・カソード間にスナバ回路
を備え、スナバ回路からの電流によって光ＳＩサイリス
タをターン・オフすることにより、熱暴走による破壊か
ら素子を保護する保護回路を設ける全ての実施例に適応
できることは明らかである。

【００４７】

【発明の効果】上述のように、本発明によれば、光ＳＩ
サイリスタによるスイッチング特性の良好な光リレーを
提供できる利点がある。即ち、光ＳＩサイリスタをター
ン・オフする為に、従来、外付けの負電圧源を必要とし
ていたが、光電流による光起電圧によってバイアスされ
るＭＯＳトランジスタを設けて、光ＳＩサイリスタのゲ
ートに蓄積された電荷を強制的に引き抜いて、光ＳＩサ
イリスタをターン・オフしており、負の電圧源を省くこ
とができるので、光ＳＩサイリスタ駆動回路を簡略化す
ることができる。又、光ＳＩサイリスタ駆動回路を簡略
化され、光ＳＩサイリスタのターン・オフ時に必要とし
たバイアス電圧を必要としないので、スイッチング特性
を改善することができる利点があるとともに、従来のも
のより動作周波数の高周波化が実現できる利点がある。

【００４８】無論、本来、光ＳＩサイリスタに備わった
特性である８００ボルト以上の高耐圧特性が生かせると
ともに、２０アンペア以上の大電流の開閉に適した光リ
レーが提供できる利点があり、而も、電気的・熱的安定
性が良好であり、信頼性の高い光ＳＩサイリスタ駆動回
路を提供できる利点がある。更に、光ＳＩサイリスタの
アノード・カソード間にスナバ回路を設けて所定電流値
以上の異常電流が流れた場合に、光ＳＩサイリスタをタ
ーン・オフさせて、過電流による素子の破壊を防止し
て、一層信頼性を高めることができる。更に、光ＳＩサ
イリスタ駆動回路では、光ＳＩサイリスタのゲートとＭ
ＯＳトランジスタのドレイン間又は光ＳＩサイリスタの
カソードとＭＯＳトランジスタのソース間に、インダク
ターを備えることによって、逆起電圧による負の電圧を
発生させて、確実にターン・オンさせることができる利
点がある。

【００４９】又、本発明は、ＭＯＳトランジスタのゲー
ト電極に蓄積された電荷をダイオードを用いて引き抜く
ことによって、スイッチング特性を改善することができ
る利点があり、一層高周波化が可能である利点がある。
又、本発明は、光ＳＩサイリスタの制御素子としてノー
マリ・オン型のＳＩＴを用いることにより、外付けの負
のバイアス電圧を設ける必要がなく、構成を極めて簡略
化することができる利点があるとともに、ノーマリ・オ
ン型のＳＩＴを用いた光ＳＩサイリスタ駆動回路では、
ｄｖ／ｄｔ耐量が向上し、誤動作防止にも効果的であ
る。

【図面の簡単な説明】

【図１】本発明に係る光ＳＩサイリスタ駆動回路の一実
施例を示す回路図である。

【図２】図１の光ＳＩサイリスタ駆動回路の動作を状態
を示す波形図であり、（ａ）は光ＳＩサイリスタのアノ
ード電圧の波形図を示し、（ｂ）はパルス状のクエンチ
光の波形図を示し、（ｃ）はパルス状のトリガ光の波形
図を示している。

【図３】本発明に係る光ＳＩサイリスタ駆動回路の他の
実施例を示す回路図である。

【図４】（ａ）は光パルス発生回路であり、（ｂ）はＯ
Ｎ信号とＯＦＦ信号の波形を示す波形図である。

【図５】図１と図３の実施例のターン・オン電流に対す
る遅延時間と動作周波数特性を示す図である。

【図６】本発明に係る光ＳＩサイリスタ駆動回路の保護
回路の一実施例を示す回路図である。

【図７】図６の光ＳＩサイリスタ駆動回路の保護回路の
動作を示す波形図であり、（ａ）は光ＳＩサイリスタの
アノード電圧とターン・オン電流の波形図を示し、
（ｂ）はパルス状のトリガ光の波形図を示し、（ｃ）は
パルス状のクエンチ光の波形図を示し、（ｄ）パルス状
のクエンチ光の波形図を示し、（ｅ）は異常時のアノー
ド電圧とターン・オン電流の波形図を示している。

【図８】（ａ），（ｂ）は、本発明に係る光ＳＩサイリ
スタ駆動回路の他の実施例である。

【図９】（ａ）乃至（ｇ）は、図８（ａ），（ｂ）の実
施例を説明する為の波形である。

【図１０】（ａ）は本発明の光ＳＩサイリスタ駆動回路
の他の実施例であり、（ｂ）はその動作の特性を示す波
形図である。

【図１１】（ａ）は本発明の光ＳＩサイリスタ駆動回路
の他の実施例であり、（ｂ）はそのＳＩＴ素子の断面図
である。

【図１２】ＳＩＴ素子の特性を示す図である。

【図１３】ＳＩＴ素子の原理を説明する図である。

【図１４】（ａ）〜（ｆ）は、図１１（ａ）の光ＳＩサ
イリスタ駆動回路の動作を示す波形図である。

【図１５】従来の光ＳＩサイリスタ駆動回路の一例を示
す回路図である。

【図１６】従来の光ＳＩサイリスタ駆動回路の他の例を
示す回路図である。

【符号の説明】

１光ＳＩサイリスタ２ＭＯＳトランジスタ３負荷４発光素子６フォト・カップラー６ａ発光ダイオード６ｂフォト・トランジスタ２０ＳＩトランジスタＣ₁ コンデンサＣ₂ スナバ・コンデンサＤ₁〜Ｄn フォト・ダイオードＤ₁₁〜Ｄ₁n フォト・ダイオードＤｃスナバ・ダイオードＤａ，Ｄｂ逆流防止用ダイオードＤ_E1，Ｄ_E2 発光ダイオードＲ₁，Ｒ₂，Ｒ₅，Ｒ₆，Ｒ₁₀，Ｒ₁₁ 抵抗Ｒ₃，Ｒ₄ 可変抵抗Ｅ₀ 電圧源

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本慶三静岡県裾野市御宿1500 矢崎総業株式会社内 (72)発明者斎藤雅之静岡県裾野市御宿1500 矢崎総業株式会社内

Claims

【特許請求の範囲】

【請求項１】光ＳＩサイリスタ駆動回路に於いて、光ＳＩサイリスタと、光起電力素子からの光電流による
電圧によってバイアスされ、前記光ＳＩサイリスタのゲ
ートに蓄積された電荷を引き抜くＭＯＳトランジスタと
を備えることを特徴とする光ＳＩサイリスタ駆動回路。
【請求項２】光ＳＩサイリスタ駆動回路に於いて、光ＳＩサイリスタと、前記光ＳＩサイリスタのゲート・
カソード間に接続されたＭＯＳトランジスタと、前記Ｍ
ＯＳトランジスタのゲート・ソース間に接続された抵抗
と、光起電力素子と、前記光起電力素子からの光電流が
充電されるコンデンサと、前記光起電力素子からの光電
流と前記コンデンサの充電電流を前記抵抗に供給するフ
ォト・カップラーとからなることを特徴とする光ＳＩサ
イリスタ駆動回路。
【請求項３】前記光ＳＩサイリスタのゲートと前記Ｍ
ＯＳトランジスタのドレイン間又は前記光ＳＩサイリス
タのカソードと前記ＭＯＳトランジスタのソース間に、
インダクターを具備することを特徴とする請求項１又は
２に記載の光ＳＩサイリスタ駆動回路。
【請求項４】光ＳＩサイリスタ駆動回路の保護回路に
於いて、前記光ＳＩサイリスタ駆動回路が光ＳＩサイリスタと、
光起電力素子からの光電流による電圧によってバイアス
され、前記光ＳＩサイリスタのゲートに蓄積された電荷
を引き抜くＭＯＳトランジスタとからなり、その保護回
路が前記光ＳＩサイリスタのアノードとカソード間に接
続されたスナバ回路と、前記スナバ回路からの出力によ
って前記光起電力素子に光を照射する発光素子とを備
え、前記発光素子の発光に基づいて前記光ＳＩサイリス
タを制御することを特徴とする光ＳＩサイリスタ駆動回
路の保護回路。
【請求項５】光ＳＩサイリスタ駆動回路に於いて、光ＳＩサイリスタと、光起電力素子と、前記光起電力素
子からの光電流によって電圧を発生する少なくとも二つ
の抵抗からなる直列抵抗と、前記直列抵抗の端子間電圧
によってバイアスされて前記光ＳＩサイリスタのゲート
に蓄積された電荷を引き抜くＭＯＳトランジスタと、前
記ＭＯＳトランジスタのドレインと前記抵抗の接続点間
に接続されたダイオードとを備えることを特徴とする光
ＳＩサイリスタ駆動回路。
【請求項６】光ＳＩサイリスタ駆動回路に於いて、光ＳＩサイリスタのゲート・カソードにノーマリ・オン
型のＳＩトランジスタのドレイン・ソースが夫々接続さ
れ、前記ＳＩトランジスタのドレイン・ソース間の抵抗
値を高抵抗とし、前記光ＳＩサイリスタにトリガ光を照
射してターン・オン状態とするとともに、前記ＳＩトラ
ンジスタのドレイン・ソース間の抵抗値を低抵抗として
前記光ＳＩサイリスタをターン・オフ状態とすることを
特徴とする光ＳＩサイリスタ駆動回路。
【請求項７】光ＳＩサイリスタ駆動回路に於いて、光ＳＩサイリスタのゲートにノーマリ・オン型のＳＩト
ランジスタのドレインが接続され、前記ＳＩトランジス
タのゲートとソースに光起電力素子のアノードとカソー
ドが夫々接続され、且つ、前記光起電力素子に並列に抵
抗が接続されてなることを特徴とする光ＳＩサイリスタ
駆動回路。
【請求項８】前記光ＳＩサイリスタのゲートと前記Ｓ
Ｉトランジスタのドレイン間又は前記光ＳＩサイリスタ
のカソードと前記ＳＩトランジスタのソース間に、イン
ダクターを具備することを特徴とする請求項６又は７に
記載の光ＳＩサイリスタ駆動回路。
【請求項９】前記光起電力素子がフォト・ダイオード
の直列回路によることを特徴とする請求項１乃至７の何
れかに記載の光ＳＩサイリスタ駆動回路。
【請求項１０】前記光ＳＩサイリスタのアノード・カ
ソード間に、スナバ回路を設け、前記スナバ回路からの
出力によって前記光起電力素子に光を照射して光電流に
基づく電圧発生手段を備え、前記電圧発生手段によって
前記ＳＩトランジスタのドレイン・ソース間の抵抗値を
低抵抗として前記光ＳＩサイリスタを制御することを特
徴とする請求項６又は７に記載の光ＳＩサイリスタ駆動
回路の保護回路。