JPH0779159B2 - 光トリガ・光クエンチ可能なサイリスタ装置 - Google Patents
光トリガ・光クエンチ可能なサイリスタ装置Info
- Publication number
- JPH0779159B2 JPH0779159B2 JP59054937A JP5493784A JPH0779159B2 JP H0779159 B2 JPH0779159 B2 JP H0779159B2 JP 59054937 A JP59054937 A JP 59054937A JP 5493784 A JP5493784 A JP 5493784A JP H0779159 B2 JPH0779159 B2 JP H0779159B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thyristor
- gate
- light
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 128
- 238000010791 quenching Methods 0.000 title claims description 79
- 230000000171 quenching effect Effects 0.000 claims description 41
- 230000006698 induction Effects 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 31
- 230000003068 static effect Effects 0.000 claims description 19
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 2
- 239000013307 optical fiber Substances 0.000 description 24
- 239000000969 carrier Substances 0.000 description 20
- 206010034972 Photosensitivity reaction Diseases 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 230000036211 photosensitivity Effects 0.000 description 12
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 239000012212 insulator Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- 238000011017 operating method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristor
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristor the device being a photothyristor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Description
【発明の詳細な説明】 本発明はトランジスタを同一半導体基板内に集積化した
サイリスタ装置に関するもので、特に光によって直流を
ターンオン、ターンオフすることができることから、大
電力の直流を交流に変換する装置に利用されるものであ
る。
サイリスタ装置に関するもので、特に光によって直流を
ターンオン、ターンオフすることができることから、大
電力の直流を交流に変換する装置に利用されるものであ
る。
従来、サイリスタ装置を光によってドライブすること
は、行われており、LASCR、Light activated thyristor
等の名称で、広く実施されていることは周知の事実であ
る。サイリスタを用いる大電力変換装置において、大電
力部分と制御回路との間を完全に分離することは、サイ
リスタへの光トリガによって実現されると一般に云われ
ている。第１図は従来のpnpn構造を有するサイリスタの
光トリガ部分の構造例を示す。n+領域１はカソード、ｐ
領域２は第１ベース、ｎ領域３は第２ベース、p+領域４
はアノードであり、６はアノード電極、９はカソード電
極を示す。n+領域７は補助サイリスタのカソード領域を
示すが光ファイバケーブル８を通る光トリガパルスによ
って発生する電子・正孔対の数を多くするために、n+領
域７の一部が浅く形成され、光の透過率を良くする工夫
がなされている。電極５はn+カソード７と第一ベース層
２との間を短絡する電極であり、電極９もn+カソード１
と第一ベース層２との間を、紙面に示されていない部分
において短絡している。光トリガパルスの照射を受ける
n+領域７とn+領域１はともに第１図に示されるサイリス
タのカソード領域となっており、本サイリスタにおいて
は、カソード７、１と第１ベース２が短絡されている場
合を示している。このようにn+カソード領域７、１を第
１ベース層２と短絡することで、n+カソード領域７、１
とｐベース領域２の表面電位は同電位に保たれている。
光トリガ動作を説明すると以下のようになる。
は、行われており、LASCR、Light activated thyristor
等の名称で、広く実施されていることは周知の事実であ
る。サイリスタを用いる大電力変換装置において、大電
力部分と制御回路との間を完全に分離することは、サイ
リスタへの光トリガによって実現されると一般に云われ
ている。第１図は従来のpnpn構造を有するサイリスタの
光トリガ部分の構造例を示す。n+領域１はカソード、ｐ
領域２は第１ベース、ｎ領域３は第２ベース、p+領域４
はアノードであり、６はアノード電極、９はカソード電
極を示す。n+領域７は補助サイリスタのカソード領域を
示すが光ファイバケーブル８を通る光トリガパルスによ
って発生する電子・正孔対の数を多くするために、n+領
域７の一部が浅く形成され、光の透過率を良くする工夫
がなされている。電極５はn+カソード７と第一ベース層
２との間を短絡する電極であり、電極９もn+カソード１
と第一ベース層２との間を、紙面に示されていない部分
において短絡している。光トリガパルスの照射を受ける
n+領域７とn+領域１はともに第１図に示されるサイリス
タのカソード領域となっており、本サイリスタにおいて
は、カソード７、１と第１ベース２が短絡されている場
合を示している。このようにn+カソード領域７、１を第
１ベース層２と短絡することで、n+カソード領域７、１
とｐベース領域２の表面電位は同電位に保たれている。
光トリガ動作を説明すると以下のようになる。
光によって発生したキャリアがベース層内を流れベース
電極５もしくは９に到達するまでのベース抵抗電圧降下
によって、ベース層内には電位分布が生じる。カソード
の電子にとって最も流れやすい部分は光照射を受けるn+
カソード領域７の直下のベース層部分となる。わずかに
流れ出した電子はベース内での再結合とともに、アノー
ド側へも流出し、ｎ領域３内を走行してアノードp+領域
４との間のｎp+接合近傍に蓄積される。これによってア
ノードp+領域４から正孔がｎ領域３へ注入され、大部分
が第一ベース層２内を流れてベース電極５もしくは９へ
到達する。これによってさらにベース層２内のベース抵
抗電圧降下が生じ、さらに多くの電子が光照射を受けた
n+カソード領域７、さらに光照射を受けないn+カソード
領域１からも流れ出すことになり、ついに、サイリスタ
をターン・オンさせるわけである。従来のサイリスタに
おいては、サイリスタの遮断時にアノードとカソードの
間に外雷ノイズ等の急激な電圧が加わるとサイリスタが
閉成してしまうレイト効果の問題があり、dv／dt耐量が
小さいという欠点があるのでn+領域７とベース層２との
間に一定の抵抗を挿入し、サイリスタのトリガ時に生ず
る誤動作を補償する工夫が必要である。また、従来型光
トリガサイリスタの動作では、第一ベース層２内のベー
ス抵抗降下を利用する点が基本動作となっている。しか
るに、ターン・オフに際しては、電気的に転流回路を用
いてアノードとカソードの電圧を逆転させるか、電気的
にゲート・ターン・オフするための部分を同一チップ上
に集積化するゲート・ターン・オフ構造を一般的に利用
している。
電極５もしくは９に到達するまでのベース抵抗電圧降下
によって、ベース層内には電位分布が生じる。カソード
の電子にとって最も流れやすい部分は光照射を受けるn+
カソード領域７の直下のベース層部分となる。わずかに
流れ出した電子はベース内での再結合とともに、アノー
ド側へも流出し、ｎ領域３内を走行してアノードp+領域
４との間のｎp+接合近傍に蓄積される。これによってア
ノードp+領域４から正孔がｎ領域３へ注入され、大部分
が第一ベース層２内を流れてベース電極５もしくは９へ
到達する。これによってさらにベース層２内のベース抵
抗電圧降下が生じ、さらに多くの電子が光照射を受けた
n+カソード領域７、さらに光照射を受けないn+カソード
領域１からも流れ出すことになり、ついに、サイリスタ
をターン・オンさせるわけである。従来のサイリスタに
おいては、サイリスタの遮断時にアノードとカソードの
間に外雷ノイズ等の急激な電圧が加わるとサイリスタが
閉成してしまうレイト効果の問題があり、dv／dt耐量が
小さいという欠点があるのでn+領域７とベース層２との
間に一定の抵抗を挿入し、サイリスタのトリガ時に生ず
る誤動作を補償する工夫が必要である。また、従来型光
トリガサイリスタの動作では、第一ベース層２内のベー
ス抵抗降下を利用する点が基本動作となっている。しか
るに、ターン・オフに際しては、電気的に転流回路を用
いてアノードとカソードの電圧を逆転させるか、電気的
にゲート・ターン・オフするための部分を同一チップ上
に集積化するゲート・ターン・オフ構造を一般的に利用
している。
一方、上述のベース抵抗制御によるサイリスタとは動作
原理が異なり、静電誘導効果によってチャンネル内の電
位障壁制御を行うことで、ターン・オン、ターン・オフ
を行う容量結合制御型サイリスタの静電誘導サイリスタ
（SIThy）の光トリガ動作に関しては、本願発明者によ
って既に提案され、特許第1349418号（特公昭61-1908
号）「静電誘導形光サイリスタ」及び「フォトサイリス
タ」（実願平1-70166号）に開示されている。さらに、
従来の静電誘導サイリスタの第一ゲートとカソード間に
光に感応する素子を含むゲート回路を挿入し、この光感
応素子に対する光照射によって静電誘導サイリスタをタ
ーン・オフさせる方法も本願発明者によって既に提案さ
れ、特許第1534149号（特公平1-3069号）「静電誘導サ
イリスタを含む半導体装置」に開示されている。第１図
に示した従来型pnpn構造サイリスタに比べ、静電誘導サ
イリスタでは、チャンネル内の電位障壁制御を利用する
ため、ベース抵抗による周波数制限がなく、高速化が容
易であり、大面積化にも適し、かつ、高抵抗チャンネル
領域を高速にキャリアが走行するため順方向電圧降下も
103A／cm2の電流密度で1.6V以下と極めて小さいという
特徴を有しており、さらにターン・オフ時にはチャンネ
ル内のキャリアを高速にゲート電極までゲートとチャン
ネル間に存在するドリフト電界によって吸い出す作用を
有するため、高速なターン・オフが可能である。
原理が異なり、静電誘導効果によってチャンネル内の電
位障壁制御を行うことで、ターン・オン、ターン・オフ
を行う容量結合制御型サイリスタの静電誘導サイリスタ
（SIThy）の光トリガ動作に関しては、本願発明者によ
って既に提案され、特許第1349418号（特公昭61-1908
号）「静電誘導形光サイリスタ」及び「フォトサイリス
タ」（実願平1-70166号）に開示されている。さらに、
従来の静電誘導サイリスタの第一ゲートとカソード間に
光に感応する素子を含むゲート回路を挿入し、この光感
応素子に対する光照射によって静電誘導サイリスタをタ
ーン・オフさせる方法も本願発明者によって既に提案さ
れ、特許第1534149号（特公平1-3069号）「静電誘導サ
イリスタを含む半導体装置」に開示されている。第１図
に示した従来型pnpn構造サイリスタに比べ、静電誘導サ
イリスタでは、チャンネル内の電位障壁制御を利用する
ため、ベース抵抗による周波数制限がなく、高速化が容
易であり、大面積化にも適し、かつ、高抵抗チャンネル
領域を高速にキャリアが走行するため順方向電圧降下も
103A／cm2の電流密度で1.6V以下と極めて小さいという
特徴を有しており、さらにターン・オフ時にはチャンネ
ル内のキャリアを高速にゲート電極までゲートとチャン
ネル間に存在するドリフト電界によって吸い出す作用を
有するため、高速なターン・オフが可能である。
光トリガもしくは光クエンチ動作に関して従来までに行
われ、或いは提案された事柄をまとめると、以下のよう
になる。従来型pnpn構造サイリスタ、もしくはゲート・
ターン・オフ・サイリスタに関しては、第１図において
説明したように光トリガ動作は行われているが、ゲート
による光クエンチ動作については行われていない。ター
ン・オフは一般的にアノード・カソード間に挿入される
転流回路によって電気的に行われている。静電誘導サイ
リスタに関しては、単一ゲート構造のものに関してのみ
光トリガは上述の特公昭61-1908号及び実願平1-70166号
に開示され、光クエンチは上述の特公平1-3069号に開示
されている。
われ、或いは提案された事柄をまとめると、以下のよう
になる。従来型pnpn構造サイリスタ、もしくはゲート・
ターン・オフ・サイリスタに関しては、第１図において
説明したように光トリガ動作は行われているが、ゲート
による光クエンチ動作については行われていない。ター
ン・オフは一般的にアノード・カソード間に挿入される
転流回路によって電気的に行われている。静電誘導サイ
リスタに関しては、単一ゲート構造のものに関してのみ
光トリガは上述の特公昭61-1908号及び実願平1-70166号
に開示され、光クエンチは上述の特公平1-3069号に開示
されている。
しかるに特公平1-3069号に開示された実施例におては、
単一ゲート型SIサイリスタを駆動する光パルスは直接サ
イリスタに照射されるのではなく、ゲートに接続された
外部回路の光感応素子に対して照射されており、クエン
チ用光パルスも外部回路を駆動している。つまり、外部
回路の光感応素子のインピーダンスを光パルスによって
変化させ、それに伴ってSIサイリスタのゲートに印加さ
れる電源電圧に強弱の変化をさせることでSIサイリスタ
をトリガが、クエンチしている。一方、従来型pnpn構造
サイリスタにおいて、アノード・カソード間に一種の転
流回路としてのpinホトダイオードを接続し、光トリガ
は第一図の如く、直接サイリスタの一部に形成した補助
サイリスタへ光照射をすることで行い、光クエンチにつ
いてはアノード・カソード間に接続されたpinホトダイ
オードに光照射をすることで行う方法もある。この方法
はP.RoggwilerらによりInternational Electron Device
s Meeting、1980、pp.646において発表されている。し
かしこの方法では、光クエンチ用ホトダイオードの面積
をサイリスタのアノード電流を流せる程度まで大きくす
る必要があり、本発明によるゲート回路による光クエン
チ動作に比べ、速度も遅く、効率も低いものとなってい
る。
単一ゲート型SIサイリスタを駆動する光パルスは直接サ
イリスタに照射されるのではなく、ゲートに接続された
外部回路の光感応素子に対して照射されており、クエン
チ用光パルスも外部回路を駆動している。つまり、外部
回路の光感応素子のインピーダンスを光パルスによって
変化させ、それに伴ってSIサイリスタのゲートに印加さ
れる電源電圧に強弱の変化をさせることでSIサイリスタ
をトリガが、クエンチしている。一方、従来型pnpn構造
サイリスタにおいて、アノード・カソード間に一種の転
流回路としてのpinホトダイオードを接続し、光トリガ
は第一図の如く、直接サイリスタの一部に形成した補助
サイリスタへ光照射をすることで行い、光クエンチにつ
いてはアノード・カソード間に接続されたpinホトダイ
オードに光照射をすることで行う方法もある。この方法
はP.RoggwilerらによりInternational Electron Device
s Meeting、1980、pp.646において発表されている。し
かしこの方法では、光クエンチ用ホトダイオードの面積
をサイリスタのアノード電流を流せる程度まで大きくす
る必要があり、本発明によるゲート回路による光クエン
チ動作に比べ、速度も遅く、効率も低いものとなってい
る。
従来型pnpn構造サイリスタもしくはゲート・ターン・オ
フ・サイリスタにおいて、ゲートによる光クエンチ動作
が行われていない理由は、第一ベース層内におけるベー
ス抵抗のために、ターン・オフの時定数が長くなるから
と考えられるが、さらに、第二ベース層３とアノード領
域４との接合部分に蓄積されたキャリアの消滅はアノー
ド領域４へ流出するか、アノード領域４から注入された
正孔との再結合によってのみ行われるため、ターン・オ
フの時定数が長くなるという重大な欠点によっている。
このことは、単一ゲート構造の静電誘導サイリスタの光
クエンチ動作においても同様である。さらに従来型pnpn
構造サイリスタにおいて第一ベース層内においてベース
抵抗が存在することは、光に対する感度を実質的に低下
させており、第一ベース２とカソード７、１間に外部回
路を接続し、その外部回路のインピーダンスを光によっ
て制御することで、光トリガ、光クエンチを行う場合ベ
ース抵抗によるサイリスタの内部インピーダンスが光ト
リガ及び光クエンチの効率を著しく低下させる要因とな
っている。従って、ゲート抵抗が極めて小さいという理
由で静電誘導サイリスタの方が光トリガ、光クエンチの
動作を行わせるには優っていると考えられる。従来、直
流を光のみでオン・オフさせることは工業的に未だ行わ
れていない。大電力部分と制御部分とを完全に分離する
には光でオフできなければならないが、従来型pnpn構造
サイリスタもしくはゲート・ターン・オフ・サイリスタ
においてはターン・オフは電気的に行われており、また
単一ゲート型静電誘導サイリスタにおいても、第二ベー
スとアノード間に蓄積されたキャリアが消滅する時定数
によってターン・オフの時定数が決定されているのは光
クエンチ動作においても同様である。しかるに本発明者
は、サイリスタを用いて直流を光のみでオン・オフする
方法として、２つの光パルスを用い、第一の光パルスに
よってサイリスタを駆動しターン・オンさせ第２の光パ
ルスによってゲートもしくはベースの外部回路を駆動す
ることでサイリスタをオフさせる際に、外部回路に静電
誘導ホトトランジスタを用いることでトリガ動作とクエ
ンチ動作を高速に効率よく行えることを見出した。これ
ら２つの光パルスは、サイリスタの光トリガ、光クエン
チの一連の動作において各々独立したものではなく、互
いに相関関係にある。従来のpnpn構造光トリガサイリス
タのターン・オフの時定数が数百μsecオーダーである
のに対して、本発明によるサイリスタ装置の光クエンチ
動作時のターン・オフ時定数は、単一ゲート型SIサイリ
スタを用いる光クエンチ可能なサイリスタ装置でμsec
オーダーである。単一ベース型ビームベースサイリスタ
を用いる光クエンチ可能なサイリスタ装置でもμsecオ
ーダーであり、さらにダブルゲート型SIサイリスタもし
くは、ダブルベース型ビームベースサイリスタを用いる
光クエンチ可能なサイリスタ装置では１μsec以下にな
る。
フ・サイリスタにおいて、ゲートによる光クエンチ動作
が行われていない理由は、第一ベース層内におけるベー
ス抵抗のために、ターン・オフの時定数が長くなるから
と考えられるが、さらに、第二ベース層３とアノード領
域４との接合部分に蓄積されたキャリアの消滅はアノー
ド領域４へ流出するか、アノード領域４から注入された
正孔との再結合によってのみ行われるため、ターン・オ
フの時定数が長くなるという重大な欠点によっている。
このことは、単一ゲート構造の静電誘導サイリスタの光
クエンチ動作においても同様である。さらに従来型pnpn
構造サイリスタにおいて第一ベース層内においてベース
抵抗が存在することは、光に対する感度を実質的に低下
させており、第一ベース２とカソード７、１間に外部回
路を接続し、その外部回路のインピーダンスを光によっ
て制御することで、光トリガ、光クエンチを行う場合ベ
ース抵抗によるサイリスタの内部インピーダンスが光ト
リガ及び光クエンチの効率を著しく低下させる要因とな
っている。従って、ゲート抵抗が極めて小さいという理
由で静電誘導サイリスタの方が光トリガ、光クエンチの
動作を行わせるには優っていると考えられる。従来、直
流を光のみでオン・オフさせることは工業的に未だ行わ
れていない。大電力部分と制御部分とを完全に分離する
には光でオフできなければならないが、従来型pnpn構造
サイリスタもしくはゲート・ターン・オフ・サイリスタ
においてはターン・オフは電気的に行われており、また
単一ゲート型静電誘導サイリスタにおいても、第二ベー
スとアノード間に蓄積されたキャリアが消滅する時定数
によってターン・オフの時定数が決定されているのは光
クエンチ動作においても同様である。しかるに本発明者
は、サイリスタを用いて直流を光のみでオン・オフする
方法として、２つの光パルスを用い、第一の光パルスに
よってサイリスタを駆動しターン・オンさせ第２の光パ
ルスによってゲートもしくはベースの外部回路を駆動す
ることでサイリスタをオフさせる際に、外部回路に静電
誘導ホトトランジスタを用いることでトリガ動作とクエ
ンチ動作を高速に効率よく行えることを見出した。これ
ら２つの光パルスは、サイリスタの光トリガ、光クエン
チの一連の動作において各々独立したものではなく、互
いに相関関係にある。従来のpnpn構造光トリガサイリス
タのターン・オフの時定数が数百μsecオーダーである
のに対して、本発明によるサイリスタ装置の光クエンチ
動作時のターン・オフ時定数は、単一ゲート型SIサイリ
スタを用いる光クエンチ可能なサイリスタ装置でμsec
オーダーである。単一ベース型ビームベースサイリスタ
を用いる光クエンチ可能なサイリスタ装置でもμsecオ
ーダーであり、さらにダブルゲート型SIサイリスタもし
くは、ダブルベース型ビームベースサイリスタを用いる
光クエンチ可能なサイリスタ装置では１μsec以下にな
る。
本発明の目的は、直流を光のみでオン・オフできるサイ
リスタ装置を提供することである。さらに具体的に本発
明の目的の一つは単一ゲート型静電誘導サイリスタもし
くは単一ベース型ビームベースサイリスタにおいて第二
ベースにも電極を取り、第一ゲート及び第二ベース内に
蓄積されたキャリアを外部に接続された光に感応する素
子を通して抜き去る機能を具備し、第１の光パルスを直
接サイリスタに照射してターン・オンさせ、第二の光パ
ルスによって外部回路の光に感応する素子のインピーダ
ンスを下げることによって第一ベース及び第二ベースか
らそれぞれ蓄積されたキャリアを抜き去ることで光クエ
ンチを行えるサイリスタ装置を提供することである。さ
らに別の本発明の目的の一つは、ダブルゲート型静電誘
導サイリスタにおいて、第一ゲート及び第二ゲートに外
部回路として、それぞれ光に感応する素子を接続し、第
一の光パルスによってサイリスタをターン・オンさせ、
第二の光パルスによって第一及び第２のゲートの外部回
路の光に感応する素子のインピーダンスを下げることに
よって第一ゲート及び第二ゲート内に蓄積されたキャリ
アを抜き去ることで光クエンチを行えるサイリスタ装置
を提供することである。さらに、本発明の別の目的の一
つは、上記、光に感応する素子部分をサイリスタと同一
半導体基板内に集積化した構造を提供することである。
さらに具体的に本発明の目的の一つは単一ゲート型SIサ
イリスタもしくは単一ベース型ビームベースサイリスタ
のゲートもしくはベース部分に光感度の良好な容量結合
制御型トランジスタつまりSITもしくはSITモードのバイ
ポーラトランジスタを含むゲート回路を接続し、光トリ
ガパルスは直接サイリスタ部分の全面に照射することで
ターン・オンさせ、光クエンチパルスは直接SITもしく
はSITモードのバイポーラトランジスタに照射すること
でターン・オフを行わせることで直流を光のみでターン
・オン、ターン・オフできるサイリスタ装置を提供する
ことである。
リスタ装置を提供することである。さらに具体的に本発
明の目的の一つは単一ゲート型静電誘導サイリスタもし
くは単一ベース型ビームベースサイリスタにおいて第二
ベースにも電極を取り、第一ゲート及び第二ベース内に
蓄積されたキャリアを外部に接続された光に感応する素
子を通して抜き去る機能を具備し、第１の光パルスを直
接サイリスタに照射してターン・オンさせ、第二の光パ
ルスによって外部回路の光に感応する素子のインピーダ
ンスを下げることによって第一ベース及び第二ベースか
らそれぞれ蓄積されたキャリアを抜き去ることで光クエ
ンチを行えるサイリスタ装置を提供することである。さ
らに別の本発明の目的の一つは、ダブルゲート型静電誘
導サイリスタにおいて、第一ゲート及び第二ゲートに外
部回路として、それぞれ光に感応する素子を接続し、第
一の光パルスによってサイリスタをターン・オンさせ、
第二の光パルスによって第一及び第２のゲートの外部回
路の光に感応する素子のインピーダンスを下げることに
よって第一ゲート及び第二ゲート内に蓄積されたキャリ
アを抜き去ることで光クエンチを行えるサイリスタ装置
を提供することである。さらに、本発明の別の目的の一
つは、上記、光に感応する素子部分をサイリスタと同一
半導体基板内に集積化した構造を提供することである。
さらに具体的に本発明の目的の一つは単一ゲート型SIサ
イリスタもしくは単一ベース型ビームベースサイリスタ
のゲートもしくはベース部分に光感度の良好な容量結合
制御型トランジスタつまりSITもしくはSITモードのバイ
ポーラトランジスタを含むゲート回路を接続し、光トリ
ガパルスは直接サイリスタ部分の全面に照射することで
ターン・オンさせ、光クエンチパルスは直接SITもしく
はSITモードのバイポーラトランジスタに照射すること
でターン・オフを行わせることで直流を光のみでターン
・オン、ターン・オフできるサイリスタ装置を提供する
ことである。
さらに本発明の目的の一つは、チャンネルの導電型が、
静電誘導サイリスタの他の導電型は同一のままで、逆転
していることを特徴とするサイリスタ（ビームベースサ
イリスタ）を用いた上記、光トリガ、光クエンチ可能な
サイリスタ装置を提供することである。このビームベー
ス構造を有するサイリスタの動作原理は静電誘導サイリ
スタと同様、ビームベース構造、p+pp+p…もしくは、n+
nn+n…のうち、比較的不純物密度の低いｐもしくはｎベ
ース領域を流れる主電流を比較的不純物密度の高いp+も
しくはn+ベース領域のベース電位によって容量結合によ
って制御している。つまり、ｐもしくはｎベース領域の
電位は、p+もしくはn+ベース領域の電位によって静電誘
導によって制御され、ｐもしくはｎベース領域を流れる
主電流は、ｐもしくはｎベース領域の電位障壁制御によ
って制御されるという点において、静電誘導サイリスタ
と同様の動作を行う。このビームベースサイリスタに
は、単一ベース型のみならずダブルベース構造も存在す
ることは当然である。電気的なオン・オフ動作によるビ
ームベースサイリスタについては、本発明者の一人によ
って既に、Japanese J.Appl.Phys.Vol.16、supplement
16−1 pp.541〜544、1977年に開示されている。
静電誘導サイリスタの他の導電型は同一のままで、逆転
していることを特徴とするサイリスタ（ビームベースサ
イリスタ）を用いた上記、光トリガ、光クエンチ可能な
サイリスタ装置を提供することである。このビームベー
ス構造を有するサイリスタの動作原理は静電誘導サイリ
スタと同様、ビームベース構造、p+pp+p…もしくは、n+
nn+n…のうち、比較的不純物密度の低いｐもしくはｎベ
ース領域を流れる主電流を比較的不純物密度の高いp+も
しくはn+ベース領域のベース電位によって容量結合によ
って制御している。つまり、ｐもしくはｎベース領域の
電位は、p+もしくはn+ベース領域の電位によって静電誘
導によって制御され、ｐもしくはｎベース領域を流れる
主電流は、ｐもしくはｎベース領域の電位障壁制御によ
って制御されるという点において、静電誘導サイリスタ
と同様の動作を行う。このビームベースサイリスタに
は、単一ベース型のみならずダブルベース構造も存在す
ることは当然である。電気的なオン・オフ動作によるビ
ームベースサイリスタについては、本発明者の一人によ
って既に、Japanese J.Appl.Phys.Vol.16、supplement
16−1 pp.541〜544、1977年に開示されている。
本発明の目的の一つは、このようなビームベースサイリ
スタの光トリガ、光クエンチ可能なサイリスタ装置を単
一ベース型及びダブルベース型について提供することで
ある。さらに、ビームベース構造、もしくはSITゲート
構造をそれぞれ第一ベースもしくは第一ゲート及び第二
ベースもしくは第二ゲートに採用する光トリガ、光クエ
ンチ可能なサイリスタ装置を提供することである。
スタの光トリガ、光クエンチ可能なサイリスタ装置を単
一ベース型及びダブルベース型について提供することで
ある。さらに、ビームベース構造、もしくはSITゲート
構造をそれぞれ第一ベースもしくは第一ゲート及び第二
ベースもしくは第二ゲートに採用する光トリガ、光クエ
ンチ可能なサイリスタ装置を提供することである。
静電誘導サイリスタには単一ゲート型とダブルゲート型
のものがある。単一ゲート型の場合、カソードに近いゲ
ート構造はSITゲート構造となっているが、アノード側
はベース構造となっており、しかも電極は取られていな
い。ダブルゲート型の場合、第一ゲート、第二ゲートと
もにSITゲート構造である。SITゲート構造と同様の動作
を実現する構成として、前述の如く、ビームベース構造
がある。ビームベース構造は、ベース内の所定の部分
に、例えばｐベースならば、主電流の流れる方向にほぼ
垂直な面内においてp+pp+p…の如く不均一な不純物領域
の分布を設けた構造である。p+領域がｐベース内に埋め
込まれた構造、あるいは、平面ビームベース構造、切り
込みビームベース構造等の変形は可能である。ベース内
のp+領域はベース内のｐ領域を囲む形でメッシュ状、格
子状、ストライプ状等に形成され、しかも、ｐ領域の電
位はp+領域の電位で静電容量的に制御されるような寸法
と不純物密度に選定する。このように形成することで、
均一ベースの場合に比べ、ベース抵抗が小さくなり、周
波数特性は向上し、光に対する感度、ターン・オフ時の
利得等は飛躍的に改善されることがわかっている。SIT
ゲート構造、或いはSIゲート構造と同様の静電誘導効果
で動作するSITモードのビームベース構造は、特に光に
対する感度は、極めて高感度であり、従来の均一ベース
構造の特性とは逆に、光強度が小さければ小さいほど、
高感度となる特徴を有する。カソード側について見れば
光によって発生するキャリアが、蓄積される領域は不純
物密度の高いp+ゲートもしくはp+ベース部分であるのに
対して真性ゲート点もしくは真性ベース点の電位の低い
所をカソードからの電子が流れることになり、光によっ
て蓄積されたキャリアがカソードに流入するときの電位
障壁高さに比べ、カソードからみた真性ゲート点もしく
は真性ベース点の電位は低いため、圧倒的に多くの電子
がチャンネルに注入される。
のものがある。単一ゲート型の場合、カソードに近いゲ
ート構造はSITゲート構造となっているが、アノード側
はベース構造となっており、しかも電極は取られていな
い。ダブルゲート型の場合、第一ゲート、第二ゲートと
もにSITゲート構造である。SITゲート構造と同様の動作
を実現する構成として、前述の如く、ビームベース構造
がある。ビームベース構造は、ベース内の所定の部分
に、例えばｐベースならば、主電流の流れる方向にほぼ
垂直な面内においてp+pp+p…の如く不均一な不純物領域
の分布を設けた構造である。p+領域がｐベース内に埋め
込まれた構造、あるいは、平面ビームベース構造、切り
込みビームベース構造等の変形は可能である。ベース内
のp+領域はベース内のｐ領域を囲む形でメッシュ状、格
子状、ストライプ状等に形成され、しかも、ｐ領域の電
位はp+領域の電位で静電容量的に制御されるような寸法
と不純物密度に選定する。このように形成することで、
均一ベースの場合に比べ、ベース抵抗が小さくなり、周
波数特性は向上し、光に対する感度、ターン・オフ時の
利得等は飛躍的に改善されることがわかっている。SIT
ゲート構造、或いはSIゲート構造と同様の静電誘導効果
で動作するSITモードのビームベース構造は、特に光に
対する感度は、極めて高感度であり、従来の均一ベース
構造の特性とは逆に、光強度が小さければ小さいほど、
高感度となる特徴を有する。カソード側について見れば
光によって発生するキャリアが、蓄積される領域は不純
物密度の高いp+ゲートもしくはp+ベース部分であるのに
対して真性ゲート点もしくは真性ベース点の電位の低い
所をカソードからの電子が流れることになり、光によっ
て蓄積されたキャリアがカソードに流入するときの電位
障壁高さに比べ、カソードからみた真性ゲート点もしく
は真性ベース点の電位は低いため、圧倒的に多くの電子
がチャンネルに注入される。
直流的なオプティカルゲインの最大値は近似的に、ゲー
ト（ベース）開放時、 で与えられる。ここでnK、pGはそれぞれカソード及びp+
ゲート（p+ベース）の不純物密度、vnはカソードからの
注入電子が、電位障壁を抜ける平均速度、vpはp+ゲート
もしくはp+ベースに蓄積されたキャリアがカソードへ抜
ける速度（一般には拡散速度）、VbiGKはp+ゲート（ベ
ース）とカソード間の電位障壁、VbiG * Kは、カソードと
真性ゲート点もしくは真性ベース点間の電位障壁高さを
示す。（１）式中の指数項は極めて大きな値になりうる
ことがわかる。（１）式の指数項が、SITゲート構造も
しくはSITモードのビームベース構造の電流利得の大き
な特徴を示している。
ト（ベース）開放時、 で与えられる。ここでnK、pGはそれぞれカソード及びp+
ゲート（p+ベース）の不純物密度、vnはカソードからの
注入電子が、電位障壁を抜ける平均速度、vpはp+ゲート
もしくはp+ベースに蓄積されたキャリアがカソードへ抜
ける速度（一般には拡散速度）、VbiGKはp+ゲート（ベ
ース）とカソード間の電位障壁、VbiG * Kは、カソードと
真性ゲート点もしくは真性ベース点間の電位障壁高さを
示す。（１）式中の指数項は極めて大きな値になりうる
ことがわかる。（１）式の指数項が、SITゲート構造も
しくはSITモードのビームベース構造の電流利得の大き
な特徴を示している。
一方、このように光感度の良好なSITゲート構造、もし
くは、SITモードのビームベース構造の特徴として、タ
ーン・オフ利得が大きく取れる点がある。ターン・オフ
利得が大きくとれる理由は、第１ゲートもしくは第１ベ
ース領域を例にとればp+ゲート領域もしくはp+ベース領
域近傍の蓄積キャリアは、ターン・オフ時にはp+ゲート
領域もしくはp+ベース領域から引き抜かれ、p+ゲート領
域もしくはp+ベース領域の電位が高くなるにつれて、静
電誘導効果によって真性ゲート点、もしくは真性ベース
点の電位も上昇し、ゲートターン・オフが行われるから
である。ターン・オフ時の時定数はカソード側の第一ゲ
ートもしくは、第一ベース内の蓄積キャリアが外部ゲー
ト回路を通して放電する時定数と、第二ゲートもしくは
第二ベース内の蓄積キャリアが、消滅する時定数の両方
に依存する。SITゲート構造もしくはSITモードのビーム
ベース構造の場合、内部のゲート抵抗は従来型サイリス
タの場合に比べ極めて小さな値を示しており、素子の面
積が大きくなってゲートもしくはベースの容量分が大き
くなっても外部回路の抵抗分を小さくすれば、非常に高
速にターン・オフすることができる。単一ゲートSIサイ
リスタもしくは同等の特性の単一ベース型ビームベース
サイリスタは素子構造が簡単であるため、製造が容易で
ある。これに対し、構造は複雑となるが、より高速動作
が可能な構造が、カソード側の第一ゲートもしくは第一
ベース領域にSITゲート構造もしくはSITモードのビーム
ベース構造を導入し、かつアノード側の第二ゲートもし
くは第二ベース領域に同様にSITゲート構造もしくはビ
ームベース構造を導入したダブルゲート型或いはダブル
ベース型SIサイリスタ、ビームベースサイリスタ構造で
ある。
くは、SITモードのビームベース構造の特徴として、タ
ーン・オフ利得が大きく取れる点がある。ターン・オフ
利得が大きくとれる理由は、第１ゲートもしくは第１ベ
ース領域を例にとればp+ゲート領域もしくはp+ベース領
域近傍の蓄積キャリアは、ターン・オフ時にはp+ゲート
領域もしくはp+ベース領域から引き抜かれ、p+ゲート領
域もしくはp+ベース領域の電位が高くなるにつれて、静
電誘導効果によって真性ゲート点、もしくは真性ベース
点の電位も上昇し、ゲートターン・オフが行われるから
である。ターン・オフ時の時定数はカソード側の第一ゲ
ートもしくは、第一ベース内の蓄積キャリアが外部ゲー
ト回路を通して放電する時定数と、第二ゲートもしくは
第二ベース内の蓄積キャリアが、消滅する時定数の両方
に依存する。SITゲート構造もしくはSITモードのビーム
ベース構造の場合、内部のゲート抵抗は従来型サイリス
タの場合に比べ極めて小さな値を示しており、素子の面
積が大きくなってゲートもしくはベースの容量分が大き
くなっても外部回路の抵抗分を小さくすれば、非常に高
速にターン・オフすることができる。単一ゲートSIサイ
リスタもしくは同等の特性の単一ベース型ビームベース
サイリスタは素子構造が簡単であるため、製造が容易で
ある。これに対し、構造は複雑となるが、より高速動作
が可能な構造が、カソード側の第一ゲートもしくは第一
ベース領域にSITゲート構造もしくはSITモードのビーム
ベース構造を導入し、かつアノード側の第二ゲートもし
くは第二ベース領域に同様にSITゲート構造もしくはビ
ームベース構造を導入したダブルゲート型或いはダブル
ベース型SIサイリスタ、ビームベースサイリスタ構造で
ある。
SIサイリスタもしくはビームベースサイリスタでは、ゲ
ートもしくはベースの外部抵抗分を小さくすることでタ
ーン・オフの時定数を速くすることができることから、
静電誘導トランジスタ（SIT）のような光感度の極めて
高いホトトランジスタをゲートもしくはベース電極に接
続し、この静電誘導ホトトランジスタ（SIPT）へファイ
バ等から光を照射し、インピーダンスを下げて、サイリ
スタの外部抵抗分を小さくすることで光クエンチ動作が
可能であることを見出した。光トリガに関しては、上記
のSIサイリスタ、ビームベースサイリスタの持つ、SIT
ゲート構造、或いはSITモードのビームベース構造が光
感度が高いことを利用し、光クエンチに関しては、サイ
リスタのゲートもしくはベース領域に接続された光感度
の極めて高いSITへ光を照射して、そのオン抵抗を下
げ、極めて高速に光によるゲートターン・オフが行える
わけである。外部ゲートもしくはベース回路のSITの代
りに、前述のSITモードのビームベース構造を有するバ
イポーラトランジスタ（パンチングスルーバイポーラト
ランジスタとも云う）を用いることも、光クエンチの特
性上、同等のものが得られることは明らかである。この
ようなSITモードのバイポーラトランジスタは、SIサイ
リスタもしくはビームベースサイリスタと光クエンチ用
のトランジスタを同一基板内に集積化する場合に、構造
上用いられやすい。従って本発明の光クエンチ可能なサ
イリスタ装置とは、SITゲート構造或いはSITモードのビ
ームベース構造のうち少なくとも一つをサイリスタの第
一ゲート領域もしくは第１ベース領域或いは第二ゲート
領域もしくは第二ベース領域に適用し、かつ、その適用
されたゲートもしくはベース領域の電極部に静電誘導ト
ランジスタ或いはSITモードのバイポーラトランジスタ
の主電極の一方を接続した構成をその発明の主要部分と
している。
ートもしくはベースの外部抵抗分を小さくすることでタ
ーン・オフの時定数を速くすることができることから、
静電誘導トランジスタ（SIT）のような光感度の極めて
高いホトトランジスタをゲートもしくはベース電極に接
続し、この静電誘導ホトトランジスタ（SIPT）へファイ
バ等から光を照射し、インピーダンスを下げて、サイリ
スタの外部抵抗分を小さくすることで光クエンチ動作が
可能であることを見出した。光トリガに関しては、上記
のSIサイリスタ、ビームベースサイリスタの持つ、SIT
ゲート構造、或いはSITモードのビームベース構造が光
感度が高いことを利用し、光クエンチに関しては、サイ
リスタのゲートもしくはベース領域に接続された光感度
の極めて高いSITへ光を照射して、そのオン抵抗を下
げ、極めて高速に光によるゲートターン・オフが行える
わけである。外部ゲートもしくはベース回路のSITの代
りに、前述のSITモードのビームベース構造を有するバ
イポーラトランジスタ（パンチングスルーバイポーラト
ランジスタとも云う）を用いることも、光クエンチの特
性上、同等のものが得られることは明らかである。この
ようなSITモードのバイポーラトランジスタは、SIサイ
リスタもしくはビームベースサイリスタと光クエンチ用
のトランジスタを同一基板内に集積化する場合に、構造
上用いられやすい。従って本発明の光クエンチ可能なサ
イリスタ装置とは、SITゲート構造或いはSITモードのビ
ームベース構造のうち少なくとも一つをサイリスタの第
一ゲート領域もしくは第１ベース領域或いは第二ゲート
領域もしくは第二ベース領域に適用し、かつ、その適用
されたゲートもしくはベース領域の電極部に静電誘導ト
ランジスタ或いはSITモードのバイポーラトランジスタ
の主電極の一方を接続した構成をその発明の主要部分と
している。
このような構成によって初めて直流を光のみでターン・
オフ、ゲートターン・オフすることができるわけで、大
電力部分と制御回路を完全に分離することが可能とな
る。
オフ、ゲートターン・オフすることができるわけで、大
電力部分と制御回路を完全に分離することが可能とな
る。
本発明は上記の主要部分である所の、サイリスタとSIT
もしくはSITモードのバイポーラトランジスタ以外に、
光パルスが二つ必要である。一つはサイリスタのトリガ
用光パルスであり、もう一つはSITもしくはSITモードの
バイポーラトランジスタへのクエンチ用光パルスであ
る。通常、光源としては発光ダイオード、半導体レーザ
を用いることができるが、用途によっては、ランプ等も
可能であろう。またサイリスタへの光パルスの導入に関
しては、種々の光ファイバを用いてもよい。複数本の光
ファイバを用いて、サイリスタ全面に光パルスを散らし
て照射する。光トリガ感度をそれほど必要しない場合と
か、高速なスイッチングを要求されないような用途にお
いては、一本の光ファイバの直径程度の面積の補助サイ
リスタを同一基板上に製造して、補助サイリスタを光点
弧し、補助サイリスタによって主サイリスタをトリガす
る方式も当然存在する。
もしくはSITモードのバイポーラトランジスタ以外に、
光パルスが二つ必要である。一つはサイリスタのトリガ
用光パルスであり、もう一つはSITもしくはSITモードの
バイポーラトランジスタへのクエンチ用光パルスであ
る。通常、光源としては発光ダイオード、半導体レーザ
を用いることができるが、用途によっては、ランプ等も
可能であろう。またサイリスタへの光パルスの導入に関
しては、種々の光ファイバを用いてもよい。複数本の光
ファイバを用いて、サイリスタ全面に光パルスを散らし
て照射する。光トリガ感度をそれほど必要しない場合と
か、高速なスイッチングを要求されないような用途にお
いては、一本の光ファイバの直径程度の面積の補助サイ
リスタを同一基板上に製造して、補助サイリスタを光点
弧し、補助サイリスタによって主サイリスタをトリガす
る方式も当然存在する。
以上図面を参照して本発明の実施例を説明する。
第２図（ａ）は、本願発明による、単一ゲート型サイリ
スタの光オン、光オフ動作の回路構成例を示す。第２図
（ａ）において、10は単一ゲート型SIサイリスタで、ア
ノードは負荷抵抗RLを介してＶ′AKにバイアスされてい
て、カソードは接地されている。単一ゲート型SIサイリ
スタのゲートには、ノーマリオン型ｐチャンネルSIT20
のソースが接続されている。ノーマリオン型ｐチャンネ
ルSIT20のゲートは、ゲート抵抗Rg14を介して正の電圧V
g15にバイアスされていて、ドレインは負の電圧Vd13に
バイアスされている。第２図（ｂ）は、第２図（ａ）の
回路構成で光オン、光オフ動作を行う場合の光オン用LE
D光Lon11の駆動波形、光オフ用LED光Loff12の駆動波
形、単一ゲート型SIサイリスタ10のアノード、カソード
間電圧VAKの波形のタイミングチャートを示している。
第２図（ａ）において、単一ゲート型SIサイリスタ10、
ｐチャンネルSIT20のどちらにも光が入射していない場
合は、ノーマリオン型ｐチャンネルSIT20のゲートはゲ
ート抵抗Rgを介してVgにバイアスされていて、ノーマリ
オン型ｐチャンネルSIT20はオフ状態にある。この時の
ノーマリオン型ｐチャンネルSIT20のソースドレイン間
の抵抗をRoff(p-SIT)とすると、単一ゲート型SIサイリ
スタ10のゲートは、Roff(p-SIT)を介して負の電圧Vdに
バイアスされていて単一ゲート型SIサイリスタ10はオフ
している。ここで、負の電圧Vdは、単一ゲート型SIサイ
リスタ10のゲートに、有効には加わりにくいから、第２
図（ａ）の回路構成で、第２図（ｂ）のLED駆動回路を
用いる動作では、単一ゲート型SIサイリスタ10は、ノー
マリオン型よりもノーマリオフ型SIサイリスタがより適
切である。
スタの光オン、光オフ動作の回路構成例を示す。第２図
（ａ）において、10は単一ゲート型SIサイリスタで、ア
ノードは負荷抵抗RLを介してＶ′AKにバイアスされてい
て、カソードは接地されている。単一ゲート型SIサイリ
スタのゲートには、ノーマリオン型ｐチャンネルSIT20
のソースが接続されている。ノーマリオン型ｐチャンネ
ルSIT20のゲートは、ゲート抵抗Rg14を介して正の電圧V
g15にバイアスされていて、ドレインは負の電圧Vd13に
バイアスされている。第２図（ｂ）は、第２図（ａ）の
回路構成で光オン、光オフ動作を行う場合の光オン用LE
D光Lon11の駆動波形、光オフ用LED光Loff12の駆動波
形、単一ゲート型SIサイリスタ10のアノード、カソード
間電圧VAKの波形のタイミングチャートを示している。
第２図（ａ）において、単一ゲート型SIサイリスタ10、
ｐチャンネルSIT20のどちらにも光が入射していない場
合は、ノーマリオン型ｐチャンネルSIT20のゲートはゲ
ート抵抗Rgを介してVgにバイアスされていて、ノーマリ
オン型ｐチャンネルSIT20はオフ状態にある。この時の
ノーマリオン型ｐチャンネルSIT20のソースドレイン間
の抵抗をRoff(p-SIT)とすると、単一ゲート型SIサイリ
スタ10のゲートは、Roff(p-SIT)を介して負の電圧Vdに
バイアスされていて単一ゲート型SIサイリスタ10はオフ
している。ここで、負の電圧Vdは、単一ゲート型SIサイ
リスタ10のゲートに、有効には加わりにくいから、第２
図（ａ）の回路構成で、第２図（ｂ）のLED駆動回路を
用いる動作では、単一ゲート型SIサイリスタ10は、ノー
マリオン型よりもノーマリオフ型SIサイリスタがより適
切である。
単一ゲート型SIサイリスタ10のゲートの外部抵抗（この
場合はRoff(p-SIT)が高いと、アノード電圧VAKを高くし
ていった場合、SIサイリスタ内部の空乏層で発生する正
孔及びアノード側から流れこむ正孔がゲートに蓄積し、
ゲートの電子に対するポテンシャルが下がり、カソード
側からの電子の注入が増加し、SIサイリスタは、ブレー
クオーバーする。一方、単一ゲート型SIサイリスタの光
感度は、ゲートの外部抵抗が大きい方がよい。このた
め、Vd13、Rg14、Vg15は、Roff(p-SIT)が、動作時の最
大阻止電圧VAK(max)に対して単一ゲート型SIサイリスタ
10からブレークオーバーしない程度に小さくなる様に、
さらに、使用する光オン用LED（Lon）光11で十分オンす
る程度に大きい値となる様に選ばれる。また、負のバイ
アス電圧Vdは、単一ゲート型SIサイリスタ10のゲート
に、VAK(max)を阻止できるゲート電圧が加わる様に選ば
れる。Rgは、大きい方がノーマリオン型ｐチャンネルSI
T2の光感度はよいが応答速度は遅くなるので、Rgの値
は、光オフ用LED（Loff）光12の光強度と動作速度も考
慮して選ばれる。
場合はRoff(p-SIT)が高いと、アノード電圧VAKを高くし
ていった場合、SIサイリスタ内部の空乏層で発生する正
孔及びアノード側から流れこむ正孔がゲートに蓄積し、
ゲートの電子に対するポテンシャルが下がり、カソード
側からの電子の注入が増加し、SIサイリスタは、ブレー
クオーバーする。一方、単一ゲート型SIサイリスタの光
感度は、ゲートの外部抵抗が大きい方がよい。このた
め、Vd13、Rg14、Vg15は、Roff(p-SIT)が、動作時の最
大阻止電圧VAK(max)に対して単一ゲート型SIサイリスタ
10からブレークオーバーしない程度に小さくなる様に、
さらに、使用する光オン用LED（Lon）光11で十分オンす
る程度に大きい値となる様に選ばれる。また、負のバイ
アス電圧Vdは、単一ゲート型SIサイリスタ10のゲート
に、VAK(max)を阻止できるゲート電圧が加わる様に選ば
れる。Rgは、大きい方がノーマリオン型ｐチャンネルSI
T2の光感度はよいが応答速度は遅くなるので、Rgの値
は、光オフ用LED（Loff）光12の光強度と動作速度も考
慮して選ばれる。
単一ゲート型SIサイリスタ10がオフしている状態で、オ
ン用LED（Lon）光11が単一ゲート型SIサイリスタ10に入
射すると、単一ゲート型SIサイリスタ10の内部で光によ
って対生成したキャリアのうち正孔が単一ゲート型SIサ
イリスタ10のゲートに蓄積し、カソード側の電子に対す
る真のゲートのポテンシャルが下がり、また、対生成し
たキャリアのうちの電子が第２ベースに蓄積し、アノー
ド側の正孔に対する第２ベースのポテンシャルが下が
る。その結果カソードからの電子の注入と、アノード側
からの正孔の注入が増加し、それらのキャリアが、さら
に真のゲート、第２ベースのポテンシャルを下げるか
ら、SIサイリスタはオン状態になる。前述した様にSIT
ゲート構造は電流増幅率が大きく光感度も大きいから弱
い光強度でSIサイリスタをオンさせることができる。一
度オンした状態で光オン用LED（Lon）光11を切っても、
アノード、カソードからのキャリアの注入は引き続き起
きるから単一ゲート型SITサイリスタ10は、オン状態を
保つ。
ン用LED（Lon）光11が単一ゲート型SIサイリスタ10に入
射すると、単一ゲート型SIサイリスタ10の内部で光によ
って対生成したキャリアのうち正孔が単一ゲート型SIサ
イリスタ10のゲートに蓄積し、カソード側の電子に対す
る真のゲートのポテンシャルが下がり、また、対生成し
たキャリアのうちの電子が第２ベースに蓄積し、アノー
ド側の正孔に対する第２ベースのポテンシャルが下が
る。その結果カソードからの電子の注入と、アノード側
からの正孔の注入が増加し、それらのキャリアが、さら
に真のゲート、第２ベースのポテンシャルを下げるか
ら、SIサイリスタはオン状態になる。前述した様にSIT
ゲート構造は電流増幅率が大きく光感度も大きいから弱
い光強度でSIサイリスタをオンさせることができる。一
度オンした状態で光オン用LED（Lon）光11を切っても、
アノード、カソードからのキャリアの注入は引き続き起
きるから単一ゲート型SITサイリスタ10は、オン状態を
保つ。
単一ゲート型SIサイリスタをオンさせるために要する光
オン用LED（Lon）光11のパルス幅Tonと光強度Ｐ（Lon）
は単一ゲート型SIサイリスタの光感度に大きく依存す
る。
オン用LED（Lon）光11のパルス幅Tonと光強度Ｐ（Lon）
は単一ゲート型SIサイリスタの光感度に大きく依存す
る。
次に光オフ用LED（Loff）光12がノーマリオン型ｐチャ
ンネルSIT20に入射するとこの入射光12により発生した
電子のうちｐチャンネルSIT20のゲートに流れる電子電
流をinphgとすると、ｐチャンネルSIT20のゲートの電位
はinphg Rgだけ低下してSIT20のソースドレイン間のイ
ンピーダンスが低下する。これにより、単一ゲート型SI
サイリスタ10のゲートには、負のバイアスVdが有効に加
わる様になり、単一ゲート型SIサイリスタ10のゲートに
蓄積していた正孔はｐチャンネルSITを通して急激に引
き抜かれ、真性ゲート点の、カソードの電子に対するポ
テンシャルが高くなり、カソードからの電子の注入が抑
えられる。さらに第２ベースに蓄積されていた電子もア
ノード側から流入する正孔と再結合するか、アノード側
へ流出することで消滅するため、アノードからの正孔の
注入も抑えられる。
ンネルSIT20に入射するとこの入射光12により発生した
電子のうちｐチャンネルSIT20のゲートに流れる電子電
流をinphgとすると、ｐチャンネルSIT20のゲートの電位
はinphg Rgだけ低下してSIT20のソースドレイン間のイ
ンピーダンスが低下する。これにより、単一ゲート型SI
サイリスタ10のゲートには、負のバイアスVdが有効に加
わる様になり、単一ゲート型SIサイリスタ10のゲートに
蓄積していた正孔はｐチャンネルSITを通して急激に引
き抜かれ、真性ゲート点の、カソードの電子に対するポ
テンシャルが高くなり、カソードからの電子の注入が抑
えられる。さらに第２ベースに蓄積されていた電子もア
ノード側から流入する正孔と再結合するか、アノード側
へ流出することで消滅するため、アノードからの正孔の
注入も抑えられる。
このようにして単一ゲート型SIサイリスタ１はオフす
る。単一ゲート型SIサイリスタをオフさせる時のSIサイ
リスタのゲート電流をigとし、単一ゲート型SIサイリス
タ10のゲートの内部抵抗をrg、ノーマリオン型ｐチャン
ネルSIT20への、光オフ用LED（Loff）光20の入射時のソ
ース・ドレイン間のオン抵抗をRon(p-SIT)とすれば、ig
(Ron(p-SIT)+rg)の電圧降下が発生する。この電圧降下
により単一ゲート型SIサイリスタ10はオフにしにくくな
る。元来SIサイリスタのゲート抵抗は非常に小さく、そ
のため電気的にもゲートでオフできることが長所の一つ
である。従って大電流を高速でオフするためにはR
on(p-SIT)は、なるべく小さいことが望まれるがSITの光
感度は前述の如く極めて大きく、オン抵抗も小さい。
る。単一ゲート型SIサイリスタをオフさせる時のSIサイ
リスタのゲート電流をigとし、単一ゲート型SIサイリス
タ10のゲートの内部抵抗をrg、ノーマリオン型ｐチャン
ネルSIT20への、光オフ用LED（Loff）光20の入射時のソ
ース・ドレイン間のオン抵抗をRon(p-SIT)とすれば、ig
(Ron(p-SIT)+rg)の電圧降下が発生する。この電圧降下
により単一ゲート型SIサイリスタ10はオフにしにくくな
る。元来SIサイリスタのゲート抵抗は非常に小さく、そ
のため電気的にもゲートでオフできることが長所の一つ
である。従って大電流を高速でオフするためにはR
on(p-SIT)は、なるべく小さいことが望まれるがSITの光
感度は前述の如く極めて大きく、オン抵抗も小さい。
オフ用LED（Loff）光12が切れても、単一ゲート型SIサ
イリスタのゲートのポテンシャルは、カソード側からの
電子の注入を阻止するには十分高く、従って第２ベース
に電子は蓄積せず、第２ベースのポテンシャルは、アノ
ード側からの正孔の注入を阻止するには十分高いので、
単一ゲート型SIサイリスタ１はオフしままである。
イリスタのゲートのポテンシャルは、カソード側からの
電子の注入を阻止するには十分高く、従って第２ベース
に電子は蓄積せず、第２ベースのポテンシャルは、アノ
ード側からの正孔の注入を阻止するには十分高いので、
単一ゲート型SIサイリスタ１はオフしままである。
単一ゲート型SIサイリスタをオフさせるために必要な光
オフ用LED（Loff）光12のパルス幅Toffと光強度Ｐ（L
off）は、ノーマリオン型ｐチャンネルSIT20の光感度に
大きく依存する。
オフ用LED（Loff）光12のパルス幅Toffと光強度Ｐ（L
off）は、ノーマリオン型ｐチャンネルSIT20の光感度に
大きく依存する。
以上の説明による方法で単一ゲート型SIサイリスタ10の
光オン、光オフが行なえる。
光オン、光オフが行なえる。
第２図（ｃ）は、第２図（ａ）の回路構成で光オン・光
オフ動作を行なうための光オン用LED（Lon）光11と光オ
フ用LED（Loff）光12の駆動波形のタイミングチャート
の別の動作波形例であり、その時の単一ゲート型SIサイ
リスタ10のアノード・カソード間電圧波形VAKを示して
いる。第２図（ｂ）との違いは、単一ゲート型SIサイリ
スタ10がオフしている間は、光オフ用LED（Loff）光12
が、ノーマリオン型ｐチャンネルSIT20に入射し続けて
いることである。このため光オフ用LEDのパルス幅は、
光オフに必要なLEDパルス幅Toffよりも長くしなければ
ならないが、より高いdv/dt、di/dt、高光感度特性が得
られる。
オフ動作を行なうための光オン用LED（Lon）光11と光オ
フ用LED（Loff）光12の駆動波形のタイミングチャート
の別の動作波形例であり、その時の単一ゲート型SIサイ
リスタ10のアノード・カソード間電圧波形VAKを示して
いる。第２図（ｂ）との違いは、単一ゲート型SIサイリ
スタ10がオフしている間は、光オフ用LED（Loff）光12
が、ノーマリオン型ｐチャンネルSIT20に入射し続けて
いることである。このため光オフ用LEDのパルス幅は、
光オフに必要なLEDパルス幅Toffよりも長くしなければ
ならないが、より高いdv/dt、di/dt、高光感度特性が得
られる。
第２図（ｃ）の動作例では光オフ用LED（Loff）光12が
ノーマリオン型ｐチャンネルSIT20に入射していて、光
オン用LED（Lon）光11が切れている場合には、ノーマリ
オン型ｐ−ch SITは、オン状態で、単一ゲート型SIサイ
リスタ10のゲートは、ノーマリオン型ｐチャンネルSIT
のオン抵抗Ron(p-SIT)を介してVdにバイアスされてい
る。Ron(p-SIT)+rgは小さいから、Vd13は、有効に単一
ゲート型SIサイリスタ10のゲートに加わり、また、前述
した暗電流状態でのブレークオーバー特性は現われにく
くなり、アノード・カソード間電圧を阻止できる。この
時SIサイリスタは、ノーマリオン型でもノーマリオフ型
でもよく、SIサイリスタの特性に応じてVdの値を決めれ
ばよい。
ノーマリオン型ｐチャンネルSIT20に入射していて、光
オン用LED（Lon）光11が切れている場合には、ノーマリ
オン型ｐ−ch SITは、オン状態で、単一ゲート型SIサイ
リスタ10のゲートは、ノーマリオン型ｐチャンネルSIT
のオン抵抗Ron(p-SIT)を介してVdにバイアスされてい
る。Ron(p-SIT)+rgは小さいから、Vd13は、有効に単一
ゲート型SIサイリスタ10のゲートに加わり、また、前述
した暗電流状態でのブレークオーバー特性は現われにく
くなり、アノード・カソード間電圧を阻止できる。この
時SIサイリスタは、ノーマリオン型でもノーマリオフ型
でもよく、SIサイリスタの特性に応じてVdの値を決めれ
ばよい。
次に光オフ用LED（Loff）光12が切れて、光オン用LED
（Lon）光11が単一ゲート型SIサイリスタ10に入射する
と、ノーマリオン型ｐチャンネルSIT20はオフ状態にな
り、単一ゲート型SIサイリスタ10のゲートは、ノーマリ
オン型ｐチャンネルSIT20のオフ抵抗Roff(p-SIT)を介し
て負の電圧Vd13にバイアスされるようになるから、単一
ゲート型SIサイリスタ10のゲートの電位は低くなり、ま
た、光感度も高くなる。
（Lon）光11が単一ゲート型SIサイリスタ10に入射する
と、ノーマリオン型ｐチャンネルSIT20はオフ状態にな
り、単一ゲート型SIサイリスタ10のゲートは、ノーマリ
オン型ｐチャンネルSIT20のオフ抵抗Roff(p-SIT)を介し
て負の電圧Vd13にバイアスされるようになるから、単一
ゲート型SIサイリスタ10のゲートの電位は低くなり、ま
た、光感度も高くなる。
この時ノーマリオン型ｐチャンネルSITのオフ状態での
ソース・ドレイン間の抵抗Roff(p-SIT)は、SIサイリス
タのブレークオーバー特性を考慮しなくてもよいので、
できるだけ高くして光感度をよくすることが望まれる。
ソース・ドレイン間の抵抗Roff(p-SIT)は、SIサイリス
タのブレークオーバー特性を考慮しなくてもよいので、
できるだけ高くして光感度をよくすることが望まれる。
一方、単一ゲート型SIサイリスタ10には、光オン用LED
（Lon）光11が入射し、容易に単一ゲート型SIサイリス
タ101はオンする。一度オン状態になると光オン用LED
（Lon）光11が切れても、カソード、アノードからキャ
リアが注入し続けてオン状態が保たれる。オフ状態への
遷移は、第１図（ｂ）の動作と同様の過程で行われる。
（Lon）光11が入射し、容易に単一ゲート型SIサイリス
タ101はオンする。一度オン状態になると光オン用LED
（Lon）光11が切れても、カソード、アノードからキャ
リアが注入し続けてオン状態が保たれる。オフ状態への
遷移は、第１図（ｂ）の動作と同様の過程で行われる。
第３図は、第１図（ａ）の回路構成のノーマリオン型ｐ
チャンネルSIT20をノーマリオン型ｎチャンネルSIT60に
おきかえた回路構成である。単一ゲート型SIサイリスタ
50のゲートは、ノーマリオン型ｎチャンネルSIT60のド
レインが接続されていて、ノーマリオン型ｎチャンネル
SIT60のソースには負の電圧Vd53が加えられている。ノ
ーマリオン型SIT60のゲートは抵抗Rg55を介して負の電
圧Vg54にバイアスされている。光オン用LED（Lon）光5
1、光オフ用LED（Loff）光52の駆動波形は、第２図
（ｂ）、（ｃ）に示されているタイミングチャートと同
様である。動作原理は、第２図（ａ）乃至（ｃ）で説明
したものとほぼ同様であるが、単一ゲート型SIサイリス
タ50がオン状態からオフ状態に変化する時に、単一ゲー
ト型SIサイリスタ50のゲートに蓄積された正孔が消滅す
る過程が、第２図（ａ）乃至（ｃ）の動作では、正孔が
ノーマリオン型ｐチャンネルSIT20を通して引き抜かれ
るが、第３図の動作では、ノーマリオン型ｎチャンネル
SIT60を通して電子がSIサイリスタ50のゲートに流れ込
み単一ゲート型SIサイリスタ50のゲートに蓄積した正孔
と再結合するという違いがある。
チャンネルSIT20をノーマリオン型ｎチャンネルSIT60に
おきかえた回路構成である。単一ゲート型SIサイリスタ
50のゲートは、ノーマリオン型ｎチャンネルSIT60のド
レインが接続されていて、ノーマリオン型ｎチャンネル
SIT60のソースには負の電圧Vd53が加えられている。ノ
ーマリオン型SIT60のゲートは抵抗Rg55を介して負の電
圧Vg54にバイアスされている。光オン用LED（Lon）光5
1、光オフ用LED（Loff）光52の駆動波形は、第２図
（ｂ）、（ｃ）に示されているタイミングチャートと同
様である。動作原理は、第２図（ａ）乃至（ｃ）で説明
したものとほぼ同様であるが、単一ゲート型SIサイリス
タ50がオン状態からオフ状態に変化する時に、単一ゲー
ト型SIサイリスタ50のゲートに蓄積された正孔が消滅す
る過程が、第２図（ａ）乃至（ｃ）の動作では、正孔が
ノーマリオン型ｐチャンネルSIT20を通して引き抜かれ
るが、第３図の動作では、ノーマリオン型ｎチャンネル
SIT60を通して電子がSIサイリスタ50のゲートに流れ込
み単一ゲート型SIサイリスタ50のゲートに蓄積した正孔
と再結合するという違いがある。
第４図（ａ）にダブルゲート型SIサイリスタの光オン・
光オフ動作の回路構成の実施例を示す。ダブルゲート型
SIサイリスタ70のアノードは、負荷抵抗RL79を介して
Ｖ′AKにバイアスされている。ダブルゲート型SIサイリ
スタ70の第１ゲート、第２ゲートはそれぞれノーマリオ
ン型ｐチャンネルSIT80のソース、ノーマリオン型ｎチ
ャンネルSIT90のソースに接続されている。ノーマリオ
ン型ｐチャンネルSIT80のゲートはRgp75を介して正の電
圧Vgp74にバイアスされていて、ドレインには負の電圧V
dp73が加えられている。ノーマリオン型ｎチャンネルSI
T90のゲートはRgn78を介してダブルゲート型SIサイリス
タ70のアノードと、負の電圧Vgn77にバイアスされてい
て、ドレインはダブルゲート型SIサイリスタ70のアノー
ドから正の電圧Vdn76にバイアスされている。第４図
（ｂ）、（ｃ）は光オン用LED（Lon）光71と光オフ用LE
D（Loff）光72の駆動波形のタイミングチャートと、そ
の時のアノード・カソード間電圧VAKの波形を示してい
る。光オン用LED（Lon）光71は、ダブルゲート型SIサイ
リスタに入射し、光オフ用LED（Loff）光72は、ノーマ
リオン型ｐチャンネルSIT80及びノーマリオン型ｎチャ
ンネルSIT90に入射する。第４図（ａ）の回路構成と第
４図（ｂ）のLED駆動波形を用いる動作は、基本的に
は、前記した第１図（ａ）の回路構成と第１図（ｂ）の
タイミングチャートを用いる動作と同じであるが、ダブ
ルゲートSIサイリスタ70は、単一ゲート型SIサイリスタ
のSITゲート構造が、アノード側にも第２ゲートとして
構成されていて、第１ゲート、第２ゲートの両方で、高
光利得が得られるから、光感度は非常に高く、光オン時
間Tonも短かくなる。また、光オフ時のキャリアの引き
抜きも、第１ゲート、第２ゲートの両方で行われるから
光オフ時間Toffも短くなる。第４図（ａ）の回路構成の
ダブルゲートSIサイリスタ70の第１ゲートに接続された
ノーマリオン型ｐチャンネルSIT80は、第１図（ａ）の
回路構成のノーマリオン型ｐチャンネルSIT20と同じ役
割をはたし、第２ゲートに接続されたノーマリオン型ｎ
チャンネルSIT90は、光オフLED（Loff）光72の入射時に
は低抵抗Ron(n-SIT)となりダブルゲート型SIサイリスタ
70の第２ゲートから電子を引き抜いて、第２ゲートの、
アノード側の正孔に対するポテンシャルを高くし、正孔
の注入を抑え、光オフLED（Loff）光72が切れる時に
は、光抵抗Roff(n-SIT)となりダブルゲート型SIサイリ
スタ70の第２ゲートにダブルゲート型SIサイリスタ70の
空乏層中で光71で発生した電子を蓄積する役割をはた
す。
光オフ動作の回路構成の実施例を示す。ダブルゲート型
SIサイリスタ70のアノードは、負荷抵抗RL79を介して
Ｖ′AKにバイアスされている。ダブルゲート型SIサイリ
スタ70の第１ゲート、第２ゲートはそれぞれノーマリオ
ン型ｐチャンネルSIT80のソース、ノーマリオン型ｎチ
ャンネルSIT90のソースに接続されている。ノーマリオ
ン型ｐチャンネルSIT80のゲートはRgp75を介して正の電
圧Vgp74にバイアスされていて、ドレインには負の電圧V
dp73が加えられている。ノーマリオン型ｎチャンネルSI
T90のゲートはRgn78を介してダブルゲート型SIサイリス
タ70のアノードと、負の電圧Vgn77にバイアスされてい
て、ドレインはダブルゲート型SIサイリスタ70のアノー
ドから正の電圧Vdn76にバイアスされている。第４図
（ｂ）、（ｃ）は光オン用LED（Lon）光71と光オフ用LE
D（Loff）光72の駆動波形のタイミングチャートと、そ
の時のアノード・カソード間電圧VAKの波形を示してい
る。光オン用LED（Lon）光71は、ダブルゲート型SIサイ
リスタに入射し、光オフ用LED（Loff）光72は、ノーマ
リオン型ｐチャンネルSIT80及びノーマリオン型ｎチャ
ンネルSIT90に入射する。第４図（ａ）の回路構成と第
４図（ｂ）のLED駆動波形を用いる動作は、基本的に
は、前記した第１図（ａ）の回路構成と第１図（ｂ）の
タイミングチャートを用いる動作と同じであるが、ダブ
ルゲートSIサイリスタ70は、単一ゲート型SIサイリスタ
のSITゲート構造が、アノード側にも第２ゲートとして
構成されていて、第１ゲート、第２ゲートの両方で、高
光利得が得られるから、光感度は非常に高く、光オン時
間Tonも短かくなる。また、光オフ時のキャリアの引き
抜きも、第１ゲート、第２ゲートの両方で行われるから
光オフ時間Toffも短くなる。第４図（ａ）の回路構成の
ダブルゲートSIサイリスタ70の第１ゲートに接続された
ノーマリオン型ｐチャンネルSIT80は、第１図（ａ）の
回路構成のノーマリオン型ｐチャンネルSIT20と同じ役
割をはたし、第２ゲートに接続されたノーマリオン型ｎ
チャンネルSIT90は、光オフLED（Loff）光72の入射時に
は低抵抗Ron(n-SIT)となりダブルゲート型SIサイリスタ
70の第２ゲートから電子を引き抜いて、第２ゲートの、
アノード側の正孔に対するポテンシャルを高くし、正孔
の注入を抑え、光オフLED（Loff）光72が切れる時に
は、光抵抗Roff(n-SIT)となりダブルゲート型SIサイリ
スタ70の第２ゲートにダブルゲート型SIサイリスタ70の
空乏層中で光71で発生した電子を蓄積する役割をはた
す。
第４図（ａ）の回路構成と第４図（ｃ）のLED駆動波形
を用いる動作は、基本的には、第１図（ａ）の回路構成
と第１図（ｃ）の回路構成を用いた動作と同じである。
を用いる動作は、基本的には、第１図（ａ）の回路構成
と第１図（ｃ）の回路構成を用いた動作と同じである。
第５図には、第４図（ａ）の回路構成のノーマリオン型
ｎチャンネルSIT90のかわりにノーマリオン型ｐチャン
ネルSIT50を用いた回路構成である。この他に第４図
（ａ）の回路構成のノーマリオン型ｐチャンネルSIT80
の代わりにノーマリオン型ｎチャンネルSITを用いる回
路構成と、第４図（ａ）の回路構成のノーマリオン型ｐ
チャンネルSIT80、ノーマリオン型ｎ−chSIT90の代わり
にそれぞれノーマリオン型ｎチャンネルSIT、ノーマリ
オン型ｐチャンネルSITを用いる回路構成が考えられ
る。いずれの回路構成も、第４図（ｂ）、（ｃ）のLED
駆動動作波形で動作させることができる。
ｎチャンネルSIT90のかわりにノーマリオン型ｐチャン
ネルSIT50を用いた回路構成である。この他に第４図
（ａ）の回路構成のノーマリオン型ｐチャンネルSIT80
の代わりにノーマリオン型ｎチャンネルSITを用いる回
路構成と、第４図（ａ）の回路構成のノーマリオン型ｐ
チャンネルSIT80、ノーマリオン型ｎ−chSIT90の代わり
にそれぞれノーマリオン型ｎチャンネルSIT、ノーマリ
オン型ｐチャンネルSITを用いる回路構成が考えられ
る。いずれの回路構成も、第４図（ｂ）、（ｃ）のLED
駆動動作波形で動作させることができる。
第６図（ａ）に、第１図（ａ）のノーマリオンｐチャン
ネルSIT20の代りにノースリオフｐチャンネルSIT170を
用いる回路構成の実施例も示す。第７図（ｂ）には、第
４図（ａ）のノーマリオン型ｐチャンネルSIT80、ノー
マリオン型ｎチャンネルSIT90の代りにそれぞれ、ノー
マリオフ型ｐチャンネルSIT190、ノーマリオフ型ｎチャ
ンネルSIT200を用いた回路構成を示す。ノーマリオフ型
SIT170、190、200はゲートオープンで動作できるので、
回路構成が簡単になる。前述したノーマリオン型SITを
用いた回路構成すべてに対して、ノーマリオフ型SITを
用いる回路構成が考えられ、LED駆動波形も同様のもの
で動作できる。
ネルSIT20の代りにノースリオフｐチャンネルSIT170を
用いる回路構成の実施例も示す。第７図（ｂ）には、第
４図（ａ）のノーマリオン型ｐチャンネルSIT80、ノー
マリオン型ｎチャンネルSIT90の代りにそれぞれ、ノー
マリオフ型ｐチャンネルSIT190、ノーマリオフ型ｎチャ
ンネルSIT200を用いた回路構成を示す。ノーマリオフ型
SIT170、190、200はゲートオープンで動作できるので、
回路構成が簡単になる。前述したノーマリオン型SITを
用いた回路構成すべてに対して、ノーマリオフ型SITを
用いる回路構成が考えられ、LED駆動波形も同様のもの
で動作できる。
第７図（ａ）に、アノード電圧以外の電源電圧を必要と
しない、ノーマリオフ単一ゲート型SIサイリスタの光オ
ン・光オフ動作回路の実施例を示す。単一ゲート型SIサ
イリスタ210のゲートは、ノーマリオフｐチャンネルSIT
220を介して接地されている。光オフ用LED（Loff）光21
2がノーマリオフｐチャンネルSIT220に入射している状
態では、単一ゲート型SIサイリスタ210のゲートは、ノ
ーマリオフｐチャンネルSIT220のオン抵抗R
on(n-off-p-SIT)を介して接地される。この状態で単一
ゲート型サイリスタ210が、オフしているためには、ノ
ーマリオフ特性を要するSIサイリスタであることが必要
である。光オン用LED（Lon）光211、光オフ用LED
（Loff）光212の駆動波形は、第２図（ｂ）、（ｃ）と
同様である。第７図（ａ）のノーマリオフｐチャンネル
SIT220は、ノーマリオフｎチャンネルSITであってもよ
い。第７図（ｂ）は、アノード電圧以外の電源電圧を必
要としない、ノーマリオフダブルゲート型SIサイリスタ
230の光オン、光オフ動作回路の実施例を示す。ダブル
ゲート型SIサイリスタ230の第１ゲートは、ノーマリオ
フｐチャンネルSIT240を介して接地されている。第２ゲ
ートは、ノーマリオフｎチャンネルSIT250を介してダブ
ルゲート型SIサイリスタ230のアノードに接続されてい
る。第７図（ａ）の実施例で説明した理由によりダブル
ゲート型SIサイリスタ230はノーマリオフ特性を有する
ことが必要である。光オン用LED（Lon）光231、光オフ
用LED（Loff）光232の駆動波形は、第４図（ｂ）、
（ｃ）と同じである。第７図（ｂ）のノーマリオフｐチ
ャンネルSIT240は、ノーマリオフｎチャンネルSITであ
ってもよい、また、ノーマリオフｎチャンネルSIT250
は、ノーマリオフｐチャンネルSITであってもよい。
しない、ノーマリオフ単一ゲート型SIサイリスタの光オ
ン・光オフ動作回路の実施例を示す。単一ゲート型SIサ
イリスタ210のゲートは、ノーマリオフｐチャンネルSIT
220を介して接地されている。光オフ用LED（Loff）光21
2がノーマリオフｐチャンネルSIT220に入射している状
態では、単一ゲート型SIサイリスタ210のゲートは、ノ
ーマリオフｐチャンネルSIT220のオン抵抗R
on(n-off-p-SIT)を介して接地される。この状態で単一
ゲート型サイリスタ210が、オフしているためには、ノ
ーマリオフ特性を要するSIサイリスタであることが必要
である。光オン用LED（Lon）光211、光オフ用LED
（Loff）光212の駆動波形は、第２図（ｂ）、（ｃ）と
同様である。第７図（ａ）のノーマリオフｐチャンネル
SIT220は、ノーマリオフｎチャンネルSITであってもよ
い。第７図（ｂ）は、アノード電圧以外の電源電圧を必
要としない、ノーマリオフダブルゲート型SIサイリスタ
230の光オン、光オフ動作回路の実施例を示す。ダブル
ゲート型SIサイリスタ230の第１ゲートは、ノーマリオ
フｐチャンネルSIT240を介して接地されている。第２ゲ
ートは、ノーマリオフｎチャンネルSIT250を介してダブ
ルゲート型SIサイリスタ230のアノードに接続されてい
る。第７図（ａ）の実施例で説明した理由によりダブル
ゲート型SIサイリスタ230はノーマリオフ特性を有する
ことが必要である。光オン用LED（Lon）光231、光オフ
用LED（Loff）光232の駆動波形は、第４図（ｂ）、
（ｃ）と同じである。第７図（ｂ）のノーマリオフｐチ
ャンネルSIT240は、ノーマリオフｎチャンネルSITであ
ってもよい、また、ノーマリオフｎチャンネルSIT250
は、ノーマリオフｐチャンネルSITであってもよい。
第８図は本発明の実施例を示し、ダブルベース型ビーム
ベースサイリスタ260の光トリガ、光クエンチ動作回路
を示す。光トリガ用LED（Lon）光261及び、光クエンチ
用LED（Loff）光262の動作波形は第４図（ｂ）、（ｃ）
と同様である。サイリスタ260の第一ベースにはノーマ
リオン型ｐチャンネルSIT270が、第二ベースにはノーマ
リオン型ｎチャンネルSIT280が接続された例を第８図は
示している。各部分のバイアス電圧Vdn266、Vdp263、V
gn267、Vgp264、及びゲート抵抗Rgn268、Rgp265は第４
図の実施例において説明したものと同様の役割を持って
いる。第４図の実施例と大きく異なる点はサイリスタ部
分がダブルゲート型SIサイリスタから、ダブルベース型
ビームベースサイリスタ260に置換されている点であ
る。サイリスタ260の第一ベース、第二ベースともにSIT
モードのビームベース構造となっている。
ベースサイリスタ260の光トリガ、光クエンチ動作回路
を示す。光トリガ用LED（Lon）光261及び、光クエンチ
用LED（Loff）光262の動作波形は第４図（ｂ）、（ｃ）
と同様である。サイリスタ260の第一ベースにはノーマ
リオン型ｐチャンネルSIT270が、第二ベースにはノーマ
リオン型ｎチャンネルSIT280が接続された例を第８図は
示している。各部分のバイアス電圧Vdn266、Vdp263、V
gn267、Vgp264、及びゲート抵抗Rgn268、Rgp265は第４
図の実施例において説明したものと同様の役割を持って
いる。第４図の実施例と大きく異なる点はサイリスタ部
分がダブルゲート型SIサイリスタから、ダブルベース型
ビームベースサイリスタ260に置換されている点であ
る。サイリスタ260の第一ベース、第二ベースともにSIT
モードのビームベース構造となっている。
第９図、第10図は上述のSIサイリスタもしくはビームベ
ースサイリスタを複数個接続し、大電圧、大電流の光ト
リガ、光クエンチ動作を行なう際の実施例であり、当然
のことながら直並列接続もある。大電圧もしくは大電流
が特定のサイリスタに加わらないようにするための保護
用転流回路を各サイリスタのアノード・カソード間に接
続することもありうる。光トリガ、光クエンチ可能なサ
イリスタ装置の構成としては前述の如く、単一ゲートの
みならず、ダブルゲート構造のSIサイリスタでも良く、
また単一ベースもしくはダブルベース構造のビームベー
スサイリスタでも良い。またゲート回路を構成するトラ
ンジスタとしてはｐチャンネル、ｎチャンネルのSIT、
或いはSITモードのバイポ−ラトランジスタでもよい。
またノーマリオフのトランジスタであればさらにゲート
回路が簡単になる。このように種々の変形例の存在する
構成例のうち、第９図は単一ゲート型SIサイリスタ290
とノーマリオン型ｐチャンネルSIT300の構成を直列に複
数個接続した回路例を示す。
ースサイリスタを複数個接続し、大電圧、大電流の光ト
リガ、光クエンチ動作を行なう際の実施例であり、当然
のことながら直並列接続もある。大電圧もしくは大電流
が特定のサイリスタに加わらないようにするための保護
用転流回路を各サイリスタのアノード・カソード間に接
続することもありうる。光トリガ、光クエンチ可能なサ
イリスタ装置の構成としては前述の如く、単一ゲートの
みならず、ダブルゲート構造のSIサイリスタでも良く、
また単一ベースもしくはダブルベース構造のビームベー
スサイリスタでも良い。またゲート回路を構成するトラ
ンジスタとしてはｐチャンネル、ｎチャンネルのSIT、
或いはSITモードのバイポ−ラトランジスタでもよい。
またノーマリオフのトランジスタであればさらにゲート
回路が簡単になる。このように種々の変形例の存在する
構成例のうち、第９図は単一ゲート型SIサイリスタ290
とノーマリオン型ｐチャンネルSIT300の構成を直列に複
数個接続した回路例を示す。
光ファイバ303、304、305はSIサイリスタへのトリガ用
光パルスを導入するためのもので、ほぼ同時に各サイリ
スタ290へトリガ用LED光（Lon）が照射される。光ファ
イバ306、307、308は光クエンチ用SIT300へクエンチ用
光パルスを導入するためのもので、ほぼ同時に各SIT300
へ光クエンチ用LED光（Loff）が照射される。第９図の
実施例は第２図（ａ）、（ｂ）、（ｃ）において説明し
た実施例と同様に動作する。SIT300へのドレインバイア
ス電圧Vd1291、Vd2292、Vd3293の値はほぼ同じ値でよ
い。同様にゲート抵抗Rg1297、Rg3299の値もほぼ同じ値
とする。ゲートバイアス電圧Vg1294、Vg2295、Vg3296の
値もほぼ同じ値である。一方、各SIサイリスタ290の特
性のばらつき、各SIT300の特性ばらつきを調整するには
ゲート抵抗297、298、299、ゲートバイアス電圧294、29
5、296及びドレインバイアス電圧291、292、293の値を
調節すればよい。
光パルスを導入するためのもので、ほぼ同時に各サイリ
スタ290へトリガ用LED光（Lon）が照射される。光ファ
イバ306、307、308は光クエンチ用SIT300へクエンチ用
光パルスを導入するためのもので、ほぼ同時に各SIT300
へ光クエンチ用LED光（Loff）が照射される。第９図の
実施例は第２図（ａ）、（ｂ）、（ｃ）において説明し
た実施例と同様に動作する。SIT300へのドレインバイア
ス電圧Vd1291、Vd2292、Vd3293の値はほぼ同じ値でよ
い。同様にゲート抵抗Rg1297、Rg3299の値もほぼ同じ値
とする。ゲートバイアス電圧Vg1294、Vg2295、Vg3296の
値もほぼ同じ値である。一方、各SIサイリスタ290の特
性のばらつき、各SIT300の特性ばらつきを調整するには
ゲート抵抗297、298、299、ゲートバイアス電圧294、29
5、296及びドレインバイアス電圧291、292、293の値を
調節すればよい。
第10図は第２図（ａ）、（ｂ）、（ｃ）において説明し
た実施例の並列接続であり、大電流を取り扱う場合に行
われる実施例である。
た実施例の並列接続であり、大電流を取り扱う場合に行
われる実施例である。
主要部分はSIサイリスタ310とノーマリオン型ｐチャン
ネルSIT320から構成されている。
ネルSIT320から構成されている。
各SIT320へはドレインバイアス電圧Vd311及びゲート抵
抗Rg313を介してゲートバイアス電圧Vg312が並列的に印
加されている。光ファイバ314、315、316はサイリスタ3
10へのトリガ用光パルスの導入のためのもので、光ファ
イバ317、318、319はSIT320へのクエン用光パルスの導
入のためのものである。第２図（ｂ）、（ｃ）において
説明した動作波形を用いることでより大電流の光トリ
ガ、光クエンチが行える。
抗Rg313を介してゲートバイアス電圧Vg312が並列的に印
加されている。光ファイバ314、315、316はサイリスタ3
10へのトリガ用光パルスの導入のためのもので、光ファ
イバ317、318、319はSIT320へのクエン用光パルスの導
入のためのものである。第２図（ｂ）、（ｃ）において
説明した動作波形を用いることでより大電流の光トリ
ガ、光クエンチが行える。
第11図乃至第16図は、本発明による光トリガ、光クエン
チ可能なサイリスタ装置の構造的な実施例を示し、単一
ゲートもしくはダブルゲート型SIサイリスタ或いは単一
ベースもしくはダブルベース型ビームベースサイリスタ
と第一ベース（ゲート）もしくは第二ベース（ゲート）
に接続されたSITもしくはSITモードのバイポーラトラン
ジスタの集積化構造を特徴としている。
チ可能なサイリスタ装置の構造的な実施例を示し、単一
ゲートもしくはダブルゲート型SIサイリスタ或いは単一
ベースもしくはダブルベース型ビームベースサイリスタ
と第一ベース（ゲート）もしくは第二ベース（ゲート）
に接続されたSITもしくはSITモードのバイポーラトラン
ジスタの集積化構造を特徴としている。
第11図（ａ）は単一ゲート型SIサイリスタとSITモード
のバイポーラトランジスタを集積化した構造を示してい
る。動作回路としては第２図（ａ）、第６図（ａ）、第
７図（ａ）において、ｐチャンネルSIT20、170、220をS
ITモードのpn−ｐバイポーラトランジスタに置換した回
路が適用でき、動作方法は第２図の説明と同様であり第
２図（ｂ）、（ｃ）に示した動作波形が適用できる。各
部を説明する。第11図（ａ）において、p+領域403はサ
イリスタの埋め込みゲート層を示すと同時にpn−ｐバイ
ポーラトランジスタのエミッタ領域と共通になされてい
る。n+領域400はサイリスタのカソード領域を示し、401
はカソード電極である。n-高抵抗層402はゲート403、カ
ソード400間の耐圧を稼ぐために高抵抗層となってい
る。n-高抵抗層409はサイリスタのチャンネル領域であ
る。一方p+領域404はサイリスタのアノード領域であ
り、405はアノード電極を示す。n+領域408はn-高抵抗層
406、407、410中に形成された埋め込みベース層であ
り、n-高抵抗層407との間にビームベース層を形成して
いる。ビームベース層407、408の位置はアノードp+領域
404に近く設定する。第11図（ａ）の例ではn+ベース領
域408は浮遊状態になされている。当然のことながら、
単一ゲート型SIサイリスタとしては、上述のn-高抵抗層
407及びn+埋め込み層408から形成されるビームベース構
造が不可欠なものではなく、n-高抵抗層410及び406が広
がっていてもよい。SITモードのバイポーラトランジス
タのコレクタ領域はp+領域415であり、n+領域412及びn-
領域411がベース領域となっている。n-高抵抗層402とn-
高抵抗層411は同時に形成される。電極部分413はベース
電極、414はコレクタ電極であり、光ファイバ418によっ
て導入される光クエンチ用光パルス（Loff）の透過性を
良くするためには、Al電極よりは、ドープトポリシリコ
ンもしくは透明電極が望ましい。光クエンチ用光パルス
（Loff）によって発生する電子正孔対の発生場所は、n-
領域411内にほぼ限定されるように光の波長は選ばれ
る。一方、光ファイバ417によって導入される光トリガ
用光パルス（Lon）は第11図（ａ）ではサイリスタのベ
ベル部分、特にゲート・カソード間のベベル部分より導
入される工夫がなされている。
のバイポーラトランジスタを集積化した構造を示してい
る。動作回路としては第２図（ａ）、第６図（ａ）、第
７図（ａ）において、ｐチャンネルSIT20、170、220をS
ITモードのpn−ｐバイポーラトランジスタに置換した回
路が適用でき、動作方法は第２図の説明と同様であり第
２図（ｂ）、（ｃ）に示した動作波形が適用できる。各
部を説明する。第11図（ａ）において、p+領域403はサ
イリスタの埋め込みゲート層を示すと同時にpn−ｐバイ
ポーラトランジスタのエミッタ領域と共通になされてい
る。n+領域400はサイリスタのカソード領域を示し、401
はカソード電極である。n-高抵抗層402はゲート403、カ
ソード400間の耐圧を稼ぐために高抵抗層となってい
る。n-高抵抗層409はサイリスタのチャンネル領域であ
る。一方p+領域404はサイリスタのアノード領域であ
り、405はアノード電極を示す。n+領域408はn-高抵抗層
406、407、410中に形成された埋め込みベース層であ
り、n-高抵抗層407との間にビームベース層を形成して
いる。ビームベース層407、408の位置はアノードp+領域
404に近く設定する。第11図（ａ）の例ではn+ベース領
域408は浮遊状態になされている。当然のことながら、
単一ゲート型SIサイリスタとしては、上述のn-高抵抗層
407及びn+埋め込み層408から形成されるビームベース構
造が不可欠なものではなく、n-高抵抗層410及び406が広
がっていてもよい。SITモードのバイポーラトランジス
タのコレクタ領域はp+領域415であり、n+領域412及びn-
領域411がベース領域となっている。n-高抵抗層402とn-
高抵抗層411は同時に形成される。電極部分413はベース
電極、414はコレクタ電極であり、光ファイバ418によっ
て導入される光クエンチ用光パルス（Loff）の透過性を
良くするためには、Al電極よりは、ドープトポリシリコ
ンもしくは透明電極が望ましい。光クエンチ用光パルス
（Loff）によって発生する電子正孔対の発生場所は、n-
領域411内にほぼ限定されるように光の波長は選ばれ
る。一方、光ファイバ417によって導入される光トリガ
用光パルス（Lon）は第11図（ａ）ではサイリスタのベ
ベル部分、特にゲート・カソード間のベベル部分より導
入される工夫がなされている。
SIサイリスタの光トリガ動作においては、光トリガ用光
パルス（Lon）によって発生する電子正孔対の両方がタ
ーンオン動作に寄与することが望ましい。n-高抵抗層41
0内で光トリガパルス（Lon）によって電子正孔対が発生
すれば、正孔は第一ゲート領域のうち特にp+領域403内
に蓄積され、一方電子は第二ベース領域のn+領域408内
に蓄積される。p+領域403に蓄積された正孔によってn-
領域409の電位は静電誘導効果によってしだいに低下
し、n+カソード領域400からの電子が注入される割合が
増加し、一方、n-ベース領域407の電位もn+ベース領域4
08に蓄積された電子によってアノードp+領域404の正孔
に対する電位が静電誘導的に低下し、正孔の注入される
確率が増加する。従って、光トリガ用光パルス（Lon）
の波長としては、n-高抵抗層410内にまで、到達できる
だけの侵入距離のものが望ましいが、p+ゲート領域403
近傍のn-高抵抗層409、402であっても良い。第二ベース
領域に上記のビームベース構造408及び407を設けた方
が、アノードp+領域からの正孔の注入効率が良好とな
る。n+領域408を設けない場合には、均一ベース構造と
いうことになるが、SIモードのビームベース構造に比
べ、電流増幅率は低いものとなる。領域416は絶縁物層
である。405はアノード電極を示す。
パルス（Lon）によって発生する電子正孔対の両方がタ
ーンオン動作に寄与することが望ましい。n-高抵抗層41
0内で光トリガパルス（Lon）によって電子正孔対が発生
すれば、正孔は第一ゲート領域のうち特にp+領域403内
に蓄積され、一方電子は第二ベース領域のn+領域408内
に蓄積される。p+領域403に蓄積された正孔によってn-
領域409の電位は静電誘導効果によってしだいに低下
し、n+カソード領域400からの電子が注入される割合が
増加し、一方、n-ベース領域407の電位もn+ベース領域4
08に蓄積された電子によってアノードp+領域404の正孔
に対する電位が静電誘導的に低下し、正孔の注入される
確率が増加する。従って、光トリガ用光パルス（Lon）
の波長としては、n-高抵抗層410内にまで、到達できる
だけの侵入距離のものが望ましいが、p+ゲート領域403
近傍のn-高抵抗層409、402であっても良い。第二ベース
領域に上記のビームベース構造408及び407を設けた方
が、アノードp+領域からの正孔の注入効率が良好とな
る。n+領域408を設けない場合には、均一ベース構造と
いうことになるが、SIモードのビームベース構造に比
べ、電流増幅率は低いものとなる。領域416は絶縁物層
である。405はアノード電極を示す。
第11図（ｂ）は単一ビームベースサイリスタと倒立動作
のSITを集積化した構造を示している。動作回路、動作
方法は、第11図（ａ）の実施例と同様である。第11図
（ａ）と構造的に異なる点は、第11図（ａ）におけるn-
高抵抗領域402、409、410、407、406、411が、第11図
（ｂ）においてはそれぞれp-高抵抗領域424、423、42
2、421、420、425に置換されている点と、光ファイバ41
7によって導入される光トリガ用光パルス（Lon）が絶縁
物領域416を通してp-高抵抗領域426を通して、p-高抵抗
領域426に照射されている点である。丁度ビームベース
サイリスタのゲートカソード部分とSIT部分が分離され
る部分に光ファイバ417が設定されている。p+領域403は
ｐチャンネルSITのソース領域と共通になされており、p
+領域415はドレイン領域、n+領域412はゲート領域、p-
層425はチャンネル領域であり、413、414はそれぞれSIT
のゲート電極、ドレイン電極である。n+領域408は埋め
込み層であり、n-層421との間に、第二ゲートとしてのS
ITゲート構造を形成している。第11図（ｂ）の実施例は
第11図（ａ）の実施例と動作特性上はほぼ同等のものが
得られる。
のSITを集積化した構造を示している。動作回路、動作
方法は、第11図（ａ）の実施例と同様である。第11図
（ａ）と構造的に異なる点は、第11図（ａ）におけるn-
高抵抗領域402、409、410、407、406、411が、第11図
（ｂ）においてはそれぞれp-高抵抗領域424、423、42
2、421、420、425に置換されている点と、光ファイバ41
7によって導入される光トリガ用光パルス（Lon）が絶縁
物領域416を通してp-高抵抗領域426を通して、p-高抵抗
領域426に照射されている点である。丁度ビームベース
サイリスタのゲートカソード部分とSIT部分が分離され
る部分に光ファイバ417が設定されている。p+領域403は
ｐチャンネルSITのソース領域と共通になされており、p
+領域415はドレイン領域、n+領域412はゲート領域、p-
層425はチャンネル領域であり、413、414はそれぞれSIT
のゲート電極、ドレイン電極である。n+領域408は埋め
込み層であり、n-層421との間に、第二ゲートとしてのS
ITゲート構造を形成している。第11図（ｂ）の実施例は
第11図（ａ）の実施例と動作特性上はほぼ同等のものが
得られる。
第11図（ｃ）は第11図（ａ）の単一ゲート型SIサイリス
タとSITモードのpn-pバイポーラトランジスタから成る
集積化構造の実施例において、光トリガ用光パルス（L
on）を導入する光ファイバ417の設定位置を、アノード
側に設けた例である。アノードp+領域404のうち、p+領
域440の部分はエッチングされ薄くなされており、光フ
ァイバ417の光パルス（Lon）が絶縁層441を介してより
効率よく照射されるようになされている。
タとSITモードのpn-pバイポーラトランジスタから成る
集積化構造の実施例において、光トリガ用光パルス（L
on）を導入する光ファイバ417の設定位置を、アノード
側に設けた例である。アノードp+領域404のうち、p+領
域440の部分はエッチングされ薄くなされており、光フ
ァイバ417の光パルス（Lon）が絶縁層441を介してより
効率よく照射されるようになされている。
第11図（ａ）乃至（ｃ）に示した実施例は一例であっ
て、光ファイバの導入位置は第15図に示す如く、カソー
ドn+領域400の部分にステップ状に薄いn+層を設け、そ
の部分から光を照射してもよい。また第11図（ａ）乃至
（ｃ）において、第二ベースもしくは第二ゲート領域の
SITモードのビームベース構造もしくはSITゲート構造を
特に設定せず、n-もしくはp-高抵抗層領域のままでもよ
い。或いはp+アノード層404とpn接合を有するｎ層を設
定してもよい。
て、光ファイバの導入位置は第15図に示す如く、カソー
ドn+領域400の部分にステップ状に薄いn+層を設け、そ
の部分から光を照射してもよい。また第11図（ａ）乃至
（ｃ）において、第二ベースもしくは第二ゲート領域の
SITモードのビームベース構造もしくはSITゲート構造を
特に設定せず、n-もしくはp-高抵抗層領域のままでもよ
い。或いはp+アノード層404とpn接合を有するｎ層を設
定してもよい。
第12図は本発明の別の実施例を示す。第11図において
は、第一ゲートもしくはビームベース領域が埋め込みゲ
ートもしくは埋め込みビームベースであったのに対し
て、第12図においては切り込みゲートもしくは切り込み
ビームベース領域となっている。p+ゲート領域504は切
り込まれた部分においてゲート電極503によって電極付
けされていて、ゲート抵抗は減少し、かつ光ファイバ51
2によって導入される光トリガパルス（Lon）は図示の如
く、ステップ部分から高抵抗層502、505、506へ侵入す
るため、光の吸収効率も良い。第12図（ａ）は第二ベー
ス領域に浮遊状態になされたビームベース構造510、511
を含む単一ゲート型SIサイリスタと、SITモードのp+n-p
+バイポーラトランジスタからなる集積化構造を示して
いる。第12図（ａ）の各部分を説明する。電極部分50
1、503、509、514、及び515はそれぞれ、カソード電
極、サイリスタのゲート電極、アノード電極バイポーラ
トランジスタのベース電極、及びコレクタ電極を示す。
は、第一ゲートもしくはビームベース領域が埋め込みゲ
ートもしくは埋め込みビームベースであったのに対し
て、第12図においては切り込みゲートもしくは切り込み
ビームベース領域となっている。p+ゲート領域504は切
り込まれた部分においてゲート電極503によって電極付
けされていて、ゲート抵抗は減少し、かつ光ファイバ51
2によって導入される光トリガパルス（Lon）は図示の如
く、ステップ部分から高抵抗層502、505、506へ侵入す
るため、光の吸収効率も良い。第12図（ａ）は第二ベー
ス領域に浮遊状態になされたビームベース構造510、511
を含む単一ゲート型SIサイリスタと、SITモードのp+n-p
+バイポーラトランジスタからなる集積化構造を示して
いる。第12図（ａ）の各部分を説明する。電極部分50
1、503、509、514、及び515はそれぞれ、カソード電
極、サイリスタのゲート電極、アノード電極バイポーラ
トランジスタのベース電極、及びコレクタ電極を示す。
光ファイバ512及び513はそれぞれ、光トリガ用光パルス
（Lon）及び光クエンチ用光パルス（Loff）を導入する
ためのものである。n+領域500はカソード領域を示し、p
+領域508はアノード領域を示す。p+領域504はサイリス
タの第一ゲート領域でありn-領域505は高抵抗チャンネ
ル領域となっている。n-層502によってゲート・カソー
ド間の耐圧を高めることができる。p+領域504は同時に
バイポーラトランジスタのエミッタ領域となっている。
p+領域518はコレクタ領域であり、n+領域516及びn-領域
517はベース層を示す。n-高抵抗層506はサイリスタのア
ノード・カソード間耐圧をになう領域である。n+領域51
0及びn-領域511によってSITモードのビームベース層が
アノードに近い部分に設けられている。この第二ビーム
ベース層は浮遊電位になされている。n-層507はn+第二
ベースとアノード間の耐圧をになう領域である。第12図
（ａ）に示した実施例の動作回路及び動作方法は第11図
（ａ）もしくは（ｃ）に示した実施例と同様である。第
12図（ｂ）は第12図（ａ）の集積化構造に近い実施例で
ある。第12図（ｂ）では、第二ゲート領域に浮遊状態に
なされたSITゲートを持つ、単一ベース型ビームベース
サイリスタとｐチャンネルのSITが集積化されている。
第12図（ｂ）の実施例では第12図（ａ）におけるn-高抵
抗層領域502、505、506、511、507、及び517がそれぞれ
p-高抵抗層領域520、522、523、524、525及び521に置換
されている。また、SIT部分のn+ゲート領域516の拡散深
さはn+カソード領域500の拡散深さに比べ深くなされて
いる点が、異なっている。p-領域521はSITのチャンネル
領域を示し、p+領域504はビームベースサイリスタの高
不純物密度ベース領域と同時にSITのソース領域を示
し、p+領域518はドレイン領域である。514及び515はSIT
のゲート電極及びドレイン電極を示している。p-層524
の電位はn+ゲート領域510の電位によって静電誘導効果
によって変化しうることは当然である。
（Lon）及び光クエンチ用光パルス（Loff）を導入する
ためのものである。n+領域500はカソード領域を示し、p
+領域508はアノード領域を示す。p+領域504はサイリス
タの第一ゲート領域でありn-領域505は高抵抗チャンネ
ル領域となっている。n-層502によってゲート・カソー
ド間の耐圧を高めることができる。p+領域504は同時に
バイポーラトランジスタのエミッタ領域となっている。
p+領域518はコレクタ領域であり、n+領域516及びn-領域
517はベース層を示す。n-高抵抗層506はサイリスタのア
ノード・カソード間耐圧をになう領域である。n+領域51
0及びn-領域511によってSITモードのビームベース層が
アノードに近い部分に設けられている。この第二ビーム
ベース層は浮遊電位になされている。n-層507はn+第二
ベースとアノード間の耐圧をになう領域である。第12図
（ａ）に示した実施例の動作回路及び動作方法は第11図
（ａ）もしくは（ｃ）に示した実施例と同様である。第
12図（ｂ）は第12図（ａ）の集積化構造に近い実施例で
ある。第12図（ｂ）では、第二ゲート領域に浮遊状態に
なされたSITゲートを持つ、単一ベース型ビームベース
サイリスタとｐチャンネルのSITが集積化されている。
第12図（ｂ）の実施例では第12図（ａ）におけるn-高抵
抗層領域502、505、506、511、507、及び517がそれぞれ
p-高抵抗層領域520、522、523、524、525及び521に置換
されている。また、SIT部分のn+ゲート領域516の拡散深
さはn+カソード領域500の拡散深さに比べ深くなされて
いる点が、異なっている。p-領域521はSITのチャンネル
領域を示し、p+領域504はビームベースサイリスタの高
不純物密度ベース領域と同時にSITのソース領域を示
し、p+領域518はドレイン領域である。514及び515はSIT
のゲート電極及びドレイン電極を示している。p-層524
の電位はn+ゲート領域510の電位によって静電誘導効果
によって変化しうることは当然である。
第11図及び第12図に示した実施例においてはいずれも第
一ゲートもしくは第一ベース領域に蓄積された正孔も、
SITモードのバイポーラトランジスタもしくは、ｐチャ
ンネルのSITを通して引き抜くことでターンオフが行わ
れるが、これに対して、第二ゲートもしくは第二ベース
領域に蓄積された電子をSITモードのバイポーラトラン
ジスタもしくはｎチャンネルのSITを通して引き抜くこ
とだけでもターンオフすることができる。第13図はこの
ような実施例の一例である。第一ゲート領域には浮遊電
位になされたSITゲート構造を持ち、第二ベース領域に
はSITモードのビームベース構造を持つ単一ベース型ビ
ームベースサイリスタ620と、ｎチャンネルのSIT621の
集積化構造の実施例が第13図（ｂ）に示されている。第
13図（ｂ）は回路的表現を示している。電極部分600、6
11、616、及び617はそれぞれサイリスタのカソード電
極、アノード電極、SITのゲート電極、及びドレイン電
極を示す。n+ベース領域609とn-ベース領域610によって
ビームベース構造が形成されており、同時にn+ベース領
域609は光クエンチ用SIT621のソース領域と共通になさ
れている。p+領域612とビームベース層609、610の間のn
-高抵抗層613によって、アソードと第二ビームベース層
との間の耐圧が行われている。光ファイバ604及び605は
それぞれ、光トリガ用光パルス（Lon）及び光クエンチ
用光パルス（Loff）を導入するためのものである。第13
図（ｂ）の動作回路においてVdn22はSIT621はドレイン
バイアスであると同時に、光クエンチ動作時においては
サイリスタ620の第二ベース609へ逆バイアス電圧を生ぜ
しめて、n-層610の電位を高め、p+アノード612からの正
孔の注入を阻止する役割も果す。Rgn624はSIT621のゲー
ト抵抗、Vgn623はSIT621の逆ゲートバイアス電圧を示
す。第13図（ａ）において、n+領域601、及び625はそれ
ぞれサイリスタ620のカソード領域、SIT621のドレイン
領域である。p+領域607は、サイリスタ620の浮遊電位に
なされている。第一ゲート領域であり、n-高抵抗チャン
ネル部分606との間でSITゲート構造を形成している。n-
高抵抗層602はサイリスタ620の第一ゲート607とカソー
ドn+領域601間の耐圧をになう領域である。n-層606の電
位はp+ゲート領域607の電位によって静電誘導効果で変
化しうることは当然である。n-高抵抗層608は本実施例
のサイリスタのアノード・カソード間耐圧をになう領域
である。n-層614はSITのチャンネル領域であり、n-層61
3と同時に形成される。領域603、627は絶縁物である。
光ファイバ604によって導入される光トリガ用光パルス
（Lon）はn+カソード領域601内の薄く形成された領域62
6より絶縁膜603を通して高抵抗層602、606、608内に侵
入する工夫がなされている。第13図に示した実施例の動
作波形は第２図（ｂ）、（ｃ）或いは第４図（ｂ）、
（ｃ）に示した動作波形と同様である。
一ゲートもしくは第一ベース領域に蓄積された正孔も、
SITモードのバイポーラトランジスタもしくは、ｐチャ
ンネルのSITを通して引き抜くことでターンオフが行わ
れるが、これに対して、第二ゲートもしくは第二ベース
領域に蓄積された電子をSITモードのバイポーラトラン
ジスタもしくはｎチャンネルのSITを通して引き抜くこ
とだけでもターンオフすることができる。第13図はこの
ような実施例の一例である。第一ゲート領域には浮遊電
位になされたSITゲート構造を持ち、第二ベース領域に
はSITモードのビームベース構造を持つ単一ベース型ビ
ームベースサイリスタ620と、ｎチャンネルのSIT621の
集積化構造の実施例が第13図（ｂ）に示されている。第
13図（ｂ）は回路的表現を示している。電極部分600、6
11、616、及び617はそれぞれサイリスタのカソード電
極、アノード電極、SITのゲート電極、及びドレイン電
極を示す。n+ベース領域609とn-ベース領域610によって
ビームベース構造が形成されており、同時にn+ベース領
域609は光クエンチ用SIT621のソース領域と共通になさ
れている。p+領域612とビームベース層609、610の間のn
-高抵抗層613によって、アソードと第二ビームベース層
との間の耐圧が行われている。光ファイバ604及び605は
それぞれ、光トリガ用光パルス（Lon）及び光クエンチ
用光パルス（Loff）を導入するためのものである。第13
図（ｂ）の動作回路においてVdn22はSIT621はドレイン
バイアスであると同時に、光クエンチ動作時においては
サイリスタ620の第二ベース609へ逆バイアス電圧を生ぜ
しめて、n-層610の電位を高め、p+アノード612からの正
孔の注入を阻止する役割も果す。Rgn624はSIT621のゲー
ト抵抗、Vgn623はSIT621の逆ゲートバイアス電圧を示
す。第13図（ａ）において、n+領域601、及び625はそれ
ぞれサイリスタ620のカソード領域、SIT621のドレイン
領域である。p+領域607は、サイリスタ620の浮遊電位に
なされている。第一ゲート領域であり、n-高抵抗チャン
ネル部分606との間でSITゲート構造を形成している。n-
高抵抗層602はサイリスタ620の第一ゲート607とカソー
ドn+領域601間の耐圧をになう領域である。n-層606の電
位はp+ゲート領域607の電位によって静電誘導効果で変
化しうることは当然である。n-高抵抗層608は本実施例
のサイリスタのアノード・カソード間耐圧をになう領域
である。n-層614はSITのチャンネル領域であり、n-層61
3と同時に形成される。領域603、627は絶縁物である。
光ファイバ604によって導入される光トリガ用光パルス
（Lon）はn+カソード領域601内の薄く形成された領域62
6より絶縁膜603を通して高抵抗層602、606、608内に侵
入する工夫がなされている。第13図に示した実施例の動
作波形は第２図（ｂ）、（ｃ）或いは第４図（ｂ）、
（ｃ）に示した動作波形と同様である。
第11図乃至第13図の実施例においては、SIT構造か、SIT
モードのビームベース構造が片方のゲートもしくはベー
ス層として形成され、他方のベースもしくはゲート領域
は浮遊状態となされたビームベース構造もしくはSITゲ
ート構造によって形成されている。片方が浮遊状態にな
されているため一般的なサイリスタとしてのゲートもし
くはベースとしての役割は他方のSITもしくはSITモード
のバイポーラトランジスタが接続されるゲートもしくは
ベース領域のみが意味を持つ。この理由から第11図乃至
第13図に断面構造を示したサイリスタ装置は単一ゲート
型SIサイリスタもしくは単一ベース型ビームベースサイ
リスタと呼ぶわけである。
モードのビームベース構造が片方のゲートもしくはベー
ス層として形成され、他方のベースもしくはゲート領域
は浮遊状態となされたビームベース構造もしくはSITゲ
ート構造によって形成されている。片方が浮遊状態にな
されているため一般的なサイリスタとしてのゲートもし
くはベースとしての役割は他方のSITもしくはSITモード
のバイポーラトランジスタが接続されるゲートもしくは
ベース領域のみが意味を持つ。この理由から第11図乃至
第13図に断面構造を示したサイリスタ装置は単一ゲート
型SIサイリスタもしくは単一ベース型ビームベースサイ
リスタと呼ぶわけである。
これに対して、第14図乃至第16図に示す実施例では第一
ゲートもしくは第一ベース及び第二ゲートもしくは第二
ベースともに光クエンチ用のSITもしくはSITモードのバ
イポーラトランジスタが接続された集積化構造例を示し
ている。第14図はダブルゲート型SIサイリスタによる本
発明の実施例を示し、第一ゲート、第二ゲート領域とも
にSITモードのバイポーラホトトランジスタが集積化さ
れている。動作回路は第４図（ａ）、第６図（ｂ）、第
７図（ｂ）に示した動作回路において、ｐチャンネルSI
T80、190、240の代りにSITモードのpnpバイポーラトラ
ンジスタを接続し、ｎチャンネルSIT90、200、250の代
りにSITモードのnpnバイポーラトランジスタを接続した
ものと同じである。動作方法は第４図（ｂ）、（ｃ）に
示された動作波形を用いれば同様に行われる。当然のこ
とながら、第14図乃至第16図に示すダブルゲート型、ダ
ブルベース型、ゲート−ベース型のサイリスタを用いる
直列接続、並列接続、直並列接続は大電力用として有効
である。第14図の実施例の各部を説明する。第15図、第
16図の実施例においても同一領域については同じ数字の
表示を行ってある。電極部分700、705、はそれぞれサイ
リスタのカソード電極、アノード電極を示す。p+ゲート
領域704はSIサイリスタの第一ゲート領域を示すと同時
にSITモードの光クエンチ用p+n-p+バイポーラトランジ
スタのエミッタ領域と共通になされている。さらにn+領
域714及びn-領域713はベース層を示し、p+領域717はコ
レクタ領域である。電極部分715及び716はそれぞれベー
ス電極、コレクタ電極を示す。n+ゲート領域708はSIサ
イリスタの第二ゲート領域を示すと同時にSITモードの
光クエンチ用n+p-n+バイポーラトランジスタのエミッタ
領域と共通になされている。さらにp+領域721及びp-領
域720はベース層を示し、n+領域724はコレクタ領域を示
す。電極部分722、及び723はそれぞれベース電極、コレ
クタ電極を示す。n+領域702はカソード領域を示し、p+
領域706はアノード領域を示す。n-高抵抗層703はp+ゲー
ト704とn+カソード702との間の耐圧をになう領域であ
り、n-領域710は第一ゲート近傍のチャンネル領域であ
る。n-領域711及びp-領域712は第一ゲート、第二ゲート
間の中央の耐圧をになう領域である。p-領域709は第二
ゲート近傍のチャンネル領域であり、p-高抵抗層707は
第二ゲートとアノード間の耐圧をになう領域である。領
域701は絶縁物層を示す。光ファイバ718は、光トリガ用
光パルス（Lon）を、サイリスタの第一ゲートとカソー
ド間のベベル領域及び第二ゲートとアノード間のベベル
領域から導入するべく設定され、光ファイバ719は光ク
エンチ用光パルス（Loff）を、第一ゲート及び第二ゲー
トに接続されたSITへ照射するためのものである。光ト
リガ用光パルス（Lon）の波長域は、高抵抗チャンネル
領域710、709近傍もしくは、さらに深く、n-層711もし
くはp-層712まで侵入可能な波長であることが望まし
い。一方、光クエンチ用光パルス（Loff）の波長域は、
侵入距離がn-層713、p-層720の厚さの範囲内であること
が望ましい。SITモードのバイポーラトランジスタ部分
のゲート電極715及び722、コレクタ電極716及び723はAl
電極でもよいが、ポリシリコン電極或いは透明電極の方
が望ましい。第14図乃至第16図に示す実施例は、第一ゲ
ートもしくは第一ベース及び第二ゲートもしくは第二ベ
ースの両方から同時に蓄積キャリアを抜くための手段を
有するため、ターンオフの速度は第11図乃至第13図に示
した実施例に比べ一桁高速化される。
ゲートもしくは第一ベース及び第二ゲートもしくは第二
ベースともに光クエンチ用のSITもしくはSITモードのバ
イポーラトランジスタが接続された集積化構造例を示し
ている。第14図はダブルゲート型SIサイリスタによる本
発明の実施例を示し、第一ゲート、第二ゲート領域とも
にSITモードのバイポーラホトトランジスタが集積化さ
れている。動作回路は第４図（ａ）、第６図（ｂ）、第
７図（ｂ）に示した動作回路において、ｐチャンネルSI
T80、190、240の代りにSITモードのpnpバイポーラトラ
ンジスタを接続し、ｎチャンネルSIT90、200、250の代
りにSITモードのnpnバイポーラトランジスタを接続した
ものと同じである。動作方法は第４図（ｂ）、（ｃ）に
示された動作波形を用いれば同様に行われる。当然のこ
とながら、第14図乃至第16図に示すダブルゲート型、ダ
ブルベース型、ゲート−ベース型のサイリスタを用いる
直列接続、並列接続、直並列接続は大電力用として有効
である。第14図の実施例の各部を説明する。第15図、第
16図の実施例においても同一領域については同じ数字の
表示を行ってある。電極部分700、705、はそれぞれサイ
リスタのカソード電極、アノード電極を示す。p+ゲート
領域704はSIサイリスタの第一ゲート領域を示すと同時
にSITモードの光クエンチ用p+n-p+バイポーラトランジ
スタのエミッタ領域と共通になされている。さらにn+領
域714及びn-領域713はベース層を示し、p+領域717はコ
レクタ領域である。電極部分715及び716はそれぞれベー
ス電極、コレクタ電極を示す。n+ゲート領域708はSIサ
イリスタの第二ゲート領域を示すと同時にSITモードの
光クエンチ用n+p-n+バイポーラトランジスタのエミッタ
領域と共通になされている。さらにp+領域721及びp-領
域720はベース層を示し、n+領域724はコレクタ領域を示
す。電極部分722、及び723はそれぞれベース電極、コレ
クタ電極を示す。n+領域702はカソード領域を示し、p+
領域706はアノード領域を示す。n-高抵抗層703はp+ゲー
ト704とn+カソード702との間の耐圧をになう領域であ
り、n-領域710は第一ゲート近傍のチャンネル領域であ
る。n-領域711及びp-領域712は第一ゲート、第二ゲート
間の中央の耐圧をになう領域である。p-領域709は第二
ゲート近傍のチャンネル領域であり、p-高抵抗層707は
第二ゲートとアノード間の耐圧をになう領域である。領
域701は絶縁物層を示す。光ファイバ718は、光トリガ用
光パルス（Lon）を、サイリスタの第一ゲートとカソー
ド間のベベル領域及び第二ゲートとアノード間のベベル
領域から導入するべく設定され、光ファイバ719は光ク
エンチ用光パルス（Loff）を、第一ゲート及び第二ゲー
トに接続されたSITへ照射するためのものである。光ト
リガ用光パルス（Lon）の波長域は、高抵抗チャンネル
領域710、709近傍もしくは、さらに深く、n-層711もし
くはp-層712まで侵入可能な波長であることが望まし
い。一方、光クエンチ用光パルス（Loff）の波長域は、
侵入距離がn-層713、p-層720の厚さの範囲内であること
が望ましい。SITモードのバイポーラトランジスタ部分
のゲート電極715及び722、コレクタ電極716及び723はAl
電極でもよいが、ポリシリコン電極或いは透明電極の方
が望ましい。第14図乃至第16図に示す実施例は、第一ゲ
ートもしくは第一ベース及び第二ゲートもしくは第二ベ
ースの両方から同時に蓄積キャリアを抜くための手段を
有するため、ターンオフの速度は第11図乃至第13図に示
した実施例に比べ一桁高速化される。
第15図はダブルベース型ビームベースサイリスタによる
本発明の実施例を示す。第15図の実施例ではn-領域70
3、710、711及び713の代りにp-領域730、732、736、及
び731が設けられ、p-領域707、709、712及び720の代り
にn-領域739、743、737、及び740が設けられている。光
ファイバ718を通して導入される光トリガ用光パルス（L
on）は、一方ではカソード領域702の一部分をエッチン
グして薄くなされたn+領域734及び絶縁物層735を透過し
てp-高抵抗層730、732、736に侵入し、他方ではアノー
ド領域706の一部分をエッチングして薄くなされたp+領
域741及び絶縁物742を透過してn-高抵抗層739、743、73
7に侵入する。第15図の実施例ではp+ベース領域704の電
極、733、n+ベース領域708への電極738がとられてい
る。更に、第一p+ベース領域704はｐチャンネルSITのソ
ース領域と共通になされており、n+領域714はｐチャン
ネルSITのゲート領域、p-領域731はチャンネル領域、p+
領域717はドレイン領域を示し、電極部分715、及び716
はゲート電極及びドレイン電極である。第二n+ベース領
域708はｎチャンネルSITのソース領域と共通になされて
おり、p+領域721はｎチャンネルSITのゲート領域、n-領
域740はチャンネル領域、n+領域743はドレイン領域であ
る。電極部分722及び723はｎチャンネルSITのゲート電
極及びドレイン電極を示す。第15図に示した実施例の回
路表現の一例は第８図に示した通りである。ノーマリオ
フのSITを光クエンチ用トランジスタとして用いる場合
には第６図（ｂ）もしくは第７図（ｂ）においてダブル
ゲート型SIサイリスタ180、230をダブルベース型ビーム
ベースサイリスタに置換したものとなる。動作波形は第
２図（ｂ）、（ｃ）、第４図（ｂ）、（ｃ）に示した動
作波形でよい。
本発明の実施例を示す。第15図の実施例ではn-領域70
3、710、711及び713の代りにp-領域730、732、736、及
び731が設けられ、p-領域707、709、712及び720の代り
にn-領域739、743、737、及び740が設けられている。光
ファイバ718を通して導入される光トリガ用光パルス（L
on）は、一方ではカソード領域702の一部分をエッチン
グして薄くなされたn+領域734及び絶縁物層735を透過し
てp-高抵抗層730、732、736に侵入し、他方ではアノー
ド領域706の一部分をエッチングして薄くなされたp+領
域741及び絶縁物742を透過してn-高抵抗層739、743、73
7に侵入する。第15図の実施例ではp+ベース領域704の電
極、733、n+ベース領域708への電極738がとられてい
る。更に、第一p+ベース領域704はｐチャンネルSITのソ
ース領域と共通になされており、n+領域714はｐチャン
ネルSITのゲート領域、p-領域731はチャンネル領域、p+
領域717はドレイン領域を示し、電極部分715、及び716
はゲート電極及びドレイン電極である。第二n+ベース領
域708はｎチャンネルSITのソース領域と共通になされて
おり、p+領域721はｎチャンネルSITのゲート領域、n-領
域740はチャンネル領域、n+領域743はドレイン領域であ
る。電極部分722及び723はｎチャンネルSITのゲート電
極及びドレイン電極を示す。第15図に示した実施例の回
路表現の一例は第８図に示した通りである。ノーマリオ
フのSITを光クエンチ用トランジスタとして用いる場合
には第６図（ｂ）もしくは第７図（ｂ）においてダブル
ゲート型SIサイリスタ180、230をダブルベース型ビーム
ベースサイリスタに置換したものとなる。動作波形は第
２図（ｂ）、（ｃ）、第４図（ｂ）、（ｃ）に示した動
作波形でよい。
第16図は、第一ベース領域にビームベース構造を持ち、
第二ゲート領域にSITゲート構造を有するサイリスタに
よる本発明の実施例を示す。第一のp+ベース領域704とp
-ベース領域732によってカソード領域702の前面にビー
ムベース構造が形成され、第二のn+ゲート領域708とp-
チャンネル領域709によってアノード領域706の前面にSI
Tゲート構造が形成されている。p+ベース領域704はｐチ
ャンネルSITのソース領域と共通になされており、一方n
+ゲート領域708はSITモードのn+p-n+バイポーラトラン
ジスタのエミッタ領域と共通になされている。第15図の
実施例と異なる点は、第15図におけるn-高抵抗層737、7
43、739、及び740の各部分が第16図においては第14図の
実施例と同様にそれぞれp-高抵抗層750、709、707、及
び720となっている点である。第16図の実施例の動作方
法、動作波形は第14図もしくは第15図の実施例と同様で
ある。第16図の実施例は、構造的に第14図、第15図の実
施例の組み合わさったものとなっている。同様に他の組
み合わせとして、第16図においてp-高抵抗領域730、73
2、750、709、707、720、731の各部分をn-高抵抗領域と
してもよい。この場合には第一のゲート領域はSITゲー
ト構造、第二のベース領域はビームベース構造となり、
第一のp+ゲート領域704にはSITモードのp+n-p+バイポー
ラトランジスタが接続され、第二のn+ベース領域708に
はｎチャンネルのSITが接続されることになる。
第二ゲート領域にSITゲート構造を有するサイリスタに
よる本発明の実施例を示す。第一のp+ベース領域704とp
-ベース領域732によってカソード領域702の前面にビー
ムベース構造が形成され、第二のn+ゲート領域708とp-
チャンネル領域709によってアノード領域706の前面にSI
Tゲート構造が形成されている。p+ベース領域704はｐチ
ャンネルSITのソース領域と共通になされており、一方n
+ゲート領域708はSITモードのn+p-n+バイポーラトラン
ジスタのエミッタ領域と共通になされている。第15図の
実施例と異なる点は、第15図におけるn-高抵抗層737、7
43、739、及び740の各部分が第16図においては第14図の
実施例と同様にそれぞれp-高抵抗層750、709、707、及
び720となっている点である。第16図の実施例の動作方
法、動作波形は第14図もしくは第15図の実施例と同様で
ある。第16図の実施例は、構造的に第14図、第15図の実
施例の組み合わさったものとなっている。同様に他の組
み合わせとして、第16図においてp-高抵抗領域730、73
2、750、709、707、720、731の各部分をn-高抵抗領域と
してもよい。この場合には第一のゲート領域はSITゲー
ト構造、第二のベース領域はビームベース構造となり、
第一のp+ゲート領域704にはSITモードのp+n-p+バイポー
ラトランジスタが接続され、第二のn+ベース領域708に
はｎチャンネルのSITが接続されることになる。
本発明は、光トリガのみならず、光によるクエンチも可
能なサイリスタ装置を提供することを目的とし、回路的
にはSITサイリスタもしくはビームベースサイリスタと
そのゲートに接続されたSITもしくはSITモードのバイポ
ーラトランジスタをその主要な部分としている。本発明
によるサイリスタ装置は、SITゲート構造、もしくはSIT
モードのビームベース構造が持つ光に対する高光感度性
を利用している。サイリスタ部分には、第一ゲートもし
くはベース領域或いは第二ゲートもしくはベース領域に
このSITゲート構造もしくはSITモードのビームベース構
造が存在するため、トリガ動作時におけるスイッチ効率
が著しく良好である。単一ゲート型SIサイリスタの場
合、ターンオン遅延時間1.9μsec、ターンオン立上り時
間380nsecという値が、600V、10A級サイリスタで得られ
ている。
能なサイリスタ装置を提供することを目的とし、回路的
にはSITサイリスタもしくはビームベースサイリスタと
そのゲートに接続されたSITもしくはSITモードのバイポ
ーラトランジスタをその主要な部分としている。本発明
によるサイリスタ装置は、SITゲート構造、もしくはSIT
モードのビームベース構造が持つ光に対する高光感度性
を利用している。サイリスタ部分には、第一ゲートもし
くはベース領域或いは第二ゲートもしくはベース領域に
このSITゲート構造もしくはSITモードのビームベース構
造が存在するため、トリガ動作時におけるスイッチ効率
が著しく良好である。単一ゲート型SIサイリスタの場
合、ターンオン遅延時間1.9μsec、ターンオン立上り時
間380nsecという値が、600V、10A級サイリスタで得られ
ている。
一方、ゲートもしくはベース領域に接続されたSITもし
くはSITモードのバイポーラトランジスタの光に対する
感度は、前述の如く極めて高い。従ってサイリスタ内部
のSITゲート構造もしくはビームベース構造近傍に、オ
ン状態において存在する過剰キャリアは、サイリスタ自
体の持つターンオフゲインの高さとともに、非常に高光
感度なSITもしくはSITモードのバイポーラトランジスタ
を通して引き抜かれるため、従来の光トリガサイリスタ
のターンオフ時間数100μsecに比べて非常に高速なター
ンオフができる。600V、10A級の単一ゲート型SIサイリ
スタの場合、ゲートにｐチャンネルSITを接続する第２
図（ａ）の回路形成と、（ｂ）乃至（ｃ）の動作方法で
測定し、数μsecのターンオフ時間である。ダブルゲー
ト構造もしくはダブルビームベース構造或いは、片方が
SITゲート構造で、他方がビームベース構造のサイリス
タで、両方のゲートもしくはベース領域にSITもしくはS
ITモードのバイポーラトランジスタを接続する構成を行
えば、ターンオン時間、ターンオフ時間はともに１μse
c以下とすることができる。
くはSITモードのバイポーラトランジスタの光に対する
感度は、前述の如く極めて高い。従ってサイリスタ内部
のSITゲート構造もしくはビームベース構造近傍に、オ
ン状態において存在する過剰キャリアは、サイリスタ自
体の持つターンオフゲインの高さとともに、非常に高光
感度なSITもしくはSITモードのバイポーラトランジスタ
を通して引き抜かれるため、従来の光トリガサイリスタ
のターンオフ時間数100μsecに比べて非常に高速なター
ンオフができる。600V、10A級の単一ゲート型SIサイリ
スタの場合、ゲートにｐチャンネルSITを接続する第２
図（ａ）の回路形成と、（ｂ）乃至（ｃ）の動作方法で
測定し、数μsecのターンオフ時間である。ダブルゲー
ト構造もしくはダブルビームベース構造或いは、片方が
SITゲート構造で、他方がビームベース構造のサイリス
タで、両方のゲートもしくはベース領域にSITもしくはS
ITモードのバイポーラトランジスタを接続する構成を行
えば、ターンオン時間、ターンオフ時間はともに１μse
c以下とすることができる。
本発明によるサイリスタ装置を用いれば、直流を光だけ
でオン、オフすることができるものであればよく、SIサ
イリスタに限らず、従来型サイリスタもしくは従来型ゲ
ートターンオフサイリスタでもよく完全に大電力部分と
制御回路を分離することができる利点がある。大電力の
直流を交流に変換する装置等に極めて利用価値が高く、
大電力用途に新しい応用面を開くもので工業的価値の高
いものである。
でオン、オフすることができるものであればよく、SIサ
イリスタに限らず、従来型サイリスタもしくは従来型ゲ
ートターンオフサイリスタでもよく完全に大電力部分と
制御回路を分離することができる利点がある。大電力の
直流を交流に変換する装置等に極めて利用価値が高く、
大電力用途に新しい応用面を開くもので工業的価値の高
いものである。
第１図は従来型pnpn四層構造光トリガサイリスタの断面
構造のうちトリガ用光が照射される部分近傍の素子断面
構造例、第２図（ａ）は単一ゲートSIサイリスタによる
本発明の光トリガ、光クエンチ可能なサイリスタ装置の
回路例、（ｂ）はその動作波形例、（ｃ）は更に別の動
作波形例、第３図は単一ゲートSIサイリスタとｎチャン
ネルSITによる本発明の光トリガ、光クエンチ可能なサ
イリスタ装置の回路例、第４図（ａ）はダブルゲートSI
サイリスタによる本発明の光トリガ、光クエンチ可能な
サイリスタ装置の回路例、（ｂ）はその動作波形例、
（ｃ）はさらに別の動作波形例、第５図はダブルゲート
SIサイリスタによる本発明の別な実施例、第６図（ａ）
及び第７図（ａ）は単一ゲートSIサイリスタによる別の
実施例、第６図（ｂ）及び第７図（ｂ）はダブルゲート
SIサイリスタによる別の実施例、第８図はダブルベース
型ビームベースサイリスタを用いた本発明の実施例、第
９図は第２図（ａ）の実施例を直列接続した例、第10図
は第２図（ａ）の実施例を並列接続した例、第11図
（ａ）は単一ゲート型SIサイリスタによる本発明の素子
断面構造の実施例、（ｂ）は単一ベース型ビームベース
サイリスタによる本発明の素子断面構造の実施例、
（ｃ）は単一ゲート型SIサイリスタによる本発明の更に
別の素子断面構造の実施例、第12図（ａ）はステップゲ
ート構造をもつ単一ゲート型SIサイリスタによる本発明
の素子断面構造の実施例、（ｂ）はステップベース構造
をもつ単一ベース型ビームベースサイリスタによる本発
明の素子断面構造の実施例、第13図（ａ）は単一ベース
型ビームベースサイリスタによる本発明のさらに別の素
子断面構造の実施例、（ｂ）は（ａ）の動作回路例、第
14図はダブルゲート型SIサイリスタによる本発明の素子
断面構造の実施例、第15図はダブルベース型ビームベー
スサイリスタによる本発明の素子断面構造の実施例、第
16図は第一ベース領域にビームベース構造を持ち、第二
ゲート領域にSITゲート構造を有するサイリスタによる
本発明の素子断面構造の実施例である。 10、50、160、210、290、310、620……単一ゲートSIサ
イリスタ、20、80、150、170、190、220、240、270、30
0、320……ｐチャンネルSIT、60、90、200、250、280、
621……ｎチャンネルSIT、13、53、73、76、161、183、
184、263、266、291、292、293、311、622……SITのド
レインバイアス電圧、15、54、74、77、264、267、29
4、295、296、312、623……SITのゲートバイアス電圧、
14、55、75、78、265、268、297、298、299、313、624
……SITのゲート抵抗、11、51、71、162、181、211、23
1、261……光トリガ用光パルス、12、52、72、163、18
2、212、232、262……光クエンチ用光パルス、303、30
4、305、314、315、316、417、512、604、718……光ト
リガ用光パルス（Lon）を導入する光ファイバ、306、30
7、308、317、318、319、418、513、605、719……光ク
エンチ用光パルス（Loff）を導入する光ファイバ,400、
500、601、626、702、734……n+カソード領域、404、44
0、508、612、706、741……p+アノード領域、401、50
1、600、700……カソード電極、405、509、611、705…
…アノード電極、403、504、607、704……第一のp+ゲー
トもしくはp+ベース領域、423、522、732、426……第一
のp-ベース領域、409、505、606、710……第一のn-チャ
ンネル領域、408、510、609、708……第二のn+ゲートも
しくはn+ベース領域、407、511、610、743……第二のn-
ベース領域、421、524、709、……第二のp-チャンネル
領域、416、441、519、603、627、701、742、735……絶
縁物層、402、502、602、703……第一のp+ゲートとカソ
ード間のn-高抵抗層、411、517、713……SITモードのp+
n-p+バイポーラトランジスタのn-高抵抗ベース層、42
4、520、730……第一のp+ベースとカソード間のp-高抵
抗層、425、521、731……ｐチャンネルSITの高抵抗p-チ
ャンネル領域、406、507、613、739……第二のn+ベース
とアノード間のn-高抵抗層、420、525、707……第二のn
+ゲートとアノード間のp-高抵抗層、614、740……ｎチ
ャンネルSITの高抵抗n-チャンネル領域、720……SITモ
ードのn+p-n+バイポーラトランジスタのp-高抵抗ベース
層、410、506、608、711、737……アノード・カソード
間の高耐圧をになうn-高抵抗層、422、523、712、736、
750……アノード・カソード間の高耐圧をになうp-高抵
抗層、412、516、714……SITモードのp+n-p+バイポーラ
トランジスタもしくはｐチャンネルSITのn+ベースもし
くはn+ゲート領域、415、717……同じくp+コレクタもし
くはp+ドレイン領域、413、514、715……同じくベース
もしくはゲート電極、414、515、716……同じくコレク
タもしくはドレイン電極、721、615……SITモードのn+p
-n+バイポーラトランジスタもしくはｎチャンネルSITの
p+ベースもしくはp+ゲート領域、724、625、743……同
じくn+コレクタもしくはn+ドレイン領域、722、616……
同じく、ベースもしくはゲート電極、723、617……同じ
く、コレクタもしくはドレイン電極、503、733……サイ
リスタの第一のp+ベースもしくはp+ゲートへの電極、73
8……サイリスタの第二のn+ベースもしくはn+ゲートへ
の電極。
構造のうちトリガ用光が照射される部分近傍の素子断面
構造例、第２図（ａ）は単一ゲートSIサイリスタによる
本発明の光トリガ、光クエンチ可能なサイリスタ装置の
回路例、（ｂ）はその動作波形例、（ｃ）は更に別の動
作波形例、第３図は単一ゲートSIサイリスタとｎチャン
ネルSITによる本発明の光トリガ、光クエンチ可能なサ
イリスタ装置の回路例、第４図（ａ）はダブルゲートSI
サイリスタによる本発明の光トリガ、光クエンチ可能な
サイリスタ装置の回路例、（ｂ）はその動作波形例、
（ｃ）はさらに別の動作波形例、第５図はダブルゲート
SIサイリスタによる本発明の別な実施例、第６図（ａ）
及び第７図（ａ）は単一ゲートSIサイリスタによる別の
実施例、第６図（ｂ）及び第７図（ｂ）はダブルゲート
SIサイリスタによる別の実施例、第８図はダブルベース
型ビームベースサイリスタを用いた本発明の実施例、第
９図は第２図（ａ）の実施例を直列接続した例、第10図
は第２図（ａ）の実施例を並列接続した例、第11図
（ａ）は単一ゲート型SIサイリスタによる本発明の素子
断面構造の実施例、（ｂ）は単一ベース型ビームベース
サイリスタによる本発明の素子断面構造の実施例、
（ｃ）は単一ゲート型SIサイリスタによる本発明の更に
別の素子断面構造の実施例、第12図（ａ）はステップゲ
ート構造をもつ単一ゲート型SIサイリスタによる本発明
の素子断面構造の実施例、（ｂ）はステップベース構造
をもつ単一ベース型ビームベースサイリスタによる本発
明の素子断面構造の実施例、第13図（ａ）は単一ベース
型ビームベースサイリスタによる本発明のさらに別の素
子断面構造の実施例、（ｂ）は（ａ）の動作回路例、第
14図はダブルゲート型SIサイリスタによる本発明の素子
断面構造の実施例、第15図はダブルベース型ビームベー
スサイリスタによる本発明の素子断面構造の実施例、第
16図は第一ベース領域にビームベース構造を持ち、第二
ゲート領域にSITゲート構造を有するサイリスタによる
本発明の素子断面構造の実施例である。 10、50、160、210、290、310、620……単一ゲートSIサ
イリスタ、20、80、150、170、190、220、240、270、30
0、320……ｐチャンネルSIT、60、90、200、250、280、
621……ｎチャンネルSIT、13、53、73、76、161、183、
184、263、266、291、292、293、311、622……SITのド
レインバイアス電圧、15、54、74、77、264、267、29
4、295、296、312、623……SITのゲートバイアス電圧、
14、55、75、78、265、268、297、298、299、313、624
……SITのゲート抵抗、11、51、71、162、181、211、23
1、261……光トリガ用光パルス、12、52、72、163、18
2、212、232、262……光クエンチ用光パルス、303、30
4、305、314、315、316、417、512、604、718……光ト
リガ用光パルス（Lon）を導入する光ファイバ、306、30
7、308、317、318、319、418、513、605、719……光ク
エンチ用光パルス（Loff）を導入する光ファイバ,400、
500、601、626、702、734……n+カソード領域、404、44
0、508、612、706、741……p+アノード領域、401、50
1、600、700……カソード電極、405、509、611、705…
…アノード電極、403、504、607、704……第一のp+ゲー
トもしくはp+ベース領域、423、522、732、426……第一
のp-ベース領域、409、505、606、710……第一のn-チャ
ンネル領域、408、510、609、708……第二のn+ゲートも
しくはn+ベース領域、407、511、610、743……第二のn-
ベース領域、421、524、709、……第二のp-チャンネル
領域、416、441、519、603、627、701、742、735……絶
縁物層、402、502、602、703……第一のp+ゲートとカソ
ード間のn-高抵抗層、411、517、713……SITモードのp+
n-p+バイポーラトランジスタのn-高抵抗ベース層、42
4、520、730……第一のp+ベースとカソード間のp-高抵
抗層、425、521、731……ｐチャンネルSITの高抵抗p-チ
ャンネル領域、406、507、613、739……第二のn+ベース
とアノード間のn-高抵抗層、420、525、707……第二のn
+ゲートとアノード間のp-高抵抗層、614、740……ｎチ
ャンネルSITの高抵抗n-チャンネル領域、720……SITモ
ードのn+p-n+バイポーラトランジスタのp-高抵抗ベース
層、410、506、608、711、737……アノード・カソード
間の高耐圧をになうn-高抵抗層、422、523、712、736、
750……アノード・カソード間の高耐圧をになうp-高抵
抗層、412、516、714……SITモードのp+n-p+バイポーラ
トランジスタもしくはｐチャンネルSITのn+ベースもし
くはn+ゲート領域、415、717……同じくp+コレクタもし
くはp+ドレイン領域、413、514、715……同じくベース
もしくはゲート電極、414、515、716……同じくコレク
タもしくはドレイン電極、721、615……SITモードのn+p
-n+バイポーラトランジスタもしくはｎチャンネルSITの
p+ベースもしくはp+ゲート領域、724、625、743……同
じくn+コレクタもしくはn+ドレイン領域、722、616……
同じく、ベースもしくはゲート電極、723、617……同じ
く、コレクタもしくはドレイン電極、503、733……サイ
リスタの第一のp+ベースもしくはp+ゲートへの電極、73
8……サイリスタの第二のn+ベースもしくはn+ゲートへ
の電極。
Claims (20)
- 【請求項１】第１導電型高不純物密度のカソード領域
（400、500）と、第２導電型高不純物密度のアノード領
域（404、508）と、カソード領域とアノード領域間に配
置され、電流通路に網目状に選択的に形成される第２導
電型高不純物密度のゲート領域もしくはベースの高不純
物密度領域（403、504）と、前記ゲート領域もしくはベ
ースの高不純物領域の周辺の高抵抗領域（402、409、41
0、422、423、424、426、502、505、506、520、522、52
3）とから少なくとも構成される単一ゲート型の静電誘
導サイリスタもしくは単一ベース型ビームベースサイリ
スタと、第２導電型高不純物密度の第１の主電極領域
（403、504）と、第１導電型高不純物密度の制御電極領
域（412、516）と、第２導電型高不純物密度の第２の主
電極領域（415、518）とから少なくとも構成される容量
結合制御型トランジスタとが同一半導体基板内に集積化
され、該ゲート領域もしくはベースの高不純物密度領域
と該第１の主電極領域とが共通領域で形成された装置で
あって、該第２の主電極領域は該カソード領域との間に
一定のバイアス電圧を印加されるかもしくは該カソード
領域と電気的に共通になされ、該制御電極領域は、一定
の抵抗を介して該カソード領域との間に一定のバイアス
電圧を印加されるかもしくは浮遊電位になされ、かつ該
高抵抗領域（402、409、410、421、423、424、426、50
2、505、506、520、522、523）近傍に到達できる進入距
離となるべく波長を選ばれた光トリガ用光パルスを該サ
イリスタに照射する手段（417、512）及び該トランジス
タに光クエンチ用光パルスを照射する手段（418、513）
とを備えた光トリガ・光クエンチ可能なサイリスタ装
置。 - 【請求項２】前記光トリガ用光パルスが前記サイリスタ
のカソード領域もしくはアノード領域の全面に照射され
ることを特徴とする前記特許請求の範囲第１項記載の光
トリガ・光クエンチ可能なサイリスタ装置。 - 【請求項３】前記光トリガ用光パルスが前記サイリスタ
のゲート領域とカソード領域の間に形成されたベベル部
分により照射されることを特徴とする前記特許請求の範
囲第１項記載の光トリガ・光クエンチ可能なサイリスタ
装置。 - 【請求項４】前記トランジスタがｐチャンネルの静電誘
導トランジスタであることを特徴とする前記特許請求の
範囲第１項乃至第３項のいずれか一項に記載の光トリガ
・光クエンチ可能なサイリスタ装置。 - 【請求項５】前記トランジスタがｎチャンネルの静電誘
導トランジスタであることを特徴とする前記特許請求の
範囲第１項乃至第３項のいずれか一項に記載の光トリガ
・光クエンチ可能なサイリスタ装置。 - 【請求項６】前記トランジスタがSITモードのバイポー
ラトランジスタであることを特徴とする前記特許請求の
範囲第１項乃至第３項のいずれか一項に記載の光トリガ
・光クエンチ可能なサイリスタ装置。 - 【請求項７】前記特許請求の範囲第１項乃至第３項のい
ずれか一項に記載の光トリガ・光クエンチ可能なサイリ
スタ装置が複数個直列あるいは並列に接続されたことを
特徴とする光トリガ・光クエンチ可能なサイリスタ装
置。 - 【請求項８】第１導電型高不純物密度のカソード領域
（601）と、第２導電型高不純物密度のアノード領域（6
12）と、カソード領域とアノード領域間に配置され電流
通路に網目状に選択的に形成される第１導電型高不純物
密度のゲート領域もしくはベースの高不純物密度領域
（610）とから少なくとも形成される単一ゲート型の静
電誘導サイリスタもしくは単一ベース型ビームベースサ
イリスタと、第１導電型高不純物密度の第１の主電極領
域（609）と、第２導電型高不純物密度の制御電極領域
（615）と、第１導電型高不純物密度の第２の主電極領
域（625）とから少なくとも構成される容量制御型トラ
ンジスタとが同一半導体基板に集積化され、該ゲートも
しくはベースの高不純物密度領域と、該第１の主電極領
域とが共通領域で形成された装置であって、該第２の主
電極領域は該アノード領域との間に一定のバイアス電圧
を印加するかもしくは該アノード領域と電気的に共通に
なされ、該制御電極領域は、一定の抵抗を介して該アノ
ード領域との間に一定のバイアス電圧を印加するかもし
くは浮遊電位になされ、かつ該サイリスタに光トリガ用
光パルスを照射する手段（604）及び該トランジスタに
光クエンチ用光パルスを照射する手段（605）とを備え
た光トリガ・光クエンチ可能なサイリスタ装置。 - 【請求項９】前記光トリガ用光パルスが前記サイリスタ
のカソード領域もしくはアノード領域の全面に照射され
ることを特徴とする前記特許請求の範囲第８項記載の光
トリガ・光クエンチ可能なサイリスタ装置。 - 【請求項１０】前記光トリガ用光パルスがサイリスタの
ゲート領域とカソード領域の間に形成されたベベル部分
により照射されることを特徴とする前記特許請求の範囲
第８項記載の光トリガ・光クエンチ可能なサイリスタ装
置。 - 【請求項１１】前記トランジスタがｐチャンネルの静電
誘導トランジスタであることを特徴とする前記特許請求
の範囲第８項乃至第10項のいずれか一項に記載の光トリ
ガ・光クエンチ可能なサイリスタ装置。 - 【請求項１２】前記トランジスタがｎチャンネルの静電
誘導トランジスタであることを特徴とする前記特許請求
の範囲第８項乃至第10項のいずれか一項に記載の光トリ
ガ・光クエンチ可能なサイリスタ装置。 - 【請求項１３】前記トランジスタがSITモードのバイポ
ーラトランジスタであるこを特徴とする前記特許請求の
範囲第８項乃至第10項のいずれか一項に記載の光トリガ
・光クエンチ可能なサイリスタ装置。 - 【請求項１４】前記特許請求の範囲第８項乃至第10項の
いずれか一項に記載の光トリガ・光クエンチ可能なサイ
リスタ装置が複数個直列あるいは並列に接続されたこと
を特徴とする光トリガ・光クエンチ可能なサイリスタ装
置。 - 【請求項１５】第一導電型の高不純物密度なカソード領
域（702）、第二導電型の高不純物密度なアノード領域
（706）、前記カソード領域の近傍に電流通路に網目状
に選択的に形成される第二導電型の高不純物密度な第一
ゲート領域もしくは高不純物密度な第１ベース領域（71
0）、前記アノード領域の近傍に電流通路に網目状に選
択的に形成される第一導電型の高不純物密度な第二ゲー
ト領域もしくは高不純物密度な第二ベース領域（709）
とから少なくとも形成される静電誘導サイリスタもしく
はビームベースサイリスタと、第一の主電極領域（70
4）、第二の主電極領域（717）および制御電極領域（71
4）とから少なくとも形成された第一の容量結合制御型
トランジスタと、第一の主電極領域（708）、第二の主
電極領域（724）および制御電極領域（721）とから少な
くとも形成された第二の容量結合制御型トランジスタと
が同一半導体基板に集積され、該第１のゲート領域もし
くは高不純物密度ベース領域と該第一のトランジスタの
第一の主電極領域とが共通領域で形成され、該第２のゲ
ート領域もしくは高不純物密度ベース領域と該第二のト
ランジスタの第一の主電極領域とが共通領域で形成さ
れ、該第一のトランジスタの第二の主電極領域（717）
は該カソード領域との間に一定のバイアス電圧を印加す
るかもしくは該カソード領域と電気的に共通になされ、
該第一のトランジスタの制御電極は一定の抵抗を介して
該カソード領域との間に一定のバイアス電圧を印加する
かもしくは浮遊電位になされ、該第二のトランジスタの
第二の主電極領域（724）は該アノード領域との間に一
定のバイアス電圧を印加するかもしくは該アノード領域
と電気的に共通になされ、該サイリスタの全面に光トリ
ガ用光パルスを照射する手段（718）及び、該第一及び
第二のトランジスタに光クエンチ用光パルスを照射する
手段（719）とを備えた光トリガ・光クエンチ可能なサ
イリスタ装置。 - 【請求項１６】前記サイリスタの第一もしくは第二の制
御領域のうち一方はビームベース構造、他方はSITゲー
ト構造であることを特徴とする前記特許請求の範囲第15
項記載の光トリガ・光クエンチ可能なサイリスタ装置。 - 【請求項１７】前記第一及び第二のトランジスタがそれ
ぞれ、SITモードのpnpバイポーラトランジスタ及びSIT
モードのnpnバイポーラトランジスタであることを特徴
とする前記特許請求の範囲第15項又は第16項記載の光ト
リガ・光クエンチ可能なサイリスタ装置。 - 【請求項１８】前記第一及び第二のトランジスタがそれ
ぞれ、ｐチャンネル静電誘導トランジスタ、及びｎチャ
ンネル静電誘導トランジスタであることを特徴とする前
記特許請求の範囲第15項又は第16項記載の光トリガ・光
クエンチ可能なサイリスタ装置。 - 【請求項１９】前記第一及び第二のトランジスタのうち
いずれか一方がｎチャンネルもしくはｐチャンネルの静
電誘導トランジスタであり、他方はSITモードのpnpもし
くはnpnバイポーラトランジスタであることを特徴とす
る前記特許請求の範囲第15項又は第16項記載の光トリガ
・光クエンチ可能なサイリスタ装置。 - 【請求項２０】前記特許請求の範囲第15項又は第16項記
載の光トリガ・光クエンチ可能なサイリスタ装置が複数
個直列あるいは並列に接続されたことを特徴とする光ト
リガ・光クエンチ可能なサイリスタ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054937A JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
| CA000477143A CA1302521C (en) | 1984-03-22 | 1985-03-21 | Light quenchable thyristor device |
| EP85103311A EP0158186B1 (en) | 1984-03-22 | 1985-03-21 | Light quenchable thyristor device |
| DE3588041T DE3588041T2 (de) | 1984-03-22 | 1985-03-21 | Lichtlöschbare Thyristor-Vorrichtung. |
| US07/259,438 US5017991A (en) | 1984-03-22 | 1988-10-14 | Light quenchable thyristor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054937A JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198779A JPS60198779A (ja) | 1985-10-08 |
| JPH0779159B2 true JPH0779159B2 (ja) | 1995-08-23 |
Family
ID=12984544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054937A Expired - Fee Related JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5017991A (ja) |
| EP (1) | EP0158186B1 (ja) |
| JP (1) | JPH0779159B2 (ja) |
| CA (1) | CA1302521C (ja) |
| DE (1) | DE3588041T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109601A (ja) * | 2012-02-01 | 2012-06-07 | Ngk Insulators Ltd | 半導体装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659931B2 (ja) | 1985-06-29 | 1997-09-30 | 財団法人 半導体研究振興会 | 光制御電力変換装置 |
| CH670528A5 (ja) * | 1986-03-20 | 1989-06-15 | Bbc Brown Boveri & Cie | |
| JPS6384066A (ja) * | 1986-09-26 | 1988-04-14 | Semiconductor Res Found | 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法 |
| US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
| DE58903790D1 (de) * | 1988-08-19 | 1993-04-22 | Asea Brown Boveri | Abschaltbares halbleiterbauelement. |
| JPH02109366A (ja) * | 1988-10-18 | 1990-04-23 | Yazaki Corp | 集積化光トリガ・光クエンチ静電誘導サイリスタ |
| JPH0723968Y2 (ja) * | 1989-06-26 | 1995-05-31 | 矢崎総業株式会社 | 集積化光トリガ・光クエンチ静電誘導サイリスタ |
| WO1991003842A1 (en) * | 1989-08-31 | 1991-03-21 | Nippondenso Co., Ltd. | Insulated gate bipolar transistor |
| JPH04115992U (ja) * | 1991-03-28 | 1992-10-15 | 新明和工業株式会社 | 貨物自動車の荷箱 |
| JP3023858B2 (ja) * | 1991-03-29 | 2000-03-21 | 矢崎総業株式会社 | 光静電誘導サイリスタの駆動回路 |
| JPH0793426B2 (ja) * | 1992-04-07 | 1995-10-09 | 東洋電機製造株式会社 | 静電誘導バッファ構造を有する半導体素子 |
| JPH0779147A (ja) * | 1993-07-12 | 1995-03-20 | Yazaki Corp | 光ｓｉサイリスタ駆動回路及びその保護回路 |
| CN1191394A (zh) * | 1997-02-20 | 1998-08-26 | 杨泰和 | 藉前置光－电转换元件驱动的绝缘栅双极晶体管 |
| US6154477A (en) * | 1997-05-13 | 2000-11-28 | Berkeley Research Associates, Inc. | On-board laser-triggered multi-layer semiconductor power switch |
| US6218682B1 (en) * | 1997-09-19 | 2001-04-17 | Optiswitch Technology Corporation | Optically controlled thyristor |
| DE19909105A1 (de) | 1999-03-02 | 2000-09-14 | Siemens Ag | Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür |
| US7075593B2 (en) * | 2003-03-26 | 2006-07-11 | Video Display Corporation | Electron-beam-addressed active-matrix spatial light modulator |
| US7057214B2 (en) * | 2003-07-01 | 2006-06-06 | Optiswitch Technology Corporation | Light-activated semiconductor switches |
| US7582917B2 (en) * | 2006-03-10 | 2009-09-01 | Bae Systems Information And Electronic Systems Integration Inc. | Monolithically integrated light-activated thyristor and method |
| US8536617B2 (en) * | 2011-12-16 | 2013-09-17 | General Electric Company | Optically triggered semiconductor device and method for making the same |
| US9633998B2 (en) | 2012-09-13 | 2017-04-25 | General Electric Company | Semiconductor device and method for making the same |
| US9735189B2 (en) * | 2015-01-15 | 2017-08-15 | Hoon Kim | Image sensor with solar cell function and electronic device thereof |
| JP6858413B2 (ja) * | 2016-03-15 | 2021-04-14 | アイディール パワー インコーポレイテッド | 偶発的なターンオンを防止する受動素子を備える二重ベース接続バイポーラトランジスタ |
| CN105811963B (zh) * | 2016-03-16 | 2019-01-01 | 西安电炉研究所有限公司 | 电子放大式晶闸管驱动器及其控制方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708672A (en) * | 1971-03-29 | 1973-01-02 | Honeywell Inf Systems | Solid state relay using photo-coupled isolators |
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5437461A (en) * | 1977-08-29 | 1979-03-19 | Hitachi Ltd | Optical coupling switch circuit |
| JPS54112157A (en) * | 1978-02-23 | 1979-09-01 | Hitachi Ltd | Control circuit for field effect thyristor |
| JPS5524406A (en) * | 1978-08-09 | 1980-02-21 | Hitachi Ltd | Photosemiconductor switch circuit |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPS55151825A (en) * | 1979-05-15 | 1980-11-26 | Mitsubishi Electric Corp | Electromagnetic wave coupled semiconductor switch device |
| DE2922301C2 (de) * | 1979-05-31 | 1985-04-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer Thyristor und Verfahren zu seiner Herstellung |
| US4378629A (en) * | 1979-08-10 | 1983-04-05 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor, fabrication method |
| JPS5640537A (en) * | 1979-09-12 | 1981-04-16 | Toyoda Gosei Co Ltd | Vulcanization of tubular body |
| JPS60819B2 (ja) * | 1979-09-28 | 1985-01-10 | 株式会社日立製作所 | 半導体スイツチ回路 |
| JPS57183128A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Optically driven electronic switch |
| JPH077844B2 (ja) * | 1981-11-30 | 1995-01-30 | 財団法人半導体研究振興会 | 静電誘導型半導体光電変換装置 |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
-
1984
- 1984-03-22 JP JP59054937A patent/JPH0779159B2/ja not_active Expired - Fee Related
-
1985
- 1985-03-21 CA CA000477143A patent/CA1302521C/en not_active Expired - Lifetime
- 1985-03-21 DE DE3588041T patent/DE3588041T2/de not_active Expired - Fee Related
- 1985-03-21 EP EP85103311A patent/EP0158186B1/en not_active Expired - Lifetime
-
1988
- 1988-10-14 US US07/259,438 patent/US5017991A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109601A (ja) * | 2012-02-01 | 2012-06-07 | Ngk Insulators Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198779A (ja) | 1985-10-08 |
| CA1302521C (en) | 1992-06-02 |
| DE3588041T2 (de) | 1996-01-18 |
| EP0158186B1 (en) | 1995-07-19 |
| DE3588041D1 (de) | 1995-08-24 |
| US5017991A (en) | 1991-05-21 |
| EP0158186A3 (en) | 1988-06-22 |
| EP0158186A2 (en) | 1985-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779159B2 (ja) | 光トリガ・光クエンチ可能なサイリスタ装置 | |
| US5554862A (en) | Power semiconductor device | |
| US4975755A (en) | Optically controllable static induction thyristor device | |
| EP0599221B1 (en) | Voltage-driven semiconductor device | |
| KR940008261B1 (ko) | 전력용 반도체장치 | |
| US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
| US20050045945A1 (en) | Insulated gate bipolar transistor | |
| US6259123B1 (en) | High voltage power MOS device | |
| DE19712566A1 (de) | Isolierschichtthyristor | |
| Mazumder et al. | 9.5 Photoconductive Devices in Power Electronics | |
| SU1088676A3 (ru) | Тиристор | |
| JPH04268766A (ja) | ターンオフを制御する電力半導体装置 | |
| JPS61137365A (ja) | 光トリガ・光クエンチ静電誘導サイリスタ | |
| JPH0531829B2 (ja) | ||
| Nishizawa et al. | Functional integration of the light-triggered static induction thyristor and the static induction phototransistor | |
| US4649410A (en) | Radiation controllable thyristor with multiple non-concentric amplified stages | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH07211894A (ja) | 電圧駆動型半導体装置 | |
| JP3020405B2 (ja) | 光静電誘導サイリスタ | |
| Nishizawa et al. | Fabrication and optical switching results on the integrated light triggered and quenched (LTQ) static induction thyristor | |
| JPH0531311B2 (ja) | ||
| Saito et al. | 1200 V 20 A integrated light triggered and quenched static induction thyristor (LTQ SI thyristor) | |
| JPH0230590B2 (ja) | ||
| JPH0230591B2 (ja) | ||
| JPH06103744B2 (ja) | 光トリガサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |