JP3023858B2 - 光静電誘導サイリスタの駆動回路 - Google Patents

光静電誘導サイリスタの駆動回路

Info

Publication number
JP3023858B2
JP3023858B2 JP3066648A JP6664891A JP3023858B2 JP 3023858 B2 JP3023858 B2 JP 3023858B2 JP 3066648 A JP3066648 A JP 3066648A JP 6664891 A JP6664891 A JP 6664891A JP 3023858 B2 JP3023858 B2 JP 3023858B2
Authority
JP
Japan
Prior art keywords
thyristor
gate
main
cathode
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3066648A
Other languages
English (en)
Other versions
JPH04302214A (ja
Inventor
晃 馬場
雅之 斉藤
正明 勝又
茂美 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP3066648A priority Critical patent/JP3023858B2/ja
Priority to US07/858,630 priority patent/US5258670A/en
Priority to DE69220826T priority patent/DE69220826T2/de
Priority to EP92105374A priority patent/EP0506118B1/en
Publication of JPH04302214A publication Critical patent/JPH04302214A/ja
Application granted granted Critical
Publication of JP3023858B2 publication Critical patent/JP3023858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H01L31/1116—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor of the static induction type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光静電誘導サイリスタの
駆動回路に係り、特に、光トリガ及び光クエンチによっ
てターン・オン−ターン・オフする光静電誘導サイリス
タの駆動回路に関するものである。
【０００２】
【従来の技術】従来、この種の回路として、図１２に示
すものが提案されている。同図において、Ｑ１はメイン
静電誘導（ＳＩ）サイリスタ、Ｑ２はダーリントン接続
構成の主静電誘導フォトトランジスタ（ＳＩＰＴ）Ｑ２
ａ及び補助静電誘導フォトトランジスタ（ＳＩＰＴ）Ｑ
２ｂからなる静電誘導フォトトランジスタ（ＳＩＰ
Ｔ）、Ｒはスピードアップ抵抗である。
【０００３】メインＳＩサイリスタＱ１のゲートとＳＩ
ＰＴＱ２の主ＳＩＰＴＱ２ａのソースとが相互接続さ
れ、ＳＩＰＴＱ２の主ＳＩＰＴＱ２ａのゲートと補助Ｓ
ＩＰＴＱ２ｂのソースとが相互接続され、メインＳＩサ
イリスタＱ１のカソードと補助ＳＩＰＴＱ２ｂのゲート
とが抵抗Ｒを介して相互接続され、また主ＳＩＰＴＱ２
ａ及び補助ＳＩＰＴＱ２ｂのドレインが相互接続されて
いる。メインＳＩサイリスタＱ１のアノードは負荷ＲＬ
を介して電源ＶA に接続され、メインＳＩサイリスタＱ
１のカソードはアースに接続され、そして相互接続され
たドレインにはドレイン電圧ＶD が供給されている。
【０００４】上述の構成において、通常状態では主ＳＩ
ＰＴＱ２ａ及び補助ＳＩＰＴＱ２ｂはオフしていてメイ
ンＳＩサイリステＱ１もターン・オフしている。この状
態において、メインＳＩサイリスタＱ１に光トリガ用光
パルスＬＴを照射すると、そのゲートとアノード間に広
がる空乏層で電子−正孔対が発生し、この正孔がゲート
領域に蓄積される。このことによって、それまで若干負
状態にあったメインＳＩサイリスタＱ１のゲート電圧が
正状態になり、これがゲートトリガ電圧となってゲート
領域が順方向にバイアスされる。
【０００５】このゲートにおける静電誘導効果によっ
て、チャンネル内の電位障壁が引き下げられて、カソー
ド領域からの電子の注入が起こる。この注入された電子
と光によって発生された電子はアノード領域の正孔が持
つ電位障壁の高さを引き下げてアノードからの正孔の注
入を起こさせる。ゲート領域の電位上昇がターンスレッ
ショルド電位を越えると、メインＳＩサイリスタＱ１は
ターン・オンする。
【０００６】また、メインＳＩサイリスタＱ１がターン
・オンしている状態で、補助ＳＩＰＴＱ２ｂに光クエン
チ用光パルスＬＱが照射されてＳＩＰＴＱ２全体が駆動
されると、メインＳＩサイリスタＱ１のゲート電圧がＶ
D まで低下し、オン状態においてメインＳＩサイリスタ
Ｑ１のゲート領域に蓄積されていた正孔はＳＩＰＴＱ２
を通じて放電され、更にアノードから注入れる正孔電流
もＳＩＰＴＱ２に流れることによって、メインＳＩサイ
リスタＱ１がターン・オフする。
【０００７】図１２について上述した従来の駆動回路の
場合、Ｐ−ｃｈのダーリントン接続したＳＩＰＴを使用
しているため、動作周囲温度が上昇するとリークが発生
し、メインＳＩサイリスタＱ１のゲートが負方向に大き
くバイアスされるようになって小さな光でターン・オン
できなくなる。このため、この回路においては、正常に
動作し得る動作周囲温度は、図１３に示すように、スイ
ッチイング周波数１ＫHz、デューティ５０％で動作させ
たとき、アノード電流１０Ａ、アノード電圧６００Ｖで
６０℃まで、アノード電流２０Ａ、アノード電圧４００
Ｖで２５℃までと極めて低く、動作周囲温度が高いとき
には大電流、高電圧での動作ができなくなるという問題
があった。
【０００８】また、クエンチ用光パルスＬＱがなくなっ
てＳＩＰＴＱ２がオフしたとき、メインＳＩサイリスタ
Ｑ１のゲート電位はＳＩＰＴＱ２の暗状態での静特性と
メインＳＩサイリスタＱ１の暗状態での静特性によって
決まり、このときのゲートバイアス値が０に極めて近い
ところまで上昇するようになるため、ｄｖ／ｄｔ耐圧が
小さく、誤動作を起こしやすいという問題もあった。
【０００９】更に、Ｐ−ｃｈのダーリントン接続したＳ
ＩＰＴを使用しているため、光利得に限界があり、ＩD
は数Ａ程度に抑えられ、このためメインＳＩサイリスタ
Ｑ１の光可制御電流が原理的に４０Ａ程度の低い値にに
抑えられるという問題がある。
【００１０】そこでこのような問題をなくするため、図
１４に示すように、メインＳＩサイリスタＱ１をクエン
チするための回路に、４層構造でリークに強いクエンチ
ＳＩサイリスタＱ２ｃと、このクエンチＳＩサイリスタ
Ｑ２ｃをそのゲート領域を負電圧にしてターン・オフ状
態に保持するためのＰ−ｃｈＳＩＴＱ２ｂとを使用し、
動作周囲温度が高く、かつｄｖ／ｄｔ耐圧に優れたもの
も考えられている。
【００１１】
【発明が解決しようとする課題】しかし、図１４の回路
では、クエンチＳＩサイリスタＱ２ｃのゲート領域にク
エンチ用光パルスＬＱａを照射してターン・オンさせた
後、Ｐ−ｃｈＳＩＴＱ２ｄにＬＱｂを照射してＰ−ｃｈ
ＳＩＴＱ２ｂをオンしてクエンチＳＩサイリスタＱ２ｃ
のゲートを負電圧にバイアスすることによって、クエン
チＳＩサイリスタＱ２ｃをターン・オフさせるようにし
なければならず、発光素子であるＬＥＤの追加とこれに
伴う光駆動回路の追加などを行わなければならないとい
う問題があった。
【００１２】よって本発明は、上述した従来の問題点に
鑑み、ｄｖ／ｄｔ耐圧に優れ、動作周囲温度に強く、か
つ光可制御電流が大きく、しかも回路構成が簡単な光静
電誘導サイリスタの駆動回路を提供することを課題とし
ている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
本発明により成された光静電誘導サイリスタの駆動回路
は、アノードが負荷を介して正電源に接続されると共に
カソードがアースに接続され、かつゲート及びカソード
間に第１の抵抗が接続されたメイン静電誘導サイリスタ
と、アノードが前記メイン静電誘導サイリスタのゲート
に接続されると共にカソードが負電源に接続され、かつ
ゲート及びカソード間に第２の抵抗が接続された例えば
光静電誘導サイリスタからなる光サイリスタとを備え、
前記メイン静電誘導サイリスタをそのゲートへの光トリ
ガ用パルスの照射によってターン・オンし、前記光サイ
リスタをそのゲートへの光クエンチ用パルスの照射によ
ってターン・オンして前記メイン静電誘導サイリスタを
ターン・オフし、光クエンチ用パルスの終了後、前記光
サイリスタをターン・オン状態に保持してその保持電流
を前記第１の抵抗に流し続けるように前記光サイリスタ
のゲート及びカソード間に接続した第２の抵抗を設定す
ると共に、前記第１の抵抗に流れる保持電流によって前
記メイン静電誘導サイリスタのゲートを負電圧にバイア
スすることを特徴としている。
【００１４】前記メイン静電誘導サイリスタ及び光静電
誘導サイリスタからなる前記光サイリスタが独立のチッ
プ又は単一のチップに形成されていることを特徴として
いる。
【００１５】
【作用】上記構成により、メイン静電誘導サイリスタは
そのゲートに光トリガ用パルスが照射されることによっ
てターン・オンして負荷に正電源からの電流を流す。光
サイリスタはそのゲートに光クエンチ用パルスが照射さ
れることによってターン・オンしてメイン静電誘導サイ
リスタのゲート電圧を負電源の電圧まで低下してメイン
静電誘導サイリスタをターン・オフする。このとき第２
の抵抗が、光クエンチ用パルスの終了後も光サイリスタ
を所定期間の間ターン・オン状態に保持するように働
き、その保持電流が第１の抵抗に流れることによってメ
イン静電誘導サイリスタのゲートが負電圧にバイアスさ
れる。
【００１６】メイン静電誘導サイリスタのターン・オフ
のために光サイリスタを使用しているので温度上昇によ
るリーク発生が少なくなり、しかも第１及び第２の抵抗
の存在によって光サイリスタのターン・オン期間が設定
されてメイン静電誘導サイリスタのゲート電圧が所定の
電圧に回復されるようになる。
【００１７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明による光静電誘導サイリスタの駆動
回路の一実施例を示す回路図であり、同図において、Ｑ
１１はメイン静電誘導（ＳＩ）サイリスタ、Ｑ１２はク
エンチ静電誘導（ＳＩ）サイリスタ、Ｒ１はメインＳＩ
サイリスタＱ１１のゲートとカソードとの間に接続され
た抵抗、Ｒ２はクエンチＳＩサイリスタＱ１２のゲート
とカソードとの間に接続された抵抗である。
【００１８】メインＳＩサイリスタＱ１１のゲートとク
エンチＳＩサイリスタＱ１２のアノードが相互接続され
ている。メインＳＩサイリスタＱ１１のアノードは負荷
ＲＬを介して電源ＶA に接続され、メインＳＩサイリス
タＱ１１のカソードはアースに接続され、そしてクエン
チＳＩサイリスタＱ１２のカソードには負電圧ＶD が供
給されている。
【００１９】上述の構成の回路の動作を、各部の状態を
示す図２の波形図を参照して説明する。通常状態では、
クエンチＳＩサイリスタＱ１１及びメインＳＩサイリス
テＱ１２が共にターン・オフしている。この状態におい
て、メインＳＩサイリスタＱ１１のゲートに時点ｔ1 に
おいて光トリガ用光パルスＬＴを照射すると、そのゲー
トとアノード間に広がる空乏層で電子−正孔対が発生
し、この正孔がゲート領域に蓄積される。
【００２０】このことによって、それまで若干負状態に
あったメインＳＩサイリスタＱ１１のゲート電圧ＶG が
正状態になり、これがゲートトリガ電圧となってゲート
領域が順方向にバイアスされる。このゲートにおける静
電誘導効果によって、チャンネル内の電位障壁が引き下
げられて、カソード領域からの電子の注入が起こる。こ
の注入された電子と光によって発生された電子はアノー
ド領域の正孔が持つ電位障壁の高さを引き下げてアノー
ドからの正孔の注入を起こさせる。ゲート領域の電位上
昇がターンスレッショルド電位を越えると、メインＳＩ
サイリスタＱ１１はターン・オンする。このターン・オ
ン状態は時点ｔ2 において光トリガ用光パルスＬＴの照
射が終了しても継続する。
【００２１】また、メインＳＩサイリスタＱ１がターン
・オンしている状態で、時点ｔ3 においてクエンチＳＩ
サイリスタＱ１２のゲートにクエンチ用光パルスＬＱが
照射されるとそのゲート電圧が正状態になり、これがゲ
ートトリガ電圧となってゲート領域が順方向にバイアス
される。このゲートにおける静電誘導効果によって、チ
ャンネル内の電位障壁が引き下げられて、カソード領域
からの電子の注入が起こる。この注入された電子と光に
よって発生された電子はアノード領域の正孔が持つ電位
障壁の高さを引き下げてアノードからの正孔の注入を起
こさせる。ゲート領域の電位上昇がターンスレッショル
ド電位を越えると、クエンチＳＩサイリスタＱ１１はタ
ーン・オンする。
【００２２】クエンチＳＩサイリスタＱ１１がターン・
オンすると、メインＳＩサイリスタＱ１１のゲート電圧
がＶD まで低下し、オン状態においてメインＳＩサイリ
スタＱ１１のゲート領域に蓄積されていた正孔はクエン
チＳＩサイリタＱ１２を通じて放電されて引き抜かれ、
更にアノードから注入れる正孔電流もクエンチＳＩサイ
リタＱ１２に流れることによって、メインＳＩサイリス
タＱ１１がターン・オフする。
【００２３】上記クエンチＳＩサイリスタＱ１１は、メ
インＳＩサイリスタＱ１２がターン・オフした後時点ｔ
4 においてクエンチ用光パルスＬＱの照射が終了して
も、引き抜き電流ＩD が保持電流ＩH 以下になるまでタ
ーン・オンしていてアースから抵抗Ｒ１を通じて矢印方
向に電流が流れ、時点ｔ5 において保持電流ＩH 以下に
なると自然にターン・オフして１サイクルのスイッチイ
ング動作が終了する。この保持電流ＩH の流れによっ
て、メインＳＩサイリスタＱ１１のゲート電圧ＶGは僅
かに負側の電圧まで急激に回復される。
【００２４】上記メインＳＩサイリスタＱ１１の回復ゲ
ート電圧ＶG は抵抗Ｒ１の大きさとクエンチＳＩサイリ
スタＱ１２に保持電流が流れなくなるタイミング、すな
わち抵抗Ｒ２によってそれぞれ決まる。
【００２５】図１の回路において、メインＳＩサイリス
タＱ１１及びクエンチＳＩサイリスタＱ１２に保持電流
ＩH が８０乃至１６０ｍＡのものを使用すると共に、抵
抗Ｒ１として３３０オームのものを使用し、抵抗Ｒ２と
して１００、２２０、３３０、５６０オームの抵抗値の
ものを交換して、スイッチイング周波数１ＫHz、デュー
ティ５０％、アノード電流２０Ａ、電源ＶA６００Ｖ、
電源ＶD −２０Ｖで動作させ、恒温槽中で２５度（１０
分）−３０度（１０分）−３５度（１０分）−４０度と
温度上昇させたところ、図３の動作周囲温度Ｔａ−保持
電流ＩH 特性図に示すように、抵抗Ｒ２の抵抗値１００
オーム以外の抵抗のときにはメインＳＩサイリスタＱ１
１をターン・オンを保持できなくなり、また抵抗Ｒ２を
あまり小さくし過ぎると、オンしっぱなしになることが
判った。
【００２６】以上の実験の結果、保持電流ＩH ８０乃至
１６０ｍＡに対して抵抗Ｒ２が１００±２０オームが最
適であり、このときに動作周囲温度が一番高くなり、図
４に示すような動作周囲温度Ｔａ−電流ＩA 特性が得ら
れるようになる。また、メインＳＩサイリスタＱ１１の
ｄｖ／ｄｔ耐圧は、図５に示すように、抵抗Ｒ１の値を
小さくすると増大するが、回復ゲート電圧を考慮すると
２５０乃至３５０オームが最適であることが判った。
【００２７】なお、保持電流ＩH はメインＳＩサイリス
タＱ１１及びクエンチＳＩサイリスタＱ１２の構造によ
って決まり、アノード・エミッタショート構造、カソー
ド・エミッタショート構造などを使用して設定でき、ア
ノード・エミッタショート構造のショート率と保持電流
の関係を示すと、図６のようになる。なお、横軸はｎシ
ョート層とｐショート層との面積比である。
【００２８】また、上述のように電源ＶD として−２０
Ｖの電源を使用したとき、ＩD は１０乃至１５Ａとな
る。クエンチ用素子を光サイリスタにすることで、原理
的に光可制御電流の制限がなくなっている。
【００２９】上述した図１の回路の点線で囲んだ部分
は、２チップ又は１チップタイプのモジュール化が可能
であり、その構造例を図７乃至図１１を参照いて以下説
明する。
【００３０】図７は、メインＳＩサイリスタＱ１１及び
クエンチＳＩサイリスタＱ１２の両方がアノード・エミ
ッタショート構造の埋込ゲート型に構成された２チップ
モジュールの例を示し、両方とも略同一構造であるの
で、その一方Ｑ１１について詳細に説明する。メインＳ
ＩサイリスタＱ１１は、ｎ+ カソード領域１１、ｎ- 高
抵抗領域１２，１３、ｐ+ アノード領域１４、ｎ+ エミ
ッタ領域１５、ｐ+ ゲート領域１６、カソード電極１
７、アノード電極１８、ゲート電極１９、絶縁層２０及
び抵抗Ｒ１によって構成されている。電極はアルミニュ
ウム電極である。
【００３１】ｐ+ ゲート領域１６は、メッシュ状若しく
はストライプ状に形成され周辺部でゲート電極１９に接
続されている。ｐ+ ゲート領域１６で挟まれたｎ- 高抵
抗領域は、ｎ+ カソード領域１１からの電子が注入され
るチャンネル領域で、このチャンネル領域はｐ+ ゲート
領域１６とｎ- 高抵抗領域との間の拡散電位、或いはゲ
ート電極１９に加えられる逆バイアス電圧により空乏化
されている。チャンネル領域の電位は、ｐ+ ゲート領域
１６の電位により容量結合的に制御される。また、ｐ+
アノード領域１４とｎ+ エミッタ領域１５は交互に配置
され、形成されている。抵抗Ｒ１は多結晶シリコンによ
って絶縁層２０上に形成され、その一端にカソード電極
１７が、他端にゲート電極１９がそれぞれ接続されてい
る。
【００３２】一方、クエンチＳＩサイリスタＱ１２のア
ノード電極１８は絶縁基板２１によって絶縁され、メイ
ンＳＩサイリスタＱ１１のカソード電極１７とリード線
２２によって相互接続されている。抵抗Ｒ２は多結晶シ
リコンによって絶縁層２０上に形成されてカソード電極
１７とゲート電極１９とを相互接続している。
【００３３】図８は、メインＳＩサイリスタＱ１１がア
ノード・エミッタショート構造の埋込ゲート型に、クエ
ンチＳＩサイリスタＱ１２がカソード・エミッタショー
ト構造の表面ゲート型に構成された２チップモジュール
の例を示し、メインＳＩサイリスタＱ１１は図７のもの
と同一であるので、その一方Ｑ１２について詳細に説明
する。クエンチＳＩサイリスタＱ１２は、ｎ+ カソード
領域３１、ｎ- 高抵抗領域３２、ｐ+ アノード領域３
３、ｎ+ エミッタ領域３４、ｐ+ ゲート領域３５、カソ
ード電極３６、アノード電極３７、ゲート電極３８、絶
縁層３９及び抵抗Ｒ２によって構成されている。電極は
アルミニュウム電極である。
【００３４】クエンチＳＩサイリスタＱ１２のアノード
電極３７は絶縁基板４０によって絶縁され、メインＳＩ
サイリスタＱ１１のカソード電極１７とリード線４１に
よって相互接続されている。抵抗Ｒ２は多結晶シリコン
によって絶縁層２０上に形成されてカソード電極３６と
ゲート電極３８とを相互接続している。
【００３５】図９は、メインＳＩサイリスタＱ１１及び
クエンチＳＩサイリスタＱ１２の両方がアノード・エミ
ッタショート構造の表面ゲート型に構成された２チップ
モジュールの例を示し、各サイリスタの構造は図８のも
のと同一であるので、説明を省略する。また、図８及び
図９の表面ゲート型サイリスタには、カソード・エミッ
タショート構造を使う方法もある。
【００３６】図１０は、メインＳＩサイリスタＱ１１が
アノード・エミッタショート構造の埋込ゲート型に構成
され、ｐ+ ゲート拡散層の上に表面ゲート型クエンチＳ
ＩサイリスタＱ１２を集積化して１チップ化した例を示
し、メインＳＩサイリスタＱ１１のｐ+ ゲート領域１６
及びクエンチＳＩサイリスタＱ１２のアノード領域３３
と、メインＳＩサイリスタＱ１１のゲート電極１９及び
クエンチＳＩサイリスタＱ１２のアノード電極３７とが
共通化されている。
【００３７】この１チップではまた、メインＳＩサイリ
スタＱ１１のカソード領域１１が多数の島状に形成さ
れ、カソード電極１７は絶縁層２３によってゲート電極
１９から絶縁されて第２のアルミニュウム層２４によっ
て相互接続され、かつこの第２のアルミニュウム層２４
にはゲート領域１６に光トリガ用パルスＬＴを照射する
ための窓孔２４ａが部分的に形成されている。
【００３８】図１１は、アノード・エミッタショート構
造の埋込ゲート型に構成されたメインＳＩサイリスタＱ
１１と表面ゲート型クエンチＳＩサイリスタＱ１２とを
分離して集積化し、１チップ化した例を示し、メインＳ
ＩサイリスタＱ１１のｐ+ ゲート領域１６とクエンチＳ
ＩサイリスタＱ１２のアノード領域３３とはｎ+ ストッ
パ領域２５によって分離され、メインＳＩサイリスタＱ
１１のゲート電極１９とクエンチＳＩサイリスタＱ１２
のアノード電極３７とは絶縁層２３によって絶縁された
第２アルミニュウム層２４によって相互接続されてい
る。
【００３９】なお、上述した実施例では、クエンチＳＩ
サイリスタＱ１２を使用しているが、他の光サイリスタ
でも保持電流などの特性を満たせば使用できる。
【００４０】
【発明の効果】以上説明したように本発明によれば、メ
イン静電誘導サイリスタ、光サイリスタ、第１及び第２
の抵抗によって構成されているので回路構成が簡単であ
る他、メイン静電誘導サイリスタのターン・オフのため
に光サイリスタを使用しているので温度上昇によるリー
ク発生が少なくなり、しかも第１及び第２の抵抗の存在
によって光サイリスタのターン・オン期間が設定されて
メイン静電誘導サイリスタのゲート電圧が所定の電圧に
回復されるようになるので、ｄｖ／ｄｔ耐圧に優れ、動
作周囲温度に強く、かつクエンチ用にサイリスタを使用
しているので光可制御電流が大きいなどの効果が得られ
る。
【図面の簡単な説明】
【図１】本発明による光静電誘導サイリスタの駆動回路
の一実施例を示す回路図である。
【図２】図１の回路中の各部の状態を示す波形図であ
る。
【図３】図１の回路の各抵抗値における動作周囲温度Ｔ
ａ−保持電流ＩH 特性を示す図である。
【図４】図１の回路の動作周囲温度Ｔａ−電流ＩA 特性
を示す図である。
【図５】メインＳＩサイリスタの抵抗−ｄｖ／ｄｔ耐圧
の関係を示す図である。
【図６】アノード・エミッタショート構造のショート率
と保持電流の関係を示す図である。
【図７】２チップモジュール化の一構造例を示す図であ
る。
【図８】２チップモジュール化の他の構造例を示す図で
ある。
【図９】２チップモジュール化の更に他の構造例を示す
図である。
【図１０】１チップ集積化の一構造例を示す図である。
【図１１】１チップ集積化の他の構造例を示す図であ
る。
【図１２】従来の光静電誘導サイリスタの駆動回路の一
例を示す回路図である。
【図１３】図１２の回路の動作周囲温度Ｔａ−電流ＩA
特性を示す図である。
【図１４】従来の光静電誘導サイリスタの駆動回路の他
の例を示す回路図である。
【符号の説明】
Ｑ１１ メイン静電誘導サイリスタ Ｑ１２ クエンチ静電誘導サイリスタ（光サイリス
タ） ＲＬ 負荷 Ｒ１ 抵抗（第１の抵抗） Ｒ２ 抵抗（第２の抵抗） ＶA 正電源 ＶD 負電源 ＬＴ 光トリガ用パルス ＱＴ 光クエンチ用パルス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 茂美 静岡県裾野市御宿1500 矢崎総業株式会 社内 (56)参考文献 特開 昭60−198779（ＪＰ，Ａ) 特開 昭61−54871（ＪＰ，Ａ) 特開 平４−68712（ＪＰ，Ａ) 特開 昭63−84066（ＪＰ，Ａ) 実開 平３−13757（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/78 H01L 29/74 H02M 1/08

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 アノードが負荷を介して＋電源に接続さ
    れると共にカソードがアースに接続され、かつゲート及
    びカソード間に第１の抵抗が接続されたメイン静電誘導
    サイリスタと、アノードが前記メイン静電誘導サイリス
    タのゲートに接続されると共にカソードが負電源に接続
    され、かつゲート及びカソード間に第２の抵抗が接続さ
    れた光サイリスタとを備え、前記メイン静電誘導サイリ
    スタをそのゲートへの光トリガ用パルスの照射によって
    ターン・オンし、前記光サイリスタをそのゲートへの光
    クエンチ用パルスの照射によってターン・オンして前記
    メイン静電誘導サイリスタをターン・オフし、光クエン
    チ用パルスの終了後、前記光サイリスタをターン・オン
    状態に保持してその保持電流を前記第１の抵抗に流し続
    けるように前記光サイリスタのゲート及びカソード間に
    接続した第２の抵抗を設定すると共に、前記第１の抵抗
    に流れる保持電流によって前記メイン静電誘導サイリス
    タのゲートを負電圧にバイアスすることを特徴とする光
    静電誘導サイリスタの駆動回路。
  2. 【請求項２】 前記光サイリスタが光静電誘導サイリス
    タからなることを特徴とする請求項１記載の光静電誘導
    サイリスタの駆動回路。
  3. 【請求項３】 前記メイン静電誘導サイリスタ及び前記
    光静電誘導サイリスタが独立のチップ又は単一のチップ
    に形成されていることを特徴とする請求項３記載の光静
    電誘導サイリスタの駆動回路。
JP3066648A 1991-03-29 1991-03-29 光静電誘導サイリスタの駆動回路 Expired - Lifetime JP3023858B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3066648A JP3023858B2 (ja) 1991-03-29 1991-03-29 光静電誘導サイリスタの駆動回路
US07/858,630 US5258670A (en) 1991-03-29 1992-03-27 Light triggered & quenched static induction thyristor circuit
DE69220826T DE69220826T2 (de) 1991-03-29 1992-03-27 Lichtgesteuerter und -gelöschter statischer Produktionsthyristor
EP92105374A EP0506118B1 (en) 1991-03-29 1992-03-27 Light triggered and quenched static induction thyristor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3066648A JP3023858B2 (ja) 1991-03-29 1991-03-29 光静電誘導サイリスタの駆動回路

Publications (2)

Publication Number Publication Date
JPH04302214A JPH04302214A (ja) 1992-10-26
JP3023858B2 true JP3023858B2 (ja) 2000-03-21

Family

ID=13321933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3066648A Expired - Lifetime JP3023858B2 (ja) 1991-03-29 1991-03-29 光静電誘導サイリスタの駆動回路

Country Status (4)

Country Link
US (1) US5258670A (ja)
EP (1) EP0506118B1 (ja)
JP (1) JP3023858B2 (ja)
DE (1) DE69220826T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154477A (en) * 1997-05-13 2000-11-28 Berkeley Research Associates, Inc. On-board laser-triggered multi-layer semiconductor power switch
DE10016233A1 (de) * 2000-03-31 2001-10-11 Siemens Ag Abschaltbarer Thyristor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929006B2 (ja) * 1974-07-19 1984-07-17 株式会社日立製作所 感光半導体スイツチ
JPS55128870A (en) * 1979-03-26 1980-10-06 Semiconductor Res Found Electrostatic induction thyristor and semiconductor device
DE3138763A1 (de) * 1981-09-29 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschluessen und zuendverstaerkung
JPH0779159B2 (ja) * 1984-03-22 1995-08-23 潤一 西澤 光トリガ・光クエンチ可能なサイリスタ装置
JPS6384066A (ja) * 1986-09-26 1988-04-14 Semiconductor Res Found 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法

Also Published As

Publication number Publication date
EP0506118B1 (en) 1997-07-16
DE69220826T2 (de) 1997-11-20
EP0506118A1 (en) 1992-09-30
JPH04302214A (ja) 1992-10-26
US5258670A (en) 1993-11-02
DE69220826D1 (de) 1997-08-21

Similar Documents

Publication Publication Date Title
US5151762A (en) Semiconductor device, fabricating method thereof and flash control device using the semiconductor device
US4866315A (en) Turn-on/off driving technique for insulated gate thyristor
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
EP0158186B1 (en) Light quenchable thyristor device
JPS643069B2 (ja)
JPH06163907A (ja) 電圧駆動型半導体装置
KR920010314B1 (ko) 반도체 장치
JPH1074959A (ja) 電力用半導体素子
CA1225164A (en) Integrated field controlled thyristor structure with grounded cathode
JP3023858B2 (ja) 光静電誘導サイリスタの駆動回路
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
US5621229A (en) Semiconductor device and control method
JPH0113233B2 (ja)
JPS605568A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
US4509069A (en) Light triggerable thyristor with controllable emitter-short circuit and trigger amplification
US5477077A (en) Semiconductor device and a method for the manufacture thereof
JPH05114737A (ja) 伝導度変調型ｍｏｓｆｅｔ
JPS586312B2 (ja) ハンドウタイセイギヨソウチ
JP2579378B2 (ja) 半導体装置およびその製造方法ならびに該装置を用いたフラッシュ制御装置
US5021694A (en) Circuit for driving a gated p-n-p-n device
JPS5917863B2 (ja) サイリスタ
JP3284019B2 (ja) 電力用半導体装置
JP2738071B2 (ja) Ｍｏｓコントロールサイリスタ
JP3115716B2 (ja) 半導体装置
JPH0677506A (ja) 半導体装置、およびその駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991214