JPS60198779A - 光クエンチ可能なサイリスタ装置 - Google Patents
光クエンチ可能なサイリスタ装置Info
- Publication number
- JPS60198779A JPS60198779A JP59054937A JP5493784A JPS60198779A JP S60198779 A JPS60198779 A JP S60198779A JP 59054937 A JP59054937 A JP 59054937A JP 5493784 A JP5493784 A JP 5493784A JP S60198779 A JPS60198779 A JP S60198779A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate
- light
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010791 quenching Methods 0.000 title claims description 50
- 230000000171 quenching effect Effects 0.000 title claims description 41
- 230000003287 optical effect Effects 0.000 claims description 52
- 230000006698 induction Effects 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 81
- 239000013307 optical fiber Substances 0.000 description 19
- 239000000969 carrier Substances 0.000 description 17
- 206010034972 Photosensitivity reaction Diseases 0.000 description 11
- 230000036211 photosensitivity Effects 0.000 description 11
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000001960 triggered effect Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000011017 operating method Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001385733 Aesculus indica Species 0.000 description 1
- 101100172118 Caenorhabditis elegans eif-2Bgamma gene Proteins 0.000 description 1
- 101100454194 Caenorhabditis elegans mei-1 gene Proteins 0.000 description 1
- 101100030361 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pph-3 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000609666 Tuber aestivum Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 150000003278 haem Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサイリスク装置に関するもので、特に光によっ
て直流をターンオン、ターンオフすることができること
から、大電力の直流を交流に変換する装置に利用さ°れ
るものである。
て直流をターンオン、ターンオフすることができること
から、大電力の直流を交流に変換する装置に利用さ°れ
るものである。
従来、サイリスタ装置を光によってドライブ□すること
は、行われており、ＬＡＳＣＲ％Ｌｉｇｈｔａｃｔｉｖ
ａｔｅｄ ｔｈｙｒｉｓｔｏｒ等の名称で、広〈実施さ
れていることは周知のｉ実である。サイリスタを用いる
大電力変換装置において、大電力部分と制御回路との間
を完全に分離することは、サイリスタへの光トリＴによ
って実現されると一般に云われている。第１図は従来の
ｐｎｐｎ構造を有するサイリスタの光トリ１部分の構造
例を示す。ｎ領域１はカソード、ｐ領域２は第１ベース
、ｎ領域３は第２ベース、ｐ＋領域４は７ノードであり
、６は７ノード電極、９はカソード電極を示す。♂領域
７は補助サイリスタのカソード領域を示すが光フアイバ
ケーブル８を通る光トＵＦパルスによって発生する電子
拳正孔対の数を多くするために、♂領域７の一部が浅、
く形成され、光の透過率を良くする工夫がなされている
。電極５はｎ＋カソード７と第一ベース層２との間を短
絡する電極であり、電極９も♂カソード１と第一ベース
層２との間を、紙面に１示されていない部分において短
絡している。光トリカ°パルスの照射を受ける♂領域７
と♂領域。
は、行われており、ＬＡＳＣＲ％Ｌｉｇｈｔａｃｔｉｖ
ａｔｅｄ ｔｈｙｒｉｓｔｏｒ等の名称で、広〈実施さ
れていることは周知のｉ実である。サイリスタを用いる
大電力変換装置において、大電力部分と制御回路との間
を完全に分離することは、サイリスタへの光トリＴによ
って実現されると一般に云われている。第１図は従来の
ｐｎｐｎ構造を有するサイリスタの光トリ１部分の構造
例を示す。ｎ領域１はカソード、ｐ領域２は第１ベース
、ｎ領域３は第２ベース、ｐ＋領域４は７ノードであり
、６は７ノード電極、９はカソード電極を示す。♂領域
７は補助サイリスタのカソード領域を示すが光フアイバ
ケーブル８を通る光トＵＦパルスによって発生する電子
拳正孔対の数を多くするために、♂領域７の一部が浅、
く形成され、光の透過率を良くする工夫がなされている
。電極５はｎ＋カソード７と第一ベース層２との間を短
絡する電極であり、電極９も♂カソード１と第一ベース
層２との間を、紙面に１示されていない部分において短
絡している。光トリカ°パルスの照射を受ける♂領域７
と♂領域。
１はともに第１図に示されるサイリスタのカソード領域
となっており、本サイリスクにおいては、カッ−ドア、
１と第１ベース２が短絡されている場合を示している。
となっており、本サイリスクにおいては、カッ−ドア、
１と第１ベース２が短絡されている場合を示している。
このようにＪカソード領域７．１を第１ベース層２と短
絡することで、ｎカソード領域７．１とｐベース領域２
の表面電位は同電位に保たれている。光トリカ゛動作を
説明すると以下のようＫなる。
絡することで、ｎカソード領域７．１とｐベース領域２
の表面電位は同電位に保たれている。光トリカ゛動作を
説明すると以下のようＫなる。
光によって発生したキャリアがベース層内を流れベース
電極５もしくは９に到達するまでのベース抵抗電圧降下
によって、ベース層内には電位分布が生じる。カソード
の電子にとって最も流れやすい部分は光照射を受ける一
カソード領域７の直下のベース層部分となる。わずかに
流れ出した電子はベーヌ内での再結合とともに、７ノー
ド側へも流出し、ｎ領域３内を走行して７ノードを領域
４との間のｎｐ＋接合近傍に蓄積される。これによって
７ノードｐ領域４から正孔がｎ領域３へ注入され、大部
分が第一ベース層２内を流れてベース電極５もしくは９
へ到達する。これによってさらにベース層２内のベース
抵抗電圧降下が生じ、さらに多くの電子が光照射を受け
た一カソード領域７、さらに光照射を受げない♂カソー
ド領域１からも流れ出すことになり、ついに、サイリス
タをターン・オンさせるわけである。ｎ領域７とベース
層２との間に一定の抵抗を挿入し、サイリスタのトリ力
で時に生ずる誤動作を補償する工夫〜も行われてい ｊ
るが、従来型光トリプサイリスタの動作では、第一ベー
ス層２内のベース抵抗降下を利用する点が基本動作とな
っている。しかるに、ターン・オフに際しては、電気的
に転流回路を用いて７ノードとカソードの電圧を逆転さ
せるか、電気 （的にゲート・ターン・オフするための
部分な同 １−チップ上に集積０化するゲート・ターン
・十） ｒ構造を一般的に利用している。 ２ りとは、動作原理が異なり、静電誘導効果によってチｅ
ネル内の電位障壁制御を行うことで、ターン・オン、タ
ーン・オフを行う静電誘導サイリスタ（Ｓ Ｉ Ｔｈｙ
）の光トリカ′動作に関しては、本願発明者によって既
に提案され、「靜電銹導杉半導体装置」（特願昭５１−
９５５８５号）及び「フォトサイリスタ」 （特願昭５
７−１５０３００号）Ｃ開示されている。さらに、従来
の静電誘導サイリスタの第一ゲートとカソード間に光に
感応ｒる素子を含むゲート回路を挿入し、この光感ち素
子に対する光照射によって静電誘導サイリスタをターン
・オフさせる方法も本願発明者によって既に提案され、
「静電誘導サイリスタ及び卜導体装置」（特願昭５４−
３６０７９号、特開昭５５−１２８８７０号）に開示さ
れている。第１図で示した従来型ｐｎｐｎ構造サイリス
クに比べ、串型誘導サイリスタでは、チャンネル内の電
位障壁制御を利用するため、ベース抵抗による周安数制
限がなく、高速化が容易であり、大面積速にキャリアが
走行する“ため順方向電圧降下も１０３Ａ／ｃｒＩＬ２
の電流密度で１．６Ｖ以下と極めて小さいという特徴を
有しており、さらにターン・オフ時にはチャンネル内の
キャリアを高速にゲート電極までゲートとチャンネル間
に存在するドリフト電界によって吸い出す作用を有する
ため、高速なターン・オフが可能である。
電極５もしくは９に到達するまでのベース抵抗電圧降下
によって、ベース層内には電位分布が生じる。カソード
の電子にとって最も流れやすい部分は光照射を受ける一
カソード領域７の直下のベース層部分となる。わずかに
流れ出した電子はベーヌ内での再結合とともに、７ノー
ド側へも流出し、ｎ領域３内を走行して７ノードを領域
４との間のｎｐ＋接合近傍に蓄積される。これによって
７ノードｐ領域４から正孔がｎ領域３へ注入され、大部
分が第一ベース層２内を流れてベース電極５もしくは９
へ到達する。これによってさらにベース層２内のベース
抵抗電圧降下が生じ、さらに多くの電子が光照射を受け
た一カソード領域７、さらに光照射を受げない♂カソー
ド領域１からも流れ出すことになり、ついに、サイリス
タをターン・オンさせるわけである。ｎ領域７とベース
層２との間に一定の抵抗を挿入し、サイリスタのトリ力
で時に生ずる誤動作を補償する工夫〜も行われてい ｊ
るが、従来型光トリプサイリスタの動作では、第一ベー
ス層２内のベース抵抗降下を利用する点が基本動作とな
っている。しかるに、ターン・オフに際しては、電気的
に転流回路を用いて７ノードとカソードの電圧を逆転さ
せるか、電気 （的にゲート・ターン・オフするための
部分な同 １−チップ上に集積０化するゲート・ターン
・十） ｒ構造を一般的に利用している。 ２ りとは、動作原理が異なり、静電誘導効果によってチｅ
ネル内の電位障壁制御を行うことで、ターン・オン、タ
ーン・オフを行う静電誘導サイリスタ（Ｓ Ｉ Ｔｈｙ
）の光トリカ′動作に関しては、本願発明者によって既
に提案され、「靜電銹導杉半導体装置」（特願昭５１−
９５５８５号）及び「フォトサイリスタ」 （特願昭５
７−１５０３００号）Ｃ開示されている。さらに、従来
の静電誘導サイリスタの第一ゲートとカソード間に光に
感応ｒる素子を含むゲート回路を挿入し、この光感ち素
子に対する光照射によって静電誘導サイリスタをターン
・オフさせる方法も本願発明者によって既に提案され、
「静電誘導サイリスタ及び卜導体装置」（特願昭５４−
３６０７９号、特開昭５５−１２８８７０号）に開示さ
れている。第１図で示した従来型ｐｎｐｎ構造サイリス
クに比べ、串型誘導サイリスタでは、チャンネル内の電
位障壁制御を利用するため、ベース抵抗による周安数制
限がなく、高速化が容易であり、大面積速にキャリアが
走行する“ため順方向電圧降下も１０３Ａ／ｃｒＩＬ２
の電流密度で１．６Ｖ以下と極めて小さいという特徴を
有しており、さらにターン・オフ時にはチャンネル内の
キャリアを高速にゲート電極までゲートとチャンネル間
に存在するドリフト電界によって吸い出す作用を有する
ため、高速なターン・オフが可能である。
光トリ力”もしくは光クエンチ動作に関して従来までに
行われ、或いは提案された事柄をまとめると、以下のよ
うになる。従来型ｐｎｐｎ構造サイリスタ、もしくはゲ
ート・ターン・オフΦサイリスタに関しては、第１図に
おいて説明したように光トリル０動作は行われているが
、ゲートによる光り干ンチ動作については行われていな
い。ターン−オフは一般的にアノード・カソード間に挿
入される転流回路によって電気的に行われている。静電
誘導サイリスタに関しては。
行われ、或いは提案された事柄をまとめると、以下のよ
うになる。従来型ｐｎｐｎ構造サイリスタ、もしくはゲ
ート・ターン・オフΦサイリスタに関しては、第１図に
おいて説明したように光トリル０動作は行われているが
、ゲートによる光り干ンチ動作については行われていな
い。ターン−オフは一般的にアノード・カソード間に挿
入される転流回路によって電気的に行われている。静電
誘導サイリスタに関しては。
単一ゲート構造のものに関してのみ光トｖｙは上述の特
願昭５１−９５５８５号及び特願昭５７−１５０３００
号に開示され、光クエンチは上述の特願昭５４−３６０
７９号に開示されている。
願昭５１−９５５８５号及び特願昭５７−１５０３００
号に開示され、光クエンチは上述の特願昭５４−３６０
７９号に開示されている。
しかるに特願昭５４−３６０’７９号に開示された実施
例においては、単一ゲート型ＳＩサイリスタを駆動する
光パルスは直接サイリスタに照射されるのではなく、ゲ
ートに接□続された外部回路の光感応素子に対して照射
されており、クエンチ用光パルスも外部回路を駆動して
いる。つまり、外部回路の光感応素子のインピーダンス
を光パルスによって変化させ、それに伴ってＳＩサイリ
スタのゲートに印加される電源電圧に強弱の変化をさせ
ることで８１サイリスタをトリが、クエンチしている。
例においては、単一ゲート型ＳＩサイリスタを駆動する
光パルスは直接サイリスタに照射されるのではなく、ゲ
ートに接□続された外部回路の光感応素子に対して照射
されており、クエンチ用光パルスも外部回路を駆動して
いる。つまり、外部回路の光感応素子のインピーダンス
を光パルスによって変化させ、それに伴ってＳＩサイリ
スタのゲートに印加される電源電圧に強弱の変化をさせ
ることで８１サイリスタをトリが、クエンチしている。
一方、従来型ｐｎｐｎ構造サイリスタにおいて、７ノー
ド・カソード間に一種の転流回路としてのｐｉｎホトダ
イオードを接続し、光トリフは第一図の如く、直接サイ
リスタへ光照射をすることで行い、光クエンチについて
は７ノード・カソード間に接続されたｐｉｎホトダイオ
ードに光照射をすることで行う方法もある。この方法は
Ｐ、 ＲｏｇｇｗｉｌｅｒらによりＩｎｔｅｒｎａｔｉ
ｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅａ ’Ｍｅｅ
ｔｉｎｇ、１９８０、ｐｐ、６４６において発表されて
いる。しかしこの方法では、光クエンチ用ホトダイオー
ドの面積をサイリスタの７ノー ド電流を流せる程度ま
で大きくする必要があり、本発明によるゲート回路によ
る光クエンチ動作に比べ、速度も遅く、効率も低いもの
となっている。
ド・カソード間に一種の転流回路としてのｐｉｎホトダ
イオードを接続し、光トリフは第一図の如く、直接サイ
リスタへ光照射をすることで行い、光クエンチについて
は７ノード・カソード間に接続されたｐｉｎホトダイオ
ードに光照射をすることで行う方法もある。この方法は
Ｐ、 ＲｏｇｇｗｉｌｅｒらによりＩｎｔｅｒｎａｔｉ
ｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅａ ’Ｍｅｅ
ｔｉｎｇ、１９８０、ｐｐ、６４６において発表されて
いる。しかしこの方法では、光クエンチ用ホトダイオー
ドの面積をサイリスタの７ノー ド電流を流せる程度ま
で大きくする必要があり、本発明によるゲート回路によ
る光クエンチ動作に比べ、速度も遅く、効率も低いもの
となっている。
従来型ｐｎｐｎ構造サイリスタもしくはゲートリーン・
オフ・サイリスタにおいて、ゲートによる光クエンチ動
作が行われていない理由は、第一ベース層内におけるベ
ース抵抗のために、ターン・オフの時定数が長くなるか
らと考えられるが、さらに、第二ベース層３と７ノード
領域４との接合部分に蓄積されたキャリアの消滅或は７
ノード領域４へ流出するか、７ノード領域４から注入さ
れた正孔との再結合によってのみ行われるため、ターン
・オフの時定数が長（なるという重大な欠点によりてい
る。このことは、単一ゲート構造の静電誘導サイリスタ
の光クエンチ動作においても同様である。さらに従来１
１ｐｎｐｎ構造サイリスタにおいて第一ベース層内にお
いてベース２抵抗が存在することは、□光に対する感度
を実質的に低下させており、第一ベース２とカソード７
．１間に外部回路を接続し、その外部回路のインピーダ
ンスを光によって制御することで、光トリガ、光クエン
チを行う場合ベース抵抗によるサイリスタの内部インピ
ーダンスが光トリガ及び光クエンチの効率を著しく低下
させる要因となっている。従ってゲート抵抗が極めて小
さいという理由で静電誘導サイリスタの方が光トリガ、
光クエンチの動作を行わせるには優っていると考えられ
る。従来、直流を光のみでオン・オフさせることは工業
的に未だ行われていない。大電力部分と制御部分とを完
全に分離するには光でオフできなければならないが、従
来型ｐｎｐｎ構造サ構造サイケもしくはゲート・ターン
嗜オフ・サイリスタにおいてはターン・オフは電気的に
行われており、また単一ゲート型静電誘導サイリスタに
おいても、第二ベースとアノード間に蓄積されたキャリ
フが消滅する時定数によってターン・オフの時定数が決
定されているのは光クエンチ動作においても同様である
。しかるに本発明者は、サイリスタを用いて直流を光の
みでオン・オンする方法として、２つの光パルスを用い
、第一の光パルスによってサイリスタを駆動しターン・
オンさせ第２の光パルスによってゲートもしくはベース
の外部回路を駆動することでサイリスタをオフさせる際
に、外部回路に静電誘導ホトれら２つの光パルスは、サ
イリスタの光トリガ、光クエンチの一連の動作において
各々独立したものではなく、互いに相関関係にある。従
来のｐｎｐｎ構造光トリガサイリスタのターン・オフの
時定数が数百βｓｅ’ｃオーダーであるのに対して、本
発明によるサイリスタ装置の光クエンチ動作時のターン
・オフ時定数は、単一ゲート型ＳＩサイリスタを用いる
光クエンチ可能なサイリスタ装置でμｓｅｃオーダーで
ある。単一ベース型ビームベースサイーリスタを用いる
光り、−工。
オフ・サイリスタにおいて、ゲートによる光クエンチ動
作が行われていない理由は、第一ベース層内におけるベ
ース抵抗のために、ターン・オフの時定数が長くなるか
らと考えられるが、さらに、第二ベース層３と７ノード
領域４との接合部分に蓄積されたキャリアの消滅或は７
ノード領域４へ流出するか、７ノード領域４から注入さ
れた正孔との再結合によってのみ行われるため、ターン
・オフの時定数が長（なるという重大な欠点によりてい
る。このことは、単一ゲート構造の静電誘導サイリスタ
の光クエンチ動作においても同様である。さらに従来１
１ｐｎｐｎ構造サイリスタにおいて第一ベース層内にお
いてベース２抵抗が存在することは、□光に対する感度
を実質的に低下させており、第一ベース２とカソード７
．１間に外部回路を接続し、その外部回路のインピーダ
ンスを光によって制御することで、光トリガ、光クエン
チを行う場合ベース抵抗によるサイリスタの内部インピ
ーダンスが光トリガ及び光クエンチの効率を著しく低下
させる要因となっている。従ってゲート抵抗が極めて小
さいという理由で静電誘導サイリスタの方が光トリガ、
光クエンチの動作を行わせるには優っていると考えられ
る。従来、直流を光のみでオン・オフさせることは工業
的に未だ行われていない。大電力部分と制御部分とを完
全に分離するには光でオフできなければならないが、従
来型ｐｎｐｎ構造サ構造サイケもしくはゲート・ターン
嗜オフ・サイリスタにおいてはターン・オフは電気的に
行われており、また単一ゲート型静電誘導サイリスタに
おいても、第二ベースとアノード間に蓄積されたキャリ
フが消滅する時定数によってターン・オフの時定数が決
定されているのは光クエンチ動作においても同様である
。しかるに本発明者は、サイリスタを用いて直流を光の
みでオン・オンする方法として、２つの光パルスを用い
、第一の光パルスによってサイリスタを駆動しターン・
オンさせ第２の光パルスによってゲートもしくはベース
の外部回路を駆動することでサイリスタをオフさせる際
に、外部回路に静電誘導ホトれら２つの光パルスは、サ
イリスタの光トリガ、光クエンチの一連の動作において
各々独立したものではなく、互いに相関関係にある。従
来のｐｎｐｎ構造光トリガサイリスタのターン・オフの
時定数が数百βｓｅ’ｃオーダーであるのに対して、本
発明によるサイリスタ装置の光クエンチ動作時のターン
・オフ時定数は、単一ゲート型ＳＩサイリスタを用いる
光クエンチ可能なサイリスタ装置でμｓｅｃオーダーで
ある。単一ベース型ビームベースサイーリスタを用いる
光り、−工。
ンチ可能なサイリスタ装置でもμ８ｅｅオーダーであり
、さらにダブルゲート型ＳＩサイリスタもしくは、ダブ
ルベース型ビームベースサイリスタを用いる光クエンチ
可能なサイリスタ装置では１μＳｅｅ以下になる。
、さらにダブルゲート型ＳＩサイリスタもしくは、ダブ
ルベース型ビームベースサイリスタを用いる光クエンチ
可能なサイリスタ装置では１μＳｅｅ以下になる。
本発明の目的は、直流を光のみでオン・オフできるサイ
リスタ装置を提供することである。
リスタ装置を提供することである。
さらに具体的に本発明の目的の一つは単一ゲート型静電
誘導サイリスタもしくは単一ベース型ビームベースサイ
リスタにおいて第二ベースにも電極を取り、第一ゲート
及び第二ベース内に蓄積されたキャリアを外部に接続さ
れた光に感応する素子を通して抜き去る機能を具備し、
第１の光パルスを直接サイリスタに照射してターン・オ
ンさせ、第二の光パルスによって外部回路の光に感応す
る素子のインピーダンスを下げることによって第一ベー
ス及び第二ベースからそれぞれ蓄積されたキャリアを抜
き去ることで光クエンチを行えるサイリスタ装置を提供
することである。さらに別の本発明の目的の一つは。
誘導サイリスタもしくは単一ベース型ビームベースサイ
リスタにおいて第二ベースにも電極を取り、第一ゲート
及び第二ベース内に蓄積されたキャリアを外部に接続さ
れた光に感応する素子を通して抜き去る機能を具備し、
第１の光パルスを直接サイリスタに照射してターン・オ
ンさせ、第二の光パルスによって外部回路の光に感応す
る素子のインピーダンスを下げることによって第一ベー
ス及び第二ベースからそれぞれ蓄積されたキャリアを抜
き去ることで光クエンチを行えるサイリスタ装置を提供
することである。さらに別の本発明の目的の一つは。
ダブルゲート型静電誘導サイリスタにおいて、第一ゲー
ト及び第二ゲートに外部回路として、それぞれ光に感応
する素子を接続し、第一の光パルスによってサイリスタ
をターン・オンさせ、第二の光パルスによって第−及び
第２のゲートの外部回路の光に感応する素子のインピー
ダンスを下げることによって第一ゲート及び第二ゲート
内に蓄積されたキャリアを抜き去ることで光クエンチを
行えるサイリスタ装置を提供することである。さらに、
本発明の別の目的の一つは、上記、光に感応する素子部
分をサイリスタと同一半導体基板内に集積化した構造を
提供することである。さらに具体的に本発明の目的の一
つは単一ゲート型ＳＩサイリスクもし゛（は単一ベース
型ビームベースサイリスタのゲートもしくはベース部分
に光感度の良好なＳＩＴもしくはＳＩＴモードのバイポ
ーラトランジスタを含むゲート回路を接続し、光トリガ
パルスは直接サイリスタ部分に照射することでターン・
第１ンさせ、光クエンチパルスは直接５ＩＴ４）しくは
ＳＩＴモードのバイポーラトランジスタに照射すること
でターン・オフを行わせることで直流を光のみでターン
・オン、ターンΦオフできるサイリスタ装置を提供する
ことである。
ト及び第二ゲートに外部回路として、それぞれ光に感応
する素子を接続し、第一の光パルスによってサイリスタ
をターン・オンさせ、第二の光パルスによって第−及び
第２のゲートの外部回路の光に感応する素子のインピー
ダンスを下げることによって第一ゲート及び第二ゲート
内に蓄積されたキャリアを抜き去ることで光クエンチを
行えるサイリスタ装置を提供することである。さらに、
本発明の別の目的の一つは、上記、光に感応する素子部
分をサイリスタと同一半導体基板内に集積化した構造を
提供することである。さらに具体的に本発明の目的の一
つは単一ゲート型ＳＩサイリスクもし゛（は単一ベース
型ビームベースサイリスタのゲートもしくはベース部分
に光感度の良好なＳＩＴもしくはＳＩＴモードのバイポ
ーラトランジスタを含むゲート回路を接続し、光トリガ
パルスは直接サイリスタ部分に照射することでターン・
第１ンさせ、光クエンチパルスは直接５ＩＴ４）しくは
ＳＩＴモードのバイポーラトランジスタに照射すること
でターン・オフを行わせることで直流を光のみでターン
・オン、ターンΦオフできるサイリスタ装置を提供する
ことである。
さらに本発明の目的の一つは、チャンネルの導電型が、
静電誘導サイリスタの他の導電型は同一のままで、逆転
していることを特徴とするサイリスタ（ビームベースサ
イリスタ）を用いた上記、光トリガ、光クエンチ可能な
サイリスク装置を提供することである。このビームベー
ス構造を有するサイリスタの動作原理は静電誘導サイリ
スタと同様、ビームベース構造、ｐｐ＋＋＋ ｐ ｐ−ｍ−もしくは、ｎｎｎｎ−−−のうち、比較的
不純物密度の低いｐもしくはｎベース領域を流れる主電
流を比較的不純物密度の高いｐ＋もしくはｎベース領域
のベース電位によって容量結合によって制御している。
静電誘導サイリスタの他の導電型は同一のままで、逆転
していることを特徴とするサイリスタ（ビームベースサ
イリスタ）を用いた上記、光トリガ、光クエンチ可能な
サイリスク装置を提供することである。このビームベー
ス構造を有するサイリスタの動作原理は静電誘導サイリ
スタと同様、ビームベース構造、ｐｐ＋＋＋ ｐ ｐ−ｍ−もしくは、ｎｎｎｎ−−−のうち、比較的
不純物密度の低いｐもしくはｎベース領域を流れる主電
流を比較的不純物密度の高いｐ＋もしくはｎベース領域
のベース電位によって容量結合によって制御している。
つまり、ｐもしくはｎベース領域の電位は、ｐもしくは
ｎ”ベース領域の電位によって静電誘導によって制御さ
れ、１ｐもしくはｎベース領域を流れる主電流は、ｐも
しくはｎベース領域の電位障壁制御によりで制御される
という点において、静電誘導サイリスタと同様の動作を
行う。このビームベースサイリスタには、単一ベース型
のみならずダブルベース構造も存在することは当然であ
る。電気的なオン・オフ動作によるビームベースサイリ
スタについては、本発明者の一人によって既に、Ｊａｐ
ａｎｅｓｅ Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ、
１６、ｓ ｕ ｐ ｐ−１ｅｍｅｎｔ １’６−１
ｐｐ、５４１〜５４４．１９７７年に開示されている。
ｎ”ベース領域の電位によって静電誘導によって制御さ
れ、１ｐもしくはｎベース領域を流れる主電流は、ｐも
しくはｎベース領域の電位障壁制御によりで制御される
という点において、静電誘導サイリスタと同様の動作を
行う。このビームベースサイリスタには、単一ベース型
のみならずダブルベース構造も存在することは当然であ
る。電気的なオン・オフ動作によるビームベースサイリ
スタについては、本発明者の一人によって既に、Ｊａｐ
ａｎｅｓｅ Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ、
１６、ｓ ｕ ｐ ｐ−１ｅｍｅｎｔ １’６−１
ｐｐ、５４１〜５４４．１９７７年に開示されている。
本発明の目的の一つは、このようなビームベースサイリ
スタの光トリガ、光クエンチ可能な、サイリヌタ装置を
単一ベース型及びダプルベーれ第一ベースもしくは第一
ゲート及び第二べ一ヌもしくは第二ゲートに採用する光
トリガ、光クエンチ可能なサイリ１ヌタ装置を提供する
ことである。
スタの光トリガ、光クエンチ可能な、サイリヌタ装置を
単一ベース型及びダプルベーれ第一ベースもしくは第一
ゲート及び第二べ一ヌもしくは第二ゲートに採用する光
トリガ、光クエンチ可能なサイリ１ヌタ装置を提供する
ことである。
静電誘導サイリスタには単一ゲート型とダブルゲート型
のものがある。単一ゲート型の場合、カソードに近いゲ
ート構造はＳＩＴゲート構造となっているが、７ノード
側はベース構造となっており、しかも電極は取られてい
ない。ダブルゲート型の場合、第一ゲート、第二ゲート
ともにＳＩＴゲート構造である。ＳＩＴゲート構造と同
様の動作を実現する構成として、前述の如＜、ヒームベ
ース構造カある。ビームベース構造は、ベース内の所定
の部分Ｋ、例えばｐベースならば、主電流の流れる方向
にほぼ垂直な面内においてｐｐｐｐ−一の如く不均一な
不純物領域の分布を設けた構造である。ｐ領域がｐベー
ス内に埋め込まれた構造、あるいは、平面ビームベース
構造、切り込みビームベース構造等の変形は可能である
。ベース内のｐ領域はベース内のｐ領域を囲む形でメツ
シュ状、格子状、ストライプ状等に形成され、しかも、
ｐ領域の電位はｐ領域の電位で静電容量的に制御される
ような寸法と不純物密度に選定するＯこのように形成す
ることで、均一ベースの場合に比べ、ベース抵抗が小さ
くなり、周波数特性は向上し、光に対する感度、ターン
オフ時の利得等は飛躍的に改善されることがわかってい
る。ＳＩＴゲート構造、或いはＳＩアゲート造と同様の
静電誘導効果で動作するＳＩＴモードのビームベース構
造は、特に光に対する感度は、極めて高感度であり、従
来の均一ベース構造の特性とは逆に、光強度が小さげれ
ば小さいほど、高感度となる特徴を有する。カソード側
について見れば光によって発生するキャリアが、蓄積さ
れる領域は不純物密度の高いｐゲートもしくはｐへ−ス
部分であるのに対して真性レート点もしくは真性ベース
点の電位の低い所をカソードからの電子が流れることに
なり、光によって蓄積さ′れたキャリアがカソードに流
入するときの電位障壁高さに比べ、カソードからみた真
性ゲート点もしくは真性ペーヌ点の電位は低いため、圧
倒的に多くの電子がチャンネルに注入される。
のものがある。単一ゲート型の場合、カソードに近いゲ
ート構造はＳＩＴゲート構造となっているが、７ノード
側はベース構造となっており、しかも電極は取られてい
ない。ダブルゲート型の場合、第一ゲート、第二ゲート
ともにＳＩＴゲート構造である。ＳＩＴゲート構造と同
様の動作を実現する構成として、前述の如＜、ヒームベ
ース構造カある。ビームベース構造は、ベース内の所定
の部分Ｋ、例えばｐベースならば、主電流の流れる方向
にほぼ垂直な面内においてｐｐｐｐ−一の如く不均一な
不純物領域の分布を設けた構造である。ｐ領域がｐベー
ス内に埋め込まれた構造、あるいは、平面ビームベース
構造、切り込みビームベース構造等の変形は可能である
。ベース内のｐ領域はベース内のｐ領域を囲む形でメツ
シュ状、格子状、ストライプ状等に形成され、しかも、
ｐ領域の電位はｐ領域の電位で静電容量的に制御される
ような寸法と不純物密度に選定するＯこのように形成す
ることで、均一ベースの場合に比べ、ベース抵抗が小さ
くなり、周波数特性は向上し、光に対する感度、ターン
オフ時の利得等は飛躍的に改善されることがわかってい
る。ＳＩＴゲート構造、或いはＳＩアゲート造と同様の
静電誘導効果で動作するＳＩＴモードのビームベース構
造は、特に光に対する感度は、極めて高感度であり、従
来の均一ベース構造の特性とは逆に、光強度が小さげれ
ば小さいほど、高感度となる特徴を有する。カソード側
について見れば光によって発生するキャリアが、蓄積さ
れる領域は不純物密度の高いｐゲートもしくはｐへ−ス
部分であるのに対して真性レート点もしくは真性ベース
点の電位の低い所をカソードからの電子が流れることに
なり、光によって蓄積さ′れたキャリアがカソードに流
入するときの電位障壁高さに比べ、カソードからみた真
性ゲート点もしくは真性ペーヌ点の電位は低いため、圧
倒的に多くの電子がチャンネルに注入される。
直流的なオプティカルゲインの最大値は近似的に、ゲー
ト（ベース）開放時、 で与えられる。ここでｒｌｘ、ｐＧはそれぞれカソード
及びｐゲート（ｐ煉−ス）の不純物密度、■はカソード
からの注入電子が、電位障壁を抜ける平均速度、Ｖはｐ
ゲートもしくはｐベース２ 。
ト（ベース）開放時、 で与えられる。ここでｒｌｘ、ｐＧはそれぞれカソード
及びｐゲート（ｐ煉−ス）の不純物密度、■はカソード
からの注入電子が、電位障壁を抜ける平均速度、Ｖはｐ
ゲートもしくはｐベース２ 。
に蓄積されたキャリアがカソードへ抜ける速度（一般に
は拡散速度）、ｖｂｉｏＫはｐゲート（ベース）とカソ
ード間の電位障壁、”ｂｉａ’ＫＥカソードと真性ゲー
ト点もしくは真性ベース点間の電位障壁高さを示す。（
１）式中の指数項は極めて大きな値になり５ることがわ
かる。（１）式の指数項が、ＳＩＴゲート構造もしくは
Ｓ工Ｔモードのビームベース構造の電流利得の大きな特
徴を示している。
は拡散速度）、ｖｂｉｏＫはｐゲート（ベース）とカソ
ード間の電位障壁、”ｂｉａ’ＫＥカソードと真性ゲー
ト点もしくは真性ベース点間の電位障壁高さを示す。（
１）式中の指数項は極めて大きな値になり５ることがわ
かる。（１）式の指数項が、ＳＩＴゲート構造もしくは
Ｓ工Ｔモードのビームベース構造の電流利得の大きな特
徴を示している。
一方、このように光感度の良好なＳＩＴゲート構造、も
しくは、ＳＩＴモードのビームベース構造の特徴として
、ターン・オフ利得が大きく取れる点がある。ターン・
オフ利得が太きくとれる理由は、第１ゲートもしくは第
１ベース″領域を例にとればｐ＋ゲート領域もしくはｐ
＋ベース領域近傍の蓄積キャリアは、ターン・オフ時に
はｐゲート領域もしくはｐ＋ベース領域から引き抜かれ
、ｐゲート領域もしくはｐ＋ベース領域の電位が高（な
るＫつれて、静電誘導効果によって真性ゲート点、もし
くは真性ベース点の電位も上昇し、ゲートターン・オフ
が行われるからである。ターン・オフ時の時定数はカソ
ード側の第一ゲートもしくは、第一ベース内の蓄積キャ
リアが外部ゲート回路を通して放電する時定数と、第二
ゲートもしくは第二ベース内の蓄積キャリアが、消滅す
る時定数の両方に依存する。ＳＩＴゲート構造もしくは
ＳＩＴモードのビームベース構造の場合、内部のゲート
抵抗は従来型サイリスタの場合に比べ極めて小゛さな値
を示しており、素子の面積が太き（なってゲートもしく
はベースの容量分が大きくなっても外部回路の抵抗分を
小さくすれば、井常に高速にターン・オフすることがで
きる。単一ゲートＳ■サイリスタもしくは同−等の特性
の単一ベース１型ビームベースサイリスタは素子構造が
簡単であるため、製造が容易である。これに対し、構造
は複雑となるが、より高速動作が可能な構造が、カソー
ド側の第一ゲートもしくは第一ベース領域にＳＩＴゲー
ト構造もしくはＳＩＴモードのビームベース構造を導入
し、かつ７メード側の第二ゲートもしくは第二ベース領
域に同様にＳＩＴゲート構造もしくはビームベース構造
を導入したダブルゲート型或いはダブルベース型ＳＩサ
イリヌタ、ビームベースサイリスタ構造である。
しくは、ＳＩＴモードのビームベース構造の特徴として
、ターン・オフ利得が大きく取れる点がある。ターン・
オフ利得が太きくとれる理由は、第１ゲートもしくは第
１ベース″領域を例にとればｐ＋ゲート領域もしくはｐ
＋ベース領域近傍の蓄積キャリアは、ターン・オフ時に
はｐゲート領域もしくはｐ＋ベース領域から引き抜かれ
、ｐゲート領域もしくはｐ＋ベース領域の電位が高（な
るＫつれて、静電誘導効果によって真性ゲート点、もし
くは真性ベース点の電位も上昇し、ゲートターン・オフ
が行われるからである。ターン・オフ時の時定数はカソ
ード側の第一ゲートもしくは、第一ベース内の蓄積キャ
リアが外部ゲート回路を通して放電する時定数と、第二
ゲートもしくは第二ベース内の蓄積キャリアが、消滅す
る時定数の両方に依存する。ＳＩＴゲート構造もしくは
ＳＩＴモードのビームベース構造の場合、内部のゲート
抵抗は従来型サイリスタの場合に比べ極めて小゛さな値
を示しており、素子の面積が太き（なってゲートもしく
はベースの容量分が大きくなっても外部回路の抵抗分を
小さくすれば、井常に高速にターン・オフすることがで
きる。単一ゲートＳ■サイリスタもしくは同−等の特性
の単一ベース１型ビームベースサイリスタは素子構造が
簡単であるため、製造が容易である。これに対し、構造
は複雑となるが、より高速動作が可能な構造が、カソー
ド側の第一ゲートもしくは第一ベース領域にＳＩＴゲー
ト構造もしくはＳＩＴモードのビームベース構造を導入
し、かつ７メード側の第二ゲートもしくは第二ベース領
域に同様にＳＩＴゲート構造もしくはビームベース構造
を導入したダブルゲート型或いはダブルベース型ＳＩサ
イリヌタ、ビームベースサイリスタ構造である。
ＳＩサイリスタもしくはビームベースサイリスタでは、
ゲーｔもしくはベースの外部抵抗分を小さくすることで
ターン・オフの時定数を速（することができることから
、静電誘導トランジスタ（ＳＩＴ）のような光感度の極
めて高いホトトランジスタをゲートもしくはベース電極
に接続し、この静電誘導ホトトランジスタ（ＳＩＰＴ）
へ７．アイス等から光を照射し、インピーダンスを下げ
て、サイリスタの外部抵抗分を・小さくすることで光ク
エンチ動作が可能であることを見出した。光トリガに関
しては、上記のＳＩサイリヌタ、ビームベースサイリス
タの持つ、ＳＩＴゲート構造、或いはＳＩＴモードのビ
ームベース構造が光感度が高いことを利用し、光クエン
チに関しては、サイリス夛のゲートもしくはベース領域
に接続された光感度の極めて高いＳＩＴへ光を照射して
、そのオン抵抗を下げ、極めて高速に光によるゲートタ
ーン・オフが行えるわけである。外部ゲートもしくはベ
ース回路のＳＩＴの代りＩＦ１前述のＳＩＴモードのビ
ームベース構造を有するバイポーラトランジスタ（パン
チングスルーバイポーラトランジスタとも云う）を用い
ることも、光クエンチの特性上、同等のものが得られる
ことは明らかである。このようなりＩＴモードのバイポ
ーラトランジスタは、ＳＩサイリスタもしくはビームベ
ースサイリスタと光クエンチ用のトランジスタを同一基
板内に集積化する場合に一橋捨ト用いられやすい。従っ
て本発明の光クエンチ可能１なサイリスタ装置とは、Ｓ
ＩＴゲート構造成いはＳＩＴモードのビームベース構造
のうち少なくとも一つをサイリスタの第一ゲート領域も
しくは第一ベース領域或いは第二ゲート領域もしくは第
二ベース領域に適用し、かつ、その適用されたゲートも
しくはベース領域の電極部に静電誘導トランジスタ或い
はＳＩＴモードのバイポーラトランジスタの主電極の一
方を接続した構成をその発明の主要部分としている。
ゲーｔもしくはベースの外部抵抗分を小さくすることで
ターン・オフの時定数を速（することができることから
、静電誘導トランジスタ（ＳＩＴ）のような光感度の極
めて高いホトトランジスタをゲートもしくはベース電極
に接続し、この静電誘導ホトトランジスタ（ＳＩＰＴ）
へ７．アイス等から光を照射し、インピーダンスを下げ
て、サイリスタの外部抵抗分を・小さくすることで光ク
エンチ動作が可能であることを見出した。光トリガに関
しては、上記のＳＩサイリヌタ、ビームベースサイリス
タの持つ、ＳＩＴゲート構造、或いはＳＩＴモードのビ
ームベース構造が光感度が高いことを利用し、光クエン
チに関しては、サイリス夛のゲートもしくはベース領域
に接続された光感度の極めて高いＳＩＴへ光を照射して
、そのオン抵抗を下げ、極めて高速に光によるゲートタ
ーン・オフが行えるわけである。外部ゲートもしくはベ
ース回路のＳＩＴの代りＩＦ１前述のＳＩＴモードのビ
ームベース構造を有するバイポーラトランジスタ（パン
チングスルーバイポーラトランジスタとも云う）を用い
ることも、光クエンチの特性上、同等のものが得られる
ことは明らかである。このようなりＩＴモードのバイポ
ーラトランジスタは、ＳＩサイリスタもしくはビームベ
ースサイリスタと光クエンチ用のトランジスタを同一基
板内に集積化する場合に一橋捨ト用いられやすい。従っ
て本発明の光クエンチ可能１なサイリスタ装置とは、Ｓ
ＩＴゲート構造成いはＳＩＴモードのビームベース構造
のうち少なくとも一つをサイリスタの第一ゲート領域も
しくは第一ベース領域或いは第二ゲート領域もしくは第
二ベース領域に適用し、かつ、その適用されたゲートも
しくはベース領域の電極部に静電誘導トランジスタ或い
はＳＩＴモードのバイポーラトランジスタの主電極の一
方を接続した構成をその発明の主要部分としている。
このような構成によって初めて直流を光のみでターン・
オフ、ゲートターン・オフすることができるわけで、大
電力部分と制御回路を完全に分離することが可能となる
。
オフ、ゲートターン・オフすることができるわけで、大
電力部分と制御回路を完全に分離することが可能となる
。
本発明は上記の主要部分である所の、サイリスタとＳＩ
ＴもしくはＳＩＴモードのバイポーラトランジスタ以外
に、光パルスが二つ必要である。一つはサイリスタのト
リガ用光パルスであり、もう一つはＳＩＴもしくはＳＩ
Ｔモードのバイポーラトランジスタへのクエンチ用光パ
ルスである。通常、光源としては発光ダイオード、半導
体レーザな用いることができるが、用途によっては、ラ
ンプ等も可能であろう。またサイリスタへの光パルヌの
導入に関しては、種々の光ファイバを用いてもよい。複
数本の光７アイバを用いて、サイリスタ全面に光パルス
を散らして照射することも有効である。サイリスク全面
に照射する以外には、一本の光ファイバの直径程度の面
積の補助サイリスタを同一基板上に製造して、補助サイ
リスタを光点弧し、補助サイリスタによって主サイリス
タをトリガすサイリスタの光オン、光オフ動作の回路構
成例を示す。第２図（、）において、１０は単一ゲート
屋Ｓ■サイリヌタで、アノードは負荷抵抗ＲＬを介して
Ｖ ’Ａ ｌｌ にバイアスされていて、カソードは接
地されている。単一ゲート型ＳＩサイリヌタのゲートに
は、ノーマリオン型ｐチャンネル５ＩＴ２０のソースが
接続されている０ノ・−マリオン型ｐチャンネル５ＩＴ
２０のゲートは、ゲート抵抗Ｒ１４を介して正の電圧Ｖ
１５にバｇ ｇ イアスされていて、ドレインは負の電圧Ｖｄ１３にバイ
アスされている。第２図（ｂ）は、第２図Ｃａｌの回路
構成で光オン、光オフ動作を行う場合の光オン用ＬＥＤ
光り。ｎＬ、１φ駆動波形、光オフ用ＬＥＤ光り。２，
１２の駆動波形、単一ゲート型ＳＩサイリスタ１０の７
ノード、カソード間電圧■ＡＫの波形のタイミングチッ
、トを示している。
ＴもしくはＳＩＴモードのバイポーラトランジスタ以外
に、光パルスが二つ必要である。一つはサイリスタのト
リガ用光パルスであり、もう一つはＳＩＴもしくはＳＩ
Ｔモードのバイポーラトランジスタへのクエンチ用光パ
ルスである。通常、光源としては発光ダイオード、半導
体レーザな用いることができるが、用途によっては、ラ
ンプ等も可能であろう。またサイリスタへの光パルヌの
導入に関しては、種々の光ファイバを用いてもよい。複
数本の光７アイバを用いて、サイリスタ全面に光パルス
を散らして照射することも有効である。サイリスク全面
に照射する以外には、一本の光ファイバの直径程度の面
積の補助サイリスタを同一基板上に製造して、補助サイ
リスタを光点弧し、補助サイリスタによって主サイリス
タをトリガすサイリスタの光オン、光オフ動作の回路構
成例を示す。第２図（、）において、１０は単一ゲート
屋Ｓ■サイリヌタで、アノードは負荷抵抗ＲＬを介して
Ｖ ’Ａ ｌｌ にバイアスされていて、カソードは接
地されている。単一ゲート型ＳＩサイリヌタのゲートに
は、ノーマリオン型ｐチャンネル５ＩＴ２０のソースが
接続されている０ノ・−マリオン型ｐチャンネル５ＩＴ
２０のゲートは、ゲート抵抗Ｒ１４を介して正の電圧Ｖ
１５にバｇ ｇ イアスされていて、ドレインは負の電圧Ｖｄ１３にバイ
アスされている。第２図（ｂ）は、第２図Ｃａｌの回路
構成で光オン、光オフ動作を行う場合の光オン用ＬＥＤ
光り。ｎＬ、１φ駆動波形、光オフ用ＬＥＤ光り。２，
１２の駆動波形、単一ゲート型ＳＩサイリスタ１０の７
ノード、カソード間電圧■ＡＫの波形のタイミングチッ
、トを示している。
第２図（、）において、単一ゲート型ＳＩサイリスタ１
０、ｐチャンネル５ＩＴ２０のどちらにも光が入射して
いない場合は、ノーマリオン型。
０、ｐチャンネル５ＩＴ２０のどちらにも光が入射して
いない場合は、ノーマリオン型。
チャンネル５ＩＴ２０のゲートはゲート抵抗Ｒｇを介し
てｖｇにバイアスされていて、ノーマリオン型ｐチャン
ネル５ＩＴ２０はオフ状態にある。
てｖｇにバイアスされていて、ノーマリオン型ｐチャン
ネル５ＩＴ２０はオフ状態にある。
この時の／−マリオン型ｐチャンネル５ＩＴ２０のソー
スドレイン間の抵抗なＲｏｆｆ（ｐ−８，ＩＴ）とする
と、単一ゲート型ＳＩサイリヌタ１０のゲートは、Ｒｏ
ｆ ｆ （ｐ−８ＩＴ ）を、介して負の電圧■。
スドレイン間の抵抗なＲｏｆｆ（ｐ−８，ＩＴ）とする
と、単一ゲート型ＳＩサイリヌタ１０のゲートは、Ｒｏ
ｆ ｆ （ｐ−８ＩＴ ）を、介して負の電圧■。
にバイアスされていて単一ゲート型ＳＩサイリリスタ１
０はオフしている。ここで、負の電圧Ｖｄ。
０はオフしている。ここで、負の電圧Ｖｄ。
は、単一ゲート型ＳＩサイリスタ１０のゲートに、有効
には加わりにくいかう、第２図（ａ）の回路構成で、第
２図（ｂｌのＬ’ＥＤ駆動回路を用いる動作では、単一
ゲート型ＳＩサイリヌタ１０は、ノーマリオン型よりも
ノーマリオフ型ＳＩサイリスタがより適切である。
には加わりにくいかう、第２図（ａ）の回路構成で、第
２図（ｂｌのＬ’ＥＤ駆動回路を用いる動作では、単一
ゲート型ＳＩサイリヌタ１０は、ノーマリオン型よりも
ノーマリオフ型ＳＩサイリスタがより適切である。
単一ゲート型ＳＩサイリスタ１０のゲートの外部抵抗（
この場合はＲ６ｕ（ｐ−８ＩＴ）が高いと、７ノード電
圧■ＡＫを高（していった場合、ＳＩサイリスタ内部の
空乏層で発生する正孔及びアソード側から流れこむ正孔
がゲートに蓄積し、ゲートの電子に対するポテンシャル
が下がり、カソード側からの電子の注入が増加し、ＳＩ
サイリスタは、ブレークオーバーする０一方、単一ブー
ト型ＳＩサイリスタの光感度は、ゲートの外部抵抗が大
きい方がよい。このため、■。
この場合はＲ６ｕ（ｐ−８ＩＴ）が高いと、７ノード電
圧■ＡＫを高（していった場合、ＳＩサイリスタ内部の
空乏層で発生する正孔及びアソード側から流れこむ正孔
がゲートに蓄積し、ゲートの電子に対するポテンシャル
が下がり、カソード側からの電子の注入が増加し、ＳＩ
サイリスタは、ブレークオーバーする０一方、単一ブー
ト型ＳＩサイリスタの光感度は、ゲートの外部抵抗が大
きい方がよい。このため、■。
１３、Ｒ１４、Ｖ １５は、Ｒｏｆｆ（ｐ−８ＩＴ）が
、ｇ ｇ 動作時の最大阻止電圧■ に対して単−ＡＫ（ｍａｘ） ゲート型ＳＩサイリスタ１０からブレークオーバーしな
い程度に小さくなる様に、さらに、使用する光オン用Ｌ
ＥＤ（ＬＯ，）光１１で十分オンする程度に大きい値と
なる様に選ばれる。また、負のバイアス電圧■ｄは、単
一ゲート型ＳＩサイリスタｌＯのゲートに、ｖＡＫ（ｍ
ａｘ）を阻止できるゲート電圧が加わる様に選ばれる。
、ｇ ｇ 動作時の最大阻止電圧■ に対して単−ＡＫ（ｍａｘ） ゲート型ＳＩサイリスタ１０からブレークオーバーしな
い程度に小さくなる様に、さらに、使用する光オン用Ｌ
ＥＤ（ＬＯ，）光１１で十分オンする程度に大きい値と
なる様に選ばれる。また、負のバイアス電圧■ｄは、単
一ゲート型ＳＩサイリスタｌＯのゲートに、ｖＡＫ（ｍ
ａｘ）を阻止できるゲート電圧が加わる様に選ばれる。
Ｒは、太り
きい方が７−マリオン屋ｐチャンネル５ＩＴ２と動作速
度も考慮して選ばれる。
度も考慮して選ばれる。
単一ゲート型ＳＩサイリスタ１０がオフしている状態で
、オン用ＬＥＤ（Ｌ ）光１１が単一ゲート型ＳＩサイ
リスタ１ｏに入射すると、単一ブート型ＳＩサイリスタ
１ｏの内部で光によって対生成したキャリアのうち正孔
が単一ゲート型ＳＩサイリスタ１０のゲートに鴛積し、
カソード側の電子に対する真のゲートのポテンシャルが
下がり、また、対生成したキャリアの−うちの電子が第
２ベースに蓄積し、７ノード側の正孔に対する第２ベー
スのポテンシャルが下がる。その結果カソードからの電
子の注入と、７ノード側からの正孔の注入が増加し、そ
れらのキャリアが、さらに真のゲート、第２ベースのポ
テンシ ルを下げるから、ＳＩサイリスタはオン状態に
なる。前述した様にＳＩＴゲート構造は電流増幅率が太
き（光感度も大きいから弱い光強度でＳＩサイリスタを
オンさせることができる。一度オンした状態で光オン用
ＬＥＤ（Ｌ ）光１１を切っても、７ノード、カソード
からのキャリアの注入は引き続き起きるから単一ゲート
型ＳＩサイリスタ１０は、オン状態を保つ。
、オン用ＬＥＤ（Ｌ ）光１１が単一ゲート型ＳＩサイ
リスタ１ｏに入射すると、単一ブート型ＳＩサイリスタ
１ｏの内部で光によって対生成したキャリアのうち正孔
が単一ゲート型ＳＩサイリスタ１０のゲートに鴛積し、
カソード側の電子に対する真のゲートのポテンシャルが
下がり、また、対生成したキャリアの−うちの電子が第
２ベースに蓄積し、７ノード側の正孔に対する第２ベー
スのポテンシャルが下がる。その結果カソードからの電
子の注入と、７ノード側からの正孔の注入が増加し、そ
れらのキャリアが、さらに真のゲート、第２ベースのポ
テンシ ルを下げるから、ＳＩサイリスタはオン状態に
なる。前述した様にＳＩＴゲート構造は電流増幅率が太
き（光感度も大きいから弱い光強度でＳＩサイリスタを
オンさせることができる。一度オンした状態で光オン用
ＬＥＤ（Ｌ ）光１１を切っても、７ノード、カソード
からのキャリアの注入は引き続き起きるから単一ゲート
型ＳＩサイリスタ１０は、オン状態を保つ。
単一ゲート型ＳＩサイリヌタをオンさせるために要する
光オン用ＬＥＤ（Ｌ ）光１１のパルス幅Ｔ と光強度
Ｐ（Ｌ ）は単一ゲート型ＳＩサイリスクの光感度に入
きく依存する。
光オン用ＬＥＤ（Ｌ ）光１１のパルス幅Ｔ と光強度
Ｐ（Ｌ ）は単一ゲート型ＳＩサイリスクの光感度に入
きく依存する。
次に光オフ用ＬＥＤ（Ｌｏｆｆ）光１２がノーマリオン
型ｐチャンネル５ＩＴ２０に入射するとこの入射光１２
により発生した電子のうちｐチャンネル５ＩＴ２０のゲ
ートに流れる電子電流を’ ｎｐｈｇとすると、ｐチャ
ンネル５ＩＴ２０の１ゲートの電位は１ ｎ ｐ ６ｇ
Ｒｇｒｅげ低下して５ＩＴ２０のソースドレイン間の
インピーダンスが低下する。これにより、単一ゲート型
ＳＩサイリスタ１０のゲートには、負のバイアスｖｄが
有効に加わる様になり、単一ゲート型ＳＩサイリスタ１
０のゲートに蓄積していた正孔はｐチャンネルＳＩＴを
通して急激に引き抜かれ、真性ゲート点の、カソードの
電子に対するポテンシャルが高くなり、カソードからの
電子の注入が抑えられる。さらに第２ベースに蓄積され
ていた電子も７ノード側から流入する正孔と再結合する
か、７ノード側へ流出することで消滅するため、７ノー
ドからの正孔の注入も抑えられる。
型ｐチャンネル５ＩＴ２０に入射するとこの入射光１２
により発生した電子のうちｐチャンネル５ＩＴ２０のゲ
ートに流れる電子電流を’ ｎｐｈｇとすると、ｐチャ
ンネル５ＩＴ２０の１ゲートの電位は１ ｎ ｐ ６ｇ
Ｒｇｒｅげ低下して５ＩＴ２０のソースドレイン間の
インピーダンスが低下する。これにより、単一ゲート型
ＳＩサイリスタ１０のゲートには、負のバイアスｖｄが
有効に加わる様になり、単一ゲート型ＳＩサイリスタ１
０のゲートに蓄積していた正孔はｐチャンネルＳＩＴを
通して急激に引き抜かれ、真性ゲート点の、カソードの
電子に対するポテンシャルが高くなり、カソードからの
電子の注入が抑えられる。さらに第２ベースに蓄積され
ていた電子も７ノード側から流入する正孔と再結合する
か、７ノード側へ流出することで消滅するため、７ノー
ドからの正孔の注入も抑えられる。
このようにして単一ゲート型ＳＩサイリスタ１はオフす
る。単一ゲート型Ｓｒサイリスタをオフさせる時のＳＩ
サイリスクのゲート電流を１ とし、単一ゲート型ＳＩ
サイリスタｌＯのゲ−トの内部抵抗をｒ ノーマリオン
型ｐチャン１ ネル５ＩＴ２０への、光オフ用Ｌ Ｅ Ｄ （Ｌｏ、、
）光２０の入射時のソース−・ドレイン間のオン抵抗な
Ｒ８ｎ（ｐ−８ＩＴ）とすれば、ｒ ｇ （Ｒｏ ｎ
（ｐ −８ＩＴ）十ｒｇ）の電圧降下が発生する。この
電圧降下により単一ゲート型ＳＩサイリスタ１０はオフ
にしにく（なる。元来ＳＩサイリスタのゲート抵抗は非
常に小さく、そのため電気的にもゲートでオフできるこ
とが長所の一つである。
る。単一ゲート型Ｓｒサイリスタをオフさせる時のＳＩ
サイリスクのゲート電流を１ とし、単一ゲート型ＳＩ
サイリスタｌＯのゲ−トの内部抵抗をｒ ノーマリオン
型ｐチャン１ ネル５ＩＴ２０への、光オフ用Ｌ Ｅ Ｄ （Ｌｏ、、
）光２０の入射時のソース−・ドレイン間のオン抵抗な
Ｒ８ｎ（ｐ−８ＩＴ）とすれば、ｒ ｇ （Ｒｏ ｎ
（ｐ −８ＩＴ）十ｒｇ）の電圧降下が発生する。この
電圧降下により単一ゲート型ＳＩサイリスタ１０はオフ
にしにく（なる。元来ＳＩサイリスタのゲート抵抗は非
常に小さく、そのため電気的にもゲートでオフできるこ
とが長所の一つである。
従って大電流を高速でオフするためにはＲ８ｎ（ｐ−３
ＩＴ）は、なるべく小さいことが望まれるがＳＩＴの光
感度は前述の如（極めて太き（、オン抵抗も小さい。
ＩＴ）は、なるべく小さいことが望まれるがＳＩＴの光
感度は前述の如（極めて太き（、オン抵抗も小さい。
オフ用ＬＥＤ（Ｌ。、、）光１２が切れても、単一ゲー
ト型ＳＩサイリスタのゲートのポテンシ ルは、カソー
ド側からの電子の注入を阻止するに曳は十分高（、従っ
て第２ベースに電子は蓄積せず、第２ベースのポテンシ
ャルは、７ノード側からの正孔の注入を阻止するには十
分高いので、単一ゲート型ＳＩサイリスタｌはオフした
ままである。
ト型ＳＩサイリスタのゲートのポテンシ ルは、カソー
ド側からの電子の注入を阻止するに曳は十分高（、従っ
て第２ベースに電子は蓄積せず、第２ベースのポテンシ
ャルは、７ノード側からの正孔の注入を阻止するには十
分高いので、単一ゲート型ＳＩサイリスタｌはオフした
ままである。
単一ゲート型ＳＩサイリスタをオフさせるために必要な
光オフ用ＬＥＤ’（Ｌｏ、ｆ）光１２のパルス幅Ｔ。ｆ
ｆ と光強度Ｐ（Ｌｏｆｆ）は、ノーマリオン型ｐチャ
ンネル５ＩＴ２０の光感度に太き（依存する。
光オフ用ＬＥＤ’（Ｌｏ、ｆ）光１２のパルス幅Ｔ。ｆ
ｆ と光強度Ｐ（Ｌｏｆｆ）は、ノーマリオン型ｐチャ
ンネル５ＩＴ２０の光感度に太き（依存する。
以上の説明による方法で単一ゲート型ＳＩサイリスタ１
０の光オン、光オフが行なえる。
０の光オン、光オフが行なえる。
第２図（ｃ）は、第２図（８）の回路構成で光オン・光
オフ動作を行なうための光オン用Ｌ Ｅ Ｄ−ｔの駆動
波形のタイミングチャートの別の動作波形例であり、そ
の時の単一ゲート型ＳＩサイリスタ１０のアノード・カ
ソード間電圧波形ｖＡＫを示している。第２図（ｂｌと
の違いは、単一ゲート型ＳＩサイリスタ１０がオフして
いる間は、光オフ用ＬＥＤ（Ｌ ）光１２が、ノーマリ
ｆｆ オン型ｐチャンネル５ＩＴ２０に入射し続けていること
である。このため光オフ用ＬＥＤのパルス幅は、光オフ
に必要なＬＥＤパルス幅Ｔ。ｆｆよりも長くしなげれば
ならないが、より高いｄｖ／ｄｔ’、 ｄｉ／ｄｔ 、
高光感度特性が得られる。
オフ動作を行なうための光オン用Ｌ Ｅ Ｄ−ｔの駆動
波形のタイミングチャートの別の動作波形例であり、そ
の時の単一ゲート型ＳＩサイリスタ１０のアノード・カ
ソード間電圧波形ｖＡＫを示している。第２図（ｂｌと
の違いは、単一ゲート型ＳＩサイリスタ１０がオフして
いる間は、光オフ用ＬＥＤ（Ｌ ）光１２が、ノーマリ
ｆｆ オン型ｐチャンネル５ＩＴ２０に入射し続けていること
である。このため光オフ用ＬＥＤのパルス幅は、光オフ
に必要なＬＥＤパルス幅Ｔ。ｆｆよりも長くしなげれば
ならないが、より高いｄｖ／ｄｔ’、 ｄｉ／ｄｔ 、
高光感度特性が得られる。
第２図ｆｃ）の動作例では光オフ用ＬＥＤ（Ｌｏｆ、）
ヵ１゜ＩＪＩ／’−７！ＪオフＷｌｌ’ｐ＋、フイ／Ｌ
−Ｓ Ｉ Ｔ ２゜゛に入射していて、光オン用Ｌ Ｅ
Ｄ （Ｌｏｎ） ｔ １１が切れている場合には、ノ
ーマリオン型ｐ−’ａｈＳＩＴは、オン状態で、単一ゲ
ート型ＳＩサイリスタ１０のゲートは、ノーマリオン型
ｐチャンネルＳＩＴのオン抵抗Ｒ０ｎ（ｐ−８ＩＴ）を
介してＶｄにバイアスされている。Ｒｏｎ（ｐ−３ＥＴ
） ｇは小さいから、■ｄ１３は、有効に単一ゲート型
ＳＩサイリスタ１０のゲートに加わり、また、前述した
暗電流状態でのブレークオーバー特性は現われにく（な
り、７）−ド・カソード間電圧を阻止できる。この時Ｓ
Ｉサイリスタは、ノーマリオン型でもノーマリオフ型で
もよ＜、Ｓ■サイリスタの特性に応じてＶ、の値を決め
ればよい。
ヵ１゜ＩＪＩ／’−７！ＪオフＷｌｌ’ｐ＋、フイ／Ｌ
−Ｓ Ｉ Ｔ ２゜゛に入射していて、光オン用Ｌ Ｅ
Ｄ （Ｌｏｎ） ｔ １１が切れている場合には、ノ
ーマリオン型ｐ−’ａｈＳＩＴは、オン状態で、単一ゲ
ート型ＳＩサイリスタ１０のゲートは、ノーマリオン型
ｐチャンネルＳＩＴのオン抵抗Ｒ０ｎ（ｐ−８ＩＴ）を
介してＶｄにバイアスされている。Ｒｏｎ（ｐ−３ＥＴ
） ｇは小さいから、■ｄ１３は、有効に単一ゲート型
ＳＩサイリスタ１０のゲートに加わり、また、前述した
暗電流状態でのブレークオーバー特性は現われにく（な
り、７）−ド・カソード間電圧を阻止できる。この時Ｓ
Ｉサイリスタは、ノーマリオン型でもノーマリオフ型で
もよ＜、Ｓ■サイリスタの特性に応じてＶ、の値を決め
ればよい。
次に光オフ用ＬＥＤ（、Ｌｏ４４ン充・１２が切れて、
光オン用ＬＥＤ（Ｌ ）光１１が単一ゲート型ｎ ＳＩサイリスタ１０に入射すると、ノーマリオン型ｐチ
ャンネル５ＩＴ２０はオフ状態になり。
光オン用ＬＥＤ（Ｌ ）光１１が単一ゲート型ｎ ＳＩサイリスタ１０に入射すると、ノーマリオン型ｐチ
ャンネル５ＩＴ２０はオフ状態になり。
単一ゲート型ＳＩサイリースタ１０のゲートは、ノーマ
リオン型ｐチャンネル５ＩＴ２０のオフ抵抗Ｒ８７，（
ｐ−８ＩＴ）を介して負の電圧Ｖ、１３にバイアスされ
るようになるから、単一ゲート型ＳＩサイリヌタ１０の
ゲートの電位は低（なり、また、光感度も高くなる。
リオン型ｐチャンネル５ＩＴ２０のオフ抵抗Ｒ８７，（
ｐ−８ＩＴ）を介して負の電圧Ｖ、１３にバイアスされ
るようになるから、単一ゲート型ＳＩサイリヌタ１０の
ゲートの電位は低（なり、また、光感度も高くなる。
この時ノーマリオ二一−チャンネルＳＩＴのオフ状態で
のり一ヌ・トンイン間の抵抗Ｒ８ｆｆ（ｐ−８ＩＴ）は
、ＳＩサイリスタのブレークオーバー特性を考慮しなく
てもよいので、できるだけ高（して光感度をよ（するこ
とが望まれる。
のり一ヌ・トンイン間の抵抗Ｒ８ｆｆ（ｐ−８ＩＴ）は
、ＳＩサイリスタのブレークオーバー特性を考慮しなく
てもよいので、できるだけ高（して光感度をよ（するこ
とが望まれる。
−４、単一ゲート型ＳＩサイリスタ１０には、光オン用
ＬＥＤ（Ｌ ）光１１が入射し、容易に単一ゲート型Ｓ
Ｉサイリヌタ１０１はオンする。一度オン状態になると
光オン用ＬＥＤ （Ｌ）光１゛１が切れても、カソード
、７メードからキャリアが注入し続けてオン状態が保た
れる。オフ状態への遷移は、第１図（ｂｌの動作と同様
の過程で行われる。
ＬＥＤ（Ｌ ）光１１が入射し、容易に単一ゲート型Ｓ
Ｉサイリヌタ１０１はオンする。一度オン状態になると
光オン用ＬＥＤ （Ｌ）光１゛１が切れても、カソード
、７メードからキャリアが注入し続けてオン状態が保た
れる。オフ状態への遷移は、第１図（ｂｌの動作と同様
の過程で行われる。
第３図は、第１図（８）の回路構成のノーマリオン型ｐ
チャンネル５ＩＴ２０をノーマリオン型。
チャンネル５ＩＴ２０をノーマリオン型。
ｎチ ンネル５Ｉｊ６０におきかえた回路構成である。
単一ゲート型ＳＩサイリスタ５０のゲトは、シーマリオ
ン型ｎチャンネル５ＩＴ６０のドレインが接続されてい
て、イーマリオン型ｎチャンネル５ＩＴ６０のソースに
は負の電圧Ｖ ５３が加えられている。ノーマリオン型
ＳＩＴ２Ｏのゲートは抵抗Ｒｇ５５を介して負の電圧Ｖ
５４にバイアスされている。光オン用ＬＥＤ（、Ｌ
）９ｔＪ５１．光オフ用ＬＥＤ（Ｌｏｆ、）光ｎ ５２の駆動波形は、第２図（ｂｌ、（Ｃ）に示されて（
・るユタイミングチャートと同様である。動作原理け、
第２図（８）乃至（ｅｌで説明したものとほぼ同様であ
るが、単一ゲート型ＳＩサイリスタ５０がオン状態から
オフ状態に変化する時に、単一ゲート型ＳＩサイリスタ
５０のゲートζこ蓄゛積された正孔が消滅する過程が、
第２図（８）乃至（Ｃ）の動作では、正孔が７−マリオ
ン型ｐチャンネル５ＩＴ２０を通して引き抜かれるが、
第３図の動作では、ノーマリオン型ｎチャンネル５ＩＴ
６０を通して電子がＳＩサイリスタ５０のゲートに流れ
込み単一ゲート型ＳＩサイリスタ５０のゲートに蓄積し
た正孔と再結合すると（・う違いがある〇 第４図（ａ）にダブルゲート型ＳＩサイリスタの。
ン型ｎチャンネル５ＩＴ６０のドレインが接続されてい
て、イーマリオン型ｎチャンネル５ＩＴ６０のソースに
は負の電圧Ｖ ５３が加えられている。ノーマリオン型
ＳＩＴ２Ｏのゲートは抵抗Ｒｇ５５を介して負の電圧Ｖ
５４にバイアスされている。光オン用ＬＥＤ（、Ｌ
）９ｔＪ５１．光オフ用ＬＥＤ（Ｌｏｆ、）光ｎ ５２の駆動波形は、第２図（ｂｌ、（Ｃ）に示されて（
・るユタイミングチャートと同様である。動作原理け、
第２図（８）乃至（ｅｌで説明したものとほぼ同様であ
るが、単一ゲート型ＳＩサイリスタ５０がオン状態から
オフ状態に変化する時に、単一ゲート型ＳＩサイリスタ
５０のゲートζこ蓄゛積された正孔が消滅する過程が、
第２図（８）乃至（Ｃ）の動作では、正孔が７−マリオ
ン型ｐチャンネル５ＩＴ２０を通して引き抜かれるが、
第３図の動作では、ノーマリオン型ｎチャンネル５ＩＴ
６０を通して電子がＳＩサイリスタ５０のゲートに流れ
込み単一ゲート型ＳＩサイリスタ５０のゲートに蓄積し
た正孔と再結合すると（・う違いがある〇 第４図（ａ）にダブルゲート型ＳＩサイリスタの。
光オン・光オフ動作の回路構成の実施例を示す。。
ダブルゲート型ＳＩサイリスタ７０の７ノードは、負荷
抵抗ＲＬ７９を介してＶ＾Ｋにバイアスされている。ダ
ブルゲート型ＳＩサイリスタ７０の第１ゲート、第２ゲ
ートはそれぞれノーマリオン型ｐチャンネル５ＩＴ８０
のソース、ノーマリオン型ｎチャンネル５ＩＴ９０のソ
ースに接続されている。ｌ−マリオン型ｐチャンネル５
ＩＴ８０のゲートはＲｇｐ７５を介して正の電圧Ｖ ７
４にバイアスされていて、ドレインにｐ は負の電圧ｖｄｐ７３が加えられている。ノーマリオン
型ｎチャンネル５ＩＴ９０のゲートはＲｇｎ ７８を介
してダブルゲエト型３１サイリスタ７０の７ノードと、
負の電圧ｖｇｎ７７にバイアスされていて１．ドレイン
はダブルゲート型ＳＩサイリスタ７０の７フードーから
、正の電圧Ｖ７６にバイアスされている。第４ 図（ｂ
ｌ 、（（りは光オン用ＬＥＤ（、Ｌ、ｎ）＝７１と光
オフ用ＬＥＤ（：Ｌ ）、、％７２の駆動波形のタイミ
ングチャートと、その時の７ノード・カソード間電圧ｖ
ＡＫの波形を示している。光オン用ＬＥＤ（Ｌ ）光７
１は、ダブルゲート型ＳＩサイリスタに入射し、光オフ
用ＬＥＤ（Ｌ。、、）光７２は、ノーマリオン型ｐチャ
ンネル５ＩＴ８０及びノー第４図（ａ）の回路構成と第
４図（ｂ）のＬ□ＥＤ駆動波形を用いる動作は、基本的
には、前記した第１図（ａｌの回路構成と第１図（ｂｌ
のタイミングチャートを用いる動作と同じであるが、ダ
ブルゲートＳＩサイリスタ７０は、単一ゲート型ＳＩサ
イリヌタのＳＩＴゲート構造が、７／−−ド何にも第２
ゲートとして構成されていて、第１ゲート、第２ゲート
の両方で、高光利得が得られるから、光感度は非常に高
く、光オン時間Ｔ も短かくなる。また・、光オフ時の
キャリアの引き抜きも、第１ゲート、第２ゲートの両方
で行われるから光オフ時間Ｔ。、ｆも短か（なる。第４
図（ａ）の回路構成のダブルゲートＳ■サイリスタ７ｏ
の第１ゲートに接続されたノーマリオン型ｐチャンネル
５ＩＴ８０は、第１図゛（ａ）の回路構成のノーマリオ
ン型ｐチャンネル５ＩＴ２０と同じ役割をはたし、第２
ゲートに接続されたノーマリオン型ｎチャンネル５ＩＴ
９０は、光オフＬＥＤ（Ｌｏｆｆ）光７２の入射時には
低抵抗Ｒ８ｎ（ｎ−５Ｉ工）となりダブルゲート型ＳＩ
サイリスタ７゜の第２ゲートから電子を引き抜いて、第
２ゲートの、７メード側の正孔に対するポテンシャルを
高くし、正孔の注入を抑え、光オフＬＥＤ（Ｌｏｆｆ）
光７２が切れる時には、高抵抗Ｒ６ｆ。
抵抗ＲＬ７９を介してＶ＾Ｋにバイアスされている。ダ
ブルゲート型ＳＩサイリスタ７０の第１ゲート、第２ゲ
ートはそれぞれノーマリオン型ｐチャンネル５ＩＴ８０
のソース、ノーマリオン型ｎチャンネル５ＩＴ９０のソ
ースに接続されている。ｌ−マリオン型ｐチャンネル５
ＩＴ８０のゲートはＲｇｐ７５を介して正の電圧Ｖ ７
４にバイアスされていて、ドレインにｐ は負の電圧ｖｄｐ７３が加えられている。ノーマリオン
型ｎチャンネル５ＩＴ９０のゲートはＲｇｎ ７８を介
してダブルゲエト型３１サイリスタ７０の７ノードと、
負の電圧ｖｇｎ７７にバイアスされていて１．ドレイン
はダブルゲート型ＳＩサイリスタ７０の７フードーから
、正の電圧Ｖ７６にバイアスされている。第４ 図（ｂ
ｌ 、（（りは光オン用ＬＥＤ（、Ｌ、ｎ）＝７１と光
オフ用ＬＥＤ（：Ｌ ）、、％７２の駆動波形のタイミ
ングチャートと、その時の７ノード・カソード間電圧ｖ
ＡＫの波形を示している。光オン用ＬＥＤ（Ｌ ）光７
１は、ダブルゲート型ＳＩサイリスタに入射し、光オフ
用ＬＥＤ（Ｌ。、、）光７２は、ノーマリオン型ｐチャ
ンネル５ＩＴ８０及びノー第４図（ａ）の回路構成と第
４図（ｂ）のＬ□ＥＤ駆動波形を用いる動作は、基本的
には、前記した第１図（ａｌの回路構成と第１図（ｂｌ
のタイミングチャートを用いる動作と同じであるが、ダ
ブルゲートＳＩサイリスタ７０は、単一ゲート型ＳＩサ
イリヌタのＳＩＴゲート構造が、７／−−ド何にも第２
ゲートとして構成されていて、第１ゲート、第２ゲート
の両方で、高光利得が得られるから、光感度は非常に高
く、光オン時間Ｔ も短かくなる。また・、光オフ時の
キャリアの引き抜きも、第１ゲート、第２ゲートの両方
で行われるから光オフ時間Ｔ。、ｆも短か（なる。第４
図（ａ）の回路構成のダブルゲートＳ■サイリスタ７ｏ
の第１ゲートに接続されたノーマリオン型ｐチャンネル
５ＩＴ８０は、第１図゛（ａ）の回路構成のノーマリオ
ン型ｐチャンネル５ＩＴ２０と同じ役割をはたし、第２
ゲートに接続されたノーマリオン型ｎチャンネル５ＩＴ
９０は、光オフＬＥＤ（Ｌｏｆｆ）光７２の入射時には
低抵抗Ｒ８ｎ（ｎ−５Ｉ工）となりダブルゲート型ＳＩ
サイリスタ７゜の第２ゲートから電子を引き抜いて、第
２ゲートの、７メード側の正孔に対するポテンシャルを
高くし、正孔の注入を抑え、光オフＬＥＤ（Ｌｏｆｆ）
光７２が切れる時には、高抵抗Ｒ６ｆ。
（ｎ−８Ｉ’ｒ）となりダブルゲート型ＳＩサイリスタ
７０の第２ゲートにダブルゲート型Ｓ’Ｉサイリスタ７
０の空乏層中で光７１で発生した電子を蓄積する役割を
はたす。
７０の第２ゲートにダブルゲート型Ｓ’Ｉサイリスタ７
０の空乏層中で光７１で発生した電子を蓄積する役割を
はたす。
第４図（ａ）の回路構成と第４図（ｃ）のＬＥＤ駆動波
形を用いる動作は、基本的には、第１図（ａ）の回路構
成と第１図（ｃ）の回路構成を用いた動作と同じである
。
形を用いる動作は、基本的には、第１図（ａ）の回路構
成と第１図（ｃ）の回路構成を用いた動作と同じである
。
第５図には、第４図（、）の回路構成のノーマリオン型
ｎチャンネル５ＩＴ９０のかわりにノーマリオン型ｐチ
ャンネル５ＩＴ１５０を用いた回路構成である。この他
に第４図Ｆ、）の回路構成のノーマリオン型ｐチャンネ
ル５ＩＴ８０の代わりに７−マリオン型ｎチャンネルＳ
ＩＴを用いる回路構成と、第４図（、）の回路構成の７
−マリオン型ｐチャンネル５ＩＴ８０．−７−マリオン
型ｎ−ｃｈＳＩＴ９０の代わりにそれぞれノーマリオン
型ｎチャンネルＳＩＴ、ノーマリオン型ｐチャンネルＳ
ＩＴを用いる回路構成が考えられる０いず゛れの回路構
成も、第４図（ｂｌ、（ｃ）のＬＥＤ駆動動作波形で動
作させることができる＠第６図（ａ）に、第１図（、）
のノーマリオン型チャンネル５ＩＴ２０の代りにノース
リオフｐチャンネル５ＩＴ１７０を用いる回路構成の実
施例を示す。第、７図（ｂ）には、第４図（ａ）のノー
マリオン型ｐチャンネル５ＩＴ８０．ノーマリオン型ｎ
チャンネル５ＩＴ９０の代りにそれぞれ、ツ・−マリオ
フ型ｐチャンネル５ＩＴ１９０、ノーマリオフ型ｎチャ
ンネル５ＩＴ２００を用いた回路構成を示す。ノーマリ
オフ型Ｓ ’Ｉ Ｔ １７０゜１９０．２００はゲート
オープンで動作できるので、回路構成が簡単になる。前
述したノーマリオン型ＳＩＴを用いた回路構成すべてに
対して、ノーマリオフ型ＳＩＴを用いる回路構成が考え
られ、ＬＥＤ駆動波形も同様のもので動作できる。
ｎチャンネル５ＩＴ９０のかわりにノーマリオン型ｐチ
ャンネル５ＩＴ１５０を用いた回路構成である。この他
に第４図Ｆ、）の回路構成のノーマリオン型ｐチャンネ
ル５ＩＴ８０の代わりに７−マリオン型ｎチャンネルＳ
ＩＴを用いる回路構成と、第４図（、）の回路構成の７
−マリオン型ｐチャンネル５ＩＴ８０．−７−マリオン
型ｎ−ｃｈＳＩＴ９０の代わりにそれぞれノーマリオン
型ｎチャンネルＳＩＴ、ノーマリオン型ｐチャンネルＳ
ＩＴを用いる回路構成が考えられる０いず゛れの回路構
成も、第４図（ｂｌ、（ｃ）のＬＥＤ駆動動作波形で動
作させることができる＠第６図（ａ）に、第１図（、）
のノーマリオン型チャンネル５ＩＴ２０の代りにノース
リオフｐチャンネル５ＩＴ１７０を用いる回路構成の実
施例を示す。第、７図（ｂ）には、第４図（ａ）のノー
マリオン型ｐチャンネル５ＩＴ８０．ノーマリオン型ｎ
チャンネル５ＩＴ９０の代りにそれぞれ、ツ・−マリオ
フ型ｐチャンネル５ＩＴ１９０、ノーマリオフ型ｎチャ
ンネル５ＩＴ２００を用いた回路構成を示す。ノーマリ
オフ型Ｓ ’Ｉ Ｔ １７０゜１９０．２００はゲート
オープンで動作できるので、回路構成が簡単になる。前
述したノーマリオン型ＳＩＴを用いた回路構成すべてに
対して、ノーマリオフ型ＳＩＴを用いる回路構成が考え
られ、ＬＥＤ駆動波形も同様のもので動作できる。
第７図（８）に、７ノード電圧以外の電源電圧を必要と
しない、ノーマリオフ単−閃−ト型ＳＩサイリスタの光
オン・光オフ動作回路の実施例ヲ示ス。単一ゲート型Ｓ
Ｉサイリスタ２１０のゲートは、ノーマリオフｐチャン
ネル５ＩＴ２２０を介して接地されている。光オフ用Ｌ
ＥＤ（Ｌｏｆｆ）光２１２がノーマリオフｐチャンネル
５ＩＴ２２０に入射している状態では、単一ゲート型Ｓ
Ｉサイリスタ２１０のゲートは、ノーーｚリオフｐチャ
ンネルＳ、ＩＴ２２０のオン抵抗Ｒｏｎ（ｎ−ｏｆ ｆ
−ｐ−８ＩＴ）を−介して接地される・この状態で単
一ゲート型サイリスタ２１０が、オフしているためには
、ノーマリオフ特性を要するＳＩサイリスタであること
が必要である。光オン用Ｉ、ＥＤ（Ｌ ）光２１１、光
オフ用ＬＥＤ（Ｌｏｆｆ）光２１２の駆動波形は、第２
図（ｂ）、ｆｃ）と同様である。第７図（ａ）のノーマ
リオフｐチャンネル５ＩＴ２２０は、ノーマリオフｎチ
ャンネルＳＩＴであってもよい。第７図（ｂ）は、７ノ
ード電圧以外の電源電圧を必要としない、ノーマリオフ
ダプルゲ′−ト型ＳＩサイリスタ２゛３０の光オン、光
オフ動作回路の実施例を示す。ダブルゲート型Ｓ■サイ
リスタ２３０の第１ゲートは、ノーマリオフｐチャンネ
ル５ＩＴ２４０を介して接地されている。第２ゲートは
、ノーマリオフｎチャンネル５ＩＴ２５０を介してダブ
ルゲート型ＳＩサイリスタ２３０の７メードに接続され
ている。第７図品の実施例で説明した理由に、よりダブ
ルゲート型ＳＩサイリスタ２３０はノーマリオフ特性を
有することが必要である。光オン用ＬＥＤ（Ｌｏｎ）光
２３１、光第１フ用ＬＥＤ（Ｌ ）光２３２の駆動波形
は、第ｆｆ ４図（ｂｌ、ｔｃ）Ｌ同じである。第７図（ｂｌのノー
マリオフｐチャンネル５ＩＴ２４０は、ノーマリオフｎ
チャンネルＳＩ、Ｔであってもよい、また、ノーマリオ
フｎチャンネルＳ Ｉ Ｔ ２ ｓ ｏは、ノーマリオ
フｐチャンネルＳＩＴであってもよしＳ０第８図は本発
明の実施例を示し、ダブルベース型ビームベースサイリ
スタ２６０の光トリガ、光クエンチ動作回路を示す。光
トリガ用ＬＥＤ様である。サイリスタ２’６０１７）第
一ベースにはノーマリオン型ｐチャンネル５ＩＴ２７０
が、第二ベースにはノーマリオン型ｎチャンネル５ＩＴ
２８０が接続された例を第８図は示している。各部分の
バイアス電圧ｖｄｎ２６６、ｖｄｐ２６３、■ ２６７
、ｖｇｐ２６４、及びゲートｎ 抵抗Ｒ２６８、Ｒ２６５は第４図の実施例にｇｎ ｇｐ おいて説明したものと同様の役割を持っている。
しない、ノーマリオフ単−閃−ト型ＳＩサイリスタの光
オン・光オフ動作回路の実施例ヲ示ス。単一ゲート型Ｓ
Ｉサイリスタ２１０のゲートは、ノーマリオフｐチャン
ネル５ＩＴ２２０を介して接地されている。光オフ用Ｌ
ＥＤ（Ｌｏｆｆ）光２１２がノーマリオフｐチャンネル
５ＩＴ２２０に入射している状態では、単一ゲート型Ｓ
Ｉサイリスタ２１０のゲートは、ノーーｚリオフｐチャ
ンネルＳ、ＩＴ２２０のオン抵抗Ｒｏｎ（ｎ−ｏｆ ｆ
−ｐ−８ＩＴ）を−介して接地される・この状態で単
一ゲート型サイリスタ２１０が、オフしているためには
、ノーマリオフ特性を要するＳＩサイリスタであること
が必要である。光オン用Ｉ、ＥＤ（Ｌ ）光２１１、光
オフ用ＬＥＤ（Ｌｏｆｆ）光２１２の駆動波形は、第２
図（ｂ）、ｆｃ）と同様である。第７図（ａ）のノーマ
リオフｐチャンネル５ＩＴ２２０は、ノーマリオフｎチ
ャンネルＳＩＴであってもよい。第７図（ｂ）は、７ノ
ード電圧以外の電源電圧を必要としない、ノーマリオフ
ダプルゲ′−ト型ＳＩサイリスタ２゛３０の光オン、光
オフ動作回路の実施例を示す。ダブルゲート型Ｓ■サイ
リスタ２３０の第１ゲートは、ノーマリオフｐチャンネ
ル５ＩＴ２４０を介して接地されている。第２ゲートは
、ノーマリオフｎチャンネル５ＩＴ２５０を介してダブ
ルゲート型ＳＩサイリスタ２３０の７メードに接続され
ている。第７図品の実施例で説明した理由に、よりダブ
ルゲート型ＳＩサイリスタ２３０はノーマリオフ特性を
有することが必要である。光オン用ＬＥＤ（Ｌｏｎ）光
２３１、光第１フ用ＬＥＤ（Ｌ ）光２３２の駆動波形
は、第ｆｆ ４図（ｂｌ、ｔｃ）Ｌ同じである。第７図（ｂｌのノー
マリオフｐチャンネル５ＩＴ２４０は、ノーマリオフｎ
チャンネルＳＩ、Ｔであってもよい、また、ノーマリオ
フｎチャンネルＳ Ｉ Ｔ ２ ｓ ｏは、ノーマリオ
フｐチャンネルＳＩＴであってもよしＳ０第８図は本発
明の実施例を示し、ダブルベース型ビームベースサイリ
スタ２６０の光トリガ、光クエンチ動作回路を示す。光
トリガ用ＬＥＤ様である。サイリスタ２’６０１７）第
一ベースにはノーマリオン型ｐチャンネル５ＩＴ２７０
が、第二ベースにはノーマリオン型ｎチャンネル５ＩＴ
２８０が接続された例を第８図は示している。各部分の
バイアス電圧ｖｄｎ２６６、ｖｄｐ２６３、■ ２６７
、ｖｇｐ２６４、及びゲートｎ 抵抗Ｒ２６８、Ｒ２６５は第４図の実施例にｇｎ ｇｐ おいて説明したものと同様の役割を持っている。
第４図の実施例Σ太き（異なる点はサイリスタ部分がダ
ブルゲートＷＳＩサイリスタから、ダブルベース型ビー
ムベースサイリスタ２６０に置換されている点である。
ブルゲートＷＳＩサイリスタから、ダブルベース型ビー
ムベースサイリスタ２６０に置換されている点である。
サイリスタ２６０の第一ベース、第二ベースともにＳＩ
Ｔモードのビームベース構造となっている。
Ｔモードのビームベース構造となっている。
第９図、第１０図は上述のＳＩサイリスタもしくはビー
ムベースサイリスタを複数個接続し、大電圧、大電流の
光トリガ、光クエンチ動作を行なう際の実施例であり、
当然のことながら直並列接続もある。大電圧もしくは大
電流が特定のサイリスタに加わらないようにするための
保護用転流回路を各サイリスタの７）−ド・カソード間
に接続することもありうる。光トリガ、光クエンチ可能
なサイリスタ装置の構成としては前述の如＜１．単一グ
ートアみならず、ダブルゲート構造のＳＩサイリスタで
も良く、また単一ベースもしくはダブルベース構造のビ
ームベースサイリスタでも良い。またゲート回路を構成
すンネルのＳＩＴ、或いはＳＩＴモードのバイポーラト
ランジスタでもよい。また／−マリオフのトランジスタ
であればさらにゲート回路が簡単になる。このように種
々の変形例の存在する構成例のうち、第９図は単一ゲー
ト型ＳＩサイリスタ２９０とノーマリオン型ｐチャンネ
ル５ＩＴ３００の構成を直列に複数個接続した回路例を
示す。
ムベースサイリスタを複数個接続し、大電圧、大電流の
光トリガ、光クエンチ動作を行なう際の実施例であり、
当然のことながら直並列接続もある。大電圧もしくは大
電流が特定のサイリスタに加わらないようにするための
保護用転流回路を各サイリスタの７）−ド・カソード間
に接続することもありうる。光トリガ、光クエンチ可能
なサイリスタ装置の構成としては前述の如＜１．単一グ
ートアみならず、ダブルゲート構造のＳＩサイリスタで
も良く、また単一ベースもしくはダブルベース構造のビ
ームベースサイリスタでも良い。またゲート回路を構成
すンネルのＳＩＴ、或いはＳＩＴモードのバイポーラト
ランジスタでもよい。また／−マリオフのトランジスタ
であればさらにゲート回路が簡単になる。このように種
々の変形例の存在する構成例のうち、第９図は単一ゲー
ト型ＳＩサイリスタ２９０とノーマリオン型ｐチャンネ
ル５ＩＴ３００の構成を直列に複数個接続した回路例を
示す。
光ファイバ３０３．３０４．３０５はＳ１サイリヌタへ
のトリガ用光パルスを導入するためのもので、はぼ同時
に各サイリスタ２９０ヘトリガ用ＬＥＤ光（Ｌ ）が照
射される。光ファイバ ｎ ３０６．３０７，３０８は光クエンチ用５ＩＴ３００ヘ
クエンチ用光パルスを導入するためのもあで、はぼ同時
に各５ＩＴ３００へ光クエンチ用ＬＥＤ光（Ｌｏｌｆ
’ が照射される。第９図の実施例は８２図（ａ） 、
（ｂ） 、 （Ｃ）において説明した実施例と同様に
動作する。５ＩＴ３００へのドレインバイアス電圧Ｖｄ
１２９１、Ｖ、２２９２、ｖｄ３２９３の値２９７、Ｒ
ｇ３２９９の値もほぼ同じ値とする＠ゲー。
のトリガ用光パルスを導入するためのもので、はぼ同時
に各サイリスタ２９０ヘトリガ用ＬＥＤ光（Ｌ ）が照
射される。光ファイバ ｎ ３０６．３０７，３０８は光クエンチ用５ＩＴ３００ヘ
クエンチ用光パルスを導入するためのもあで、はぼ同時
に各５ＩＴ３００へ光クエンチ用ＬＥＤ光（Ｌｏｌｆ
’ が照射される。第９図の実施例は８２図（ａ） 、
（ｂ） 、 （Ｃ）において説明した実施例と同様に
動作する。５ＩＴ３００へのドレインバイアス電圧Ｖｄ
１２９１、Ｖ、２２９２、ｖｄ３２９３の値２９７、Ｒ
ｇ３２９９の値もほぼ同じ値とする＠ゲー。
トバイ７ヌ電圧Ｖｇ１２９４、Ｖｇ２２９５．７ｇ３２
９６の値もほぼ同じ値である。一方、各８１サイリスタ
２９０の特性のばらつき、各５ＩＴ３００の特性ばらつ
きを調整するにはゲート抵抗２９７゜２９８．２９９、
ゲートバイアス電圧２９４，２９５．２９６及びトンイ
ンバイアス電圧２９１，２９２゜２９３の値を調節すれ
ばよい。
９６の値もほぼ同じ値である。一方、各８１サイリスタ
２９０の特性のばらつき、各５ＩＴ３００の特性ばらつ
きを調整するにはゲート抵抗２９７゜２９８．２９９、
ゲートバイアス電圧２９４，２９５．２９６及びトンイ
ンバイアス電圧２９１，２９２゜２９３の値を調節すれ
ばよい。
第１０図は第２図（８）、（ｂ）、（、）において説明
した実施例の並列接続であり、大電流を取り扱う場合に
行われる実施例である。
した実施例の並列接続であり、大電流を取り扱う場合に
行われる実施例である。
主要部分はＳＩサイリスタ３１０と７−マリオン型ｐチ
ャレネル５ＩＴ３２０から構成されている。
ャレネル５ＩＴ３２０から構成されている。
各５ＩＴ３２０へはドレ ｄ
３１１及びゲート抵抗Ｒ３１３を介してゲートバイアス
電圧Ｖ ３１２が並列的に印加されている◇光ファイバ
３１４，３１５，３１６’はサイリスタ３１０へのトリ
ガ用光パルスの導入のためのもので、光ファイバ３１７
，３１８．３１．９ ハＳ Ｉ Ｔａ２Ｏへのクエンチ
用光パルスの導入のためのものである。第２図（ｂ）、
（ｃ）において説明した動作波形を用いることでより大
電流の光トリガ、光クエンチが行える。
電圧Ｖ ３１２が並列的に印加されている◇光ファイバ
３１４，３１５，３１６’はサイリスタ３１０へのトリ
ガ用光パルスの導入のためのもので、光ファイバ３１７
，３１８．３１．９ ハＳ Ｉ Ｔａ２Ｏへのクエンチ
用光パルスの導入のためのものである。第２図（ｂ）、
（ｃ）において説明した動作波形を用いることでより大
電流の光トリガ、光クエンチが行える。
第１１図乃至第１６図は、本発明による光トリガ、光ク
エン゛チ可能なサイリスタ装置の構造的な実施例を示し
、単一ゲートもしくはダブルゲート型ＳＩサイリスタ或
いは単一ベースもしくはダブルベース型ビームベースサ
イリヌタと第一ベース（ゲート）もしくは第二ベース（
ゲート）に接続されたＳＩＴもしくはＳＩＴモードのバ
イポーラトランジスタの集積化構造を特徴としている。
エン゛チ可能なサイリスタ装置の構造的な実施例を示し
、単一ゲートもしくはダブルゲート型ＳＩサイリスタ或
いは単一ベースもしくはダブルベース型ビームベースサ
イリヌタと第一ベース（ゲート）もしくは第二ベース（
ゲート）に接続されたＳＩＴもしくはＳＩＴモードのバ
イポーラトランジスタの集積化構造を特徴としている。
第１１図（、）は単一ゲート型ｓ１サイリスタとＳＩＴ
モードのバイポーラトランジスタを集積化した構造を示
している。動作回路としては第２図（、）、第６図（，
１、第７図（，１において、ｐチャンネｋ Ｓ Ｉ Ｔ
２０．１７０．２２０をＳｌ、Ｔ’−１＝−’ドのｐ
ｎ−ｐバイポーラトランジスタに置換した回路が適用で
き、動作方法は第２図の説明と同様であり第２図（ｂ）
、（ｃ）に示した動作波形が適用できる。各部を説明す
る。第１１図（ａｌにおいて、ｐ＋領域４０３はサイリ
スタの埋め込みゲート層を示すと同時にｐｎ−ｐバイポ
ーラトランジスタのエミッタ領域と共通になされている
。ｎ＋＊域４００はサイリスタのカソード領域を示し、
４０１はカソード電極である。ｎ一層４０２はゲート４
０３、カソード４００間の耐圧を稼ぐために高抵抗層と
なっている。ｎ−領域４０９はサイリスタのチャンネル
領域である。一方ｐ領域４０４はサイリスタの７７−ド
領域であり、４０５は７）−ド電極を示す。ｎ領域４０
８はｎ−高抵抗層４０６．４０．７．４１０中に形成さ
れた埋め込みベース層であり、ｎ−高抵抗層４０７との
間にビームベース層を形成している。ビームベース層４
０７．４０８ （Ｄ位置ｋｔ７／ −）’ ｐ”領域４
０４１ｅ近（設定する。第１１図（ａｌの例では♂ベー
ス領域４０８は浮遊状態釦なされている。当然のことな
がら、単一ゲート型Ｓ■サイリスタとしては、上述のｎ
−高抵抗層４０７及び♂埋め込み層４０８から形成され
るビームベース構造が不可欠なものではな（、ｃ高抵抗
層４１０及び４０６が広がっていてもよい。ＳＩＴモー
ドのバイポーラトランジスタのコレクタ領域はｐ領域４
１５であり、♂領域４１２及びｎ＋領域４１１がベース
領域となっている。１層４０２とｎ一層４１１は同時に
形成さ゛れる。電極部分４１３はベース電極、４１４は
コレクタ電極であり、光ファイバ４１８によって導入さ
れる光クエンチ用光パルス（Ｌ。、、）の透過性を良く
するためには、ＡＩ電極よりは、ドープトポリシリコン
もしくは透明電極が望ましい。光クエンチ用光パルス（
Ｌ。ｆｆ）によって発生する電子正孔対の発生場所は、
ｎ−領域４１１内にはぼ限定されるように光の波長は選
ばれる。一方、光ファイバ４１７によって導入される光
トリガ用光パルス（Ｌｏｎ）は第１１図（，１ではサイ
リスタのベベル部分、特にゲート・カソード閘のベベル
部分より導入される工夫がなされている。
モードのバイポーラトランジスタを集積化した構造を示
している。動作回路としては第２図（、）、第６図（，
１、第７図（，１において、ｐチャンネｋ Ｓ Ｉ Ｔ
２０．１７０．２２０をＳｌ、Ｔ’−１＝−’ドのｐ
ｎ−ｐバイポーラトランジスタに置換した回路が適用で
き、動作方法は第２図の説明と同様であり第２図（ｂ）
、（ｃ）に示した動作波形が適用できる。各部を説明す
る。第１１図（ａｌにおいて、ｐ＋領域４０３はサイリ
スタの埋め込みゲート層を示すと同時にｐｎ−ｐバイポ
ーラトランジスタのエミッタ領域と共通になされている
。ｎ＋＊域４００はサイリスタのカソード領域を示し、
４０１はカソード電極である。ｎ一層４０２はゲート４
０３、カソード４００間の耐圧を稼ぐために高抵抗層と
なっている。ｎ−領域４０９はサイリスタのチャンネル
領域である。一方ｐ領域４０４はサイリスタの７７−ド
領域であり、４０５は７）−ド電極を示す。ｎ領域４０
８はｎ−高抵抗層４０６．４０．７．４１０中に形成さ
れた埋め込みベース層であり、ｎ−高抵抗層４０７との
間にビームベース層を形成している。ビームベース層４
０７．４０８ （Ｄ位置ｋｔ７／ −）’ ｐ”領域４
０４１ｅ近（設定する。第１１図（ａｌの例では♂ベー
ス領域４０８は浮遊状態釦なされている。当然のことな
がら、単一ゲート型Ｓ■サイリスタとしては、上述のｎ
−高抵抗層４０７及び♂埋め込み層４０８から形成され
るビームベース構造が不可欠なものではな（、ｃ高抵抗
層４１０及び４０６が広がっていてもよい。ＳＩＴモー
ドのバイポーラトランジスタのコレクタ領域はｐ領域４
１５であり、♂領域４１２及びｎ＋領域４１１がベース
領域となっている。１層４０２とｎ一層４１１は同時に
形成さ゛れる。電極部分４１３はベース電極、４１４は
コレクタ電極であり、光ファイバ４１８によって導入さ
れる光クエンチ用光パルス（Ｌ。、、）の透過性を良く
するためには、ＡＩ電極よりは、ドープトポリシリコン
もしくは透明電極が望ましい。光クエンチ用光パルス（
Ｌ。ｆｆ）によって発生する電子正孔対の発生場所は、
ｎ−領域４１１内にはぼ限定されるように光の波長は選
ばれる。一方、光ファイバ４１７によって導入される光
トリガ用光パルス（Ｌｏｎ）は第１１図（，１ではサイ
リスタのベベル部分、特にゲート・カソード閘のベベル
部分より導入される工夫がなされている。
８１サイリスタの光トリガ動作においては、光トリガ月
光バルヌ（Ｌｏｎ）によって発生する１電子正孔対の両
方がターンオン動作に寄与することが望ましい。ｎ−高
抵抗層４１０内で光トリ力パルス（Ｌ ）によって電子
正孔対が発生すれば、正孔は第一ゲート領域のうち特に
ｐ領域４０３内に蓄積され、一方電子は第二ベース領域
の♂領域４０８内に蓄積される。ｐ１領域４０３に蓄積
された正孔によって♂領域４０９の電位は静電誘導効果
によってしだいに低下し、ｎカソード領域４００からの
電子が注入される割合が増加し、一方、ｎ−ベース頭載
４０７の電位もれ＋ベース領域４０８に蓄積された電子
によって７ノー１゛♂領域４０４の正孔に対する電位が
静電誘導的に低下し、正孔の注入される確率が増加する
。従って、光トリガ用光パルス（Ｌｏｎ）の波長として
は、ｎ一層４１０内にまで、到達でき。
光バルヌ（Ｌｏｎ）によって発生する１電子正孔対の両
方がターンオン動作に寄与することが望ましい。ｎ−高
抵抗層４１０内で光トリ力パルス（Ｌ ）によって電子
正孔対が発生すれば、正孔は第一ゲート領域のうち特に
ｐ領域４０３内に蓄積され、一方電子は第二ベース領域
の♂領域４０８内に蓄積される。ｐ１領域４０３に蓄積
された正孔によって♂領域４０９の電位は静電誘導効果
によってしだいに低下し、ｎカソード領域４００からの
電子が注入される割合が増加し、一方、ｎ−ベース頭載
４０７の電位もれ＋ベース領域４０８に蓄積された電子
によって７ノー１゛♂領域４０４の正孔に対する電位が
静電誘導的に低下し、正孔の注入される確率が増加する
。従って、光トリガ用光パルス（Ｌｏｎ）の波長として
は、ｎ一層４１０内にまで、到達でき。
るだけの侵入距離のものが望ましいが、ｐゲート領域４
０３近傍のｎ−領域４０９．４０２であっても良い。第
二ベース領域に上記のビームベース構造４０８及び４０
７を設けた方が、アノ−ドル領域からの正孔の注入効率
が良好となる。
０３近傍のｎ−領域４０９．４０２であっても良い。第
二ベース領域に上記のビームベース構造４０８及び４０
７を設けた方が、アノ−ドル領域からの正孔の注入効率
が良好となる。
♂領域４０８を設けない場合には、均一ベース構造とい
うことになるが、ＳＩモードのビームベース構造に比べ
、電流増幅率は低いものとなる。領域４１６は絶縁物層
である。４０５はアノード電極を示す。
うことになるが、ＳＩモードのビームベース構造に比べ
、電流増幅率は低いものとなる。領域４１６は絶縁物層
である。４０５はアノード電極を示す。
第１１図（ｂ）は単一ビームベースサイリスタと倒立動
作のＳＩＴを集積化した構造を示している。動作回路、
動作方法は、第１１図（ａｌの実施例と同様である。第
１１図（ａｌと構造的に異なる点は、第１１図ｔａ＋に
おけるｎ−高抵抗領域４０２゜４０９．４１０．４０７
．４０６．４１１が、第１１図（ｂｌにおいてはそれぞ
れｐ−高抵抗領域４２４．４２３．４２２．４２１．４
２０．４２５に置換されている点と、光ファイバ４１７
によって導入される光トリガー用光パルス（Ｌｏｎ）が
絶縁物領域４１６を通してｆ高抵抗層４２６を通して、
ｒ高抵抗層４２６に照射されて℃・る点である。丁度ビ
ームベースサイリスクのゲートカソード部分とＳＩＴ部
分が分離される部分 −に光ファイバ４１７が設定され
ている。ｐ領域。
作のＳＩＴを集積化した構造を示している。動作回路、
動作方法は、第１１図（ａｌの実施例と同様である。第
１１図（ａｌと構造的に異なる点は、第１１図ｔａ＋に
おけるｎ−高抵抗領域４０２゜４０９．４１０．４０７
．４０６．４１１が、第１１図（ｂｌにおいてはそれぞ
れｐ−高抵抗領域４２４．４２３．４２２．４２１．４
２０．４２５に置換されている点と、光ファイバ４１７
によって導入される光トリガー用光パルス（Ｌｏｎ）が
絶縁物領域４１６を通してｆ高抵抗層４２６を通して、
ｒ高抵抗層４２６に照射されて℃・る点である。丁度ビ
ームベースサイリスクのゲートカソード部分とＳＩＴ部
分が分離される部分 −に光ファイバ４１７が設定され
ている。ｐ領域。
４０３はｐチャンネルＳＩＴのソース領域と共通になさ
れており、ｐ領域４１５はドレイン領域、ｎ領域４１２
はゲート領域、ｐ一層４２５はチャンネル領域であり、
４１３，４１４はそれぞれＳＩＴのゲート電極、ドレイ
ン電極であるＯｎ＋領域４０８は埋め込み層であり、ｎ
一層４２１との間に、第二ゲートとしてのＳＩＴゲート
構造を形成している。第１１図（ｂｌの実施例は第１１
図（８１の実施例と動作特性上はほぼ同等のものが得ら
れる。
れており、ｐ領域４１５はドレイン領域、ｎ領域４１２
はゲート領域、ｐ一層４２５はチャンネル領域であり、
４１３，４１４はそれぞれＳＩＴのゲート電極、ドレイ
ン電極であるＯｎ＋領域４０８は埋め込み層であり、ｎ
一層４２１との間に、第二ゲートとしてのＳＩＴゲート
構造を形成している。第１１図（ｂｌの実施例は第１１
図（８１の実施例と動作特性上はほぼ同等のものが得ら
れる。
第１１図（ｃ）は第１１図（ａｌの単一ゲート型ＳＩサ
イリスタとＳＩＴモードのｐｎ−ｐバイポーラトランジ
スタから成る集積化構造の実施例において、光トリガ用
光）（ルス（Ｌ ）を導入する光ファイバ４１７の設定
位置を、７ノード側に設けた例である。７ノードｐ＋領
域４０４のうち、ｐ＋領域４４０の部分はエツチングさ
れ薄くなされており、光ファイバ４１７の光パルス（Ｌ
、ｎ）ｒ＜ ｍ ｍ脇Ａ１１１ル公１イ上り加慮トビ昭
射代引るようになされている。
イリスタとＳＩＴモードのｐｎ−ｐバイポーラトランジ
スタから成る集積化構造の実施例において、光トリガ用
光）（ルス（Ｌ ）を導入する光ファイバ４１７の設定
位置を、７ノード側に設けた例である。７ノードｐ＋領
域４０４のうち、ｐ＋領域４４０の部分はエツチングさ
れ薄くなされており、光ファイバ４１７の光パルス（Ｌ
、ｎ）ｒ＜ ｍ ｍ脇Ａ１１１ル公１イ上り加慮トビ昭
射代引るようになされている。
第１１図（，１乃至（ｃ）に示した実施例は一例であっ
て、光ファイバの導入位置は第１５図に示す如く、カソ
ード♂領域４００の部分にステップ状に薄いｎ層を設け
、その部分から光を照射してもよい。また第１１図（ａ
）乃至（ｃ）において、第二ベースもしくは第二ゲルト
領域にＳＩＴモードのビームベース構造もしくはＳＩＴ
ゲート構造を特に設定せず、１もしくはｐ−高抵抗層領
域のままでもよい。或いはｐ７ノード層４０４とｐｎ接
合を有するｎ層を設定してもよい。
て、光ファイバの導入位置は第１５図に示す如く、カソ
ード♂領域４００の部分にステップ状に薄いｎ層を設け
、その部分から光を照射してもよい。また第１１図（ａ
）乃至（ｃ）において、第二ベースもしくは第二ゲルト
領域にＳＩＴモードのビームベース構造もしくはＳＩＴ
ゲート構造を特に設定せず、１もしくはｐ−高抵抗層領
域のままでもよい。或いはｐ７ノード層４０４とｐｎ接
合を有するｎ層を設定してもよい。
第１２図は本発明の別の実施例を示す。第１１図におい
ては、第一ゲートもしくはビームベース領域が埋め込み
ゲートもしくけ埋め込みビームベースであったのに対し
て、第１２図においては切り込みゲートもしくは切り込
みビームベース領域となっている。ｐ＋ゲート領域５０
４は切り込まれた部分においてグー）電極５０３によっ
て電極付けされていて、ゲート抵抗は減少し−かつ光フ
ーイバ５１２によって導入されろ光トリガパルス（Ｌｏ
ｎ）は−図示の如（、ステップ部分から高抵抗層５０２
，５０５，５０６へ侵入するため、光の吸収効率も良い
。第１２図（ａｌは第二ベース領域に浮遊状態になされ
たビームベース構造５１０，５１１を含む単一ゲート型
ＳＩサイリスタと、ＳＩＴモードのｐｎｐバイポーラト
ランジスタからなる集積化構造を示している。第１２図
（ａ）の各部分を説明する。電極部分５０１，５０３．
５０９．５１４、及び５１５はそれぞれ、カソード電極
、サイリスタのゲート電極、アノード電極バイポーラト
ランジスタのベース電極、及びコレクタ電極を示す光フ
イバ５１２及び５１３はそれぞれ、光トリガ用光パル
ス（Ｌ ）及び光クエンチ用光パルス（Ｌｏｆｆ）を導
入するためのものである。
ては、第一ゲートもしくはビームベース領域が埋め込み
ゲートもしくけ埋め込みビームベースであったのに対し
て、第１２図においては切り込みゲートもしくは切り込
みビームベース領域となっている。ｐ＋ゲート領域５０
４は切り込まれた部分においてグー）電極５０３によっ
て電極付けされていて、ゲート抵抗は減少し−かつ光フ
ーイバ５１２によって導入されろ光トリガパルス（Ｌｏ
ｎ）は−図示の如（、ステップ部分から高抵抗層５０２
，５０５，５０６へ侵入するため、光の吸収効率も良い
。第１２図（ａｌは第二ベース領域に浮遊状態になされ
たビームベース構造５１０，５１１を含む単一ゲート型
ＳＩサイリスタと、ＳＩＴモードのｐｎｐバイポーラト
ランジスタからなる集積化構造を示している。第１２図
（ａ）の各部分を説明する。電極部分５０１，５０３．
５０９．５１４、及び５１５はそれぞれ、カソード電極
、サイリスタのゲート電極、アノード電極バイポーラト
ランジスタのベース電極、及びコレクタ電極を示す光フ
イバ５１２及び５１３はそれぞれ、光トリガ用光パル
ス（Ｌ ）及び光クエンチ用光パルス（Ｌｏｆｆ）を導
入するためのものである。
ｎ＋領域５００はカソード領域を示し、ｐ領域５０８は
アノード領域を示す。ｐ領域５０４はサイリスタの第一
ゲート領域でありｎ−領域５０５は高抵抗チャンネル領
域となっている。１層５０２によってゲート・カソード
間の耐圧を高めることができる。ｐ領域５０−４は同時
にバイポーラトランジスタのエミッタ領域となっている
。
アノード領域を示す。ｐ領域５０４はサイリスタの第一
ゲート領域でありｎ−領域５０５は高抵抗チャンネル領
域となっている。１層５０２によってゲート・カソード
間の耐圧を高めることができる。ｐ領域５０−４は同時
にバイポーラトランジスタのエミッタ領域となっている
。
ｐ＋領域５１８はフレフタ領域であり、ｎ領域５１６及
びｎ−領域５１７はベース層を示す。ｎ−高抵抗層５０
６はサイリスタの７ノ一ドーカソード間耐圧をになう領
域である。ｎ領域５１０及びｎ−領域５１１によってＳ
ＩＴモードのビームベース層が７ノードに近い部分に設
けられている。この第二ビームベース層は浮遊電位にな
されている。ｎ一層５０７はｎ＋第二ベースと７ノ一ド
間の耐圧をになう領域である・第１２図（，１に示した
実施例の動作回路及び動作方法は第１１図（８１もしく
は（ｃ）に示した実施例と同様である。
びｎ−領域５１７はベース層を示す。ｎ−高抵抗層５０
６はサイリスタの７ノ一ドーカソード間耐圧をになう領
域である。ｎ領域５１０及びｎ−領域５１１によってＳ
ＩＴモードのビームベース層が７ノードに近い部分に設
けられている。この第二ビームベース層は浮遊電位にな
されている。ｎ一層５０７はｎ＋第二ベースと７ノ一ド
間の耐圧をになう領域である・第１２図（，１に示した
実施例の動作回路及び動作方法は第１１図（８１もしく
は（ｃ）に示した実施例と同様である。
第１２図（ｂｌは第１２図（ａｌの集積化構造に近い実
施例である。第１２図（ｂ）では、第二ゲート領域に浮
遊状態になされたＳＩＴゲートを持つ、単一ベース型ビ
ームベースサイリスタとｐチャンネルのＳＩＴが集積化
されている。第１２図（ｂｌの実施例では第１２図Ｆ８
＋におけるｎ−高抵抗層領域５０２．５０５．５０６．
５１１．５０７、及び５１７がそれぞれｐ−高抵抗層領
域５２０．５２２．５２３．５２４．５２５及び５２１
に置換されている。また、ＳＩＴ部分のｎゲート領域５
１６の拡散深さはｎカソード領域５００の拡散深さｌこ
比べ深くなされている点が、異なっティる。ｐ−領域５
２１はＳＩＴのチャンネル領域を示し、ｐ領域５０４は
ビームゴースサイリスタの高不純物密度ベース領域と同
時にＳＩＴのソース領域を示し、ｐ領域５１８はドレイ
ン領域である。５１４及び５１５はＳＩＴのゲート電極
及びドレイン電極を示している。ｐ″″層５２４の電位
はｎゲート領域５１０の電位によって静電誘導効果によ
って変化し５ることは当然である。
施例である。第１２図（ｂ）では、第二ゲート領域に浮
遊状態になされたＳＩＴゲートを持つ、単一ベース型ビ
ームベースサイリスタとｐチャンネルのＳＩＴが集積化
されている。第１２図（ｂｌの実施例では第１２図Ｆ８
＋におけるｎ−高抵抗層領域５０２．５０５．５０６．
５１１．５０７、及び５１７がそれぞれｐ−高抵抗層領
域５２０．５２２．５２３．５２４．５２５及び５２１
に置換されている。また、ＳＩＴ部分のｎゲート領域５
１６の拡散深さはｎカソード領域５００の拡散深さｌこ
比べ深くなされている点が、異なっティる。ｐ−領域５
２１はＳＩＴのチャンネル領域を示し、ｐ領域５０４は
ビームゴースサイリスタの高不純物密度ベース領域と同
時にＳＩＴのソース領域を示し、ｐ領域５１８はドレイ
ン領域である。５１４及び５１５はＳＩＴのゲート電極
及びドレイン電極を示している。ｐ″″層５２４の電位
はｎゲート領域５１０の電位によって静電誘導効果によ
って変化し５ることは当然である。
第１１図及び第１２図に示した実施例においてはいずれ
も第一ゲートもしくは第一ベース領域に蓄積された正孔
を、ＳＩＴモードのバイポーラトランジスタもしくは、
ｐチャンネルのＳＩＴを通して引き抜くことでターンオ
フが行われるが、これに対して、第二ゲートもしくは第
二ベース領域に蓄積され−た電子をＳＩＴモードのバイ
ポーラトランジスタもしくはｎチャンネルのＳＩＴを通
して引き抜くことだけでもターンオフすることができる
。第１３図はこのような実施例の一例である。第一ゲー
ト領域には浮遊電位になされたＳＩＴゲート構造を持ち
、第二ベース領域にはＳＩＴモードのビームベース構造
を持つ単一ベース型ビームベ〜スサイリスタ６２０と、
ｎチャンネルの５ＩＴ６２１の集積化構造の実施例が第
１３図（ｂｌに示されている。
も第一ゲートもしくは第一ベース領域に蓄積された正孔
を、ＳＩＴモードのバイポーラトランジスタもしくは、
ｐチャンネルのＳＩＴを通して引き抜くことでターンオ
フが行われるが、これに対して、第二ゲートもしくは第
二ベース領域に蓄積され−た電子をＳＩＴモードのバイ
ポーラトランジスタもしくはｎチャンネルのＳＩＴを通
して引き抜くことだけでもターンオフすることができる
。第１３図はこのような実施例の一例である。第一ゲー
ト領域には浮遊電位になされたＳＩＴゲート構造を持ち
、第二ベース領域にはＳＩＴモードのビームベース構造
を持つ単一ベース型ビームベ〜スサイリスタ６２０と、
ｎチャンネルの５ＩＴ６２１の集積化構造の実施例が第
１３図（ｂｌに示されている。
第１３図価）は回路的表現を示している。電極部分６０
０，６１１，６１６．及び６１７はそれぞれサイリスタ
のカソード電極、７ノード電極、ＳＩＴのゲート電極、
及びドレイン電極を示す。
０，６１１，６１６．及び６１７はそれぞれサイリスタ
のカソード電極、７ノード電極、ＳＩＴのゲート電極、
及びドレイン電極を示す。
討ベース領域６０９とｎ−ベース領域６１０にＪ：って
ビームベース構造が形成されており、同時に♂ベース領
域６０９は光クエンチ用５ＩＴ６２１のソース領域と共
通になされている。ｐ領域６１２とビームベース層６０
９．６１０の間のｎ−高抵抗層６１３によって、７ノー
ドと第二ビームベース層との１盲圧−が行われている。
ビームベース構造が形成されており、同時に♂ベース領
域６０９は光クエンチ用５ＩＴ６２１のソース領域と共
通になされている。ｐ領域６１２とビームベース層６０
９．６１０の間のｎ−高抵抗層６１３によって、７ノー
ドと第二ビームベース層との１盲圧−が行われている。
光ファイバ６０４及び６０５はそれぞれ、光トリガ用光
パルス（Ｌｏｎ）及び光クエンチ用光パルス（Ｌｏ、、
）を導入するためのものである。第１３図（ｂＪの動作
回路においてｖｄｎ６２２は５ＩＴ６２１のドレインバ
イアスであると同時に、光クエンチ動作時においてはサ
イリスタ６２０の第二ベース６０９へ逆）くイアスミ圧
を生ぜしめてｎ一層６１０の電位を高め、ｐ７ノード６
１２かは５ｉＴ６２１のゲート抵抗、７ｇｎ６２３は５
ＩＴ６２１の逆ゲートバイアス電圧、を示す。第１３図
（８１において、ｎ領域６０１、及び６２５はそれぞれ
サイリスタ６２０のカソード領域、５ＩＴ６２１のドレ
イン領域である。ｐ領域６０７は、サイリスタ６２０の
浮遊電位になされている。第一ゲート領域であり、ｎ−
高抵抗チャンネル部分６０６との間でＳＩＴゲート構造
を形成している。１高抵抗層６０２はサイリスタ６２０
の第一ゲート６０７とカソード♂領域６０１間の耐圧を
にな５領域である。ｎ一層６０６の電位はｐ＋ゲート領
域６０７の電位によって静電誘導効果で変化しうろこと
は当然である。ｎ−高抵抗層６０８は本実施例のサイリ
スタのアノード・カソード間耐圧をになう領域である◇
「層６１４はＳＩＴのチャンネル領域であり、ｎ一層６
１３と同時に形成される。領域６０３，６２７は絶縁物
である。光ファイバ６０４によつて導入される光トリガ
用光パルス（Ｌ ）はｎカッ ｎ −ド領域６０１内の薄（形成された領域６２６より絶縁
膜６０３を通して高抵抗層６０２．６０６．６０８内に
侵入する工夫がなされている。第１３図に示した実施例
の動作波形は第２図（ｂｌ、（ｃ１或いは第４図ｔｂ）
、（ｃ）に示した動作波形と同様であるＯ 第１１図乃至第１３図の実施例においては、５ＩＴ４１
１造か、ＳＩＴモードのビームベース構造が片方のゲー
トもしくはベース層として形成され、他方のベースもし
くはゲート領域は浮遊状態となされたビームベース構造
もしくはＳｌＴゲート構造によって形成されている。片
方が浮遊状態になされてし・るため一般的なサイリス′
りとしてのゲートもしくはベースとしての役割は他方の
ＳＩＴもしくはＳＩＴモードのバイポーラトランジスタ
が接続されるゲートもしくはベース領域のみが意味を持
つ。この理由から第１１図乃至第１３図に断面構造を示
したサイリスタ装置は単一ゲート型ＳＩサイリスタもし
くは単一ベース型ビームベースサイリスタと呼ぶわけで
ある。
パルス（Ｌｏｎ）及び光クエンチ用光パルス（Ｌｏ、、
）を導入するためのものである。第１３図（ｂＪの動作
回路においてｖｄｎ６２２は５ＩＴ６２１のドレインバ
イアスであると同時に、光クエンチ動作時においてはサ
イリスタ６２０の第二ベース６０９へ逆）くイアスミ圧
を生ぜしめてｎ一層６１０の電位を高め、ｐ７ノード６
１２かは５ｉＴ６２１のゲート抵抗、７ｇｎ６２３は５
ＩＴ６２１の逆ゲートバイアス電圧、を示す。第１３図
（８１において、ｎ領域６０１、及び６２５はそれぞれ
サイリスタ６２０のカソード領域、５ＩＴ６２１のドレ
イン領域である。ｐ領域６０７は、サイリスタ６２０の
浮遊電位になされている。第一ゲート領域であり、ｎ−
高抵抗チャンネル部分６０６との間でＳＩＴゲート構造
を形成している。１高抵抗層６０２はサイリスタ６２０
の第一ゲート６０７とカソード♂領域６０１間の耐圧を
にな５領域である。ｎ一層６０６の電位はｐ＋ゲート領
域６０７の電位によって静電誘導効果で変化しうろこと
は当然である。ｎ−高抵抗層６０８は本実施例のサイリ
スタのアノード・カソード間耐圧をになう領域である◇
「層６１４はＳＩＴのチャンネル領域であり、ｎ一層６
１３と同時に形成される。領域６０３，６２７は絶縁物
である。光ファイバ６０４によつて導入される光トリガ
用光パルス（Ｌ ）はｎカッ ｎ −ド領域６０１内の薄（形成された領域６２６より絶縁
膜６０３を通して高抵抗層６０２．６０６．６０８内に
侵入する工夫がなされている。第１３図に示した実施例
の動作波形は第２図（ｂｌ、（ｃ１或いは第４図ｔｂ）
、（ｃ）に示した動作波形と同様であるＯ 第１１図乃至第１３図の実施例においては、５ＩＴ４１
１造か、ＳＩＴモードのビームベース構造が片方のゲー
トもしくはベース層として形成され、他方のベースもし
くはゲート領域は浮遊状態となされたビームベース構造
もしくはＳｌＴゲート構造によって形成されている。片
方が浮遊状態になされてし・るため一般的なサイリス′
りとしてのゲートもしくはベースとしての役割は他方の
ＳＩＴもしくはＳＩＴモードのバイポーラトランジスタ
が接続されるゲートもしくはベース領域のみが意味を持
つ。この理由から第１１図乃至第１３図に断面構造を示
したサイリスタ装置は単一ゲート型ＳＩサイリスタもし
くは単一ベース型ビームベースサイリスタと呼ぶわけで
ある。
これに対して、第１４図乃至第１６図に示す実施例では
第一ゲートもしくは第一ベース及び第二ゲートもしくは
第二ベースともに光クエンチ用のＳＩＴもしくはＳｌ、
Ｔモードのバイポーラトランジスタが接続された集積化
構造例を示している。第１４図はダブルゲート型ＳＩサ
イリスタによる本発明の実施例を示し、第一ゲート、第
二ケート領域ともにＳ、Ｉ Ｔモードのノくイボーラホ
トトランジヌタが集積化されている。
第一ゲートもしくは第一ベース及び第二ゲートもしくは
第二ベースともに光クエンチ用のＳＩＴもしくはＳｌ、
Ｔモードのバイポーラトランジスタが接続された集積化
構造例を示している。第１４図はダブルゲート型ＳＩサ
イリスタによる本発明の実施例を示し、第一ゲート、第
二ケート領域ともにＳ、Ｉ Ｔモードのノくイボーラホ
トトランジヌタが集積化されている。
動作回路は第４図（＝ｌ、第６図（ｂｌ、第７図（ｂｌ
に示した動作回路において、ｐ−チャンネル５ＩＴ８０
．１９０，２４０の岱りにＳＩＴモードのｐｎｐバイポ
ーラトランジスタを接続し、ｎチャンネル５ＩＴ９０．
２００．２５０の代りにＳＩＴモードのｎｐｎバイポー
ラトランジスタを接続したものと同じである。動作方法
は第４図（ｂｌ、（Ｃ）に示された動作波形を用いれば
同様に行われる。当然のことながら、第１４図乃至第１
６図に示すダブルゲート型、ダブルベース型、ゲート−
ベース型のサイリスタを用いる直列接続、並列接続、直
並列接続は大電力用として有効である。第１４図の実施
例の各部を説明する。
に示した動作回路において、ｐ−チャンネル５ＩＴ８０
．１９０，２４０の岱りにＳＩＴモードのｐｎｐバイポ
ーラトランジスタを接続し、ｎチャンネル５ＩＴ９０．
２００．２５０の代りにＳＩＴモードのｎｐｎバイポー
ラトランジスタを接続したものと同じである。動作方法
は第４図（ｂｌ、（Ｃ）に示された動作波形を用いれば
同様に行われる。当然のことながら、第１４図乃至第１
６図に示すダブルゲート型、ダブルベース型、ゲート−
ベース型のサイリスタを用いる直列接続、並列接続、直
並列接続は大電力用として有効である。第１４図の実施
例の各部を説明する。
第１５図、第１６図の実施例においても同一領域につい
ては同じ数字の表示を行っである。電極部分７００．７
０５、はそれぞれサイリスクのカソード電極、７メード
電極を示す。ｐゲート領域７０４はＳＩサイリスタの第
一ゲート領域を示すと同時にＳＩＴモードの光クエンチ
用十−＋・ ｐｎｐバイポーラトランジスタのエミ、り領域と共通に
なされている。さらにｎ領域７１４及び「領域７１３は
ペース層を示し、９ｇ４域７１７はコレクタ領域である
。電極部分７１５及び７１“６はそれぞれベース電極、
コレクタ電極を示す・ｎゲート領域７０８はＳＩサイリ
、スタの第二ゲート領域を示すと同時にＳ １．Ｔモー
ドの光クエンチ用ｒｌ＋ｐ ｒＩ＋バイポーラトランジ
スタのエミッタ領域と共通になされている。さらにｐ領
域７２１及びｆ領域７２０はベース層を示し、♂領域７
２４はコレクタ領域を示す。電極部分７２２、及び７２
３はそれぞれベース電極、コ＋ レクタ電極を示す。ｎ領域７０２はカソード領域を示し
、を領域７０６は７ノード領域を示す。
ては同じ数字の表示を行っである。電極部分７００．７
０５、はそれぞれサイリスクのカソード電極、７メード
電極を示す。ｐゲート領域７０４はＳＩサイリスタの第
一ゲート領域を示すと同時にＳＩＴモードの光クエンチ
用十−＋・ ｐｎｐバイポーラトランジスタのエミ、り領域と共通に
なされている。さらにｎ領域７１４及び「領域７１３は
ペース層を示し、９ｇ４域７１７はコレクタ領域である
。電極部分７１５及び７１“６はそれぞれベース電極、
コレクタ電極を示す・ｎゲート領域７０８はＳＩサイリ
、スタの第二ゲート領域を示すと同時にＳ １．Ｔモー
ドの光クエンチ用ｒｌ＋ｐ ｒＩ＋バイポーラトランジ
スタのエミッタ領域と共通になされている。さらにｐ領
域７２１及びｆ領域７２０はベース層を示し、♂領域７
２４はコレクタ領域を示す。電極部分７２２、及び７２
３はそれぞれベース電極、コ＋ レクタ電極を示す。ｎ領域７０２はカソード領域を示し
、を領域７０６は７ノード領域を示す。
ｎ−高抵抗層７０３はｐ＋ゲート７０４とｎカソード７
０２との間の耐圧をにな５領域であり、ｎ−領域７１０
は第一ゲート近傍のチャンネル領域である。ｎ−領域７
１１及びｆ領域７１２はＳ −ゲート、第二ゲート間の
中央の耐圧をになう領域である。ｆ領域７０９は第二ゲ
ート近傍のチャンネル領域であり、ｐ−高抵抗層７０７
は第二ゲートと７ノ一ド間の耐圧をになう領域である。
０２との間の耐圧をにな５領域であり、ｎ−領域７１０
は第一ゲート近傍のチャンネル領域である。ｎ−領域７
１１及びｆ領域７１２はＳ −ゲート、第二ゲート間の
中央の耐圧をになう領域である。ｆ領域７０９は第二ゲ
ート近傍のチャンネル領域であり、ｐ−高抵抗層７０７
は第二ゲートと７ノ一ド間の耐圧をになう領域である。
領域７０１は絶縁物層を示す。光ファイバ７１８は、光
トリガ用光パルス（Ｌ ）を、サイリスタの第一ゲート
とカソード間のベベル領域及び第二ゲートと７ノ一ド間
のベベル領域から導入するべく設定され、光ファイバ７
１９は光クエンチ用光パルス（Ｌｏｆｆ）を％第一ゲー
ト及び第二ゲートに接続されたＳＩＴへ照射するための
ものである。光トリガ用光パルス（Ｌ ）の波長域は、
高抵抗チャンネル領域７１０，７０９近傍もしくは、さ
らに深く、ｎ一層７１１もしくはｐ一層７１２まで侵入
可能な波長であることが望ｔＬい。一方、光クエンチ用
光パルス（Ｌｏｆｆ）の波長域は、侵入距離がｎ一層７
１３、ｐ一層７２０の厚さの範囲内であることが望まし
い。ＳＩＴモードのバイポーラトランジスタ部分のゲー
ト電極７１５及び７２２、コレクタ電極７１６及び７２
３はＡ７電極でもよいが、ポリシリコン電極或いは透明
電極の方が望ましい。第１４図乃至第１６図に示す実施
例は、第一ゲートもしくハ第一ベース及び第二ゲートも
しくは第二ベースの両方から同時に蓄積キャリアを抜く
ための手段を有するため、ターンオフの速度は第１１図
乃至第１３図に示した実施例に比べ一桁高速化される。
トリガ用光パルス（Ｌ ）を、サイリスタの第一ゲート
とカソード間のベベル領域及び第二ゲートと７ノ一ド間
のベベル領域から導入するべく設定され、光ファイバ７
１９は光クエンチ用光パルス（Ｌｏｆｆ）を％第一ゲー
ト及び第二ゲートに接続されたＳＩＴへ照射するための
ものである。光トリガ用光パルス（Ｌ ）の波長域は、
高抵抗チャンネル領域７１０，７０９近傍もしくは、さ
らに深く、ｎ一層７１１もしくはｐ一層７１２まで侵入
可能な波長であることが望ｔＬい。一方、光クエンチ用
光パルス（Ｌｏｆｆ）の波長域は、侵入距離がｎ一層７
１３、ｐ一層７２０の厚さの範囲内であることが望まし
い。ＳＩＴモードのバイポーラトランジスタ部分のゲー
ト電極７１５及び７２２、コレクタ電極７１６及び７２
３はＡ７電極でもよいが、ポリシリコン電極或いは透明
電極の方が望ましい。第１４図乃至第１６図に示す実施
例は、第一ゲートもしくハ第一ベース及び第二ゲートも
しくは第二ベースの両方から同時に蓄積キャリアを抜く
ための手段を有するため、ターンオフの速度は第１１図
乃至第１３図に示した実施例に比べ一桁高速化される。
第１５図はダブルベース型ビームベースサイリヌタによ
る本発明の実施例を示す。第１５図の実施例では「領域
７０３．７１０．７１１及び７１３の代りにｐ−領域７
３０．７３２．７３６、及び７３１が設けられ、ｆ領域
７０７．７０９．７１２及び７２０の代りにｎ−領域７
３９．７４３．７３７、及び７４０が設けられている。
る本発明の実施例を示す。第１５図の実施例では「領域
７０３．７１０．７１１及び７１３の代りにｐ−領域７
３０．７３２．７３６、及び７３１が設けられ、ｆ領域
７０７．７０９．７１２及び７２０の代りにｎ−領域７
３９．７４３．７３７、及び７４０が設けられている。
光ファイバ７１８を通して導入される光トリガ用光ノく
ルス（Ｌ ）は、一方ではカソード領域７０２の一部分
をエツチングして薄くなされたｎ領域７３４及び絶縁物
層７３５を透過してｆ高抵抗層７３０．７３２，７３６
に侵入し、他方で＆まアノード領域７０６の一部分をエ
ツチングして薄（なされたｐ領域７４１及び絶縁物７４
２を透７０４はｐチャンネルＳＩＴのソース領域と共通
になされており、ｎ領域７１４はｐチャンネルＳＩＴの
ゲート領域、ｐ−領域７３１はチャンネル領域、ｐ領域
７１７はドレイン領域を示し、電極部分７１５、及び７
１６はゲート電極及びドレイン電極である。第二ｎベー
ス領域７０８はｎチ ンネルＳＩＴのソース領域と共通
になされており、ｐ領域７２１はｎチャンネルＳＩＴの
ゲート領域、ｎ−領域７４０はチャンネル領域、ｎ領域
７４３はトンイン領域である。電極部分７２２及び７２
３はｎチャンネルＢＩＴのゲート電極及びドレイン電極
を示す。第１５図に示した実施例の回路表現の一例は第
８図に示した通りである。／−マリオフのＳＩＴを光ク
エンチ用トランジスタとして用いる場合には第６図（ｂ
ｌもしくは第７図（ｂｌにおいてダブルゲート型Ｓエサ
イリスタ１８０，２３０をダブルベース型ビームベーヌ
サイリスタに置換したものとなる。動作波形は第２図（
ｂｌ、（Ｃへ第４図ｆｂ）、ｆＣ）に示した動作波形で
よい。
ルス（Ｌ ）は、一方ではカソード領域７０２の一部分
をエツチングして薄くなされたｎ領域７３４及び絶縁物
層７３５を透過してｆ高抵抗層７３０．７３２，７３６
に侵入し、他方で＆まアノード領域７０６の一部分をエ
ツチングして薄（なされたｐ領域７４１及び絶縁物７４
２を透７０４はｐチャンネルＳＩＴのソース領域と共通
になされており、ｎ領域７１４はｐチャンネルＳＩＴの
ゲート領域、ｐ−領域７３１はチャンネル領域、ｐ領域
７１７はドレイン領域を示し、電極部分７１５、及び７
１６はゲート電極及びドレイン電極である。第二ｎベー
ス領域７０８はｎチ ンネルＳＩＴのソース領域と共通
になされており、ｐ領域７２１はｎチャンネルＳＩＴの
ゲート領域、ｎ−領域７４０はチャンネル領域、ｎ領域
７４３はトンイン領域である。電極部分７２２及び７２
３はｎチャンネルＢＩＴのゲート電極及びドレイン電極
を示す。第１５図に示した実施例の回路表現の一例は第
８図に示した通りである。／−マリオフのＳＩＴを光ク
エンチ用トランジスタとして用いる場合には第６図（ｂ
ｌもしくは第７図（ｂｌにおいてダブルゲート型Ｓエサ
イリスタ１８０，２３０をダブルベース型ビームベーヌ
サイリスタに置換したものとなる。動作波形は第２図（
ｂｌ、（Ｃへ第４図ｆｂ）、ｆＣ）に示した動作波形で
よい。
第１６ 図ハ、第一ベースー領域にビームベース構造を
持ち、第二ゲート領域にＳＩＴゲート構造を有するサイ
リスタによる本発明の実施例を示す。第一めｐ＋ベベー
領域７０４とｐ−ベース領域７３２によってカソード領
域７０２の前面にビームベース構造が形成され、第二の
ｎゲート領域７０８とｐ−チャンネル領域７０９によっ
て７７−ド領域７０６の前面にＳＩＴゲート構造が形成
されている。ｐベース領域７０４はｐチャンネルＳＩＴ
のソーヌ領域と共通になされており、一方ｎケート領域
７０８はＳＩＴモード（７） ｎ ｐ ｎバイポーラト
ランジスタのエミッタ領域と共通になされている。第１
５図の実施例と異なる点は、第１５図にお１するｎ−高
抵抗層７３７．７４３．７３９、及び７４０の各部分が
第１６図においては第１４図の実施例と同１にそれぞれ
ｐ″″高抵抗層７５０，７０９，７０７、及び７２０と
なっている点である。第１６図の実施例の動作方法、動
作波形は第１４図もしくは第１５図の実施例と同様であ
る。第１６図の実４、例は、構造的に第１４図、第１５
図の実施例の組み合わさったものとなっている。同様に
他の組み合わせとして、第１６′１ｍにおいてｆ高抵抗
領域７３０．７３２．７５０．７０９，７０７，７２０
゜７３１の各部分なｎ−高抵抗領域としてもよい。
持ち、第二ゲート領域にＳＩＴゲート構造を有するサイ
リスタによる本発明の実施例を示す。第一めｐ＋ベベー
領域７０４とｐ−ベース領域７３２によってカソード領
域７０２の前面にビームベース構造が形成され、第二の
ｎゲート領域７０８とｐ−チャンネル領域７０９によっ
て７７−ド領域７０６の前面にＳＩＴゲート構造が形成
されている。ｐベース領域７０４はｐチャンネルＳＩＴ
のソーヌ領域と共通になされており、一方ｎケート領域
７０８はＳＩＴモード（７） ｎ ｐ ｎバイポーラト
ランジスタのエミッタ領域と共通になされている。第１
５図の実施例と異なる点は、第１５図にお１するｎ−高
抵抗層７３７．７４３．７３９、及び７４０の各部分が
第１６図においては第１４図の実施例と同１にそれぞれ
ｐ″″高抵抗層７５０，７０９，７０７、及び７２０と
なっている点である。第１６図の実施例の動作方法、動
作波形は第１４図もしくは第１５図の実施例と同様であ
る。第１６図の実４、例は、構造的に第１４図、第１５
図の実施例の組み合わさったものとなっている。同様に
他の組み合わせとして、第１６′１ｍにおいてｆ高抵抗
領域７３０．７３２．７５０．７０９，７０７，７２０
゜７３１の各部分なｎ−高抵抗領域としてもよい。
この場合には第一のゲート領域はＳＩＴゲート構造、第
二のベース領域はビームベース構造となり、第一のｐ＋
ゲート領域７０４にはＳＩＴモ十 −÷ 。
二のベース領域はビームベース構造となり、第一のｐ＋
ゲート領域７０４にはＳＩＴモ十 −÷ 。
一ドのｐｎｐｎバイポーラトランジスタ続され、第二の
ｎ＋ベベー領域７０８にはｎチャンネルのＳＩＴが接続
されることになる。
ｎ＋ベベー領域７０８にはｎチャンネルのＳＩＴが接続
されることになる。
本発明は、光トリガのみならず、光によるクエンチも可
能なサイリスタ装置を提供することを目的とし、回路的
にはＳＩサイリヌタもしくはビームベースサイリスタと
そのゲートに接続されたＳＩＴもしくはＳＩＴモードの
バイポーラトランジスタをその主要な部分としている。
能なサイリスタ装置を提供することを目的とし、回路的
にはＳＩサイリヌタもしくはビームベースサイリスタと
そのゲートに接続されたＳＩＴもしくはＳＩＴモードの
バイポーラトランジスタをその主要な部分としている。
本発明によるサイリスタ装置は、ＳＩＴゲート構造、も
しくはＳＩＴモードのビームベース構造が持つ光に対す
る高光感度性を利用している。
しくはＳＩＴモードのビームベース構造が持つ光に対す
る高光感度性を利用している。
サイリスタ部分には、第一ゲートもしくはベーＩス領域
或いは第二ゲートもしくはベース領域にとのＳＩＴゲー
ト構造もしくはＳＩＴモードのビームベース構造が存在
するため、トリガ動作時におけるスイッチ効率が著しく
良好である。
或いは第二ゲートもしくはベース領域にとのＳＩＴゲー
ト構造もしくはＳＩＴモードのビームベース構造が存在
するため、トリガ動作時におけるスイッチ効率が著しく
良好である。
単一ゲート型ＳＩサイリスタの場合、ターンオン遅延時
間１．９μｓｅｃ、Ｉ−ンオン立上り時間３８０ ｎａ
ｅｃという値が、６００■、ＩＯＡ級サイリスタで得ら
れている。
間１．９μｓｅｃ、Ｉ−ンオン立上り時間３８０ ｎａ
ｅｃという値が、６００■、ＩＯＡ級サイリスタで得ら
れている。
一方、ゲートもしくはベース領域に接続されりＳ Ｉ
Ｔ モＬ ＜はＳＩＴモードのバイポーラトランジスタ
の光に対する感度は、前述の如く極めて高い。従ってサ
イリスタ内部のＳＩＴゲート構造もしくはビームベース
構造近傍に、オン状態において存在する過剰キャリアは
、サイリスタ自体の持つターンオフゲインの高さととも
に、非常に高光感度なＳＩＴもしくはＳＩＴモードのバ
イポーラトランジスタを通して引き抜かれるため、従来
の光トリガサイリスタのターンオフ時間数１００μＳｅ
ｅに比べて非常に高速 ４なターンオフができる。６６
０ｖ、ｌＯＡ級の単一ゲートＷＳＩサイリスタの場合、
ゲートにｐチャンネルＳＩＴを接続する一第２図（ａ）
の回路形成と、（ｂ）乃至（ｃ）の動作方法で測定し、
数μｓｅｃのターンオフ時間である。ダブルゲート構造
もしくはダブルビームベース構造成いは、片方がＳＩＴ
ゲート構造で、他方がビームベース構造のサイリスタで
、両方のゲートもしくはベース領域にＳＩＴもしくはＳ
ＩＴモードのバイポーラトランジスタを接続する構成を
行えば、ターンオン時間、ターンオフ時間はともに１μ
ＢｅＣ以下とすることができる。
Ｔ モＬ ＜はＳＩＴモードのバイポーラトランジスタ
の光に対する感度は、前述の如く極めて高い。従ってサ
イリスタ内部のＳＩＴゲート構造もしくはビームベース
構造近傍に、オン状態において存在する過剰キャリアは
、サイリスタ自体の持つターンオフゲインの高さととも
に、非常に高光感度なＳＩＴもしくはＳＩＴモードのバ
イポーラトランジスタを通して引き抜かれるため、従来
の光トリガサイリスタのターンオフ時間数１００μＳｅ
ｅに比べて非常に高速 ４なターンオフができる。６６
０ｖ、ｌＯＡ級の単一ゲートＷＳＩサイリスタの場合、
ゲートにｐチャンネルＳＩＴを接続する一第２図（ａ）
の回路形成と、（ｂ）乃至（ｃ）の動作方法で測定し、
数μｓｅｃのターンオフ時間である。ダブルゲート構造
もしくはダブルビームベース構造成いは、片方がＳＩＴ
ゲート構造で、他方がビームベース構造のサイリスタで
、両方のゲートもしくはベース領域にＳＩＴもしくはＳ
ＩＴモードのバイポーラトランジスタを接続する構成を
行えば、ターンオン時間、ターンオフ時間はともに１μ
ＢｅＣ以下とすることができる。
本発明によるサイリスタ装置を用いれば、直流を光だけ
でオン、オフすることができることから、完全に大電力
部分と制御回路を分離することができる。大電力の直流
を交流に変換する装置等に極めて利用価値が高（、大電
力用途に新しい応用面を開（もので工業的価値の高いも
のである。
でオン、オフすることができることから、完全に大電力
部分と制御回路を分離することができる。大電力の直流
を交流に変換する装置等に極めて利用価値が高（、大電
力用途に新しい応用面を開（もので工業的価値の高いも
のである。
第１図は従来型ｐｎｐｎ四層構造紬光トリガサイリスタ
の断面構造の５ちトリガ用光が照射される部分近傍の素
子断面構造例、第２図（８）は単一ゲートＳＩサイリス
タによる本発明の光トリガ、光クエンチ可能なサイリス
タ装置の回路例、（ｂ）はその動作波形例、（Ｃ）は更
に別の動作波形例、第３図は単一ゲートＳＩサイリスタ
とｎチャンネルＳＩＴによる本発明の光トリガ、光クエ
ンチ可能なサイリスタ装置の回路例、第４図（ａ）はダ
ブルゲートＳＩサイリヌタによる本発明の光トリガ、光
クエンチ可能なサイリスタ装置の回路例、（ｂｌはその
動作波形例、（ｅ）はさらに別の動作波形例、第５図は
ダブルグー）ＳＩサイリスタによる本発明の別な実施例
、第６図（ａ）及び第７図（ａ）は単一ゲートＳＩサイ
リスタによる別の実施例、第６図（ｂ）及び第７ｆｆｌ
ｔ（ｂｌはダブルグー）ＳＩサイリヌタによる別の実施
例、第８図はダブルベース型ビームベースサイリスタを
用いた本発明の実施例、第９図は第２図（８）の実施例
を直列接続した例、第１０図は第２図（８）の実施例な
並列接続した例、第１１図（、）は単一ゲート型ＳＩサ
イリスタによる本発明の素子断面構造の実施例、（ｂ）
は単一ベース型ビームベースサイリスタによる本発明の
素子断面構造の実施例、（Ｃ）は単一ゲート型ＳＩサイ
リスタによる本発明の更に別の素子断面構造の実施例、
第１２図（、）はステ プゲート構造をもつ単一ゲート
型ＳＩサイリスタによる本発明の素子断面構造の実施例
、 （ｂｌはヌテ、プベース構造をもつ単一ベース型ビ
ームベースサイリスタによる本発明の素子断面構造の実
施例、第１３図（，１は単一ベース型ビームベースサイ
リスタによる本発明のさらに別の素子断面構造の実施例
、（ｂ）は（ａｌの動作回路例、第１４図はダブルゲー
ト型ＳＩサイリスタによる本発明の素子断面構造の実施
例、第１５図はダブルベース型ビームベースサイリスタ
による本発明の素子、断面構造の実施例、第１６図は第
一ベース領域にビームベース構造を持ち、第二ゲート領
域にＳＩＴゲート構造を有するサイリスタによる本発明
の素子断面構造の実施例である。 １０．５０．１６０．２１０．２９０，３１０．６２０
−−−単一ゲートＳＩサイリスタ、 ２０．８０．１５０．１７０．１９０．２２０．２４０
．２７０．３００．３２０−−−ｐチャンネルＳ Ｉ
Ｔ。 ６０．９０．２００．２５０．２８０．６２１−−−ｎ
チャンネル５ＩＴ １３．５３．７３．７６．１６１．１８３，１８４，２
６３゜２６６．２９１．２９２．２９３．３１１．６２
２−−−８ＩＴのドレインバイアス電圧、１５、−５４
．７４．７７゜２６４．２６７．２９４．２９５．２９
６．３１２，６２３−−−８．ＩＴのゲートバイアス電
圧、１４．５５．７５．７８．２６５，２６８．２９７
．２９８．２９９．３１３．６２４−−−８ Ｉ Ｔの
ゲート抵抗、１１，５１．７１．１６２．１８１．２１
１．２３１．２６１−−一光トリガ用光パルス、１２．
５２．７２．１６３．１８２．２１２．２３２．２６２
−−一光クエンチ用光パルス、３０３．３０４．３０５
．３１４．３１５．３１６．４１７．５１２．６０４．
７１８−−一光トリガ用光パルス（Ｌ。ｎ）を導入する
光ファ・イバ、３０６．３０７．３０８３１７．３１８
．３１９．４１ａ−，５１３，６０５，７１９−−光ク
エンチ用光パルス（Ｌｏｆｆ）を導入する光。 ファイバ、４００．５００．６０１．６２６．７０２．
７３４−−− ｎカソード領域、 ４０４．４４０．５０８．６１２．７０６．７４１−−
−ｐ７ノード領域、 ４０１．５０１，６００，７００−−一カソード電極、
４０５．５０９．６１１．７０５−−−７ノード電極、
４０３．５０４．６０７．７０’４−−一第一のｔゲー
トもしくはｐベース領 域、 ４２３．５２２．７３２．４２６−−−第一９ｐ−ベー
ス領域、 ４０９．５０５．６０６．７１０−−一第一のｉチャン
ネル領域、 ４０８．５１０，６０９，７０８−−一第二のｎゲート
もしくはｎベース領 域、 ４０７．５１１．６１Ｏ１７４３−−一第二のｎ−ベー
ス領域、 ４２１．５２４．７０９、−−一−−−−−第二のｐ−
チャンネ１ル領域、 ４１６．４４１．５１９．６０３．６２７．７０１．７
４２．７３５ −−一↑−−−−−−−−−−−−−−
絶縁物層、４０２．５０２．６０２．７０３−−一第一
のｐゲートと一カソード間のｎ−高 抵抗層、 ４１１．５１７．７１３−ｍ−−−−−−Ｓ Ｉ Ｔモ
ードのｐ＋ｎｐバイポーラト ランジスタのｎ−高 抵抗ベース層 ４２４．５２０．７３０−−−一−−−−第一のｐベー
スとカソード間のｐ−高 抵抗層、 ４２５．５２１．７３１−−−−−−−− ｐチ；２ネ
／Ｌ−８ＩＴの高抵抗ｐ−チャ ンネル領域 ４０６．５０７．６１３．７３９− 第二のｎベースと
７ノ一ド間のｎ−高 抵抗層 ４２０・５２５．７０７−−−−＝−−第二のｎゲート
と７ノ一ド間のｆ高 抵抗層、 ６１４．７４０−−−一−−−−−−−−−−Ｌ ｎチ
ャンネルＳＩＴの高抵抗ｎ−チャ ンネル領域、 ７２０−−−−−−−”−−−−−−−−−−−−Ｓ
Ｉ Ｔ モー ）’ （７） ｎ”−＋− ｐｎバイポーラト ランジスタのり高 抵抗ベース層 ４１０．５０６．６０８．７１１．７３７−−７ノ −
ド、カソード間の高耐圧 をになうｎ−高抵抗 層 ４２２．５２３．７１２．７３６，７５０−−７／ −
ド・カソード間の高耐圧 をになうｐ−高抵抗 層、 ４１２．５１６．７１４−−−−一−−−Ｓ Ｉ Ｔモ
ードのｐ＋ｎｐバイポーラト ランジスタもしく はｐチャンネルＳ ＩＴのｎ＋ベベーも しくは♂ゲート領 域、 ４１５．７１７−−−−−−−−−−−−−−同じくｐ
＋コレクタもしくはｐ＋ドレイ ン領域、 ４１３．５１４．７１５−一−−−−−−同じくベース
もしくはゲート電極 ４１４．５１５．７１６−−−−−−−−同じ（コレク
タもしくけドレイン電 極、 ＋ ７２１．６１５−−−一−−−−−−−−−−Ｓ Ｉ
Ｔモードのｎｐｎ バイポーラ トランジスタもし くけｎチャンネル ｆ＋ 。 ＳＩＴのｐベース もしくはｐ＋ゲート 領域、 ７２４．６２５．７４３−−−一−−−−同じく訂コレ
クタもしくは♂ドレイ ン領域、 ７２２．６１６−−−−−−−−−−−−−−同じ（、
ベースもしくはゲート電極 ７２３．６１７−−一＝−−−−＝、、、、−同じ（、
コレクタもしくはドレイン 電極 ５０３．７３３−−−−一−−−−、、−−−−−サイ
リスタの第一のｔベースもしく はｐ＋ゲートへの電 極 ７３８−＋＋−＋−一−−−−一−−−サイリスタの第
二の討ベースもしく はｎ＋ゲートへの電 極。 ｍ３図 ＜ａ ） 鮪、４−図 （Ｃ） （久 ） （ｂ ） 第６図 （α ） （ｂ＞ ｇ７’ｃコゴ ｌ５（５）図 十 感Ｚ、ａ 箔７２図 （ｂ ） 結７３図 手 続 補 正 書 １事着の表示 昭和５９年３月２２［；提出の特Ｗ１事
件との関係 特許出願人 住 所 宮城県仙台市米ケ袋１丁目６番「明細書の特許
請求の範囲の欄」 「明１書の発明の詳細な説明の欄」 ５補正の内容 １、本願明細書第１頁第４行乃至第６頁第１６行記−の
特許請求の範囲を次の通り補正する。 「（１）サイリスタのゲートもしくは高不純物密度のベ
ースと主電極の一方を電気的に共通に接続された１−ラ
ンジスタからなる装置であって、該トランジスタの主電
極の他方はカソード領域との間に一定のバイアス電圧を
印加するかもしくはカソードと電気的に共通になされ、
該トランジスタの制御電極は、一定の抵抗を介してカソ
ードとの間に一定のバイアス電圧を印加するか一シシク
は浮遊電位になされ、かつ該サイリスクに光トリガ用光
パルスを照射する手段及び該トランジスタに光クエンチ
用光パルスを照射する手段とを備えた光クエンチ可能な
サイリスタ装置。 特許請求の範囲第１項記載の光り：［ンチ可能なサイリ
スタ装置。 （３）前記サイリスタが単一ベース型ビームベースサイ
リスタであることを特徴とする特許 チ可能なサイリスタ装置。 る前記特許請求の範囲第１項記載の光クエンチ可能なサ
イリスタ装置。 （５）前記トランジスタがｎチャンネルの静電誘導トラ
ンジスタであることを特徴とする前記特許請求の範囲第
１項記載の光クエンチ可能なサイリスタ装置。 （６）前記１一ランジスタがＳＩＴモードのｐｌ１徴と
する前記特許請求の範囲第１項記載の光クエンチ可能な
サイリスタ装置。 （７）前記特許請求の範囲第１項記載の光りに接続され
たことを特徴とする光クエンチ可能にサイリスタ装置。 《８》前記特許請求の範囲第１項記載の光クエンチ可能
なサイリスタ装置が複数個並列に接続されたことを特徴
とずる光クエンチ（９）前記特許請求の範囲第１項及び
第４項記載の単一ゲート型静電誘導サイリスタとＳＩＴ
モードのバイポーラトランジスタが同一半導体基板内に
集積化されたことを特（１０）サイリスタの第一のゲー
トもしくは第一の高不純物密度ベースと主電極の一方を
電気的に共通に接続された第一のトランジスタと、該サ
イリスタの第二めゲートもしくは第二の高不純物密度ベ
ースと主電極の一方を電気的に共通に接続された第二の
トランジスタからなる装置であって、第−のトランジス
タの主電極の他方はカソードとの間に一定のバイアス電
圧を印加するか−ししくはカソードと電気的に共通にな
され、第一のトランジスタの制御電極は一定の抵抗を介
してカソードとの間に一定のバイアされ、第二のトラン
ジスタの主電極の他方はアノードとの間に一定のバイア
ス電圧を印加するかもしくはアノードと電気的に共通に
なされ、かつ該サイリスタに光トリガ用光パルスを照射
する手段及び、第一及び第二のトランジスタに光クエン
チ用光パルスを照射ずる手段とを備えた光クエンチ可（
１１）前記サイリスタがダブルゲート型静電誘導サイリ
スクであることを特徴とする前記特許請求の範囲第１０
項記載の光クエンチ可能な勺イリスタ装置。 （１２）前記サイリスクがダブルベース型ビームベース
サイリスタであることを特徴とＪ−る前記特許請求９範
囲第１０項記載の光クエンチ可能なサイリスタ装置。 （１３》前記第一及び第二のトランジスタがそれぞれ、
ＳＩＴモードのｐｎｐバイポーラトチ可能なサイリスタ
装置。 れぞれ、ｐチャンネル静電誘導トランジスタ、及びｎチ
ャンネル静電誘導トランジスタであることを特徴とする
特許 範囲第１０項記載の光クエンチ可能なサイリスタ装置。 光クエンチ可能なサイリスタ装置。 （１６）前記特許請求の範囲第１０項記載の光クエンチ
可能なサイリスタ装置が複数個直列に接続されたことを
特徴とずる光クエン１７》前記特許請求の範囲第１０項
記載の光（１８）前記特許請求の範囲第１０項記載のダ
ト構造であることを特徴とし、かつ第一の制御領域の高
不純物密度領域は第一のトランジスタの主電極の一方と
電気的に共通に一■―一■■−一 接続され、第二の制御領域の高不純物密度スタ装置。 装置。」 ２、同書第７０頁第１４行乃至第１６行記載の「できる
・・・できる。」を［できるものであればよく、ＳＩサ
イリスタに限らず、従来型サイリスタもしくは従来型ゲ
ートターンオフサイリスタでもよく完全に大電力部分と
制御回路を分離することができる利点がある。］と補正
する。
の断面構造の５ちトリガ用光が照射される部分近傍の素
子断面構造例、第２図（８）は単一ゲートＳＩサイリス
タによる本発明の光トリガ、光クエンチ可能なサイリス
タ装置の回路例、（ｂ）はその動作波形例、（Ｃ）は更
に別の動作波形例、第３図は単一ゲートＳＩサイリスタ
とｎチャンネルＳＩＴによる本発明の光トリガ、光クエ
ンチ可能なサイリスタ装置の回路例、第４図（ａ）はダ
ブルゲートＳＩサイリヌタによる本発明の光トリガ、光
クエンチ可能なサイリスタ装置の回路例、（ｂｌはその
動作波形例、（ｅ）はさらに別の動作波形例、第５図は
ダブルグー）ＳＩサイリスタによる本発明の別な実施例
、第６図（ａ）及び第７図（ａ）は単一ゲートＳＩサイ
リスタによる別の実施例、第６図（ｂ）及び第７ｆｆｌ
ｔ（ｂｌはダブルグー）ＳＩサイリヌタによる別の実施
例、第８図はダブルベース型ビームベースサイリスタを
用いた本発明の実施例、第９図は第２図（８）の実施例
を直列接続した例、第１０図は第２図（８）の実施例な
並列接続した例、第１１図（、）は単一ゲート型ＳＩサ
イリスタによる本発明の素子断面構造の実施例、（ｂ）
は単一ベース型ビームベースサイリスタによる本発明の
素子断面構造の実施例、（Ｃ）は単一ゲート型ＳＩサイ
リスタによる本発明の更に別の素子断面構造の実施例、
第１２図（、）はステ プゲート構造をもつ単一ゲート
型ＳＩサイリスタによる本発明の素子断面構造の実施例
、 （ｂｌはヌテ、プベース構造をもつ単一ベース型ビ
ームベースサイリスタによる本発明の素子断面構造の実
施例、第１３図（，１は単一ベース型ビームベースサイ
リスタによる本発明のさらに別の素子断面構造の実施例
、（ｂ）は（ａｌの動作回路例、第１４図はダブルゲー
ト型ＳＩサイリスタによる本発明の素子断面構造の実施
例、第１５図はダブルベース型ビームベースサイリスタ
による本発明の素子、断面構造の実施例、第１６図は第
一ベース領域にビームベース構造を持ち、第二ゲート領
域にＳＩＴゲート構造を有するサイリスタによる本発明
の素子断面構造の実施例である。 １０．５０．１６０．２１０．２９０，３１０．６２０
−−−単一ゲートＳＩサイリスタ、 ２０．８０．１５０．１７０．１９０．２２０．２４０
．２７０．３００．３２０−−−ｐチャンネルＳ Ｉ
Ｔ。 ６０．９０．２００．２５０．２８０．６２１−−−ｎ
チャンネル５ＩＴ １３．５３．７３．７６．１６１．１８３，１８４，２
６３゜２６６．２９１．２９２．２９３．３１１．６２
２−−−８ＩＴのドレインバイアス電圧、１５、−５４
．７４．７７゜２６４．２６７．２９４．２９５．２９
６．３１２，６２３−−−８．ＩＴのゲートバイアス電
圧、１４．５５．７５．７８．２６５，２６８．２９７
．２９８．２９９．３１３．６２４−−−８ Ｉ Ｔの
ゲート抵抗、１１，５１．７１．１６２．１８１．２１
１．２３１．２６１−−一光トリガ用光パルス、１２．
５２．７２．１６３．１８２．２１２．２３２．２６２
−−一光クエンチ用光パルス、３０３．３０４．３０５
．３１４．３１５．３１６．４１７．５１２．６０４．
７１８−−一光トリガ用光パルス（Ｌ。ｎ）を導入する
光ファ・イバ、３０６．３０７．３０８３１７．３１８
．３１９．４１ａ−，５１３，６０５，７１９−−光ク
エンチ用光パルス（Ｌｏｆｆ）を導入する光。 ファイバ、４００．５００．６０１．６２６．７０２．
７３４−−− ｎカソード領域、 ４０４．４４０．５０８．６１２．７０６．７４１−−
−ｐ７ノード領域、 ４０１．５０１，６００，７００−−一カソード電極、
４０５．５０９．６１１．７０５−−−７ノード電極、
４０３．５０４．６０７．７０’４−−一第一のｔゲー
トもしくはｐベース領 域、 ４２３．５２２．７３２．４２６−−−第一９ｐ−ベー
ス領域、 ４０９．５０５．６０６．７１０−−一第一のｉチャン
ネル領域、 ４０８．５１０，６０９，７０８−−一第二のｎゲート
もしくはｎベース領 域、 ４０７．５１１．６１Ｏ１７４３−−一第二のｎ−ベー
ス領域、 ４２１．５２４．７０９、−−一−−−−−第二のｐ−
チャンネ１ル領域、 ４１６．４４１．５１９．６０３．６２７．７０１．７
４２．７３５ −−一↑−−−−−−−−−−−−−−
絶縁物層、４０２．５０２．６０２．７０３−−一第一
のｐゲートと一カソード間のｎ−高 抵抗層、 ４１１．５１７．７１３−ｍ−−−−−−Ｓ Ｉ Ｔモ
ードのｐ＋ｎｐバイポーラト ランジスタのｎ−高 抵抗ベース層 ４２４．５２０．７３０−−−一−−−−第一のｐベー
スとカソード間のｐ−高 抵抗層、 ４２５．５２１．７３１−−−−−−−− ｐチ；２ネ
／Ｌ−８ＩＴの高抵抗ｐ−チャ ンネル領域 ４０６．５０７．６１３．７３９− 第二のｎベースと
７ノ一ド間のｎ−高 抵抗層 ４２０・５２５．７０７−−−−＝−−第二のｎゲート
と７ノ一ド間のｆ高 抵抗層、 ６１４．７４０−−−一−−−−−−−−−−Ｌ ｎチ
ャンネルＳＩＴの高抵抗ｎ−チャ ンネル領域、 ７２０−−−−−−−”−−−−−−−−−−−−Ｓ
Ｉ Ｔ モー ）’ （７） ｎ”−＋− ｐｎバイポーラト ランジスタのり高 抵抗ベース層 ４１０．５０６．６０８．７１１．７３７−−７ノ −
ド、カソード間の高耐圧 をになうｎ−高抵抗 層 ４２２．５２３．７１２．７３６，７５０−−７／ −
ド・カソード間の高耐圧 をになうｐ−高抵抗 層、 ４１２．５１６．７１４−−−−一−−−Ｓ Ｉ Ｔモ
ードのｐ＋ｎｐバイポーラト ランジスタもしく はｐチャンネルＳ ＩＴのｎ＋ベベーも しくは♂ゲート領 域、 ４１５．７１７−−−−−−−−−−−−−−同じくｐ
＋コレクタもしくはｐ＋ドレイ ン領域、 ４１３．５１４．７１５−一−−−−−−同じくベース
もしくはゲート電極 ４１４．５１５．７１６−−−−−−−−同じ（コレク
タもしくけドレイン電 極、 ＋ ７２１．６１５−−−一−−−−−−−−−−Ｓ Ｉ
Ｔモードのｎｐｎ バイポーラ トランジスタもし くけｎチャンネル ｆ＋ 。 ＳＩＴのｐベース もしくはｐ＋ゲート 領域、 ７２４．６２５．７４３−−−一−−−−同じく訂コレ
クタもしくは♂ドレイ ン領域、 ７２２．６１６−−−−−−−−−−−−−−同じ（、
ベースもしくはゲート電極 ７２３．６１７−−一＝−−−−＝、、、、−同じ（、
コレクタもしくはドレイン 電極 ５０３．７３３−−−−一−−−−、、−−−−−サイ
リスタの第一のｔベースもしく はｐ＋ゲートへの電 極 ７３８−＋＋−＋−一−−−−一−−−サイリスタの第
二の討ベースもしく はｎ＋ゲートへの電 極。 ｍ３図 ＜ａ ） 鮪、４−図 （Ｃ） （久 ） （ｂ ） 第６図 （α ） （ｂ＞ ｇ７’ｃコゴ ｌ５（５）図 十 感Ｚ、ａ 箔７２図 （ｂ ） 結７３図 手 続 補 正 書 １事着の表示 昭和５９年３月２２［；提出の特Ｗ１事
件との関係 特許出願人 住 所 宮城県仙台市米ケ袋１丁目６番「明細書の特許
請求の範囲の欄」 「明１書の発明の詳細な説明の欄」 ５補正の内容 １、本願明細書第１頁第４行乃至第６頁第１６行記−の
特許請求の範囲を次の通り補正する。 「（１）サイリスタのゲートもしくは高不純物密度のベ
ースと主電極の一方を電気的に共通に接続された１−ラ
ンジスタからなる装置であって、該トランジスタの主電
極の他方はカソード領域との間に一定のバイアス電圧を
印加するかもしくはカソードと電気的に共通になされ、
該トランジスタの制御電極は、一定の抵抗を介してカソ
ードとの間に一定のバイアス電圧を印加するか一シシク
は浮遊電位になされ、かつ該サイリスクに光トリガ用光
パルスを照射する手段及び該トランジスタに光クエンチ
用光パルスを照射する手段とを備えた光クエンチ可能な
サイリスタ装置。 特許請求の範囲第１項記載の光り：［ンチ可能なサイリ
スタ装置。 （３）前記サイリスタが単一ベース型ビームベースサイ
リスタであることを特徴とする特許 チ可能なサイリスタ装置。 る前記特許請求の範囲第１項記載の光クエンチ可能なサ
イリスタ装置。 （５）前記トランジスタがｎチャンネルの静電誘導トラ
ンジスタであることを特徴とする前記特許請求の範囲第
１項記載の光クエンチ可能なサイリスタ装置。 （６）前記１一ランジスタがＳＩＴモードのｐｌ１徴と
する前記特許請求の範囲第１項記載の光クエンチ可能な
サイリスタ装置。 （７）前記特許請求の範囲第１項記載の光りに接続され
たことを特徴とする光クエンチ可能にサイリスタ装置。 《８》前記特許請求の範囲第１項記載の光クエンチ可能
なサイリスタ装置が複数個並列に接続されたことを特徴
とずる光クエンチ（９）前記特許請求の範囲第１項及び
第４項記載の単一ゲート型静電誘導サイリスタとＳＩＴ
モードのバイポーラトランジスタが同一半導体基板内に
集積化されたことを特（１０）サイリスタの第一のゲー
トもしくは第一の高不純物密度ベースと主電極の一方を
電気的に共通に接続された第一のトランジスタと、該サ
イリスタの第二めゲートもしくは第二の高不純物密度ベ
ースと主電極の一方を電気的に共通に接続された第二の
トランジスタからなる装置であって、第−のトランジス
タの主電極の他方はカソードとの間に一定のバイアス電
圧を印加するか−ししくはカソードと電気的に共通にな
され、第一のトランジスタの制御電極は一定の抵抗を介
してカソードとの間に一定のバイアされ、第二のトラン
ジスタの主電極の他方はアノードとの間に一定のバイア
ス電圧を印加するかもしくはアノードと電気的に共通に
なされ、かつ該サイリスタに光トリガ用光パルスを照射
する手段及び、第一及び第二のトランジスタに光クエン
チ用光パルスを照射ずる手段とを備えた光クエンチ可（
１１）前記サイリスタがダブルゲート型静電誘導サイリ
スクであることを特徴とする前記特許請求の範囲第１０
項記載の光クエンチ可能な勺イリスタ装置。 （１２）前記サイリスクがダブルベース型ビームベース
サイリスタであることを特徴とＪ−る前記特許請求９範
囲第１０項記載の光クエンチ可能なサイリスタ装置。 （１３》前記第一及び第二のトランジスタがそれぞれ、
ＳＩＴモードのｐｎｐバイポーラトチ可能なサイリスタ
装置。 れぞれ、ｐチャンネル静電誘導トランジスタ、及びｎチ
ャンネル静電誘導トランジスタであることを特徴とする
特許 範囲第１０項記載の光クエンチ可能なサイリスタ装置。 光クエンチ可能なサイリスタ装置。 （１６）前記特許請求の範囲第１０項記載の光クエンチ
可能なサイリスタ装置が複数個直列に接続されたことを
特徴とずる光クエン１７》前記特許請求の範囲第１０項
記載の光（１８）前記特許請求の範囲第１０項記載のダ
ト構造であることを特徴とし、かつ第一の制御領域の高
不純物密度領域は第一のトランジスタの主電極の一方と
電気的に共通に一■―一■■−一 接続され、第二の制御領域の高不純物密度スタ装置。 装置。」 ２、同書第７０頁第１４行乃至第１６行記載の「できる
・・・できる。」を［できるものであればよく、ＳＩサ
イリスタに限らず、従来型サイリスタもしくは従来型ゲ
ートターンオフサイリスタでもよく完全に大電力部分と
制御回路を分離することができる利点がある。］と補正
する。
Claims (1)
- 【特許請求の範囲】 （１）単一ゲート型静電誘導サイリスタもしくは、単一
ベース型ビームベースサイリスタと該サイリスタのゲー
トもしくは高不鈍物密１ゲ実電極の一方を電気的に共通
に接続されたトランジスタからなる装置であって、該ト
ランジスタの主電極の他方はカソード領域との間に一定
のバイアス電圧を印加するかもしくはカソードと電気的
に共通になされ、該トランジスタの制御電極は、一定の
抵抗を介してカソードとの間に一定のバイアス電圧を印
加するかもしくは浮遊電位になされ、かつ該サイリスタ
に光トリだ用光パルスを照射する手段及び該トランジス
タに光クエンチ用光パルスを照射する手段とを備えた光
クエンチ可能なサイリスタ装置。 （２１前記トランジスタがｐチャンネルの静電誘導トラ
ンジスタであξことを特徴とする特許なサイリスタ装置
。 （３１ 前記トランジスタがｎチャンネルの静電誘導ト
ランジスタであることを特徴とする前記特許請求の範囲
第１項記載の光クエンチ可能なサイリスタ装置● （４） 前記トランジスタがＳＩＴモードのｐｎｐバイ
ボーラトランジスタであることを特徴とする前記特許請
求の範囲第１項記載の光クエンチ可能なサイリスタ装置
。 （５） 前記特許請求の範囲第１項記載の光クエンチ可
能なサイリスタ装置が複数個直列に接続されたことを特
徴とする光クエンチ可能なサイリスタ装置。 （６）前記特許請求の範囲第１項記載の光クエンチ可能
なサイリスタ装置が複数個並列に接続されたことを特徴
とする光クエンチ可能なサイリスタ装置。 （７》 前記特許請求の範囲第１項及び第４頂記載ノ単
ーゲート型静電誘導サイリスタとＳＩＴモードのバイポ
ーラトランジスタが同一半導体基板内に集積化されたこ
とを特徴とする光クエンチ可能なサイリスタ装置。 （８） ダブルゲート型静電誘導サイリスタもしくはタ
フルベース型ビームベースサイリスタの第一のゲートも
しくは第一の高不純物密度ベースと主電極の一方を電気
的に共通に接続された第一のトランジスタと、該サイリ
スクの第二のゲートもしくは第二の高不純物密度ベース
と主電極の一方を電気的に共通に接続された第二のトラ
ンジスタからなる装置であって、第一のトランジスタの
主電極の他方はカソードとの間に一定のバイアス電圧を
印加するかもしくはカソードと電気的に共通になされ、
第一のトランジスタの制御電極は一定の抵抗を介してカ
ソードとの間に一定のバイアス電圧を印加するかもしく
は浮遊電位になされ、第二のトランジスタの主電極の他
方は７ノードとの間に一定のバイアス電圧を印加するか
もしくは７ノードと電気的に共通になされ、かつ該サイ
リスクに光トリｒ月光パルスを照射する手段及び、第−
及び第二のトランジスタに光クエンチ用光パルスを照射
する手段とを備えた光クエンチ可能なサイリスタ装置０ （９） 前記第−及び第二のトランジスタがそれぞれ、
ＳＩＴモードのｐｎｐバイポーラトランジスタ及びＳＩ
Ｔモードのｎｐｎバイポーラトランジスタであることを
特徴とする特許許請求の範囲第８項記載の光クエンチ可
能なサイリスタ装置。 （１０）前記第一及び第二のトランジスタがそれぞれ、
ｐチャンネル静電誘導トランジスタ、及びｎチャンネル
静電誘導トランジスタであることを特徴とする前記特許
請求の範囲第８項記載の光クエンチ可能なサイリスク装
置。 （０） 前記第一及び第二のトランジスタのうちいずれ
か一方がｎチャンネルもし《はｐチャンネルの静電誘導
トランジスタであり、他方はＳＩＴモードのｐｎｐもし
くはｎｐｎバイポーラトラ／ジヌタであることを特徴と
する前１記特許請求の範囲第８項記載の光クエンチ可能
なサイリスク装置。 （１２）前記特許請求の範囲第８項記載の光クエンチ可
能なサイリスク装置が複数個直列に接続されたことを特
徴とする光クエンチ可能なサイリスク装置。 （１３）前記特許請求の範囲第８項記載の光クエンチ可
能なサイリスタ装置が複数個並列に接続されたことを特
徴とする光クエンチ可能なサイリスク装置。 （１４）前記特許請求の範囲第８項記載のダブルゲート
型静電誘導サイリスクもし《はダブルベーヌ型ビームベ
ースサイリスタと第一及び第二のトランジスタが同一半
導体基板内で集積化されていることを特徴とする前記特
許請求の範囲第８項記載の光クエンチ可能なサイリスタ
装置。 Ｏｓ） ７ノード、カソード、第一の制御領域、第二の
制御領域からなるサイリスタにおいて第一もし《は第二
の制御領域のうち一方はビームベース構造、他方はＳＩ
Ｔゲーｌ構造であることを特徴とし、かつ第一の制御領
域の高不純物密度領域は第一のトランジスタの主電極の
一方と電気的に共通に接続され、第二の制御領域の高不
純物密度領域は第二のトランジスタの主電極の一方と電
気的に共通に接続され、さらに、光トリが用光パルスを
該サイリスタに照射する手段と光クエンチ用光パルスを
第一及び第二のトランジスタに照射する手段を備えたこ
とを特徴とする光クエンチ可能なサイリスタ装置。 （１６） 前記サイリスタと第一及び第二のトランジス
タが同一半導体基板内で集積化されたことを特徴とする
前記特許請求の範囲第１５項記載の光クエンチ可能なサ
イリスク装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054937A JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
| CA000477143A CA1302521C (en) | 1984-03-22 | 1985-03-21 | Light quenchable thyristor device |
| DE3588041T DE3588041T2 (de) | 1984-03-22 | 1985-03-21 | Lichtlöschbare Thyristor-Vorrichtung. |
| EP85103311A EP0158186B1 (en) | 1984-03-22 | 1985-03-21 | Light quenchable thyristor device |
| US07/259,438 US5017991A (en) | 1984-03-22 | 1988-10-14 | Light quenchable thyristor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054937A JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198779A true JPS60198779A (ja) | 1985-10-08 |
| JPH0779159B2 JPH0779159B2 (ja) | 1995-08-23 |
Family
ID=12984544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054937A Expired - Fee Related JPH0779159B2 (ja) | 1984-03-22 | 1984-03-22 | 光トリガ・光クエンチ可能なサイリスタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5017991A (ja) |
| EP (1) | EP0158186B1 (ja) |
| JP (1) | JPH0779159B2 (ja) |
| CA (1) | CA1302521C (ja) |
| DE (1) | DE3588041T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866500A (en) * | 1986-09-26 | 1989-09-12 | Zaidan Hojin Handotai Kankyu Shinkokai | Integrated light-triggered and light-quenched static induction thyristor and making method thereof |
| JPH02109366A (ja) * | 1988-10-18 | 1990-04-23 | Yazaki Corp | 集積化光トリガ・光クエンチ静電誘導サイリスタ |
| JPH0313757U (ja) * | 1989-06-26 | 1991-02-12 | ||
| JPH04115992U (ja) * | 1991-03-28 | 1992-10-15 | 新明和工業株式会社 | 貨物自動車の荷箱 |
| JPH0685244A (ja) * | 1992-04-07 | 1994-03-25 | Toyo Electric Mfg Co Ltd | 静電誘導バッファ構造を有する半導体素子 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659931B2 (ja) | 1985-06-29 | 1997-09-30 | 財団法人 半導体研究振興会 | 光制御電力変換装置 |
| CH670528A5 (ja) * | 1986-03-20 | 1989-06-15 | Bbc Brown Boveri & Cie | |
| US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
| DE58903790D1 (de) * | 1988-08-19 | 1993-04-22 | Asea Brown Boveri | Abschaltbares halbleiterbauelement. |
| EP0450082B1 (en) * | 1989-08-31 | 2004-04-28 | Denso Corporation | Insulated gate bipolar transistor |
| JP3023858B2 (ja) * | 1991-03-29 | 2000-03-21 | 矢崎総業株式会社 | 光静電誘導サイリスタの駆動回路 |
| JPH0779147A (ja) * | 1993-07-12 | 1995-03-20 | Yazaki Corp | 光ｓｉサイリスタ駆動回路及びその保護回路 |
| CN1191394A (zh) * | 1997-02-20 | 1998-08-26 | 杨泰和 | 藉前置光－电转换元件驱动的绝缘栅双极晶体管 |
| US6154477A (en) * | 1997-05-13 | 2000-11-28 | Berkeley Research Associates, Inc. | On-board laser-triggered multi-layer semiconductor power switch |
| US6218682B1 (en) * | 1997-09-19 | 2001-04-17 | Optiswitch Technology Corporation | Optically controlled thyristor |
| DE19909105A1 (de) | 1999-03-02 | 2000-09-14 | Siemens Ag | Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür |
| US7075593B2 (en) * | 2003-03-26 | 2006-07-11 | Video Display Corporation | Electron-beam-addressed active-matrix spatial light modulator |
| US7057214B2 (en) * | 2003-07-01 | 2006-06-06 | Optiswitch Technology Corporation | Light-activated semiconductor switches |
| US7582917B2 (en) * | 2006-03-10 | 2009-09-01 | Bae Systems Information And Electronic Systems Integration Inc. | Monolithically integrated light-activated thyristor and method |
| US8536617B2 (en) * | 2011-12-16 | 2013-09-17 | General Electric Company | Optically triggered semiconductor device and method for making the same |
| JP2012109601A (ja) * | 2012-02-01 | 2012-06-07 | Ngk Insulators Ltd | 半導体装置 |
| US9633998B2 (en) | 2012-09-13 | 2017-04-25 | General Electric Company | Semiconductor device and method for making the same |
| US9735189B2 (en) * | 2015-01-15 | 2017-08-15 | Hoon Kim | Image sensor with solar cell function and electronic device thereof |
| US10056372B2 (en) * | 2016-03-15 | 2018-08-21 | Ideal Power Inc. | Double-base-connected bipolar transistors with passive components preventing accidental turn-on |
| CN105811963B (zh) * | 2016-03-16 | 2019-01-01 | 西安电炉研究所有限公司 | 电子放大式晶闸管驱动器及其控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640537A (en) * | 1979-09-12 | 1981-04-16 | Toyoda Gosei Co Ltd | Vulcanization of tubular body |
| JPS57183128A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Optically driven electronic switch |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708672A (en) * | 1971-03-29 | 1973-01-02 | Honeywell Inf Systems | Solid state relay using photo-coupled isolators |
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5437461A (en) * | 1977-08-29 | 1979-03-19 | Hitachi Ltd | Optical coupling switch circuit |
| JPS54112157A (en) * | 1978-02-23 | 1979-09-01 | Hitachi Ltd | Control circuit for field effect thyristor |
| JPS5524406A (en) * | 1978-08-09 | 1980-02-21 | Hitachi Ltd | Photosemiconductor switch circuit |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPS55151825A (en) * | 1979-05-15 | 1980-11-26 | Mitsubishi Electric Corp | Electromagnetic wave coupled semiconductor switch device |
| DE2922301C2 (de) * | 1979-05-31 | 1985-04-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer Thyristor und Verfahren zu seiner Herstellung |
| US4378629A (en) * | 1979-08-10 | 1983-04-05 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor, fabrication method |
| JPS60819B2 (ja) * | 1979-09-28 | 1985-01-10 | 株式会社日立製作所 | 半導体スイツチ回路 |
| JPH077844B2 (ja) * | 1981-11-30 | 1995-01-30 | 財団法人半導体研究振興会 | 静電誘導型半導体光電変換装置 |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
-
1984
- 1984-03-22 JP JP59054937A patent/JPH0779159B2/ja not_active Expired - Fee Related
-
1985
- 1985-03-21 CA CA000477143A patent/CA1302521C/en not_active Expired - Lifetime
- 1985-03-21 DE DE3588041T patent/DE3588041T2/de not_active Expired - Fee Related
- 1985-03-21 EP EP85103311A patent/EP0158186B1/en not_active Expired - Lifetime
-
1988
- 1988-10-14 US US07/259,438 patent/US5017991A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640537A (en) * | 1979-09-12 | 1981-04-16 | Toyoda Gosei Co Ltd | Vulcanization of tubular body |
| JPS57183128A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Optically driven electronic switch |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866500A (en) * | 1986-09-26 | 1989-09-12 | Zaidan Hojin Handotai Kankyu Shinkokai | Integrated light-triggered and light-quenched static induction thyristor and making method thereof |
| US4914043A (en) * | 1986-09-26 | 1990-04-03 | Zaidan Hojin Handotai Kenkyu Shinkokai | Method of making an integrated light-triggered and light-quenched static induction thyristor |
| JPH02109366A (ja) * | 1988-10-18 | 1990-04-23 | Yazaki Corp | 集積化光トリガ・光クエンチ静電誘導サイリスタ |
| JPH0313757U (ja) * | 1989-06-26 | 1991-02-12 | ||
| JPH04115992U (ja) * | 1991-03-28 | 1992-10-15 | 新明和工業株式会社 | 貨物自動車の荷箱 |
| JPH0685244A (ja) * | 1992-04-07 | 1994-03-25 | Toyo Electric Mfg Co Ltd | 静電誘導バッファ構造を有する半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0158186A3 (en) | 1988-06-22 |
| DE3588041T2 (de) | 1996-01-18 |
| CA1302521C (en) | 1992-06-02 |
| JPH0779159B2 (ja) | 1995-08-23 |
| EP0158186B1 (en) | 1995-07-19 |
| DE3588041D1 (de) | 1995-08-24 |
| US5017991A (en) | 1991-05-21 |
| EP0158186A2 (en) | 1985-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60198779A (ja) | 光クエンチ可能なサイリスタ装置 | |
| KR940008261B1 (ko) | 전력용 반도체장치 | |
| US4975755A (en) | Optically controllable static induction thyristor device | |
| JPH06163907A (ja) | 電圧駆動型半導体装置 | |
| US5317171A (en) | MOS gated thyristor with remote turn-off electrode | |
| US6259123B1 (en) | High voltage power MOS device | |
| US5319222A (en) | MOS gated thyristor having on-state current saturation capability | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| SU1088676A3 (ru) | Тиристор | |
| JPH0550861B2 (ja) | ||
| JPH0324789B2 (ja) | ||
| US4649410A (en) | Radiation controllable thyristor with multiple non-concentric amplified stages | |
| JP3028803B2 (ja) | 半導体装置 | |
| JPH0531311B2 (ja) | ||
| Nishizawa et al. | Functional integration of the light-triggered static induction thyristor and the static induction phototransistor | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3023858B2 (ja) | 光静電誘導サイリスタの駆動回路 | |
| JPS61148874A (ja) | 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPH043114B2 (ja) | ||
| JPH0370909B2 (ja) | ||
| JPS62188271A (ja) | 静電誘導サイリスタを含む半導体装置 | |
| JPH0697692B2 (ja) | 半導体装置 | |
| JPH07254697A (ja) | 光静電誘導サイリスタ | |
| JPS63157478A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JPH06151883A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |