JPH0550861B2 - - Google Patents
Info
- Publication number
- JPH0550861B2 JPH0550861B2 JP59259673A JP25967384A JPH0550861B2 JP H0550861 B2 JPH0550861 B2 JP H0550861B2 JP 59259673 A JP59259673 A JP 59259673A JP 25967384 A JP25967384 A JP 25967384A JP H0550861 B2 JPH0550861 B2 JP H0550861B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity density
- low impurity
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 108
- 238000010791 quenching Methods 0.000 claims description 70
- 230000006698 induction Effects 0.000 claims description 52
- 230000003287 optical effect Effects 0.000 claims description 48
- 230000000171 quenching effect Effects 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000003068 static effect Effects 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 11
- 230000001960 triggered effect Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims 13
- 230000001678 irradiating effect Effects 0.000 claims 13
- 239000012212 insulator Substances 0.000 claims 10
- 238000002955 isolation Methods 0.000 claims 3
- 108091006146 Channels Proteins 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光トリガ・光クエンチ可能な静電誘
導サイリスタ（Static Induction Thyristor、以
下SIサイリスタと略称する）と絶縁ゲート型半導
体素子との集積化構造に関する。簡単なバイアス
回路と、トリガ用光パルス及びクエンチ用光パル
スだけで大電力を高速、高効率で直交交換でき、
制御回路と大電力部分を完全に分離でき、さら
に、従来の半導体製造プロセスで容易に製作でい
きることから、大電力変換装置等に利用されるも
のである。
導サイリスタ（Static Induction Thyristor、以
下SIサイリスタと略称する）と絶縁ゲート型半導
体素子との集積化構造に関する。簡単なバイアス
回路と、トリガ用光パルス及びクエンチ用光パル
スだけで大電力を高速、高効率で直交交換でき、
制御回路と大電力部分を完全に分離でき、さら
に、従来の半導体製造プロセスで容易に製作でい
きることから、大電力変換装置等に利用されるも
のである。
SIサイリスタの光によるオン・オフ動作は、本
願発明者によつて既に提案され、特公平１−3069
号、『静電誘導サイリスタを含む半導体装置』、特
開昭59−54937号『光クエンチ可能なサイリスタ
装置』、特願昭59−175734号「光トリガ・光クエ
ンチ静電誘導サイリスタ」及び特願昭59−176957
号「光トリガ・光クエンチ静電誘導サイリスタ」
に開示されている。集積化構造の例は、クエンチ
用光感応素子として縦形静電誘導ホトトランジス
タ（Static Induction Phototransistor、以下SI
ホトトランジスタと略称する。）を集積化した直
接光トリガ・光クエンチSIサイリスタが、前記特
願昭59−54937号「光クエンチ可能なサイリスタ
装置」に提案されている。また、トリガ用光感応
素子として縦形SIホトトランジスタまたは、縦形
静電誘導ホトサイリスタ（Static Induction
Photo Thyristor、以下SIホトサイリスタと略称
する。）を集積化し、クエンチ用光感応素子とし
て縦形SIホトトランジスタ、縦形SIホトサイリス
タ、縦形SITとドライブ用SIホトトランジスタ、
縦形SIホトサイリスタとドライブ用SIホトトラン
ジスタとクエンチ用SIホトトラジスタ等を集積化
した、間接光トリガ・光クエンチSIサイリスタが
前記特願昭59−176957号「光トリガ・光クエンチ
静電誘導サイリスタ」に提案されている。
願発明者によつて既に提案され、特公平１−3069
号、『静電誘導サイリスタを含む半導体装置』、特
開昭59−54937号『光クエンチ可能なサイリスタ
装置』、特願昭59−175734号「光トリガ・光クエ
ンチ静電誘導サイリスタ」及び特願昭59−176957
号「光トリガ・光クエンチ静電誘導サイリスタ」
に開示されている。集積化構造の例は、クエンチ
用光感応素子として縦形静電誘導ホトトランジス
タ（Static Induction Phototransistor、以下SI
ホトトランジスタと略称する。）を集積化した直
接光トリガ・光クエンチSIサイリスタが、前記特
願昭59−54937号「光クエンチ可能なサイリスタ
装置」に提案されている。また、トリガ用光感応
素子として縦形SIホトトランジスタまたは、縦形
静電誘導ホトサイリスタ（Static Induction
Photo Thyristor、以下SIホトサイリスタと略称
する。）を集積化し、クエンチ用光感応素子とし
て縦形SIホトトランジスタ、縦形SIホトサイリス
タ、縦形SITとドライブ用SIホトトランジスタ、
縦形SIホトサイリスタとドライブ用SIホトトラン
ジスタとクエンチ用SIホトトラジスタ等を集積化
した、間接光トリガ・光クエンチSIサイリスタが
前記特願昭59−176957号「光トリガ・光クエンチ
静電誘導サイリスタ」に提案されている。
本発明の第１０図は、前記特願昭59−54937号
「光クエンチ可能なサイリスタ装置」に提案され
ている直接光トリガ・光クエンチSIサイリスタの
構造例である。第二ベースにもSITゲート構造を
有する単一ゲート形SIサイリスタと縦形SIホトト
ランジスタが同一基板上に集積化され、単一ゲー
ト形SIサイリスタのゲートとSIホトトランジスタ
のソースが電気的に共通にされていることを特徴
としている。
「光クエンチ可能なサイリスタ装置」に提案され
ている直接光トリガ・光クエンチSIサイリスタの
構造例である。第二ベースにもSITゲート構造を
有する単一ゲート形SIサイリスタと縦形SIホトト
ランジスタが同一基板上に集積化され、単一ゲー
ト形SIサイリスタのゲートとSIホトトランジスタ
のソースが電気的に共通にされていることを特徴
としている。
前記特願昭59−54937号「光クエンチ可能なサ
イリスタ装置」及び前記特願昭59−176957号「光
トリガ・光クエンチ静電誘導サイリスタ」に提案
されている集積化構造例では、光クエンチ用SIホ
トトランジスタ及び光クエンチ用SITは、すべて
縦形平面ゲート構造である。さらに、SITは表面
P+領域をドレインとして用いる。
イリスタ装置」及び前記特願昭59−176957号「光
トリガ・光クエンチ静電誘導サイリスタ」に提案
されている集積化構造例では、光クエンチ用SIホ
トトランジスタ及び光クエンチ用SITは、すべて
縦形平面ゲート構造である。さらに、SITは表面
P+領域をドレインとして用いる。
主SIサイリスタを高速クエンチするためには、
主SIサイリスタのゲートを負にバイアスする必要
があるが、前記特願昭59−54937号「光クエンチ
可能なサイリスタ装置」及び前記特願昭59−
176957号「光トリガ・光クエンチ静電誘導サイリ
スタ」に提案されている集積化構造では、主SIサ
イリスタのゲートに加えられる負のバイアス電圧
は、主SIサイリスタのゲート−カソード間の耐圧
でなく、光クエンチ用SIホトトランジスタまたは
光クエンチ用SITの特性で制限される。すなわ
ち、第１０図に示す縦形平面ゲート構造で、しか
も、表面側p+領域ドレインとして用いるSITで
は、ソース−ドレイン間、ゲート−ドレイン間の
耐圧をあまり大きくできないために、主SIサイリ
スタのゲートに主SIサイリスタのゲート−カソー
ド間の耐圧程度の負の電圧を加えることはできな
い。このために、クエンチ速度は制限される。
主SIサイリスタのゲートを負にバイアスする必要
があるが、前記特願昭59−54937号「光クエンチ
可能なサイリスタ装置」及び前記特願昭59−
176957号「光トリガ・光クエンチ静電誘導サイリ
スタ」に提案されている集積化構造では、主SIサ
イリスタのゲートに加えられる負のバイアス電圧
は、主SIサイリスタのゲート−カソード間の耐圧
でなく、光クエンチ用SIホトトランジスタまたは
光クエンチ用SITの特性で制限される。すなわ
ち、第１０図に示す縦形平面ゲート構造で、しか
も、表面側p+領域ドレインとして用いるSITで
は、ソース−ドレイン間、ゲート−ドレイン間の
耐圧をあまり大きくできないために、主SIサイリ
スタのゲートに主SIサイリスタのゲート−カソー
ド間の耐圧程度の負の電圧を加えることはできな
い。このために、クエンチ速度は制限される。
また、前記特願昭59−54937号「光クエンチ可
能なサイリスタ装置」及び前記昭和59年８月25日
出願「光トリガ・光クエンチ静電誘導サイリス
タ」に提案されている集積化構造例は、すべて接
合形のSITまたはSIサイリスタで構成されてい
る。このため小数キヤリアの蓄積効果で、光クエ
ンチ用SITまたは光クエンチ用SIホトトランジス
タの動作速度が制限される。また、光クエンチ用
SITをゲートを順方向にバイアスして動作させる
場合には、SITのゲートに大きな電流を供給して
やらねばならない。特に、光でSITを駆動する場
合は、電気的に供給できる電流よりもかなり小さ
な電流しか供給できないため、このことが問題に
なる。
能なサイリスタ装置」及び前記昭和59年８月25日
出願「光トリガ・光クエンチ静電誘導サイリス
タ」に提案されている集積化構造例は、すべて接
合形のSITまたはSIサイリスタで構成されてい
る。このため小数キヤリアの蓄積効果で、光クエ
ンチ用SITまたは光クエンチ用SIホトトランジス
タの動作速度が制限される。また、光クエンチ用
SITをゲートを順方向にバイアスして動作させる
場合には、SITのゲートに大きな電流を供給して
やらねばならない。特に、光でSITを駆動する場
合は、電気的に供給できる電流よりもかなり小さ
な電流しか供給できないため、このことが問題に
なる。
本発明の目的は、上記の問題点を解決するため
に、光クエンチ用素子に絶縁ゲート形電界効果ト
ランジスタ（以下MISFETと略称する）または
絶縁ゲート形静電誘導トランジスタ（以下
MISSITと略称する）とMISFETまたはMISSIT
を駆動するためのバイポーラホトトランジスタ
（以下BPTと略称する）またはSIホトトランジス
タを用いる回路形式と集積化の新規な構造を提案
することである。
に、光クエンチ用素子に絶縁ゲート形電界効果ト
ランジスタ（以下MISFETと略称する）または
絶縁ゲート形静電誘導トランジスタ（以下
MISSITと略称する）とMISFETまたはMISSIT
を駆動するためのバイポーラホトトランジスタ
（以下BPTと略称する）またはSIホトトランジス
タを用いる回路形式と集積化の新規な構造を提案
することである。
本発明の他の目的は、比較的容易に集積化構造
が製作できる新規な光トリガ・光クエンチSIサイ
リスタを提供することである。
が製作できる新規な光トリガ・光クエンチSIサイ
リスタを提供することである。
本発明のさらに別の目的は絶縁ゲート形半導体
素子を光クエン用素子として用いることにより、
接合形と比較して小さな電流で駆動でき、さらに
少数キヤリアの蓄積効果がないから極めて高速動
作が実現できる光トリガ・光クエンチSIサイリス
タを提供することである。
素子を光クエン用素子として用いることにより、
接合形と比較して小さな電流で駆動でき、さらに
少数キヤリアの蓄積効果がないから極めて高速動
作が実現できる光トリガ・光クエンチSIサイリス
タを提供することである。
さらに本発明の別の目的は、ゲート−ソース
間、ゲート−ドレイン間の耐圧を大きくすること
ができ、高速にクエンチ可能な光トリガ・光クエ
ンチSIサイリスタを提供することである。
間、ゲート−ドレイン間の耐圧を大きくすること
ができ、高速にクエンチ可能な光トリガ・光クエ
ンチSIサイリスタを提供することである。
以下、図面を参照して本発明の実施例を説明す
る。
る。
第１図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用光感応素子として
絶縁ゲート形電界効果トランジスタ（以下
MISFETと略称する）とMISFETを駆動するた
めのバイポーラホトトランジスタ（以下BPTと
略称する）を用いる実施例を示す。
SIサイリスタで、光クエンチ用光感応素子として
絶縁ゲート形電界効果トランジスタ（以下
MISFETと略称する）とMISFETを駆動するた
めのバイポーラホトトランジスタ（以下BPTと
略称する）を用いる実施例を示す。
第１図において、主SIサイリスタは、p+アノ
ード領域１０１とn-低不純物密度領域１０２，
１０３とn+カソード領域１０４とp+ゲート領域
１０５とで構成されている。p+アノード領域１
０１とp+ゲート領域１０５の表面露出部分には、
アノード電極１３１、ゲート電極１３３がそれぞ
れ設けられている。また、n+カソード領域の表
面露出部分の一部にはカソード電極１３２が設け
られている。n+カソード領域の表面露出部分の
一部は電極が設けられていない領域がありトリガ
光が主SIサイリスタ内部に侵入しやすくしてあ
る。
ード領域１０１とn-低不純物密度領域１０２，
１０３とn+カソード領域１０４とp+ゲート領域
１０５とで構成されている。p+アノード領域１
０１とp+ゲート領域１０５の表面露出部分には、
アノード電極１３１、ゲート電極１３３がそれぞ
れ設けられている。また、n+カソード領域の表
面露出部分の一部にはカソード電極１３２が設け
られている。n+カソード領域の表面露出部分の
一部は電極が設けられていない領域がありトリガ
光が主SIサイリスタ内部に侵入しやすくしてあ
る。
光クエンチ用光感応素子としてのMISFETと
そのMISFETを駆動するためのBPTは、誘電体
領域１１０で周囲から電気的に分離された高抵抗
n-領域１１１内に設けられている。MOSトラン
ジスタは、p+とソース領域１１２とｎ領域１１
３とn-領域１１１とp+ドレイン領域１１４とｎ
領域１１３上にゲート酸化膜を介して設けられた
ゲート電極１３５と、主SIサイリスタのゲート電
極と接続されているソース電極１３６と、ドレイ
ン電極１３４とｎ領域の電極１３７とで構成され
ている。MISFETを駆動するためのBPTは、p+
エミツタ領域１１５とｎベース領域１１６とn-
領域とMISFETのドレインと共通のp+コレクタ
領域１１４とMISFETのゲート電極１３５に接
続されているエミツタ電極１３８とMISFETの
ドレイン電極と共通のコレクタ電極１３４とベー
ス電極１３９とで構成されている。
そのMISFETを駆動するためのBPTは、誘電体
領域１１０で周囲から電気的に分離された高抵抗
n-領域１１１内に設けられている。MOSトラン
ジスタは、p+とソース領域１１２とｎ領域１１
３とn-領域１１１とp+ドレイン領域１１４とｎ
領域１１３上にゲート酸化膜を介して設けられた
ゲート電極１３５と、主SIサイリスタのゲート電
極と接続されているソース電極１３６と、ドレイ
ン電極１３４とｎ領域の電極１３７とで構成され
ている。MISFETを駆動するためのBPTは、p+
エミツタ領域１１５とｎベース領域１１６とn-
領域とMISFETのドレインと共通のp+コレクタ
領域１１４とMISFETのゲート電極１３５に接
続されているエミツタ電極１３８とMISFETの
ドレイン電極と共通のコレクタ電極１３４とベー
ス電極１３９とで構成されている。
主SIサイリスタのゲート−カソード間は、耐圧
向上のためにベベル状にエツチングされている。
向上のためにベベル状にエツチングされている。
実際には、例えば不純物密度１〜２×1013cm
-3、厚さ約400μｍのn-基板上に拡散でp+ゲート
領域（不純物密度1.5〜２×1019cm-3、厚さ10μｍ、
p+ゲート間の間隔約3.5μｍ）を設け、さらにエピ
タキシヤル成長で約10μｍのゲート−カーソド間
低不純物密度領域を作成する方法では、アノード
−カソード間素子電圧2500V、ゲート−カソード
間耐圧180Vが得られている。
-3、厚さ約400μｍのn-基板上に拡散でp+ゲート
領域（不純物密度1.5〜２×1019cm-3、厚さ10μｍ、
p+ゲート間の間隔約3.5μｍ）を設け、さらにエピ
タキシヤル成長で約10μｍのゲート−カーソド間
低不純物密度領域を作成する方法では、アノード
−カソード間素子電圧2500V、ゲート−カソード
間耐圧180Vが得られている。
また、表面の絶縁膜１７１は、酸化物が一般的
であるが、窒化膜等の絶縁膜でもよい。
であるが、窒化膜等の絶縁膜でもよい。
次に、第１図に示す光トリガ・光クエンチSIサ
イリスタの動作を説明する。通常、主SIサイリス
タのカソードＫは接地されていて、アノードＡは
負荷を介してアノードバイアス電圧VAKに接続さ
れている。MISFETのドレイン（BPTのコレク
タ）は、負の電圧VD１５３にバイアスされてい
る。負の電圧VD１５３の値は、トリガ用光パル
スLT１６１、クエンチ用光パルスLQ１６２共に
切れている状態で、主SIサイリスタのゲートバイ
アスが、主SIサイリスタがアノードバイアス電圧
VAKをブロツクする条件になる様に設定される。
さらに、特に主SIサイリスタが、ゲートがゼロバ
イアスでアノード−カソード間に電流が流れるノ
ーマリオン特性の場合には、主SIサイリスタのゲ
ートに抵抗を介してVD１５３を加えるバイアス
回路もある。さらに、MISFETのｎ領域１１３、
BPTのｎベース領域１１６を、負荷を介してバ
イアスまたは接地する回路もある。
イリスタの動作を説明する。通常、主SIサイリス
タのカソードＫは接地されていて、アノードＡは
負荷を介してアノードバイアス電圧VAKに接続さ
れている。MISFETのドレイン（BPTのコレク
タ）は、負の電圧VD１５３にバイアスされてい
る。負の電圧VD１５３の値は、トリガ用光パル
スLT１６１、クエンチ用光パルスLQ１６２共に
切れている状態で、主SIサイリスタのゲートバイ
アスが、主SIサイリスタがアノードバイアス電圧
VAKをブロツクする条件になる様に設定される。
さらに、特に主SIサイリスタが、ゲートがゼロバ
イアスでアノード−カソード間に電流が流れるノ
ーマリオン特性の場合には、主SIサイリスタのゲ
ートに抵抗を介してVD１５３を加えるバイアス
回路もある。さらに、MISFETのｎ領域１１３、
BPTのｎベース領域１１６を、負荷を介してバ
イアスまたは接地する回路もある。
上記のバイアス条件で、主SIサイリスタがオフ
している状態において、トリガ用光パルスLT１
６１が主SIサイリスタに照射される。主SIサイリ
スタ内部に侵入した光により、n-低不純物密度
領域１０２，１０３で電子−正孔対が発生する。
発生した電子−正孔対のうちの正孔はp+ゲート
領域１０５に蓄積して、その結果p+ゲート領域
及び、p+ゲート領域で挟まれたチヤンネル領域
の電子に対するポテンシヤルが低くなり、n+カ
ソード領域１０４からn-低不純物密度領域１０
２へ注入される電子の量が増加する。また、光に
より発生する電子−正孔対のうちの電子でn-低
不純物密度領域１０２付近で発生したものは、
p+アノード領域１０１とn-低不純物密度領域１
０２の接合付近の第２ベースに蓄積して、その結
果第２ベースの正孔に対するポテンシヤルが低く
なり、p+アノード領域１０１からの正孔の注入
量が増加する。光で発生した電子−正孔対に加え
て、n+カソード領域１０４から注入される電子
とp+アノード領域１０１から注入される正孔に
より、さらにチヤンネル及び第二ベースのポテン
シヤルが低下し、電子、正孔の注入が増加し、主
SIサイリスタは、ターン・オンする。一度ター
ン・オンすればトリガ用光パルスLT１６１が切
れても主SIサイリスタはオン状態を保つ、次にク
エンチ用光パルスLQ１６２がMISFET駆動用の
BPTに照射される。BPTに入射した光により発
生した電子−正孔対のうちの電子は、ｎベース領
域１１６に蓄積し、BPTはオンする。その結果、
MISFETのゲートにBPTのコレクタバイアスで
あるVDが加わり、MISFETもオンする。このこ
とにより、主SIサイリスタのp+ゲート領域１０
５に蓄積していた正孔がMISFETを通して引き
抜かれ、p+ゲート領域１０５の電子に対するポ
テンシヤルが高くなり、カソードからの電子の注
入が阻止され、第２ベースの正孔に対するポテン
シヤルも高くなり、p+アノード領域１０１から
の正孔の注入も阻止され、主SIサイリスタはター
ン・オフする。一度ターン・オフすれば、クエン
チ用光パルスLQ１６２が切れてBPTがオフし、
MOSトランジスタがオフしても、主SIサイリス
タは、オフ状態を保つ。上記のプロセスで光のみ
によるオン・オフ動作が実現される。
している状態において、トリガ用光パルスLT１
６１が主SIサイリスタに照射される。主SIサイリ
スタ内部に侵入した光により、n-低不純物密度
領域１０２，１０３で電子−正孔対が発生する。
発生した電子−正孔対のうちの正孔はp+ゲート
領域１０５に蓄積して、その結果p+ゲート領域
及び、p+ゲート領域で挟まれたチヤンネル領域
の電子に対するポテンシヤルが低くなり、n+カ
ソード領域１０４からn-低不純物密度領域１０
２へ注入される電子の量が増加する。また、光に
より発生する電子−正孔対のうちの電子でn-低
不純物密度領域１０２付近で発生したものは、
p+アノード領域１０１とn-低不純物密度領域１
０２の接合付近の第２ベースに蓄積して、その結
果第２ベースの正孔に対するポテンシヤルが低く
なり、p+アノード領域１０１からの正孔の注入
量が増加する。光で発生した電子−正孔対に加え
て、n+カソード領域１０４から注入される電子
とp+アノード領域１０１から注入される正孔に
より、さらにチヤンネル及び第二ベースのポテン
シヤルが低下し、電子、正孔の注入が増加し、主
SIサイリスタは、ターン・オンする。一度ター
ン・オンすればトリガ用光パルスLT１６１が切
れても主SIサイリスタはオン状態を保つ、次にク
エンチ用光パルスLQ１６２がMISFET駆動用の
BPTに照射される。BPTに入射した光により発
生した電子−正孔対のうちの電子は、ｎベース領
域１１６に蓄積し、BPTはオンする。その結果、
MISFETのゲートにBPTのコレクタバイアスで
あるVDが加わり、MISFETもオンする。このこ
とにより、主SIサイリスタのp+ゲート領域１０
５に蓄積していた正孔がMISFETを通して引き
抜かれ、p+ゲート領域１０５の電子に対するポ
テンシヤルが高くなり、カソードからの電子の注
入が阻止され、第２ベースの正孔に対するポテン
シヤルも高くなり、p+アノード領域１０１から
の正孔の注入も阻止され、主SIサイリスタはター
ン・オフする。一度ターン・オフすれば、クエン
チ用光パルスLQ１６２が切れてBPTがオフし、
MOSトランジスタがオフしても、主SIサイリス
タは、オフ状態を保つ。上記のプロセスで光のみ
によるオン・オフ動作が実現される。
第２図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのBPTを用
いる回路形式で、主SIサイリスタが平面ゲート形
SIサイリスタで構成されている実施例を示す。
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのBPTを用
いる回路形式で、主SIサイリスタが平面ゲート形
SIサイリスタで構成されている実施例を示す。
第２図において、主SIサイリスタは、p+アノ
ード領域２０１とn-低不純物密度領域２０２と
n+カソード領域２０４とp+ゲート領域２０５と
で構成されていて、p+アノード領域２０１、n+
カソード領域２０４及びp+ゲート領域２０５の
表面露出部分にはそれぞれアノード電極２３１、
カソード電極２３２及びゲート電極２３３が設け
られている。
ード領域２０１とn-低不純物密度領域２０２と
n+カソード領域２０４とp+ゲート領域２０５と
で構成されていて、p+アノード領域２０１、n+
カソード領域２０４及びp+ゲート領域２０５の
表面露出部分にはそれぞれアノード電極２３１、
カソード電極２３２及びゲート電極２３３が設け
られている。
光クエンチ用感応素子としてのMISFETとそ
のMISFETを駆動するためのBPTは、第１図に
示す実施例と同様の構造である。
のMISFETを駆動するためのBPTは、第１図に
示す実施例と同様の構造である。
LT２６１はトリガ用光パルス、LQ２６２はク
エンチ用光パルスである。また、動作は第１図に
示す実施例と同じである。
エンチ用光パルスである。また、動作は第１図に
示す実施例と同じである。
平面ゲート形SIサイリスタとMISFETを集積
化するのは、構造的に比較的簡単である。もちろ
ん、主SIサイリスタを切り込みゲート形にする構
造もある。
化するのは、構造的に比較的簡単である。もちろ
ん、主SIサイリスタを切り込みゲート形にする構
造もある。
第３図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込みゲート形SIサイリスタで構成されてい
る実施例を示す。
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込みゲート形SIサイリスタで構成されてい
る実施例を示す。
第３図において、主SIサイリスタは、第１図に
示す実施例と同様の構造である。
示す実施例と同様の構造である。
MISFETは、誘電体領域３１０で周囲から電
気的に分離された領域内に設けられていて、p+
ソース領域３１２とｎ領域３１３とn-領域３１
１とp+ドレイン領域３１４とn+領域３１７とｎ
領域３１３上にゲート酸化膜を介して設けられた
ゲート電極３３５と、主SIサイリスタのゲート電
極３３３と接続されているソース電極３３６と、
ドレイン電極３３４とｎ領域の電極３３７とn+
領域の電極３３８とで構成されている。
MISFETを駆動するためのSIホトトランジスタ
は、p+ソース領域３２１とp-（n-）高抵抗領域３
２２とp+ドレイン領域３２３とn+ゲート領域３
２４と、MISFETのゲート電極３３５に接続さ
れているソース電極３４３と、ドレイン電極３４
１とゲート電極３４２とで構成されている。ドレ
イン電極３４１とゲート電極３４２は、光を透過
する材料を用いると有効である。
気的に分離された領域内に設けられていて、p+
ソース領域３１２とｎ領域３１３とn-領域３１
１とp+ドレイン領域３１４とn+領域３１７とｎ
領域３１３上にゲート酸化膜を介して設けられた
ゲート電極３３５と、主SIサイリスタのゲート電
極３３３と接続されているソース電極３３６と、
ドレイン電極３３４とｎ領域の電極３３７とn+
領域の電極３３８とで構成されている。
MISFETを駆動するためのSIホトトランジスタ
は、p+ソース領域３２１とp-（n-）高抵抗領域３
２２とp+ドレイン領域３２３とn+ゲート領域３
２４と、MISFETのゲート電極３３５に接続さ
れているソース電極３４３と、ドレイン電極３４
１とゲート電極３４２とで構成されている。ドレ
イン電極３４１とゲート電極３４２は、光を透過
する材料を用いると有効である。
LT３６１は、トリガ用光パルス、LQE３６２
は、クエンチ用光パルスである。
は、クエンチ用光パルスである。
MISFETを駆動するための光感応素子として
高速・高光感度のSIホストトランジスタを用いる
ことにより、より微弱な光エネルギーでより高速
な光クエンチが実現できる。
高速・高光感度のSIホストトランジスタを用いる
ことにより、より微弱な光エネルギーでより高速
な光クエンチが実現できる。
第４図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込ゲート形SIサイリスタで構成されてい
て、MISFETとSIホトトランジスタは、半導体
基板内に設けられた周囲から電気的に分離された
領域内に設けられている実施例を示す。
SIサイリスタで、光クエンチ用感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込ゲート形SIサイリスタで構成されてい
て、MISFETとSIホトトランジスタは、半導体
基板内に設けられた周囲から電気的に分離された
領域内に設けられている実施例を示す。
第４図において、主SIサイリスタとMISFET
は、第３図に示す実施例と同様の構造である。
は、第３図に示す実施例と同様の構造である。
SIホトトランジスタは、誘電体領域４１１で周
囲から電気的に分離された領域内に設けられてい
て、p+ソース領域４２１とp-（n-）高抵抗領域４
２２とp+ドレイン領域４２３とゲート電極４４
２と、MISFETのゲート電極４３５と接続され
ているソース電極４４３と、ドレイン電極４４１
とで構成されている。電極として光を透過する材
料を選ぶことは有効である。
囲から電気的に分離された領域内に設けられてい
て、p+ソース領域４２１とp-（n-）高抵抗領域４
２２とp+ドレイン領域４２３とゲート電極４４
２と、MISFETのゲート電極４３５と接続され
ているソース電極４４３と、ドレイン電極４４１
とで構成されている。電極として光を透過する材
料を選ぶことは有効である。
LT４６１はトリガ用光パルス、LQ４６２はク
エンチ用光パルスである。
エンチ用光パルスである。
第５図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込みゲート形SIサイリスタで構成されてい
て、MISFETとSIホトトランジスタは、半導体
基板上のエピタキシヤル成長層内に設けられた周
囲から電気的に分離された領域内に設けられてい
る実施例を示す。
SIサイリスタで、光クエンチ用光感応素子として
MISFETとMISFETを駆動するためのSIホトト
ランジスタを用いる回路形式で、主SIサイリスタ
が埋め込みゲート形SIサイリスタで構成されてい
て、MISFETとSIホトトランジスタは、半導体
基板上のエピタキシヤル成長層内に設けられた周
囲から電気的に分離された領域内に設けられてい
る実施例を示す。
第５図において、主SIサイリスタとMISFET
とSIホトトランジスタのそれぞれの構造は、第４
図に示す実施例と同様である。
とSIホトトランジスタのそれぞれの構造は、第４
図に示す実施例と同様である。
第５図に示す実施例の特徴は、MISFETとSI
ホトトランジスタが半導体基板のエピタキシヤル
成長層５０３′内に設けられていることである。
ホトトランジスタが半導体基板のエピタキシヤル
成長層５０３′内に設けられていることである。
LT５６１は、トリガ用光パルス、LQ５６２
は、クエンチ用光パルスである。
は、クエンチ用光パルスである。
第６図は、本発明による光トリガ・光クエンチ
SIサイリスタで、光クエンチ用光感応素子として
MISSITまたはMISFETとMISSITまたは
MISSITを駆動するためのSIホトトランジスタを
用いる回路形式で、主SIサイリスタが切り込み形
MOSゲートSIサイリスタで構成されていて、
MISSITまたはMISFETは、縦形切り込みゲート
形MISSITまたはMISFETで構成されていて、SI
ホストトランジスタは、縦形切り込みゲートSIホ
トトランジスタで構成されている実施例を示す。
SIサイリスタで、光クエンチ用光感応素子として
MISSITまたはMISFETとMISSITまたは
MISSITを駆動するためのSIホトトランジスタを
用いる回路形式で、主SIサイリスタが切り込み形
MOSゲートSIサイリスタで構成されていて、
MISSITまたはMISFETは、縦形切り込みゲート
形MISSITまたはMISFETで構成されていて、SI
ホストトランジスタは、縦形切り込みゲートSIホ
トトランジスタで構成されている実施例を示す。
第６図において、主SIサイリスタは、p+アノ
ード領域６０１とn-低不純物密度領域５０２と
ｐ形領域６０７，６０８とn+カソード領域６０
４とp+領域６０６とMOSゲート電極６３３とア
ノード電極６３１とカソード電極６３２とで構成
されている。各電極は、光を透過する材料を用い
ることが有効である。MISSITまたはMISFET
は、p+ソース領域６５１とｐ領域６５２，６５
３とp-領域６５４とp+ドレイン領域６５５とn+
領域６５６とMOSゲート電極６３５と、主SIサ
イリスタのゲート電極６３３及びp+領域６０６
の電極６３９に接続されているソース電極６３６
と、ドレイン電極６３４とで構成されていて、誘
電体領域６１０により周辺から電気的に分離され
ている。SIホトトランジスタは、p+ソース領域
６２１とp-（n-）領域６２２とp+ドレイン領域６
２３のn+ゲート領域６２４とドレイン電極４２
１とゲート電極６４２と、MISSITまたは
MISFETのゲート電極６３５と接続されている
ソース電極６４３とで構成されていて、誘電体領
域６１１により周辺から電気的に分離されてい
る。p+ソース領域６２１の表面露出部分には、
ソース電極が設けられていない領域があり、光が
侵入しやすいようにしてある。
ード領域６０１とn-低不純物密度領域５０２と
ｐ形領域６０７，６０８とn+カソード領域６０
４とp+領域６０６とMOSゲート電極６３３とア
ノード電極６３１とカソード電極６３２とで構成
されている。各電極は、光を透過する材料を用い
ることが有効である。MISSITまたはMISFET
は、p+ソース領域６５１とｐ領域６５２，６５
３とp-領域６５４とp+ドレイン領域６５５とn+
領域６５６とMOSゲート電極６３５と、主SIサ
イリスタのゲート電極６３３及びp+領域６０６
の電極６３９に接続されているソース電極６３６
と、ドレイン電極６３４とで構成されていて、誘
電体領域６１０により周辺から電気的に分離され
ている。SIホトトランジスタは、p+ソース領域
６２１とp-（n-）領域６２２とp+ドレイン領域６
２３のn+ゲート領域６２４とドレイン電極４２
１とゲート電極６４２と、MISSITまたは
MISFETのゲート電極６３５と接続されている
ソース電極６４３とで構成されていて、誘電体領
域６１１により周辺から電気的に分離されてい
る。p+ソース領域６２１の表面露出部分には、
ソース電極が設けられていない領域があり、光が
侵入しやすいようにしてある。
また、電極として透明材料を選ぶことも有効で
ある。
ある。
LT６６１はトリガ用光パルス、LQはクエンチ
用光パルスである。
用光パルスである。
第１図乃至第６図に示す実施例の主サイリスタ
は、埋め込みゲート形SIサイリスタの他に平面ゲ
ート形SIサイリスタ切り込みゲート形SIサイリス
タでもよい。また、ゲート・ターン・オフ・サイ
リスタ（GTO）でもよい。さらに、p+アノード
領域とn-低不純物密度領域の接合面に形成され
ている第２ベース領域にn+領域を周期的に設け
て、SIT構造にすることにより光感度を向上させ
ることも有効である。
は、埋め込みゲート形SIサイリスタの他に平面ゲ
ート形SIサイリスタ切り込みゲート形SIサイリス
タでもよい。また、ゲート・ターン・オフ・サイ
リスタ（GTO）でもよい。さらに、p+アノード
領域とn-低不純物密度領域の接合面に形成され
ている第２ベース領域にn+領域を周期的に設け
て、SIT構造にすることにより光感度を向上させ
ることも有効である。
第１図乃至第６図に示す実施例は、主サイリス
タを直接トリガする直接トリガ形式であるが、増
幅用SIホトトランジスタまたはSIサイリスタを集
積化する構造もある。
タを直接トリガする直接トリガ形式であるが、増
幅用SIホトトランジスタまたはSIサイリスタを集
積化する構造もある。
第７図及び第８図は横型構成のSIサイリスタに
よる集積化構造例を示す。SIサイリスタ部分はポ
リシリコン層８００中に絶縁層８０１を介して形
成された高抵抗半導体領域８０２の中に形成され
ている。８１０及び８１２はそれぞれn+カソー
ド領域、p+アノード領域であり、p+領域８０９
はSIサイリスタの第１ゲート、n+領域８１１は
第２ゲートとなつている。第７図の実施例では第
２ゲート領域８１１は浮遊状態となされている。
８１３は第１ゲート電極、８１４はカソード電
極、８１５はアノード電極を示す。クエンチ用光
感応素子は別の島状高抵抗半導体層領域８０３内
に形成されている。ｐチヤンネルのMOSFETも
しくはMOSSITとそのゲート部分をドライブす
るバイポーラホトトランジスタによつて構成され
ている。p+領域８０８はMOSトランジスタ部分
のソース領域、p+領域８０６は同じくドレイン
領域となつている。ｎ領域８０７はMOSトラン
ジスタのチヤンネル部分であり、電極８１９はゲ
ート電極である。ソース電極８２０はSIサイリス
タのゲート電極８１３と共通になされている。８
２１はｎ領域８０７への電極を示す。８１８はド
レイン電極である。さらに、p+領域８０５はバ
イポーラホトトランジスタのエミツタ領域、ｎ領
域８０４はベース領域、p+領域８０６はコレク
タ領域である。また８１７はエミツタ電極、８１
６はベース電極を示す。エミツタ電極８１７とゲ
ート電極８１９は共通になされている。光フアイ
バ８２４によつて導入される光クエンチパルス
LQ８２５によつて高抵抗層８０３中には電子正
孔対が生成される。この光パルスLQ８２５によ
つてバイポーラホトトランジスタが導通される
と、（−）符号にバイアスれているコレクタ（同
時にドレイン）端子の電位がゲート電極８１９に
現われる。すなわち、MOSトランジスタを導通
させるように働くわけである。従つて、SIサイリ
スタのp+ゲート領域８０９にサイリスタのオン
状態において蓄積されている正孔はｐチヤンネル
MOSトランジスタを通してドレイン電極８１８
へ放電されるわけである。すなわち、光によるク
エンチが行なわれる。光フアイバ８２２によつて
導入されるトリガ用光パルスLT８２３によつて
高抵抗層８０２内に発生した電子−正孔対のうち
電子はn+ゲート領域８１１に蓄積され、正孔は
p+ゲート領域８０９に蓄積される。すなわち、
光によつて発生する電子−正孔対の両方ともSIサ
イリスタを導通させるように働くわけで、第７図
の実施例に示されたダブルゲート型SIサイリスタ
は光トリガ感度が極めて高い。n+領域８１１と
p+アノード８１２によつて形成されるSITゲート
構造によつて、p+アノード８１２からの正孔注
入も制御されており、同時にカソード側もp+ゲ
ート８０９、n+カソード８１０によつて形成さ
れるSITゲート構造によつてn+カソード８１０か
らの電子注入が制御されるわけである。第７図の
例では、n+ゲート領域８１１は浮遊状態となつ
ている。当然のことながら光パルスLT８２３が
照射されていないときにはSIサイリスタはオフ状
態となつている必要があるため、n+ゲート８１
１はノーマリオフゲートとなるようになされてい
る。
よる集積化構造例を示す。SIサイリスタ部分はポ
リシリコン層８００中に絶縁層８０１を介して形
成された高抵抗半導体領域８０２の中に形成され
ている。８１０及び８１２はそれぞれn+カソー
ド領域、p+アノード領域であり、p+領域８０９
はSIサイリスタの第１ゲート、n+領域８１１は
第２ゲートとなつている。第７図の実施例では第
２ゲート領域８１１は浮遊状態となされている。
８１３は第１ゲート電極、８１４はカソード電
極、８１５はアノード電極を示す。クエンチ用光
感応素子は別の島状高抵抗半導体層領域８０３内
に形成されている。ｐチヤンネルのMOSFETも
しくはMOSSITとそのゲート部分をドライブす
るバイポーラホトトランジスタによつて構成され
ている。p+領域８０８はMOSトランジスタ部分
のソース領域、p+領域８０６は同じくドレイン
領域となつている。ｎ領域８０７はMOSトラン
ジスタのチヤンネル部分であり、電極８１９はゲ
ート電極である。ソース電極８２０はSIサイリス
タのゲート電極８１３と共通になされている。８
２１はｎ領域８０７への電極を示す。８１８はド
レイン電極である。さらに、p+領域８０５はバ
イポーラホトトランジスタのエミツタ領域、ｎ領
域８０４はベース領域、p+領域８０６はコレク
タ領域である。また８１７はエミツタ電極、８１
６はベース電極を示す。エミツタ電極８１７とゲ
ート電極８１９は共通になされている。光フアイ
バ８２４によつて導入される光クエンチパルス
LQ８２５によつて高抵抗層８０３中には電子正
孔対が生成される。この光パルスLQ８２５によ
つてバイポーラホトトランジスタが導通される
と、（−）符号にバイアスれているコレクタ（同
時にドレイン）端子の電位がゲート電極８１９に
現われる。すなわち、MOSトランジスタを導通
させるように働くわけである。従つて、SIサイリ
スタのp+ゲート領域８０９にサイリスタのオン
状態において蓄積されている正孔はｐチヤンネル
MOSトランジスタを通してドレイン電極８１８
へ放電されるわけである。すなわち、光によるク
エンチが行なわれる。光フアイバ８２２によつて
導入されるトリガ用光パルスLT８２３によつて
高抵抗層８０２内に発生した電子−正孔対のうち
電子はn+ゲート領域８１１に蓄積され、正孔は
p+ゲート領域８０９に蓄積される。すなわち、
光によつて発生する電子−正孔対の両方ともSIサ
イリスタを導通させるように働くわけで、第７図
の実施例に示されたダブルゲート型SIサイリスタ
は光トリガ感度が極めて高い。n+領域８１１と
p+アノード８１２によつて形成されるSITゲート
構造によつて、p+アノード８１２からの正孔注
入も制御されており、同時にカソード側もp+ゲ
ート８０９、n+カソード８１０によつて形成さ
れるSITゲート構造によつてn+カソード８１０か
らの電子注入が制御されるわけである。第７図の
例では、n+ゲート領域８１１は浮遊状態となつ
ている。当然のことながら光パルスLT８２３が
照射されていないときにはSIサイリスタはオフ状
態となつている必要があるため、n+ゲート８１
１はノーマリオフゲートとなるようになされてい
る。
第８図はダブルゲートSIサイリスタによる横型
集積化構造の別の実施例である。第７図において
は、n+ゲート８１１は浮遊状態とし、p+ゲート
８０９のみをゲートとして使用する例を示した
が、第８図の実施例では第１ゲートのp+ゲート
８０９をノーマリオフの浮遊状態となるように構
成され、第２ゲートのn+ゲート８１１をSIサイ
リスタのゲートとする例が示されている。第７図
と共通する領域については同じ数字で示されてい
る。第８図では、n+ゲート８１１の領域にSIサ
イリスタのオン状態において蓄積されている電子
を引き抜くことでオフすることができるため、ポ
リシリコン領域８００中に絶縁層８０１を介して
形成される別の高抵抗半導体層８０３内には、ｎ
チヤンネルのMOSFETもしくはMOSSITとその
ゲートをドライブするためのバイポーラポトトラ
ンジスタが形成されている。n+領域８４４は
MOSトランジスタのソース領域、ｐ領域８４３
はチヤンネル領域、n+領域８４２はドレイン領
域である。n+領域８４１はバイパーラホトトラ
ンジスタのエミツタ領域、ｐ領域８４０はベース
領域、n+領域８４２は同時にコレクタ領域であ
る。n+領域８４４に対する電極８４９はSIサイ
リスタのn+ゲート８１１の電極８３０と共通に
なつている。８５０はｐチヤンネル８４３の電
極、８４８はMOSトランジスタのゲート電極で
あると同時にn+エミツタ８４１の電極８４６と
共通になつている。８４５はベース電極、８４７
はコレクタ及びドレイン電極で（＋）符号にバイ
アスされている。光フアイバ８２４によつて導入
される光クエンチパルスLQ８２５が照射される
とバイポーラホトトランジスタが導通し、コレク
タバイアスの（＋）電圧がゲート電極８４８に印
加される。このためｎチヤンネルのMOSトラン
ジスタが導通することになつて、SIサイリスタの
n+ゲート８１１に蓄積された電子はMOSトラン
ジスタを通して放電されることになつて光クエン
チが行なわれるわけである。
集積化構造の別の実施例である。第７図において
は、n+ゲート８１１は浮遊状態とし、p+ゲート
８０９のみをゲートとして使用する例を示した
が、第８図の実施例では第１ゲートのp+ゲート
８０９をノーマリオフの浮遊状態となるように構
成され、第２ゲートのn+ゲート８１１をSIサイ
リスタのゲートとする例が示されている。第７図
と共通する領域については同じ数字で示されてい
る。第８図では、n+ゲート８１１の領域にSIサ
イリスタのオン状態において蓄積されている電子
を引き抜くことでオフすることができるため、ポ
リシリコン領域８００中に絶縁層８０１を介して
形成される別の高抵抗半導体層８０３内には、ｎ
チヤンネルのMOSFETもしくはMOSSITとその
ゲートをドライブするためのバイポーラポトトラ
ンジスタが形成されている。n+領域８４４は
MOSトランジスタのソース領域、ｐ領域８４３
はチヤンネル領域、n+領域８４２はドレイン領
域である。n+領域８４１はバイパーラホトトラ
ンジスタのエミツタ領域、ｐ領域８４０はベース
領域、n+領域８４２は同時にコレクタ領域であ
る。n+領域８４４に対する電極８４９はSIサイ
リスタのn+ゲート８１１の電極８３０と共通に
なつている。８５０はｐチヤンネル８４３の電
極、８４８はMOSトランジスタのゲート電極で
あると同時にn+エミツタ８４１の電極８４６と
共通になつている。８４５はベース電極、８４７
はコレクタ及びドレイン電極で（＋）符号にバイ
アスされている。光フアイバ８２４によつて導入
される光クエンチパルスLQ８２５が照射される
とバイポーラホトトランジスタが導通し、コレク
タバイアスの（＋）電圧がゲート電極８４８に印
加される。このためｎチヤンネルのMOSトラン
ジスタが導通することになつて、SIサイリスタの
n+ゲート８１１に蓄積された電子はMOSトラン
ジスタを通して放電されることになつて光クエン
チが行なわれるわけである。
第７図及び第８図に示したSIサイリスタはダブ
ルゲートのうちの一方のゲートのみをゲート電極
をとつて使用する例として示されたが、当然のこ
とながら両方のゲートに電極をとり文字通りn+
ゲート８１１、p+ゲート８０９を共に使用する
ことも考えられる。この場合には配線と、光クエ
ンチ用素子がもう一つ付加されるため構造的には
複雑となるが、高速な動作となる。
ルゲートのうちの一方のゲートのみをゲート電極
をとつて使用する例として示されたが、当然のこ
とながら両方のゲートに電極をとり文字通りn+
ゲート８１１、p+ゲート８０９を共に使用する
ことも考えられる。この場合には配線と、光クエ
ンチ用素子がもう一つ付加されるため構造的には
複雑となるが、高速な動作となる。
また、第７図及び第８図の実施例では平面ゲー
ト構造のSIサイリスタが示されたが、他の埋め込
みゲート構造、切り込みゲート構造、或いは
MOS／MISゲート構造のSIサイリスタを用いて
もよいことは当然である。
ト構造のSIサイリスタが示されたが、他の埋め込
みゲート構造、切り込みゲート構造、或いは
MOS／MISゲート構造のSIサイリスタを用いて
もよいことは当然である。
また、SIサイリスタを直接光トリガする方式に
ついて示されているが、SIサイリスタのゲートを
光感応素子を介して、間接的に増幅ゲートドライ
ブする方式も可能である。第７図及び第８図に示
された実施例は構造が極めて容易であることも明
らかであり、ドライアツク構成として作成するこ
ともできる。
ついて示されているが、SIサイリスタのゲートを
光感応素子を介して、間接的に増幅ゲートドライ
ブする方式も可能である。第７図及び第８図に示
された実施例は構造が極めて容易であることも明
らかであり、ドライアツク構成として作成するこ
ともできる。
また、第７図及び第８図に示された実施例では
ポリシリコン基板中に絶縁物層を介して半導体領
域が形成されているが、構造的にはこれに限るも
のではなく、通常のpn接合分離、Ｖ字溝分離、
Ｕ字溝分離技術を用いて形成してもよく、SOI技
術を用いてもよいことはもちろんである。
ポリシリコン基板中に絶縁物層を介して半導体領
域が形成されているが、構造的にはこれに限るも
のではなく、通常のpn接合分離、Ｖ字溝分離、
Ｕ字溝分離技術を用いて形成してもよく、SOI技
術を用いてもよいことはもちろんである。
本発明によれば微弱な光パルス強度で極めて高
速なスイツチングが可能である。第３図、第４図
及び第５図に示した実施例の実験結果を以下に説
明する。
速なスイツチングが可能である。第３図、第４図
及び第５図に示した実施例の実験結果を以下に説
明する。
第９図は、ターン・オフ遅れ時間Tdoffのクエ
ンチ用光パルス強度PLQ依存性の測定結果と回路
図を示す。回路図中SI Thy.は主SIサイリスタ、
MOSはクエンチ用MOSFET、SIPTはMOSトラ
ンジスタを駆動するためのSIホトトランジスタを
示している。抵抗PG＝100KΩで、バイアス電圧
はそれぞれVG(SIT)＝5.4V、VD(SIT)＝−27V、VD(MOS)
＝−25Vである。LTは、トリガ用光パルス、LQ
は、クエンチ用光パルスで、波長880nｍ、立ち
上がり時間12nsのLEDを光源として用いた。ア
ノード電圧VAKは、100、200、300、400V、アノ
ード電流IAKは1Aで測定した。400V、1Aの動作
で、PLQ＝17.5ｍＷ／cm2という微弱なクエンチ用
光パルス強度でTdoff＝550nsの高速ターンオフ
の結果が得られる。
ンチ用光パルス強度PLQ依存性の測定結果と回路
図を示す。回路図中SI Thy.は主SIサイリスタ、
MOSはクエンチ用MOSFET、SIPTはMOSトラ
ンジスタを駆動するためのSIホトトランジスタを
示している。抵抗PG＝100KΩで、バイアス電圧
はそれぞれVG(SIT)＝5.4V、VD(SIT)＝−27V、VD(MOS)
＝−25Vである。LTは、トリガ用光パルス、LQ
は、クエンチ用光パルスで、波長880nｍ、立ち
上がり時間12nsのLEDを光源として用いた。ア
ノード電圧VAKは、100、200、300、400V、アノ
ード電流IAKは1Aで測定した。400V、1Aの動作
で、PLQ＝17.5ｍＷ／cm2という微弱なクエンチ用
光パルス強度でTdoff＝550nsの高速ターンオフ
の結果が得られる。
本発明の光トリガ・光クンエンチSIサイリスタ
によれば、簡単なバイアス回路とトリガ用及びク
エチ用光パルスだけで、大電力を高速、高効率で
直交変換することができる。本発明によれば、光
クエンチ用素子として絶縁ゲート型半導体素子を
用いているので、少数キヤリアの蓄積効果がない
から、極めて高速動作が実現出来る。大電力部分
と制御回路を電気的に完全に分離することがで
き、部品数も極めて少なくできるので信頼性、安
全性が飛躍的に向上する。本発明によれば、バイ
ポーラ型半導体素子と絶縁ゲート型半導体素子と
の組み合わせという従来から良く用いられている
構造であるので、比較的容易な工程で集積化が実
現でき歩留りが向上する。本発明による光トリ
ガ・光クエンチSIサイリスタは、大電力用の変換
装置としてのみならず、中小電力部門でも工業的
利用価値は高い。
によれば、簡単なバイアス回路とトリガ用及びク
エチ用光パルスだけで、大電力を高速、高効率で
直交変換することができる。本発明によれば、光
クエンチ用素子として絶縁ゲート型半導体素子を
用いているので、少数キヤリアの蓄積効果がない
から、極めて高速動作が実現出来る。大電力部分
と制御回路を電気的に完全に分離することがで
き、部品数も極めて少なくできるので信頼性、安
全性が飛躍的に向上する。本発明によれば、バイ
ポーラ型半導体素子と絶縁ゲート型半導体素子と
の組み合わせという従来から良く用いられている
構造であるので、比較的容易な工程で集積化が実
現でき歩留りが向上する。本発明による光トリ
ガ・光クエンチSIサイリスタは、大電力用の変換
装置としてのみならず、中小電力部門でも工業的
利用価値は高い。
第１図乃至第８図は本発明による、光トリガ・
光クエンチSIサイリスタの断面構造図、第９図
は、ターン・オフ遅れ時間のクエンチ用光パルス
強度依存性の測定結果及び回路図、第１０図は従
来の光トリガ・光クエンチSIサイリスタの断面構
造図である。 １０１，２０１，３０１，４０１，５０１，６
０１，８１２……主SIサイリスタのp+アノード
領域、１０２，１０３，２０２，３０２，３０
３，４０２，４０３，５０２，５０３，６０２，
８０２……主SIサイリスタのn-抵不純物密度領
域、１０４，２０４，３０４，４０４，５０４，
６０４，８１０……主SIサイリスタのn+カソー
ド領域、１０５，２０５，３０５，４０５，５０
５，８０９……主SIサイリスタのp+ゲート領域、
１３１，２３１，３３１，４３１，５３１，６３
１，８１５……主SIサイリスタのアノード電極、
１３２，２３２，３３２，４３２，５３２，６３
２，８１４……主SIサイリスタのカソード電極、
１３３，２３３，３３３，４３３，５３３，６３
３，８１３……主SIサイリスタの第１ゲート電
極、６０７，６０８……主SIサイリスタのｐ領
域、６０６……主SIサイリスタのp+領域、６３
９……主SIサイリスタのp+領域６０６の電極、
１１０，２１０，３１０，４１０，４１１，５１
０，５１１，６１０，６１１，８０１……誘電体
分離層、１１１，２１１，３１１，４１１，５１
１，８０３……MISFETまたはMISSITのn-低
不純物密度領域または高抵抗領域、１１２，２１
２，３１２，４１２，５１２，８０８，８４４…
…MISFETまたはMISSITのソース領域、１１
３，２１３，３１３，４１３，５１３，８０７…
…MISFETまたはMISSITのｎ領域、１１４，２
１４，３１４，４１４，５１４，８０６……
MISFETまたはMISSITのp+ドレイン領域、１
１５，２１５，８０５……BPTのp+エミツタ領
域、１１６，２１６，８０４……BPTのｎベー
ス領域、３１７，４１７，５１７……MISFET
またはMISSITのn+領域、３２１，４２１，５２
１，６２１……SIホトトランジスタのp+ソース
領域、３２２，４２２，５２２，６２２……SIホ
トトランジスタのn-低不純物密度領域、３２３，
４２３，５２３，６２３……SIホトトランジスタ
のp+ドレイン領域、３２４，４２４，５２４，
６２４……SIホトトランジスタのn+ゲート領域、
６５１……縦形MISSITまたはMISFETのソース
領域、６５２，６５３……縦形MISSITまたは
MISFETのｐ領域、６５４……縦形MISSITまた
はMISFETのp-領域、６５５……縦形MISSIT
またはMISFETのp+ドレイ領域、１３４，２３
４，３３４，４３４，５３４……MISFETまた
はMISSITドレイン電極、１３５，２３５，４３
５，５３５……MISFETまたはMISSITのゲート
電極、１３６，２３６，３３６，４３６，５３６
……MISFETまたはMISSITのソース電極、１３
７，２３７，３３７，４３７，５３７……
MISFETまたはMISSITのｎ領域の電極、１３
８，２３８，８１７，８４６……BPTのエミツ
タ電極、１３９，２３９，８１６，８４５……
BPTのベース電極、３３８，４３８，５３８…
…MISFETまたはMISSITのn+領域の電極、３
４１，４４１，５４１，６４１……SIホトトラン
ジスタのソース電極、３４２，４４２，５４２，
６４２……SIホトトランジスタのゲート電極、３
４３，４４３，５４３，６４３……SIホトトラン
ジスタのソース電極、６３４……縦形MISSITま
たはMISFETのドレイン電極、６３５……縦形
MISSITまたはMISFETのゲート電極、６３６…
…縦形MISSITまたはMISFETのソース電極、６
３８……縦形MISSITまたはMISFETのn+領域
の電極、１７１，２７１，３７１，４７１，５７
１，６７１，８０１……酸化膜等の絶縁膜、１６
１，２６１，３６１，４６１，５６１，６６１，
８２３……トリガ用光パルス、１６２，２６２，
３６２，４６２，５６２，６６２，８２５……ク
エンチ用光パルス、８２２，８２４……光フアイ
バ、８００……ポリシリコン基板、８１１……SI
サイリスタの第２ゲート領域、８３０……SIサイ
リスタの第２ゲート電極、８０７……MOSFET
もしくはMOSSITのｎ型チヤンネル層、８２１
……ｎ型チヤンネル層の電極、８４３……
MOSFETもしくはMOSSITのｐ型チヤンネル
層、８５０……ｐ型チヤンネル層の電極、８４２
……ｎチヤンネルMOSトランジスタのn+ドレイ
ン領域、８４７……n+ドレイン電極、８１９，
８４８……MOSトランジスタのゲート電極、８
２０，８４９……MOSトランジスタのソース電
極。
光クエンチSIサイリスタの断面構造図、第９図
は、ターン・オフ遅れ時間のクエンチ用光パルス
強度依存性の測定結果及び回路図、第１０図は従
来の光トリガ・光クエンチSIサイリスタの断面構
造図である。 １０１，２０１，３０１，４０１，５０１，６
０１，８１２……主SIサイリスタのp+アノード
領域、１０２，１０３，２０２，３０２，３０
３，４０２，４０３，５０２，５０３，６０２，
８０２……主SIサイリスタのn-抵不純物密度領
域、１０４，２０４，３０４，４０４，５０４，
６０４，８１０……主SIサイリスタのn+カソー
ド領域、１０５，２０５，３０５，４０５，５０
５，８０９……主SIサイリスタのp+ゲート領域、
１３１，２３１，３３１，４３１，５３１，６３
１，８１５……主SIサイリスタのアノード電極、
１３２，２３２，３３２，４３２，５３２，６３
２，８１４……主SIサイリスタのカソード電極、
１３３，２３３，３３３，４３３，５３３，６３
３，８１３……主SIサイリスタの第１ゲート電
極、６０７，６０８……主SIサイリスタのｐ領
域、６０６……主SIサイリスタのp+領域、６３
９……主SIサイリスタのp+領域６０６の電極、
１１０，２１０，３１０，４１０，４１１，５１
０，５１１，６１０，６１１，８０１……誘電体
分離層、１１１，２１１，３１１，４１１，５１
１，８０３……MISFETまたはMISSITのn-低
不純物密度領域または高抵抗領域、１１２，２１
２，３１２，４１２，５１２，８０８，８４４…
…MISFETまたはMISSITのソース領域、１１
３，２１３，３１３，４１３，５１３，８０７…
…MISFETまたはMISSITのｎ領域、１１４，２
１４，３１４，４１４，５１４，８０６……
MISFETまたはMISSITのp+ドレイン領域、１
１５，２１５，８０５……BPTのp+エミツタ領
域、１１６，２１６，８０４……BPTのｎベー
ス領域、３１７，４１７，５１７……MISFET
またはMISSITのn+領域、３２１，４２１，５２
１，６２１……SIホトトランジスタのp+ソース
領域、３２２，４２２，５２２，６２２……SIホ
トトランジスタのn-低不純物密度領域、３２３，
４２３，５２３，６２３……SIホトトランジスタ
のp+ドレイン領域、３２４，４２４，５２４，
６２４……SIホトトランジスタのn+ゲート領域、
６５１……縦形MISSITまたはMISFETのソース
領域、６５２，６５３……縦形MISSITまたは
MISFETのｐ領域、６５４……縦形MISSITまた
はMISFETのp-領域、６５５……縦形MISSIT
またはMISFETのp+ドレイ領域、１３４，２３
４，３３４，４３４，５３４……MISFETまた
はMISSITドレイン電極、１３５，２３５，４３
５，５３５……MISFETまたはMISSITのゲート
電極、１３６，２３６，３３６，４３６，５３６
……MISFETまたはMISSITのソース電極、１３
７，２３７，３３７，４３７，５３７……
MISFETまたはMISSITのｎ領域の電極、１３
８，２３８，８１７，８４６……BPTのエミツ
タ電極、１３９，２３９，８１６，８４５……
BPTのベース電極、３３８，４３８，５３８…
…MISFETまたはMISSITのn+領域の電極、３
４１，４４１，５４１，６４１……SIホトトラン
ジスタのソース電極、３４２，４４２，５４２，
６４２……SIホトトランジスタのゲート電極、３
４３，４４３，５４３，６４３……SIホトトラン
ジスタのソース電極、６３４……縦形MISSITま
たはMISFETのドレイン電極、６３５……縦形
MISSITまたはMISFETのゲート電極、６３６…
…縦形MISSITまたはMISFETのソース電極、６
３８……縦形MISSITまたはMISFETのn+領域
の電極、１７１，２７１，３７１，４７１，５７
１，６７１，８０１……酸化膜等の絶縁膜、１６
１，２６１，３６１，４６１，５６１，６６１，
８２３……トリガ用光パルス、１６２，２６２，
３６２，４６２，５６２，６６２，８２５……ク
エンチ用光パルス、８２２，８２４……光フアイ
バ、８００……ポリシリコン基板、８１１……SI
サイリスタの第２ゲート領域、８３０……SIサイ
リスタの第２ゲート電極、８０７……MOSFET
もしくはMOSSITのｎ型チヤンネル層、８２１
……ｎ型チヤンネル層の電極、８４３……
MOSFETもしくはMOSSITのｐ型チヤンネル
層、８５０……ｐ型チヤンネル層の電極、８４２
……ｎチヤンネルMOSトランジスタのn+ドレイ
ン領域、８４７……n+ドレイン電極、８１９，
８４８……MOSトランジスタのゲート電極、８
２０，８４９……MOSトランジスタのソース電
極。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し前記アノード領域との間に第１の
pn接合を形成する第２の導電形の第１の低不純
物密度領域と、前記第１の低不純物密度領域に隣
接し前記第１の低不純物密度領域よりも高不純物
密度を有する第２の導電形のカソード領域と、前
記第１の低不純物密度領域に隣接し前記第１の低
不純物密度領域との間に第２のpn接合を形成す
る第１の導電形のゲート領域と、前記アノード領
域と前記カソード領域の表面露出部分に形成され
たアノード電極とカソード電極とから成る一対の
主電極と、前記ゲート領域の表面露出部分に設け
られた第１のゲート電極とを有する埋め込みゲー
ト形静電誘導サイリスタと、前記埋め込みゲート
形静電誘導サイリスタの第１の低不純物密度領域
の表面の一部に形成された絶縁体分離層と、前記
絶縁体分離層に囲まれた第２の導電形の第２の低
不純物密度領域と、前記第２の低不純物密度領域
の表面の一部に形成された第２導電形領域と、前
記第２導電型領域表面の一部に形成された第１導
電型のソース領域と、前記第２の低不純物密度領
域に隣接した第１の導電形のドレイン領域と、前
記ソース領域の表面露出部分に設けられ前記第１
のゲート電極に接続されたソース電極と、前記ド
レイン領域の表面露出部分に設けられたドレイン
電極と、前記第２の導電形領域上に絶縁膜を介し
て設けられた第２のゲート電極と、前記第２の導
電形領域の表面露出部分に設けられた電極とを有
する絶縁ゲート形電界効果トランジスタもしくは
絶縁ゲート形静電誘導トランジスタと、前記第２
の低不純物密度領域の表面に形成された第１の導
電形のエミツタ領域と、前記エミツタ領域及び前
記第２の低不純物密度領域に隣接した第２の導電
形のベース領域と、前記第２の低不純物密度領域
と、前記ドレイン領域と共通の領域で形成される
コレクタ領域と、前記エミツタ領域の表面露出部
分に設けられ前記第２のゲート電極に接続された
エミツタ電極と前記ベース領域の表面露出部分に
設けられたベース電極と、前記ドレイ電極と共通
のコレクタ電極とを有するバイポーラホトトラン
ジスタと、前記埋め込みゲート形静電秀導サイリ
スタにトリガ用光パルスを照射するための光源と
光伝送媒体と、前記バイポーラホトトランジアス
タにクエンチ用光パルスを照射するための光源と
光伝送媒体とを具備し、前記カソード電極を接地
し、前記アノード電極に負荷を介して所定のアノ
ードバイアス電圧を印加し、前記ドレイン電極と
共通のコレクタ電極に所定の電圧を印加し、前記
トリガ用光パルスで前記静電誘導サイリスタを直
接光でターンオンし、前記クエンチ用光パルス
で、前記バイポーラホトトランジスタをターンオ
ンすることにより前記絶縁ゲート形電界効果トラ
ンジスタもしくは前記絶縁ゲート形静電誘導トラ
ンジスタをターンオンし、前記静電誘導サイリス
タをターンオフすることを特徴とする光トリガ・
光クエンチ静電誘導サイリスタ。 ２ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し前記アノード領域との間に第１の
pn接合を形成する第２の導電形の第１の低不純
物密度領域と、前記第１の低不純物密度領域に隣
接し前記第１の低不純物密度領域よりも高不純物
密度を有する第２の導電形のカソード領域と、前
記第１の低不純物密度領域に隣接し前記第１の低
不純物密度領域との間に第２のpn接合を形成す
る第１の導電形のゲート領域と、前記アノード領
域と前記カソード領域の表面露出部分に形成され
た一対の主電極と、前記ゲート領域の表面露出部
分に設けられた第１のゲート電極とを有する平面
ゲート形静電誘導サイリスタと、第１の導電形の
ソース領域と、前記ソース領域に隣接した第２の
導電形領域と、前記平面ゲート形静電誘導サイリ
スタの第１の低不純物密度領域に隣接した絶縁体
分離層に囲まれた第２の導電形の第２の低不純物
密度領域と、前記第２の低不純物密度領域に隣接
した第１の導電形のドレイン領域と、前記ソース
領域の表面露出部分に設けられ前記第１のゲート
電極に接続されたソース電極と、前記ドレイン領
域の表面露出部分に設けられたドレイン電極と、
前記第２の導電形領域上に絶縁膜を介して設けら
れた第２のゲート電極と、前記第２の導電形領域
の表面露出部分に設けられた電極とを有する絶縁
ゲート形電界効果トランジスタもしくは絶縁ゲー
ト形静電誘導トランジスタと、第１の導電形のエ
ミツタ領域と、前記エミツタ領域及び前記第２の
低不純物密度領域に隣接した第２の導電形のベー
ス領域と、前記第２の低不純物密度領域と、前記
ドレイン領域と共通の領域で形成されるコレクタ
領域と、前記エミツタ領域の表面露出部分に設け
られ前記第２のゲート電極に接続されたエミツタ
電極と、前記ベース領域の表面露出部分に設けら
れたベース電極と、前記ドレイン電極と共通のコ
レクタ電極とを有するバイポーラホトトランジス
タと、前記平面ゲート形静電誘導サイリスタにト
リガ用光パルスを照射するための光源と光伝送媒
体と、前記バイポーラホトトランジスタにクエン
チ用光パルスを照射するための光源と光伝送媒体
とを具備することを特徴とする光トリガ・光クエ
ンチ静電誘導サイリスタ。 ３ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し前記アノード領域との間に第１の
pn接合を形成する第２の導電形の第１の低不純
物密度領域と、前記第１の低不純物密度領域に隣
接し前記第１の低不純物密度領域よりも高不純物
密度を有する第２の導電形のカソード領域と、前
記第１の低不純物密度領域に隣接し、前記第１の
低不純物密度領域との間に第２のpn接合を形成
する第１の導電形のゲート領域と、前記アノード
領域と前記カソード領域の表面露出部分に形成さ
れた一対の主電極と、前記ゲート領域の表面露出
部分に設けられた第１のゲート電極とを有する静
電誘導サイリスタと、第１の導電形の第１のソー
ス領域と、前記第１のソース領域に隣接した第２
の導電形領域と、前記静電誘導サイリスタの第１
の低不純物密度領域に隣接した絶縁体分離層に囲
まれた第２の導電形の高不純物密度領域と、前記
高不純物密度領域に隣接した第２の導電形の第２
の低不純物密度領域と、前記第２の低不純物密度
領域に隣接した第１の導電形のドレイン領域と、
前記ソース領域の表面露出部分に設けられ前記第
１のゲート電極に接続された第１のソース電極
と、前記ドレイン領域の表面露出部分に設けられ
た第１のドレイ電極と、前記第２の導電形領域上
に絶縁膜を介して設けられた第２のゲート電極
と、前記高不純物密度領域の表面露出部分に設け
られた電極と、前記第２の導電形領域の表面露出
部分に設けられた電極とを有する絶縁ゲート形電
界効果トランジスタもしくは絶縁ゲート形静電誘
導トランジスタと、前記第１の低不純物密度領域
に隣接した第１の導電形の第２のソース領域と、
前記第２のソース領域に隣接した第１の導電形の
第３の低不純物密度領域と、前記第３の低不純物
密度領域に隣接した第１の導電形の第２のドレイ
ン領域と、前記第３の低不純物密度領域に隣接し
た第２の導電形の第２のゲート領域と、前記第２
のドレイ領域の表面露出部分に設けられた第２の
ドレイン電極と、前記第２のゲート領域の表面露
出部分に設けられた第３のゲート電極と、前記第
２のソース領域の表面露出部分に設けられ前記第
２のゲート電極に接続された第２のソース電極と
を有する静電誘導ホトトランジスタと、前記静電
誘導サイリスタにトリガ用光パルスを照射するた
めの光源と光伝送媒体と、前記静電誘導ホトトラ
ンジスタにクエンチ用光パルスを照射するための
光源と光伝送媒体とを具備することを特徴とする
光トリガ・光クエンチ静電誘導サイリスタ。 ４ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し、前記アノード領域との間に第１
のpn接合を形成する第２の導電形の第１の低不
純物密度領域と、前記第１の低不純物密度領域に
隣接し、前記第１の低不純物密度領域よりも高不
純物密度を有する第２の導電形のカソード領域
と、前記第１の低不純物密度領域に隣接し、前記
第１の低不純物密度領域との間に第２のpn接合
を形成する第１の導電形の第１のゲート領域と、
前記アノード領域と前記カソード領域の表面露出
部分に形成された一対の主電極と、前記ゲート領
域の表面露出部分に設けられた第１のゲート電極
とを有する静電誘導サイリスタと、第１の導電形
の第１のソース領域と、前記第１のソース領域に
隣接した第２の導電形領域と、前記静電誘導サイ
リスタの第１の低不純物密度領域に隣接した第１
の絶縁体分離層に囲まれた第２の導電形の高不純
物密度領域と、前記高不純物密度領域に隣接した
第２の導電形の第２の低不純物密度領域と、前記
第２の低不純物密度領域に隣接した第１の導電形
のドレイン領域と、前記ソース領域の表面露出部
分に設けられ前記第１のゲート電極に接続された
第１のソース電極と、前記ドレイン領域の表面露
出部分に設けられた第１のドレイン電極と、前記
第２の導電形領域上に絶縁膜を介して設けられた
第２のゲート電極と、前記高不純物密度領域の表
面露出部分に設けられた電極と、前記第２の導電
形領域の表面露出部分に設けられた電極とを有す
る絶縁ゲート形電界効果トランジスタもしくは絶
縁ゲート形静電誘導トラジスタと、前記第１の低
不純物密度領域に隣接した第２の絶縁体分離層に
囲まれた第１の導電形の第２のソース領域と、前
記第２のソース領域に隣接した第１の導電形の第
３の低不純物密度領域と、前記第３の低不純物密
度領域に隣接した第１の導電形の第２のドレイン
領域と、前記第３の低不純物密度領域に隣接した
第２の導電形の第２のゲート領域と、前記第２の
ドレイン領域の表面露出部分に設けられた第２の
ドレイン電極と、前記第２のゲート領域の表面露
出部分に設けられた第３のゲート電極と、前記第
２のソース領域の表面露出部分に設けられ前記第
２のゲート電極に接続された第２のソース電極と
を有する静電誘導ホトトランジスタと前記静電誘
導サイリスタにトリガ用光パルスを照射するため
の光源と光伝送媒体と、前記静電誘導ホトトラン
ジスタにクエンチ用光パルスを照射するための光
源と光伝送媒体とを具備し、前記絶縁ゲート形ト
ランジスタと前記静電誘導ホトトランジスタが前
記静電誘導サイリスタの第１のゲート領域とアノ
ード領域間の第１の低不純物密度領域を一部掘り
込んだ領域に形成されていることを特徴とする光
トリガ・光クエンチ静電誘導サイリスタ。 ５ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し、前記アノード領域との間に第１
のpn接合を形成する第２の導電形の第１の低不
純物密度領域と、前記第１の低不純物密度領域に
隣接し前記第１の低不純物密度領域よりも高不純
物密度を有する第２の導電形のカソード領域と、
前記第１の低不純物密度領域に隣接し前記第１の
低不純物密度領域との間に第２のpn接合を形成
する第１の導電形の第１のゲート領域と、前記ア
ノード領域と前記カソード領域の表面露出部分に
形成された一対の主電極と、前記ゲート領域の表
面露出部分に設けられた第１のゲート電極とを有
する静電誘導サイリスタと、第１の導電形の第１
のソース領域と、前記第１のソース領域に隣接し
た第２の導電形領域と、前記静電誘導サイリスタ
の第１の低不純物密度領域に隣接した第１の絶縁
体分離層に囲まれた第２の導電形の高不純物密度
領域と、前記高不純物密度領域に隣接した第２の
導電形の第２の低不純物密度領域と、前記第２の
低不純物密度領域に隣接した第１の導電形のドレ
イン領域と、前記ソース領域の表面露出部分に設
けられ前記第１のゲート電極に接続された第１の
ソース電極と、前記ドレイン領域の表面露出部分
に設けられた第１のドレイン電極と、前記第２の
導電形領域上に絶縁膜を介して設けられた第２の
ゲート電極と、前記高不純物密度領域の表面露出
部分に設けられた電極と、前記第２の導電形領域
の表面露出部分に設けられた電極と有する絶縁ゲ
ート形電界効果トランジスタもしくは絶縁ゲート
形静電誘導トランジスタと、前記第１の低不純物
密度領域に隣接した第２の絶縁体分離層に囲まれ
た第１の導電形の第２のソース領域と、前記第２
のソース領域に隣接した第１の導電形の第３の低
不純物密度領域と、前記第３の低不純物密度領域
に隣接した第１の導電形の第２のドレンイン領域
と、前記第３の低不純物密度領域に隣接した第２
の導電形の第２のゲート領域と、前記第２のドレ
ンイン領域の表面露出部分に設けられた第２のド
レイン電極と、前記第２のゲート領域の表面部分
に設けられた第３のゲート電極と、前記第２のソ
ース領域の表面露出部分に設けられ前記第２のゲ
ート電極に接続された第２のソース電極とを有す
る静電誘導ホトトランジスタと、前記静電誘導サ
イリスタにトリガ用光パルスを照射するための光
源及び光伝送媒体と、前記静電誘導ホトトランジ
スタにクエンチ用光パルスを照射するための光源
と光伝送媒体とを具備し、前記絶縁ゲート形トラ
ンジスタと前記静電誘導ホトトランジスタが前記
第１の低不純物密度領域中の前記第１のゲート領
域と前記アノード領域間の部分の上に位置してい
る領域を一部掘り込んだ領域に形成されているこ
とを特徴とする光トリガ・クエンチ静電誘導サイ
リスタ。 ６ 第１の導電形のアノード領域と、前記アノー
ド領域に隣接し前記アノード領域との間に第１の
pn接合を形成する第２の導電形の第１の低不純
物密度領域と、前記第１の低不純物密度領域に隣
接した第１の第１の導電形領域と、前記第１の第
１の導電形領域に隣接し前記第１の第１の導電形
領域よりも高不純物密度を有する第１の導電形の
第１の高不純物密度領域と、前記第１の第１の導
電形領域に隣接した第２の導電形のカソード領域
と、前記アノード領域と前記カソード領域の表面
露出部分に形成された一対の主電極と、前記第１
の高不純物密度領域の表面露出部分に設けられた
電極と、前記第１の第１の導電形領域及び前記カ
ソード領域の一部と前記第１の低不純物密度領域
の一部上に絶縁膜を介して設けられた第１のゲー
ト電極とを有する絶縁ゲート形静電誘導サイリス
タと、前記第１の低不純物密度領域に隣接した第
１の絶縁体分離層に囲まれた第１の導電形の第１
のドレイン領域と、前記第１のドレイン領域に隣
接した第１の導電形の第２の低不純物密度領域
と、前記第２の低不純物密度領域に隣接した第２
の第１の導電形領域と、前記第２の第１の導電形
領域に隣接した第２の導電形の第２の高不純物密
度領域と、前記第２の第１の導電形領域に隣接し
た第１の導電形の第１のソース領域と、前記第１
のドレイン領域の表面露出部分に設けられた第１
のドレイン電極と、前記第１のソース領域の表面
露出部分に設けられ前記第１の高不純物密度領域
の表面露出部分に設けられた電極と前記第１のゲ
ート電極に接続された第１のソース電極と、前記
第２の第１の導電形領域と前記第１のソース領域
の一部と前記第２の低不純物密度領域の一部上に
絶縁膜を介して設けられた第２のゲート電極と、
前記第２の高不純物密度領域の表面露出部分に設
けられた電極とを有する絶縁ゲート形静電誘導ト
ランジスタもしくは絶縁ゲート形電界効果トラン
ジスタと、前記第１の低不純物密度領域に隣接し
た第２の絶縁体分離層に囲まれた第１の導電形の
第２のドレイン領域と、前記第２のドレイン領域
に隣接した第３の低不純物密度領域と、前記第３
の低不純物密度領域に隣接した第１の導電形の第
２のソース領域と、前記第３の低不純物密度領域
に隣接した第２の導電形のゲート領域と、前記第
２のドレイン領域の表面露出部分に設けられた第
２のドレイン電極と、前記ゲート領域の表面露出
部分に設けられた第３のゲート電極と、前記第２
のソース領域の表面露出部分に設けられ前記第２
のゲート電極に接続されている第２のソース電極
とを有する静電静導ホトトランジスタと、前記静
電誘導サイリスタにトリガ用光パルスを照射する
ための光源と光伝送媒体と、前記静電誘導ホトト
ランジスタにクエンチ用光パルスを照射するため
の光源と光伝送媒体とを具備することを特徴とす
る光トリガ・光クエンチ静電誘導サイリスタ。 ７ ポリシリコン基板中に第１の絶縁物層を介し
て形成された第１の高抵抗半導体領域内に形成さ
れたダブルゲート型SIサイリスタと第２の絶縁物
層を介して形成された第２の高抵抗半導体領域内
に形成されたMOSFETもしくはMOSSITと前記
MOSFETもしくはMOSSITのゲート電極とエミ
ツタ電極が共通、かつ前記MOSFETもしくは
MOSSITのドレンイン領域とコレクタ領域が共
通となされたバイポーラホトトランジスタより形
成され、かつ、SIサイリスタの第１もしくは第２
のゲートは電極を介して、前記MOSFETもしく
はMOSSITのソース領域に接続させた構造を有
し、光トリガパルス及び光トリガパルス伝送媒
体、光クエンチパルス伝送媒体を具備し、光トリ
ガパルスを前記第１の高抵抗半導体層に照射する
ことでSIサイリスタはトリガされ、光クエンチパ
ルスを前記第２の高抵抗半導体層に照射すること
で、前記バイポーラホトトランジスタとMOSト
ランジスタが導通し、SIサイリスタがターンオフ
すべくなされたことを特徴とした光トリガ・光ク
エンチ静電誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25967384A JPS61137365A (ja) | 1984-12-08 | 1984-12-08 | 光トリガ・光クエンチ静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25967384A JPS61137365A (ja) | 1984-12-08 | 1984-12-08 | 光トリガ・光クエンチ静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137365A JPS61137365A (ja) | 1986-06-25 |
| JPH0550861B2 true JPH0550861B2 (ja) | 1993-07-30 |
Family
ID=17337309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25967384A Granted JPS61137365A (ja) | 1984-12-08 | 1984-12-08 | 光トリガ・光クエンチ静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61137365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192691A (ja) * | 2010-03-12 | 2011-09-29 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102569A (ja) * | 1988-10-12 | 1990-04-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US8067855B2 (en) | 2003-05-06 | 2011-11-29 | Enecsys Limited | Power supply circuits |
| DE602004023497D1 (de) | 2003-05-06 | 2009-11-19 | Enecsys Ltd | Stromversorgungsschaltungen |
| US8077437B2 (en) | 2004-11-08 | 2011-12-13 | Enecsys Limited | Integrated circuits and power supplies |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51133773A (en) * | 1975-05-16 | 1976-11-19 | Hitachi Ltd | Electric switch |
| JPS5563840A (en) * | 1978-11-08 | 1980-05-14 | Hitachi Ltd | Semiconductor integrated device |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPS55162281A (en) * | 1979-05-31 | 1980-12-17 | Siemens Ag | Light controlled thyristor |
| JPS5637676A (en) * | 1979-09-05 | 1981-04-11 | Hitachi Ltd | Field effect type semiconductor switching device |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
-
1984
- 1984-12-08 JP JP25967384A patent/JPS61137365A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51133773A (en) * | 1975-05-16 | 1976-11-19 | Hitachi Ltd | Electric switch |
| JPS5563840A (en) * | 1978-11-08 | 1980-05-14 | Hitachi Ltd | Semiconductor integrated device |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPS55162281A (en) * | 1979-05-31 | 1980-12-17 | Siemens Ag | Light controlled thyristor |
| JPS5637676A (en) * | 1979-09-05 | 1981-04-11 | Hitachi Ltd | Field effect type semiconductor switching device |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192691A (ja) * | 2010-03-12 | 2011-09-29 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61137365A (ja) | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US5554862A (en) | Power semiconductor device | |
| US4485392A (en) | Lateral junction field effect transistor device | |
| US5070377A (en) | Semiconductor device and method of manufacturing the same | |
| US4631564A (en) | Gate shield structure for power MOS device | |
| EP0158186B1 (en) | Light quenchable thyristor device | |
| US5031009A (en) | Conductivity modulation semiconductor with no negative resistance characteristics | |
| US5686750A (en) | Power semiconductor device having improved reverse recovery voltage | |
| JPH0575110A (ja) | 半導体装置 | |
| US4651180A (en) | Semiconductor photoelectric transducer | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| JPH0550861B2 (ja) | ||
| JPS6259902B2 (ja) | ||
| JPH0154865B2 (ja) | ||
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPS623987B2 (ja) | ||
| JPS639386B2 (ja) | ||
| JPH0531311B2 (ja) | ||
| JPH043114B2 (ja) | ||
| JP2001148503A (ja) | 受光装置 | |
| JPH0469434B2 (ja) | ||
| JPH0370909B2 (ja) | ||
| JPH0449268B2 (ja) | ||
| JPH07211894A (ja) | 電圧駆動型半導体装置 | |
| JPH0697692B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |