KR101673680B1 - 전력 반도체 모듈 및 이의 제조 방법 - Google Patents

전력 반도체 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR101673680B1
KR101673680B1 KR1020140139723A KR20140139723A KR101673680B1 KR 101673680 B1 KR101673680 B1 KR 101673680B1 KR 1020140139723 A KR1020140139723 A KR 1020140139723A KR 20140139723 A KR20140139723 A KR 20140139723A KR 101673680 B1 KR101673680 B1 KR 101673680B1
Authority
KR
South Korea
Prior art keywords
assembly terminal
terminal
assembly
assembling
insulating member
Prior art date
Application number
KR1020140139723A
Other languages
English (en)
Other versions
KR20160044799A (ko
Inventor
박성민
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020140139723A priority Critical patent/KR101673680B1/ko
Priority to JP2015040491A priority patent/JP6474645B2/ja
Priority to US14/712,776 priority patent/US9524936B2/en
Priority to EP15167978.4A priority patent/EP3010039B1/en
Priority to CN201510283638.5A priority patent/CN106206497B/zh
Publication of KR20160044799A publication Critical patent/KR20160044799A/ko
Application granted granted Critical
Publication of KR101673680B1 publication Critical patent/KR101673680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명의 일실시예에 따른 전력 반도체 모듈은, 제 1 디바이스; 상기 제 1 디바이스와 일정간격으로 배치되는 제 2 디바이스; 상기 제 1 디바이스와 제 2 디바이스의 외면과 접촉하도록 고정 조립되여 일측 연결단이 되는 제 2 조립 터미널; 및 상기 제 1 디바이스와 제 2 디바이스 사이에 접촉하도록 고정 조립되여 타측 연결단이 되는 제 1 조립 터미널;를 포함하는 것을 특징으로 한다.

Description

전력 반도체 모듈 및 이의 제조 방법{Power semi-conductor and Method for manufacturing the same}
본 발명은 전력 반도체 모듈에 관한 것으로서, 더 상세하게는 클립 형태의 터미널을 통하여 내부 디바이스를 직접 연결하는 전력 반도체 모듈 및 이의 제조방법에 대한 것이다.
일반적으로 전력 반도체 모듈은 열때문에 대전력화, 고방열 구현을 위해서 전류밀도가 높은 파워 디바이스, 열저항이 낮은 절연 구조의 패키지 구현 방식을 적용하고 있다.
부연하면, SCR(Silicon Controlled Rectifier), SCR(Silicon Controlled Rectifier), IGBT(Insulated Gate Bipolar Mode Transistor), "MOSFET(Metal Oxide Semiconductor FET) 또는 이들의 조합체와 같은 대부분의 전력 반도체는 전기적으로 절연되지 않는 패키지내에 조립된다.
즉, 통상적으로 패키지형 장치의 후방측을 형성하는 금속 탭이 패키지형 장치내에 있는 반도체 다이에 솔더링 공정 및/또는 와이어 접합 공정에 의해 전기적으로 결합된다. 일반적으로 솔더링 공정은 열을 가하여 솔더(solder)를 녹여 접합하는 방식이다. 또한, 와이어 접합 공정은 와이어 형태의 Au, Al, Cu 등을 용접을 통해 접합하는 방식이다.
그런데, 전력 반도체 모듈은 통상적으로 약 30 내지 1,000V의 비교적 고압으로, 논리 장치 및/또는 메모리 장치와 같은 다른 전자 반도체 장치에 비해 고압으로 작동하도록 설계되어 있다.
또한, 전력 반도체 모듈은 엔진 격실 또는 공장과 같이 비교적 고온인 장소에서 사용되므로, 작동 중 일부 장치의 방열 및/또는 환경으로 인해 방열이 많이 발생한다.
따라서, 수 와트 또는 수 킬로와트의 전력을 발생시켜 환경 온도를 상승시키는 능동형 장치 간에 열저항을 최소화시키는 것이 중요하다.
또한, 솔더링 및/또는 와이어 공정으로 인해 재료비 및 공정 비용이 상승하는 단점이 있다.
1. 한국공개특허 제10-2001-0071079호 2. 유럽공개특허 제EP2525394호 3. 미국등록특허 제7,755,179호
본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 클립 형태의 터미널을 통하여 내부 디바이스를 직접 연결하는 전력 반도체 모듈 및 이의 제조 방법을 제공한다.
본 발명의 일측면은 위에서 제시된 과제를 달성하기 위해, 클립 형태의 터미널을 통하여 내부 디바이스를 직접 연결하는 전력 반도체 모듈을 제공한다.
상기 전력 반도체 모듈은,
제 1 디바이스;
상기 제 1 디바이스와 일정간격으로 배치되는 제 2 디바이스;
상기 제 1 디바이스와 제 2 디바이스의 외면과 접촉하도록 고정 조립되여 일측 연결단이 되는 제 2 조립 터미널; 및
상기 제 1 디바이스와 제 2 디바이스 사이에 접촉하도록 고정 조립되여 타측 연결단이 되는 제 1 조립 터미널;을 포함하는 것을 특징으로 한다.
이때, 상기 제 1 조립 터미널 및 제 2 조립 터미널은 클립 형상인 것을 특징으로 할 수 있다.
또한, 상기 전력 반도체 모듈은, 봉지재를 이용하여 상기 고정 조립되어 있는 상태를 유지하도록 보호 외면을 형성하는 보호부;를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 전력 반도체 모듈은, 상기 제 1 조립 터미널과 상기 제 2 조립 터미널 사이에 개재되는 절연 부재;를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 전력 반도체 모듈은, 상기 제 1 조립 터미널의 내측 또는 상기 제 2 조립 터미널의 외측에 부착되는 절연부재;를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제 1 조립 터미널의 일측 끝단은 일자 형상인 것을 특징으로 할 수 있다.
이와 달리, 상기 제 1 조립 터미널의 일측 끝단은 "ㄷ" 형상인 것을 특징으로 할 수 있다.
또한, 상기 제 1 조립 터미널의 타측 끝단은 상기 제 1 조립 터미널의 다른 부분보다 폭이 더 넓은 것을 특징으로 할 수 있다.
이와 달리, 상기 제 1 조립 터미널의 타측 끝단 또는 제 2 조립 터미널의 양측 끝단이 톱니 형상인 것을 특징으로 할 수 있다.
이와 달리, 상기 제 1 조립 터미널의 타측 끝단 또는 제 2 조립 터미널의 양쪽 끝단이 굴곡이 있는 형상인 것을 특징으로 할 수 있다.
또한, 상기 제 1 디바이스 및 제 2 디바이스는 FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor FET), IGBT(Insulated Gate Bipolar Mode Transistor), 및 파워 정류 다이오드 중 어느 하나인 것을 특징으로 할 수 있다.
또한, 상기 봉지재는 금형을 통하여 제 1 조립 터미널 및 제 2 조립 터미널이 압착된 상태에서 유입되어 응고되는 것을 특징으로 할 수 있다.
또한, 상기 봉지재는 열경화성 수지인 것을 특징으로 할 수 있다.
한편, 본 발명의 다른 일측면은, 제 1 디바이스를 배치하고, 상기 제 1 디바이스와 일정간격으로 제 2 디바이스를 배치하는 배치 단계; 일측 연결단이 되는 제 2 조립 터미널을 상기 제 1 디바이스와 제 2 디바이스의 외면과 접촉하도록 고정 조립하는 제 1 고정 조립 단계; 및 타측 연결단이 되는 제 1 조립 터미널을 상기 제 1 디바이스와 제 2 디바이스 사이에 접촉하도록 고정 조립하는 제 2 고정 조립 단계;를 포함하는 것을 특징으로 하는 전력 반도체 모듈의 제조 방법을 제공한다.
또한, 상기 제조 방법은, 봉지재를 이용하여 상기 고정 조립되어 있는 상태를 유지하도록 보호 외면을 위한 보호부를 형성하는 보호부 형성 단계;를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제조 방법은, 상기 제 1 조립 터미널과 상기 제 2 조립 터미널 사이에 절연 부재를 개재하는 단계;를 더 포함하는 것을 특징으로 할 수 있다.
이와 달리, 상기 제조 방법은, 상기 제 1 조립 터미널의 내측 또는 상기 제 2 조립 터미널의 외측에 절연 부재를 부착하는 단계;를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 보호부 형성 단계는, 금형을 이용하여 제 1 조립 터미널 및 제 2 조립 터미널을 압착하는 단계; 및 상기 금형을 통하여 상기 봉지재를 유입하여 응고하는 단계;를 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 다른 이종 접착제없이도 클립 형태의 터미널 형상을 통하여 내부 디바이스를 직접연결할 수 있다.
또한, 본 발명의 다른 효과로서는 추가 접합 재료 및/또는 솔더링, 와이어 접합 공정이 요구되지 않으므로 공정 비용 및 공간 효율을 높여 가격 절감을 실현하는 것이 가능하다는 점을 들 수 있다.
또한, 본 발명의 다른 효과로서는 금속성의 클립 형태를 사용하므로 양면 냉각 구조가 가능하며, 이로 인해 성능 개선의 효과를 기대할 수 있다는 점을 들 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 전력 반도체 모듈의 내부 연결을 보여주는 개념도이다.
도 2는 도 1에 따라 조립 터미널을 조립한후 봉지재를 이용하여 최종 고정한 상태를 보여주는 개념도이다.
도 3은 본 발명의 제 2 실시예에 따른 입력단을 변형한 전력 반도체 모듈의 구조를 보여주는 개념도이다.
도 4는 본 발명의 제 3 실시예에 따른 입력단을 변형한 전력 반도체 모듈의 구조를 보여주는 개념도이다.
도 5는 본 발명의 제 4 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다.
도 6은 본 발명의 제 5 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다.
도 7은 본 발명의 제 6 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다.
도 8은 본 발명의 제 7 실시예에 따른 절연층을 조립 터미널에 부착된 상태로 전력 반도체 모듈의 내부 연결을 보여주는 개념도이다.
도 9는 본 발명의 제 8 실시예에 따른 금형을 이용하여 조립 터미널과 디바이스간의 접촉 강도를 더 강화하는 개념도이다.
도 10은 본 발명의 일실시예에 따른 조립 터미널을 이용한 전력 반도체 모듈의 제조 과정을 보여주는 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.
제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 전력 반도체 모듈 및 이의 제조 방법을 상세하게 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 따른 전력 반도체 모듈의 내부 연결을 보여주는 개념도이다. 도 1을 참조하면, 상기 전력 반도체 모듈(100)은, 제 1 디바이스(131), 상기 제 1 디바이스(131)와 일정간격으로 배치되는 제 2 디바이스(132), 상기 제 1 디바이스(131)와 제 2 디바이스(132)의 외면과 접촉하도록 고정 조립되여 일측 연결단이 되는 제 2 조립 터미널(112), 상기 제 1 디바이스(131)와 제 2 디바이스(132) 사이에 접촉하도록 고정 조립되여 타측 연결단이 되는 제 1 조립 터미널(111) 등을 포함하여 구성된다.
제 1 조립 터미널(111) 및/또는 제 2 조립 터미널(112)은 전도성 재질로서 클립 형상이다. 따라서, 스프링과 같은 탄성력으로 제 1 및 제 2 디바이스(131,132)와 접촉하면서 일정 힘으로 고정하는 기능하다.
제 1 및 제 2 디바이스(131,132)는 전력 반도체가 된다. 이러한 전력 반도체는 FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor FET), IGBT(Insulated Gate Bipolar Mode Transistor), 및 파워 정류 다이오드 중 어느 하나 또는 이들의 조합체가 될 수 있다.
전력 반도체 모듈(100)은 환경 차량의 인버터 시스템에 적용될 수 있다. 환경 차량의 예로서는 하이브리드 자동차(HEV: Hybrid Electric Vehicle), 플러그인 하이브리드 자동차(PHEV: Plug-in Hybrid Electric Vehicle), 전기차(EV: Electric Vehicle), 저속 전기 자동차(NEV: Neighborhood Electric Vehicle), 연료 전지 자동차(FCV: Fuel-Cell Vehicle), 청정 디젤 자동차(CDV: Clean Diesel Vehicle) 등을 들 수 있다.
제 1 조립 터미널(111)과 제 2 조립 터미널(112) 사이에는 절연 부재(120)가 놓인다. 절연 부재(120)는 전도성인 제 1 조립 터미널(111)과 제 2 조립 터미널(112) 간의 전도성을 차단하고 절연하는 기능을 수행한다.
도 1에서는 제 1 조립 터미널(111)과 제 2 조립 터미널(112)이 동시에 제 1 디바이스(131) 및 제 2 디바이스(132)에 접촉 조립되는 것으로 도시되어 있으나, 동시에 조립될 수도 있고, 제 2 조립 터미널(112)이 먼저 조립되고, 이후 제 1 조립 터미널(111)이 조립될 수 있다. 또한, 이와 반대의 순서로 조립될 수도 있다.
절연 부재(120)는 에폭시 수지, 페놀 수지, 폴리우레탄 등과 같은 고분자 절연 재료 등이 사용될 수 있다.
또한, 도 1에서는 이해의 편의를 위해 2개의 디바이스와 2개의 조립 터미널을 참조하여 설명하였으나, 이에 한정되는 것은 아니며 2개 이상의 디바이스와 2개 이상의 조립 터미널을 이용하여 구현하는 것도 가능하다.
도 2는 도 1에 따라 조립 터미널을 조립한후 봉지재를 이용하여 최종 고정한 상태를 보여주는 개념도이다. 도 2를 참조하면, 도 1에 따라 제 1 및 제 2 조립 터미널(111,112), 제 1 및 제 2 디바이스(131,132), 및 절연 부재(120)를 1차적으로 조립하여 고정한 후 봉지재를 이용하여 보호부(210)를 형성한다. 이 보호부(210)는 또한 전력 반도체 모듈(100)의 보호 외면을 형성하는 역할도 한다.
봉지재는 에폭시 수지가 주로 이용되나 이에 한정되는 것은 아니며, 페놀 수지, 폴리에스터 수지, 멜라민 수지 등의 열경화성 수지(thermostting resin), 실리콘 등이 사용될 수 있다.
물론, 다른 전자 부품들과의 연결을 위한 출력단을 형성하기 위해, 제 2 조립 터미널(112)의 일단 끝부분에는 봉지재가 덮이지 않게 노출된다. 또한, 다른 전원 부품들과의 연결을 위한 입력단을 형성하기 위해 제 1 조립 터미널(111)의 일단 끝부분에도 봉지재가 덮이지 않게 노출된다.
도 3 및 도 4는 입력단의 다양한 모양을 도시한 것이다. 즉, 도 3은 본 발명의 제 2 실시예에 따른 입력단을 변형한 전력 반도체 모듈의 구조를 보여주는 개념도이다. 도 3을 참조하면, 제 1 조립 터미널(311)의 입력단(311-1)이 일자 형상이다. 이와 달리 제 2 조립 터미널(312)은 반타원형 형상이다.
도 4는 본 발명의 제 3 실시예에 따른 입력단을 변형한 전력 반도체 모듈의 구조를 보여주는 개념도이다. 도 4를 참조하면, 제 1 조립 터미널(411)의 입력단(411-1)이 "ㄷ"형상이다. 이와 달리, 제 2 조립 터미널(412)은 반타원형 형상이다.
도 5 내지 도 7은 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위해 접촉부의 형상을 다양하게 도시한 것이다. 즉, 도 5는 본 발명의 제 4 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다. 도 5를 참조하면, 제 1 조립 터미널(511)의 우측 끝단부인 접촉부(511-1)의 형상이 다른 부분보다 폭이 넓은 구조가 된다. 제 2 조립 터미널(512)은 반타원형 형상이다.
도 6은 본 발명의 제 5 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다. 도 6을 참조하면, 제 1 조립 터미널(611)의 접촉부(611-1)는 양쪽면이 톱니 형상이고, 제 2 조립 터미널(612)의 접촉부(612-1)는 내측면이 톱니 형상이다.
도 7은 본 발명의 제 6 실시예에 따른 조립 터미널과 디바이스 간의 접촉 강도를 높이기 위한 전력 반도체 모듈의 구조를 보여주는 개념도이다. 도 7을 참조하면, 제 1 조립 터미널(711)의 접촉부(711-1)는 양쪽면이 굴곡이 있는 형상이고, 제 2 조립 터미널(712)의 접촉부(712-1)는 내측면에만 굴곡이 있는 형상이다.
도 8은 본 발명의 제 7 실시예에 따른 절연층을 조립 터미널에 부착된 상태로 전력 반도체 모듈의 내부 연결을 보여주는 개념도이다. 도 8을 참조하면, 제 1 조립 터미널(811)의 내측면에 제 1 절연 부재(811-1)가 부착되고, 제 2 조립 터미널(812)의 외측면에 제 2 절연 부재(812-1)가 부착된다.
이 경우, 도 1에 도시된 구조와 달리, 조립 터미널(811,812)에 절연 부재(811-1,812-1)를 부착하게 되므로 공정이 단순화된다.
도 9는 본 발명의 제 8 실시예에 따른 금형을 이용하여 조립 터미널과 디바이스간의 접촉 강도를 더 강화하는 개념도이다. 도 9를 참조하면, 하단 금형틀(901)과 상단 금형틀(902)사이에 1차적으로 조립된 상태의 제 1 및 제 2 조립 터미널(111,112), 제 1 및 제 2 디바이스(131,132)를 삽입한다. 이 상태에서 하단 금형틀(901)과 상단 금형틀(902)을 눌러 2차적으로 접촉 상태를 추가확보한다. 2차적인 접촉 상태에서 봉지재(910)를 각 하단 금형틀(901)과 상단 금형틀(902)을 통해 주입한다. 주입된 봉지재는 일정시간이 경과된 후 경화(또는 응고)된다. 따라서, 최종 고정력을 확보할 수 있게 된다.
도 10은 본 발명의 일실시예에 따른 조립 터미널을 이용한 전력 반도체 모듈의 제조 과정을 보여주는 흐름도이다. 도 10을 참조하면, 제 1 디바이스(도 1의 131), 제 2 디바이스(도 1의 132) 및/또는 절연 부재(도 1의 120) 등을 일정간격으로 배치한다(단계 S1010).
출력단이 되는 제 2 조립 터미널(도 1의 112)을 상기 제 1 디바이스(131)와 제 2 디바이스(132)의 외면과 접촉하도록 고정 조립한다. 이와 함께, 입력단이 되는 제 1 조립 터미널(도 1의 111)을 상기 제 1 디바이스(131)와 제 2 디바이스(132) 사이에 접촉하도록 고정 조립한다(단계 S1020). 물론, 이러한 조립 순서는 반대가 될 수 있고, 동시에 이루어질 수 있다.
봉지재를 이용하여 고정 조립되어 있는 상태를 유지하도록 보호 외면을 위한 보호부(도 2의 210)를 형성한다(단계 S1030).
물론, 상기 보호부 형성 단계(S1030)는, 금형을 이용하여 제 1 조립 터미널 및 제 2 조립 터미널을 압착하는 단계, 상기 금형을 통하여 상기 봉지재를 유입하여 응고하는 단계를 더 포함할 수 있다.
100: 전력 반도체 모듈
111: 제 1 조립 터미널 112: 제 2 조립 터미널
120: 절연 부재
131: 제 1 디바이스 132: 제 2 디바이스
210: 보호부
901: 하단 금형틀 902: 상단 금형틀
910: 봉지재

Claims (20)

  1. 제 1 디바이스;
    상기 제 1 디바이스와 일정간격으로 배치되는 제 2 디바이스;
    상기 제 1 디바이스와 제 2 디바이스의 외면과 접촉하여 직접 연결되도록 고정 조립되여 일측 연결단이 되는 제 2 조립 터미널; 및
    상기 제 1 디바이스와 제 2 디바이스 사이에 접촉하여 직접 연결되도록 고정 조립되여 타측 연결단이 되는 제 1 조립 터미널;을 포함하며,
    상기 제 2 조립 터미널은 탄성력을 갖는 전도성 재질의 클립 형상이고,
    봉지재를 이용하여 상기 고정 조립되어 있는 상태를 유지하도록 보호 외면을 형성하는 보호부;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 조립 터미널 및 제 2 조립 터미널은 클립 형상인 것을 특징으로 하는 전력 반도체 모듈.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 제 1 조립 터미널과 상기 제 2 조립 터미널 사이에 개재되는 절연 부재;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈.
  5. 제 2 항에 있어서,
    상기 제 1 조립 터미널의 내측 또는 상기 제 2 조립 터미널의 외측에 부착되는 절연부재;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈.
  6. 제 1 항에 있어서,
    상기 제 1 조립 터미널의 일측 끝단은 일자 형상인 것을 특징으로 하는 전력 반도체 모듈.
  7. 제 1 항에 있어서,
    상기 제 1 조립 터미널의 일측 끝단은 "ㄷ" 형상인 것을 특징으로 하는 전력 반도체 모듈.
  8. 제 1 항에 있어서,
    상기 제 1 조립 터미널의 타측 끝단은 상기 제 1 조립 터미널의 다른 부분보다 폭이 더 넓은 것을 특징으로 하는 전력 반도체 모듈.
  9. 제 1 항에 있어서,
    상기 제 1 조립 터미널의 타측 끝단 또는 제 2 조립 터미널의 양측 끝단이 톱니 형상인 것을 특징으로 하는 전력 반도체 모듈.
  10. 제 1 항에 있어서,
    상기 제 1 조립 터미널의 타측 끝단 또는 제 2 조립 터미널의 양쪽 끝단이 굴곡이 있는 형상인 것을 특징으로 하는 전력 반도체 모듈.
  11. 제 1 항에 있어서,
    상기 제 1 디바이스 및 제 2 디바이스는 FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor FET), IGBT(Insulated Gate Bipolar Mode Transistor), 및 파워 정류 다이오드 중 어느 하나인 것을 특징으로 하는 전력 반도체 모듈.
  12. 제 1 항에 있어서,
    상기 봉지재는 금형을 통하여 제 1 조립 터미널 및 제 2 조립 터미널이 압착된 상태에서 유입되어 응고되는 것을 특징으로 하는 전력 반도체 모듈.
  13. 제 1 항에 있어서,
    상기 봉지재는 열경화성 수지인 것을 특징으로 하는 전력 반도체 모듈.
  14. 제 1 디바이스를 배치하고, 상기 제 1 디바이스와 일정간격으로 제 2 디바이스를 배치하는 배치 단계;
    일측 연결단이 되는 제 2 조립 터미널을 상기 제 1 디바이스와 제 2 디바이스의 외면과 접촉하여 직접 연결되도록 고정 조립하는 제 1 고정 조립 단계; 및
    타측 연결단이 되는 제 1 조립 터미널을 상기 제 1 디바이스와 제 2 디바이스 사이에 접촉하여 직접 연결되도록 고정 조립하는 제 2 고정 조립 단계;를 포함하며,
    상기 제 2 조립 터미널은 탄성력을 갖는 전도성 재질의 클립 형상이고,
    봉지재를 이용하여 상기 고정 조립되어 있는 상태를 유지하도록 보호 외면을 위한 보호부를 형성하는 보호부 형성 단계;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 1 조립 터미널 및 제 2 조립 터미널은 클립 형상인 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 제 1 조립 터미널과 상기 제 2 조립 터미널 사이에 절연 부재를 개재하는 단계;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
  18. 제 15 항에 있어서,
    상기 제 1 조립 터미널의 내측 또는 상기 제 2 조립 터미널의 외측에 절연 부재를 부착하는 단계;를 더 포함하는 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
  19. 제 14 항에 있어서,
    상기 보호부 형성 단계는, 금형을 이용하여 제 1 조립 터미널 및 제 2 조립 터미널을 압착하는 단계; 및
    상기 금형을 통하여 상기 봉지재를 유입하여 응고하는 단계;를 포함하는 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
  20. 제 14 항에 있어서,
    상기 봉지재는 열경화성 수지인 것을 특징으로 하는 전력 반도체 모듈의 제조 방법.
KR1020140139723A 2014-10-16 2014-10-16 전력 반도체 모듈 및 이의 제조 방법 KR101673680B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140139723A KR101673680B1 (ko) 2014-10-16 2014-10-16 전력 반도체 모듈 및 이의 제조 방법
JP2015040491A JP6474645B2 (ja) 2014-10-16 2015-03-02 電力半導体モジュールおよびその製造方法
US14/712,776 US9524936B2 (en) 2014-10-16 2015-05-14 Power semiconductor module and method for manufacturing the same
EP15167978.4A EP3010039B1 (en) 2014-10-16 2015-05-18 Power semiconductor module and method for manufacturing the same
CN201510283638.5A CN106206497B (zh) 2014-10-16 2015-05-28 功率半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140139723A KR101673680B1 (ko) 2014-10-16 2014-10-16 전력 반도체 모듈 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160044799A KR20160044799A (ko) 2016-04-26
KR101673680B1 true KR101673680B1 (ko) 2016-11-07

Family

ID=53181132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139723A KR101673680B1 (ko) 2014-10-16 2014-10-16 전력 반도체 모듈 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US9524936B2 (ko)
EP (1) EP3010039B1 (ko)
JP (1) JP6474645B2 (ko)
KR (1) KR101673680B1 (ko)
CN (1) CN106206497B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
US20210202369A1 (en) * 2017-07-14 2021-07-01 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP6522243B1 (ja) * 2017-07-14 2019-05-29 新電元工業株式会社 電子モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置
JP2013069739A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体ユニットとその製造方法
JP2013157578A (ja) * 2012-02-01 2013-08-15 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104367A (ja) * 1992-09-18 1994-04-15 Mitsubishi Electric Corp 半導体集積回路装置
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
KR100341387B1 (en) 2001-11-15 2002-06-21 Vitzrosys Co Ltd Automatic system for injecting chemicals in waterworks and method thereof
WO2006068643A1 (en) 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102005061015B4 (de) 2005-12-19 2008-03-13 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
JP2009071059A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体装置
US8198710B2 (en) 2008-02-05 2012-06-12 Fairchild Semiconductor Corporation Folded leadframe multiple die package
US8188587B2 (en) 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
JP5740995B2 (ja) * 2011-01-17 2015-07-01 富士通株式会社 半導体装置及びその製造方法
US8531016B2 (en) 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
KR101768960B1 (ko) * 2011-07-04 2017-08-18 삼성전자 주식회사 칩 적층 반도체 패키지
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
JP2013219268A (ja) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置
JP2013069739A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体ユニットとその製造方法
JP2013157578A (ja) * 2012-02-01 2013-08-15 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
CN106206497B (zh) 2019-07-05
US20160111367A1 (en) 2016-04-21
CN106206497A (zh) 2016-12-07
JP6474645B2 (ja) 2019-02-27
EP3010039B1 (en) 2017-11-29
US9524936B2 (en) 2016-12-20
KR20160044799A (ko) 2016-04-26
EP3010039A1 (en) 2016-04-20
JP2016082213A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
US9572291B2 (en) Semiconductor device and method for manufacturing same
US10002837B2 (en) Semiconductor device
KR101673680B1 (ko) 전력 반도체 모듈 및 이의 제조 방법
US20110089558A1 (en) Semiconductor device and a manufacturing method thereof
CN108511396B (zh) 电子装置
JPWO2015079600A1 (ja) パワーモジュール
CN105720046A (zh) 半导体模块以及半导体装置
JP2009536458A (ja) 半導体モジュール及びその製造方法
US20120314372A1 (en) Power Semiconductor Package with Double-Sided Cooling
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
US9013047B2 (en) Semiconductor device
US12014974B2 (en) Power module with electrodes and heat sink and manufacturing method therefor
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
JP2016039206A (ja) 半導体装置の製造方法及び同半導体装置
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
US20130175703A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101388806B1 (ko) 전력 모듈 패키지
JP2018060928A (ja) パワーモジュールおよび電力変換装置
JP7171516B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
US20160093562A1 (en) Non-insulated power semiconductor module and method of manufacturing the same
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5578097B2 (ja) 半導体装置の冷却構造
KR101474067B1 (ko) 열전도 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 4