JP6474645B2 - 電力半導体モジュールおよびその製造方法 - Google Patents

電力半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP6474645B2
JP6474645B2 JP2015040491A JP2015040491A JP6474645B2 JP 6474645 B2 JP6474645 B2 JP 6474645B2 JP 2015040491 A JP2015040491 A JP 2015040491A JP 2015040491 A JP2015040491 A JP 2015040491A JP 6474645 B2 JP6474645 B2 JP 6474645B2
Authority
JP
Japan
Prior art keywords
assembly terminal
power semiconductor
semiconductor module
assembly
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015040491A
Other languages
English (en)
Other versions
JP2016082213A (ja
Inventor
パク、ソン−ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of JP2016082213A publication Critical patent/JP2016082213A/ja
Application granted granted Critical
Publication of JP6474645B2 publication Critical patent/JP6474645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力半導体モジュールに関するものであって、より詳細には、クリップ状のターミナルを介して内部デバイスを直接接続する電力半導体モジュールおよびその製造方法に関するものである。
一般的に、電力半導体モジュールは、熱のため、大電力化、高放熱実現のために、電流密度が高いパワーデバイス、熱抵抗が低い絶縁構造のパッケージ実現方式を適用している。
具体的には、ＳＣＲ（Ｓｉｌｉｃｏｎ Ｃｏｎｔｒｏｌｌｅｄ Ｒｅｃｔｉｆｉｅｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、またはこれらの組合体のような大部分の電力半導体は、電気的に絶縁されないパッケージ内に組立てられる。
つまり、通常、パッケージ型装置の後方側を形成する金属タブが、パッケージ型装置内にある半導体ダイに、ソルダリング工程および／またはワイヤ接合工程により電気的に結合される。一般的に、ソルダリング工程は、熱を加えてソルダ（ｓｏｌｄｅｒ）を溶かして接合する方式である。また、ワイヤ接合工程は、ワイヤ状のＡｕ、Ａｌ、Ｃｕなどを溶接により接合する方式である。
しかし、電力半導体モジュールは、通常、約３０〜１，０００Ｖの比較的高圧で、論理装置および／またはメモリ装置のような他の電子半導体装置に比べて高圧で作動するように設計されている。
また、電力半導体モジュールは、エンジン隔室または工場のように比較的高温の場所で用いられるため、作動中、一部装置の放熱および／または環境によって放熱が多く発生する。
したがって、数ワットまたは数キロワットの電力を発生させて環境温度を上昇させる能動型装置の間に熱抵抗を最小化させることが重要である。
また、ソルダリングおよび／またはワイヤ工程によって材料費および工程費用が上昇する欠点がある。
本発明は、上記の背景技術による問題を解消するためになされたものであって、クリップ状のターミナルを介して内部デバイスを直接接続する電力半導体モジュールおよびその製造方法を提供する。
本発明の一側面は、上記の課題を達成するために、クリップ状のターミナルを介して内部デバイスを直接接続する電力半導体モジュールを提供する。
前記電力半導体モジュールは、第１デバイスと、前記第１デバイスと一定間隔で配置される第２デバイスと、前記第１デバイスおよび前記第２デバイスの外面と接触するように固定的に組立てられ、一側接続端となる第２組立ターミナルと、前記第１デバイスおよび前記第２デバイスの間に接触するように固定的に組立てられ、他側接続端となる第１組立ターミナルとを含むことを特徴とする。
この時、前記第１組立ターミナルおよび前記第２組立ターミナルは、クリップ形状であることを特徴とすることができる。
また、前記電力半導体モジュールは、封止材を用いて、前記固定的に組立てられている状態を維持するように保護外面を形成する保護部をさらに含むことを特徴とすることができる。
また、前記電力半導体モジュールは、前記第１組立ターミナルと前記第２組立ターミナルとの間に介在する絶縁部材をさらに含むことを特徴とすることができる。
また、前記電力半導体モジュールは、前記第１組立ターミナルの内側、または前記第２組立ターミナルの外側に付着する絶縁部材をさらに含むことを特徴とすることができる。
また、前記第１組立ターミナルの一側末端は、一字形状であることを特徴とすることができる。
これと異なり、前記第１組立ターミナルの一側末端は、コ字形状またはコ字を反転させた形状であることを特徴とすることができる。
また、前記第１組立ターミナルの他側末端は、前記第１組立ターミナルの他の部分より幅がより広いことを特徴とすることができる。
これと異なり、前記第１組立ターミナルの他側末端、または前記第２組立ターミナルの両側末端が、鋸歯形状であることを特徴とすることができる。
これと異なり、前記第１組立ターミナルの他側末端、または前記第２組立ターミナルの両側末端が、屈曲のある形状であることを特徴とすることができる。
また、前記第１デバイスおよび前記第２デバイスは、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）、およびパワー整流ダイオードのうちのいずれか１つであることを特徴とすることができる。
また、前記封止材は、金型を通して、前記第１組立ターミナルおよび前記第２組立ターミナルが圧着された状態で流入して凝固することを特徴とすることができる。
また、前記封止材は、熱硬化性樹脂であることを特徴とすることができる。
一方、本発明の他の側面は、第１デバイスを配置し、前記第１デバイスと一定間隔で第２デバイスを配置する配置ステップと、一側接続端となる第２組立ターミナルを、前記第１デバイスおよび前記第２デバイスの外面と接触するように固定的に組立てる第１固定組立ステップと、他側接続端となる第１組立ターミナルを、前記第１デバイスおよび前記第２デバイスの間に接触するように固定的に組立てる第２固定組立ステップとを含むことを特徴とする、電力半導体モジュールの製造方法を提供する。
また、前記製造方法は、封止材を用いて、前記固定的に組立てられている状態を維持するように保護外面のための保護部を形成する保護部形成ステップをさらに含むことを特徴とすることができる。
また、前記製造方法は、前記第１組立ターミナルと前記第２組立ターミナルとの間に絶縁部材を介在させるステップをさらに含むことを特徴とすることができる。
これと異なり、前記製造方法は、前記第１組立ターミナルの内側、または前記第２組立ターミナルの外側に絶縁部材を付着させるステップをさらに含むことを特徴とすることができる。
また、前記保護部形成ステップは、金型を用いて前記第１組立ターミナルおよび前記第２組立ターミナルを圧着するステップと、前記金型を通して前記封止材を流入させて凝固させるステップとを含むことを特徴とすることができる。
本発明によれば、他の異種接着剤なしでもクリップ状のターミナルを介して内部デバイスを直接接続することができる。
また、本発明の他の効果としては、追加の接合材料、および／またはソルダリング、ワイヤ接合工程が要求されないため、工程費用および空間効率を高めて価格低減を実現することが可能である点が挙げられる。
さらに、本発明の他の効果としては、金属性のクリップ形状を用いるため、両面冷却構造が可能であり、これによって性能改善の効果を期待することができる点が挙げられる。
本発明の第１実施形態にかかる電力半導体モジュールの内部接続を示す概念図である。 図１により組立ターミナルを組立てた後、封止材を用いて最終固定した状態を示す概念図である。 本発明の第２実施形態にかかる入力端を変形した電力半導体モジュールの構造を示す概念図である。 本発明の第３実施形態にかかる入力端を変形した電力半導体モジュールの構造を示す概念図である。 本発明の第４実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。 本発明の第５実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。 本発明の第６実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。 本発明の第７実施形態にかかる絶縁部材を組立ターミナルに付着させた状態において電力半導体モジュールの内部接続を示す概念図である。 本発明の第８実施形態にかかる金型を用いて組立ターミナルとデバイスとの間の接触強度をさらに強化する概念図である。 本発明の一実施形態にかかる組立ターミナルを用いた電力半導体モジュールの製造過程を示すフローチャートである。
本発明は、多様な変更を加えることができ、様々な実施形態を有することができるが、特定の実施形態を図面に例示して詳細な説明に具体的に説明する。しかし、これは本発明を特定の実施形態に対して限定しようとするものではなく、本発明の思想および技術範囲に含まれるすべての変更、均等物または代替物を含むと理解されなければならない。
各図面を説明しながら、類似の参照符号を類似の構成要素について使用する。
第１、第２などの用語は、多様な構成要素を説明するのに使用できるが、前記構成要素は前記用語によって限定されてはならない。前記用語は、１つの構成要素を他の構成要素から区別する目的でのみ使用される。
例えば、本発明の権利範囲を逸脱しない範囲で、第１構成要素は第２構成要素と名付けられてよく、同様に、第２構成要素も第１構成要素と名付けられてよい。「および／または」という用語は、複数の関連する記載項目の組み合わせまたは複数の関連する記載項目のうちのいずれかの項目を含む。
異なって定義されない限り、技術的または科学的な用語を含むここで使用されるすべての用語は、本発明の属する技術分野における通常の知識を有する者によって一般的に理解されるのと同じ意味がある。
一般的に使用される辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈されなければならず、本出願で明らかに定義しない限り、理想的または過度に形式的な意味で解釈されてはならない。
以下、添付した図面を参照して、本発明の一実施形態にかかる電力半導体モジュールおよびその製造方法を詳細に説明する。
図１は、本発明の第１実施形態にかかる電力半導体モジュールの内部接続を示す概念図である。図１を参照すれば、前記電力半導体モジュール１００は、第１デバイス１３１と、前記第１デバイス１３１と一定間隔で配置される第２デバイス１３２と、前記第１デバイス１３１および第２デバイス１３２の外面と接触するように固定的に組立てられ、一側接続端となる第２組立ターミナル１１２と、前記第１デバイス１３１および第２デバイス１３２の間に接触するように固定的に組立てられ、他側接続端となる第１組立ターミナル１１１などとを含んで構成される。
第１組立ターミナル１１１および／または第２組立ターミナル１１２は、導電性材質であって、クリップ形状である。したがって、スプリングのような弾性力で第１および第２デバイス１３１、１３２と接触しながら一定の力で固定する機能を果たす。
第１および第２デバイス１３１、１３２は、電力半導体となる。このような電力半導体は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）、およびパワー整流ダイオードのうちのいずれか１つ、またはこれらの組合体になってよい。
電力半導体モジュール１００は、環境車両のインバータシステムに適用可能である。環境車両の例としては、ハイブリッド自動車（ＨＥＶ：Ｈｙｂｒｉｄ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、プラグインハイブリッド自動車（ＰＨＥＶ：Ｐｌｕｇ−ｉｎ Ｈｙｂｒｉｄ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、電気車（ＥＶ：Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、低速電気自動車（ＮＥＶ：Ｎｅｉｇｈｂｏｒｈｏｏｄ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、燃料電池自動車（ＦＣＶ：Ｆｕｅｌ−Ｃｅｌｌ Ｖｅｈｉｃｌｅ）、クリーンディーゼル自動車（ＣＤＶ：Ｃｌｅａｎ Ｄｉｅｓｅｌ Ｖｅｈｉｃｌｅ）などが挙げられる。
第１組立ターミナル１１１と第２組立ターミナル１１２との間には絶縁部材１２０が置かれる。絶縁部材１２０は、導電性である第１組立ターミナル１１１と第２組立ターミナル１１２との間の導電性を遮断して絶縁する機能を果たす。
図１では、第１組立ターミナル１１１と第２組立ターミナル１１２が同時に第１デバイス１３１および第２デバイス１３２に接触組立てられるものとして示されているが、同時に組立てられてもよいし、第２組立ターミナル１１２が先に組立てられ、その後、第１組立ターミナル１１１が組立てられてもよい。また、これと逆の順序で組立てられてもよい。
絶縁部材１２０は、エポキシ樹脂、フェノール樹脂、ポリウレタンなどのような高分子絶縁材料などが使用できる。
また、図１では、理解の便宜のために、２つのデバイスと２つの組立ターミナルを参照して説明したが、これに限定されるものではなく、２つ以上のデバイスと２つ以上の組立ターミナルを用いて実現することも可能である。
図２は、図１により組立ターミナルを組立てた後、封止材を用いて最終固定した状態を示す概念図である。図２を参照すれば、図１により、第１および第２組立ターミナル１１１、１１２、第１および第２デバイス１３１、１３２、および絶縁部材１２０を一次的に組立てて固定した後、封止材を用いて保護部２１０を形成する。この保護部２１０はさらに、電力半導体モジュール１００の保護外面を形成する役割も果たす。
封止材は、エポキシ樹脂が主に用いられるが、これに限定されるものではなく、フェノール樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化性樹脂（ｔｈｅｒｍｏｓｔｔｉｎｇ ｒｅｓｉｎ）、シリコーンなどが使用できる。
もちろん、他の電子部品との接続のための出力端を形成するために、第２組立ターミナル１１２の一端の端部分には封止材が覆われないように露出する。また、他の電源部品との接続のための入力端を形成するために、第１組立ターミナル１１１の一端の端部分にも封止材が覆われないように露出する。
図３および図４は、入力端の多様な形状を示すものである。つまり、図３は、本発明の第２実施形態にかかる入力端を変形した電力半導体モジュールの構造を示す概念図である。図３を参照すれば、第１組立ターミナル３１１の入力端３１１−１が一字形状である。これと異なり、第２組立ターミナル３１２は半楕円形状である。
図４は、本発明の第３実施形態にかかる入力端を変形した電力半導体モジュールの構造を示す概念図である。図４を参照すれば、第１組立ターミナル４１１の入力端４１１−１がコ字形状またはコ字を反転させた形状である。これと異なり、第２組立ターミナル４１２は半楕円形状である。
図５〜図７は、組立ターミナルとデバイスとの間の接触強度を高めるために、接触部の形状を多様に示すものである。つまり、図５は、本発明の第４実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。図５を参照すれば、第１組立ターミナル５１１の右側末端部である接触部５１１−１の形状が他の部分より幅の広い構造となる。第２組立ターミナル５１２は半楕円形状である。
図６は、本発明の第５実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。図６を参照すれば、第１組立ターミナル６１１の接触部６１１−１は、両面が鋸歯形状であり、第２組立ターミナル６１２の接触部６１２−１は、内側面が鋸歯形状である。
図７は、本発明の第６実施形態にかかる組立ターミナルとデバイスとの間の接触強度を高めるための電力半導体モジュールの構造を示す概念図である。図７を参照すれば、第１組立ターミナル７１１の接触部７１１−１は、両面が屈曲のある形状であり、第２組立ターミナル７１２の接触部７１２−１は、内側面にのみ屈曲のある形状である。
図８は、本発明の第７実施形態にかかる絶縁部材を組立ターミナルに付着させた状態において電力半導体モジュールの内部接続を示す概念図である。図８を参照すれば、第１組立ターミナル８１１の内側面に第１絶縁部材８１１−１が付着し、第２組立ターミナル８１２の外側面に第２絶縁部材８１２−１が付着する。
この場合、図１に示された構造と異なり、組立ターミナル８１１、８１２に絶縁部材８１１−１、８１２−１を付着させるため、工程が単純化される。
図９は、本発明の第８実施形態にかかる金型を用いて組立ターミナルとデバイスとの間の接触強度をさらに強化する概念図である。図９を参照すれば、下金型枠９０１と上金型枠９０２との間に一次的に組立てられた状態の第１および第２組立ターミナル１１１、１１２、第１および第２デバイス１３１、１３２を挿入する。この状態で、下金型枠９０１と上金型枠９０２を押して二次的に接触状態を追加確保する。二次的な接触状態で、封止材９１０を各下金型枠９０１と上金型枠９０２を通して注入する。注入された封止材は、一定時間が経過した後、硬化（または凝固）される。したがって、最終固定力を確保することができる。
図１０は、本発明の一実施形態にかかる組立ターミナルを用いた電力半導体モジュールの製造過程を示すフローチャートである。図１０を参照すれば、第１デバイス（図１の１３１）、第２デバイス（図１の１３２）、および／または絶縁部材（図１の１２０）などを一定間隔で配置する（ステップＳ１０１０）。
出力端となる第２組立ターミナル（図１の１１２）を、前記第１デバイス１３１および第２デバイス１３２の外面と接触するように固定的に組立てる。これと共に、入力端となる第１組立ターミナル（図１の１１１）を、前記第１デバイス１３１と第２デバイス１３２との間に接触するように固定的に組立てる（ステップＳ１０２０）。もちろん、このような組立順序は逆になってもよいし、同時に行われてもよい。
封止材を用いて、固定的に組立てられている状態を維持するように保護外面のための保護部（図２の２１０）を形成する（ステップＳ１０３０）。
もちろん、前記保護部形成ステップ（Ｓ１０３０）は、金型を用いて第１組立ターミナルおよび第２組立ターミナルを圧着するステップと、前記金型を通して前記封止材を流入させて凝固させるステップとをさらに含むことができる。
１００：電力半導体モジュール
１１１：第１組立ターミナル
１１２：第２組立ターミナル
１２０：絶縁部材
１３１：第１デバイス
１３２：第２デバイス
２１０：保護部
９０１：下金型枠
９０２：上金型枠
９１０：封止材

Claims (16)

  1. 第１デバイスと、
    前記第１デバイスと一定間隔で配置される第２デバイスと、
    前記第１デバイスおよび前記第２デバイスの外面と接触するように固定的に組立てられ、一側接続端となる第２組立ターミナルと、
    前記第１デバイスおよび前記第２デバイスの間に接触するように固定的に組立てられ、他側接続端となる第１組立ターミナルとを含み、
    前記第１組立ターミナルおよび前記第２組立ターミナルのうちの少なくとも一つは、クリップ形状であり、
    前記第１組立ターミナルと前記第２組立ターミナルとの間に介在する絶縁部材をさらに含むことを特徴とする、電力半導体モジュール。
  2. 封止材を用いて、前記固定的に組立てられている状態を維持するように保護外面を形成する保護部をさらに含むことを特徴とする、請求項１に記載の電力半導体モジュール。
  3. 前記第１組立ターミナルの内側、または前記第２組立ターミナルの外側に付着する絶縁部材をさらに含むことを特徴とする、請求項１に記載の電力半導体モジュール。
  4. 前記第１組立ターミナルの一側末端は、一字形状であることを特徴とする、請求項１に記載の電力半導体モジュール。
  5. 前記第１組立ターミナルの一側末端は、コ字形状またはコ字を反転させた形状であることを特徴とする、請求項１に記載の電力半導体モジュール。
  6. 前記第１組立ターミナルの他側末端は、前記第１組立ターミナルの他の部分より幅がより広いことを特徴とする、請求項１に記載の電力半導体モジュール。
  7. 前記第１組立ターミナルの他側末端、または前記第２組立ターミナルの両側末端が、鋸歯形状であることを特徴とする、請求項１に記載の電力半導体モジュール。
  8. 前記第１組立ターミナルの他側末端、または前記第２組立ターミナルの両側末端が、屈曲のある形状であることを特徴とする、請求項１に記載の電力半導体モジュール。
  9. 前記第１デバイスおよび前記第２デバイスは、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）、およびパワー整流ダイオードのうちのいずれか１つであることを特徴とする、請求項１に記載の電力半導体モジュール。
  10. 前記封止材は、金型を通して、前記第１組立ターミナルおよび前記第２組立ターミナルが圧着された状態で流入して凝固することを特徴とする、請求項２に記載の電力半導体モジュール。
  11. 前記封止材は、熱硬化性樹脂であることを特徴とする、請求項２に記載の電力半導体モジュール。
  12. 第１デバイスを配置し、前記第１デバイスと一定間隔で第２デバイスを配置する配置ステップと、
    一側接続端となる第２組立ターミナルを、前記第１デバイスおよび前記第２デバイスの外面と接触するように固定的に組立てる第１固定組立ステップと、
    他側接続端となる第１組立ターミナルを、前記第１デバイスおよび前記第２デバイスの間に接触するように固定的に組立てる第２固定組立ステップとを含み、
    前記第１組立ターミナルおよび前記第２組立ターミナルのうちの少なくとも一つは、クリップ形状であり、
    前記第１組立ターミナルと前記第２組立ターミナルとの間に絶縁部材を介在させるステップをさらに含むことを特徴とする、電力半導体モジュールの製造方法。
  13. 封止材を用いて、前記固定的に組立てられている状態を維持するように保護外面のための保護部を形成する保護部形成ステップをさらに含むことを特徴とする、請求項１２に記載の電力半導体モジュールの製造方法。
  14. 前記第１組立ターミナルの内側、または前記第２組立ターミナルの外側に絶縁部材を付着させるステップをさらに含むことを特徴とする、請求項１２に記載の電力半導体モジュールの製造方法。
  15. 前記保護部形成ステップは、金型を用いて前記第１組立ターミナルおよび前記第２組立ターミナルを圧着するステップと、
    前記金型を通して前記封止材を流入させて凝固させるステップとを含むことを特徴とする、請求項１３に記載の電力半導体モジュールの製造方法。
  16. 前記封止材は、熱硬化性樹脂であることを特徴とする、請求項１３に記載の電力半導体モジュールの製造方法。
JP2015040491A 2014-10-16 2015-03-02 電力半導体モジュールおよびその製造方法 Active JP6474645B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140139723A KR101673680B1 (ko) 2014-10-16 2014-10-16 전력 반도체 모듈 및 이의 제조 방법
KR10-2014-0139723 2014-10-16

Publications (2)

Publication Number Publication Date
JP2016082213A JP2016082213A (ja) 2016-05-16
JP6474645B2 true JP6474645B2 (ja) 2019-02-27

Family

ID=53181132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015040491A Active JP6474645B2 (ja) 2014-10-16 2015-03-02 電力半導体モジュールおよびその製造方法

Country Status (5)

Country Link
US (1) US9524936B2 (ja)
EP (1) EP3010039B1 (ja)
JP (1) JP6474645B2 (ja)
KR (1) KR101673680B1 (ja)
CN (1) CN106206497B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
CN109699191A (zh) * 2017-07-14 2019-04-30 新电元工业株式会社 电子模块
CN109511278B (zh) * 2017-07-14 2022-06-17 新电元工业株式会社 电子模块

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104367A (ja) * 1992-09-18 1994-04-15 Mitsubishi Electric Corp 半導体集積回路装置
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
KR100341387B1 (en) 2001-11-15 2002-06-21 Vitzrosys Co Ltd Automatic system for injecting chemicals in waterworks and method thereof
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置
US7755179B2 (en) 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102005061015B4 (de) 2005-12-19 2008-03-13 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
JP2009071059A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体装置
US8198710B2 (en) 2008-02-05 2012-06-12 Fairchild Semiconductor Corporation Folded leadframe multiple die package
US8188587B2 (en) 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
JP5740995B2 (ja) * 2011-01-17 2015-07-01 富士通株式会社 半導体装置及びその製造方法
US8531016B2 (en) 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
KR101768960B1 (ko) * 2011-07-04 2017-08-18 삼성전자 주식회사 칩 적층 반도체 패키지
JP2013069739A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体ユニットとその製造方法
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
JP5734216B2 (ja) * 2012-02-01 2015-06-17 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2013219268A (ja) 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス

Also Published As

Publication number Publication date
CN106206497A (zh) 2016-12-07
JP2016082213A (ja) 2016-05-16
US9524936B2 (en) 2016-12-20
KR101673680B1 (ko) 2016-11-07
KR20160044799A (ko) 2016-04-26
EP3010039A1 (en) 2016-04-20
CN106206497B (zh) 2019-07-05
US20160111367A1 (en) 2016-04-21
EP3010039B1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
US11367670B2 (en) Power semiconductor device and manufacturing method of the same
JP4661645B2 (ja) パワー半導体モジュール
JP5541362B2 (ja) パワーモジュール、電力変換装置および電動車両
JP6474645B2 (ja) 電力半導体モジュールおよびその製造方法
WO2007080922A1 (ja) 半導体電力変換装置
CN105720046A (zh) 半导体模块以及半导体装置
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP5440427B2 (ja) 半導体装置およびその製造方法
CN110771027A (zh) 功率半导体装置及使用该装置的电力转换装置
JP7419050B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
CN111587528B (zh) 功率半导体装置
JP2015179702A (ja) 半導体装置およびその製造方法
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
KR101388806B1 (ko) 전력 모듈 패키지
JP5736130B2 (ja) パワー半導体素子を持つサンドイッチ構造を有するパワー半導体モジュール
JP4961398B2 (ja) 半導体装置
JP2020025058A (ja) 半導体装置
JP7171516B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
US20160093562A1 (en) Non-insulated power semiconductor module and method of manufacturing the same
Dey et al. Trends in Power Electronics Packaging Technologies For XEVs
CN115148709A (zh) 电池组的电子式初始充电用功率模块及其的制造方法
JP2020202211A (ja) 素子ユニット及び素子ユニットの製造方法
JP2019192709A (ja) バスバーモジュール、電力変換装置、及びバスバーモジュールの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190130

R150 Certificate of patent or registration of utility model

Ref document number: 6474645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250