JP4003656B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4003656B2
JP4003656B2 JP2003036393A JP2003036393A JP4003656B2 JP 4003656 B2 JP4003656 B2 JP 4003656B2 JP 2003036393 A JP2003036393 A JP 2003036393A JP 2003036393 A JP2003036393 A JP 2003036393A JP 4003656 B2 JP4003656 B2 JP 4003656B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
mold resin
exposed
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003036393A
Other languages
English (en)
Other versions
JP2004247547A (ja
Inventor
本田  匡宏
嘉治 原田
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003036393A priority Critical patent/JP4003656B2/ja
Publication of JP2004247547A publication Critical patent/JP2004247547A/ja
Application granted granted Critical
Publication of JP4003656B2 publication Critical patent/JP4003656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップとヒートシンクとを樹脂でモールドしてなる半導体装置に関する。
【0002】
【従来の技術】
近年、電子装置の小型化・高集積化に伴い、1デバイス当たりの発熱量が増大し、熱設計が問題となっている。そこで、半導体チップの熱をヒートシンクで放熱させる半導体装置が提案されている(例えば、特許文献1参照)。
【0003】
このような半導体装置の一般的な断面構成を図6に示す。ヒートシンクJ10の一面11に半導体チップ20が搭載されており、半導体チップ20とリード30とがワイヤ40を介して電気的に接続されている。そして、ヒートシンクJ10、半導体チップ20およびリード30がモールド樹脂50によって包み込まれるように封止されている。
【0004】
ここで、ヒートシンクJ10における一面11、すなわちチップ搭載面とは反対側の他面12が、モールド樹脂50から露出した形となっている。このような半導体装置は、図6に示すような形でプリント基板100に搭載されるとともに、ケース200に収納される。
【0005】
すなわち、モールド樹脂50から露出するリード30をプリント基板100にはんだ60を介して接続するとともに、露出するヒートシンクJ10の他面12をプリント基板200にはんだ60を介して接続する。これにより、半導体チップ20からの熱はヒートシンクJ10の他面12からプリント基板100へ放熱される。
【0006】
【特許文献1】
特開平5−82672号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置では、半導体チップ20の放熱経路はヒートシンクJ10の片面側のみであるため、放熱性に限界がある。
【0008】
この問題に対しては、図7に示すように、ヒートシンクJ10に搭載された半導体チップ20の上面に第2のヒートシンクJ10’を搭載し、ヒートシンクJ10、J10’によって半導体チップ20を挟んだ構成が考えられる。
【0009】
これによれば、半導体チップ20からの熱は下側のヒートシンクJ10からプリント基板100に放熱されるとともに、上側のヒートシンクJ10’がケース200にゲルやはんだ等の接続部材70で接続されているため、半導体チップ20の熱は上側のヒートシンクJ10’を介してケース200へ放熱される。
【0010】
しかし、このようなヒートシンクJ10、J10’によって半導体チップ20の両面を挟んだ構成では、半導体チップ20の上面においてヒートシンクJ10’に挟まれた部分では、ワイヤ等によるリードとの電気的な接続が必要な場合には、その接続を行うことができない。
【0011】
また、上側のヒートシンクJ10’によって半導体チップ20が押さえつけられた形となっているため、半導体チップ20に応力が加わり、電気特性の異常が発生したり、半導体チップ20にクラックが発生したりするという恐れがある。
【0012】
そこで、本発明は上記問題に鑑み、ヒートシンクに半導体チップを搭載し樹脂でモールドしてなる半導体装置において、半導体チップの電気的な接続に対する制約や半導体チップに余分な応力を印加させることなく、放熱性を向上できるようにすることを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、ヒートシンク(10)と、ヒートシンクの一面(11)に搭載された半導体チップ(20)と、半導体チップと電気的に接続されたリード(30)とヒートシンク、半導体チップおよびリードを包み込むように封止するモールド樹脂(50)とを備え、ヒートシンクにおける一面とは反対側の他面(12)が、モールド樹脂から露出しているとともに、ヒートシンクにおける一面のうち半導体チップの搭載部を除いた領域の一部(14)が、モールド樹脂から露出していることを特徴とする。
【0014】
それによれば、半導体チップにおいてヒートシンクに接する面とは反対側の面は、ヒートシンクで押さえられず解放された形となる。つまり、半導体チップの片面は解放されているので、その片面において自由に電気的な接続を行うことができ、また、余分な応力もかからない。
【0015】
そして、本発明では、ヒートシンクにおける一面のうち半導体チップの搭載部を除いた領域の一部を、モールド樹脂から露出させているため、もともと露出しているヒートシンクの他面に加えて、当該一面の露出部においてもケースやプリント基板等に接続させる等により放熱が可能となる。
【0016】
よって、本発明によれば、ヒートシンクに半導体チップを搭載し樹脂でモールドしてなる半導体装置において、半導体チップの電気的な接続に対する制約や半導体チップに余分な応力を印加させることなく、放熱性を向上させることができる。
【0017】
ここで、請求項1に記載の発明では、ヒートシンク(10)の一面(11)のうちモールド樹脂(50)から露出している部分は、半導体チップ(20)の搭載部よりもヒートシンクの一面から突出した突出部(14)であり、突出部(14)は、プリント基板(100)にはんだ(60)によって接続され、ヒートシンク(10)の他面(12)は、プリント基板を収納するケース(200)に接続部材(70)によって接続されていることを特徴としている。また、請求項2に記載の発明では、ヒートシンク(10)は、その両端に出っ張り部(13)が形成され、突出部(14)は、出っ張り部に形成されており、出っ張り部は、リード(30)のうちモールド樹脂(50)から露出しているアウターリードの長さ方向に、アウターリードの端部まで出っ張って形成されていることを特徴としている。また、請求項3に記載の発明では、ヒートシンク(10)の一面(11)のうちモールド樹脂(50)から露出している部分は、半導体チップ(20)の搭載部よりもヒートシンクの一面から突出した突出部(14)であり、ヒートシンク(10)は、その両端に出っ張り部(13)が形成され、突出部(14)は、出っ張り部に形成されており、出っ張り部は、リード(30)のうちモールド樹脂(50)から露出しているアウターリードの長さ方向に、アウターリードの端部まで出っ張って形成されていることを特徴としている。なお、上記した各請求項に記載の発明において、請求項に記載の発明のように、ヒートシンク(10)の一面(11)における半導体チップ(20)の搭載部は、ヒートシンクの中央部であり、ヒートシンクの一面のうちモールド樹脂(50)から露出している部分は、ヒートシンクの周辺部の一部(14)であるものにできる。
【0019】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0020】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一の部分には、図中、同一符号を付してある。また、各平面図には、識別化のため便宜上ハッチングを施してあるが、断面を示すものではない。
【0021】
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A線に沿った概略断面図である。また、図2は、半導体装置S1におけるモールド樹脂50内部の構成を示す平面図である。
【0022】
ヒートシンク10は、Cu、Al、Fe等の熱伝導性の良い金属材料をプレスや切削加工によって板形状としたものである。本例のヒートシンク10は、その両端に出っ張り部13が形成された略矩形板状をなしており、ヒートシンク10の一面11のうち各出っ張り部13の部分には当該一面11の上方に突出した突出部14が形成されている。本例の突出部14は四角柱形状としている。
【0023】
ヒートシンク10の一面11は、チップ搭載面として構成されており、その一面11の中央部には、シリコン等の半導体に種々の電気素子を形成してなる半導体チップ20が搭載されている。
【0024】
そして、図2に示すように、この半導体チップ20の周囲には、複数本のリード30が配設されている。これらリード30はCuや42アロイ等からなるもので、ヒートシンク10の突出部14を回避した形で配置されている。
【0025】
これら半導体チップ20と各リード30とはAuやAl等からなるワイヤ40によって結線され、電気的に接続されている。このワイヤ40はワイヤボンディングによって形成することができる。本実施形態では、半導体チップ20の上面は解放されているため、図2に示すように、チップ中央部からもワイヤ40による接続がなされている。
【0026】
そして、これらヒートシンク10、半導体チップ20、リード30の一部およびワイヤ40は、図1に示すように、モールド樹脂50によって包み込まれるように封止されている。このモールド樹脂50はエポキシ樹脂等からなる。
【0027】
ここで、ヒートシンク10における一面11とは反対側の他面12が、モールド樹脂50から露出しており、さらに、ヒートシンク10における一面11のうち半導体チップ20の搭載部を除いた領域の一部すなわち突出部14の先端が、モールド樹脂50から露出している。
【0028】
このように、本実施形態では、ヒートシンク10の一面11における半導体チップ20の搭載部は、ヒートシンク10の中央部であり、ヒートシンク10の一面11のうちモールド樹脂50から露出している部分は、ヒートシンク10の周辺部の出っ張り部13に形成された突出部14である。
【0029】
このような半導体装置S1は、ヒートシンク10の一面11に半導体チップ20を搭載し、リード30と半導体チップ20とをワイヤボンディングを行ってワイヤ40にて接続した後、樹脂成形することでモールド樹脂50による封止を行うことにより製造可能である。
【0030】
そして、この半導体装置S1は、図1に示すような形でプリント基板100に実装される。すなわち、モールド樹脂50から露出するリード30をプリント基板100にはんだ60を介して接続するとともに、露出するヒートシンク10の他面12をプリント基板100にはんだ60を介して接続する。
【0031】
さらに、このプリント基板100は、AlやFe等の金属からなるケース200に固定収納される。ここで、ケース200の蓋部210をかぶせるときに、モールド樹脂から露出しているヒートシンク10の突出部14と蓋部210とを、シリコンゲル等のゲルやはんだまたは接着剤等の接続部材70によって接続する。
【0032】
なお、半導体装置S1の上下の固定が強固でありすぎると強度的に問題がある場合には、ケース200側の接続部材70としてゲルを用い、多少変位可能とすることが好ましい。しかし、そのような問題がなければ、もちろん、はんだ等を用いても良い。
【0033】
このように、本実施形態の半導体装置S1によれば、半導体チップ20においてヒートシンク10に接する面とは反対側の面は、ヒートシンク10で押さえられず解放された形となる。つまり、半導体チップ20の片面は解放されているので、その片面において自由に電気的な接続を行うことができ、また、余分な応力もかからない。
【0034】
そして、本半導体装置S1では、ヒートシンク10の一面11のうち半導体チップ20の搭載部を除いた領域の一部である突出部14を、モールド樹脂50から露出させ、ケース200に接続している。また、同時に、モールド樹脂50から露出するヒートシンク10の他面12はプリント基板100に接続している。
【0035】
そのため、本実施形態の放熱経路は、2つ確保される。つまり、電気回路が動作することにより半導体チップ20から発せられた熱は、チップ内部からヒートシンク10へ伝わる。その後の放熱経路は、1つはヒートシンク10の他面12からはんだ60を介してプリント基板100へ放熱される。
【0036】
もう1つの放熱経路は、ヒートシンク10からヒートシンク10の出っ張り部13、突出部14へ伝わり、接続部材70を介してケース200の蓋部210へ放熱される。
【0037】
このように、本実施形態によれば、従来の片面でのヒートシンク放熱に対して、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0038】
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。
【0039】
本実施形態では、モールド樹脂50から露出するリード30の部分すなわちアウターリードの折り曲げ方向を上記第1実施形態とは反対にしている。それにより、本半導体装置S2は、上記第1実施形態とは上下が逆の状態でプリント基板100に搭載されている。
【0040】
この場合、ヒートシンク10の突出部14はプリント基板100に対してはんだ60により接続され、ヒートシンク10の他面12はケース200の蓋部210に対して接続部材70により接続される。
【0041】
本実施形態における半導体チップ20の放熱経路としては、半導体チップ20→ヒートシンク10→ヒートシンク10の突出部14→はんだ60→プリント基板100という経路と、半導体チップ20→ヒートシンク10→ヒートシンク10の他面12→接続部材70→ケース200という経路が確保される。
【0042】
このように、本実施形態によっても、上記第1実施形態と同様に、従来の片面でのヒートシンク放熱に対して、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0043】
特に、本実施形態では、プリント基板100側に比べてケース200への放熱を多くしたい場合に有効である。また、上記第1実施形態に比べて、プリント基板100への接合面積が小さくなるので、プリント基板100における配線形成領域を多く確保できるという利点もある。
【0044】
(第3実施形態)
図4は、本発明の第3実施形態に係る半導体装置S3の概略断面構成を示す図である。
【0045】
本実施形態では、ヒートシンク10の一面11において出っ張り部13に、上記図1に示したような突出部を設けないで、出っ張り部13における一面11をモールド樹脂50から露出させる。そして、ケース200側から突起部220を設け、モールド樹脂から露出する出っ張り部13と突起部220とを接続部材70によって接続する。
【0046】
なお、このケース200の突起部220は、上記第1実施形態にて示した非10の突出部14の替わりに配置されるものであり、その形状は図1における突出部14と同じ様な四角柱形状とすることができる。
【0047】
それにより、上記第1実施形態と同様、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0048】
また、本実施形態では、ヒートシンク10に突出部14を設けないので、ヒートシンク10の加工が容易になるという利点もある。
【0049】
(第4実施形態)
図5は、本発明の第4実施形態に係る半導体装置S4の概略構成を示す図であり、(a)は平面図、(b)は(a)中のB−B線に沿った概略断面図である。
【0050】
本実施形態は、第1実施形態の変形であり、ヒートシンク10における出っ張り部13の出っ張り長さをさらに長くしたものである。その結果、突出部14も長くなってモールド樹脂50からの露出面積が大きくなり、放熱効果が向上するものである。
【0051】
なお、出っ張り部13を長くする場合、リード30のアウターリードの長さ程度にしておけば、半導体装置S4の体格が従来よりも大きくなることはない。
【0052】
そして、本実施形態によっても、上記第1実施形態と同様、半導体チップ20をヒートシンクで挟むような構成を採らなくても2つの放熱経路を確保できる。そのため、半導体チップ20の電気的な接続に対する制約や半導体チップ20に余分な応力を印加させることなく、放熱性を向上させることができる。
【0053】
(他の実施形態)
なお、ヒートシンク10の一面11における半導体チップ20の搭載部が、ヒートシンク10の周辺部であり、ヒートシンク10の一面11のうちモールド樹脂50から露出している部分がヒートシンク10の中央部であっても良い。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A線に沿った概略断面図である。
【図2】図1に示す半導体装置におけるモールド樹脂内部の構成を示す平面図である。
【図3】本発明の第2実施形態に係る半導体装置の概略断面図である。
【図4】本発明の第3実施形態に係る半導体装置の概略断面図である。
【図5】本発明の第4実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のB−B線に沿った概略断面図である。
【図6】従来の半導体装置の一般的な断面構成図である。
【図7】半導体チップの両面をヒートシンクで挟んだ半導体装置の断面構成図である。
【符号の説明】
10…ヒートシンク、11…ヒートシンクの一面、
12…ヒートシンクの他面、14…ヒートシンクの突出部、
20…半導体チップ、30…リード、50…モールド樹脂。

Claims (4)

  1. ヒートシンク(10)と、
    前記ヒートシンクの一面(11)に搭載された半導体チップ(20)と、
    前記半導体チップと電気的に接続されたリード(30)と、
    前記ヒートシンク、前記半導体チップおよび前記リードを包み込むように封止するモールド樹脂(50)とを備え、
    前記ヒートシンクにおける前記一面とは反対側の他面(12)が、前記モールド樹脂から露出しているとともに、前記ヒートシンクにおける前記一面のうち前記半導体チップの搭載部を除いた領域の一部(14)が、前記モールド樹脂から露出している半導体装置であって、
    前記ヒートシンク(10)の一面(11)のうち前記モールド樹脂(50)から露出している部分は、前記半導体チップ(20)の搭載部よりも前記ヒートシンクの一面から突出した突出部(14)であり、
    前記突出部(14)は、プリント基板(100)にはんだ(60)によって接続され、前記ヒートシンク(10)の他面(12)は、前記プリント基板を収納するケース(200)に接続部材(70)によって接続されていることを特徴とす半導体装置。
  2. ヒートシンク(10)と、
    前記ヒートシンクの一面(11)に搭載された半導体チップ(20)と、
    前記半導体チップと電気的に接続されたリード(30)と、
    前記ヒートシンク、前記半導体チップおよび前記リードを包み込むように封止するモールド樹脂(50)とを備え、
    前記ヒートシンクにおける前記一面とは反対側の他面(12)が、前記モールド樹脂から露出しているとともに、前記ヒートシンクにおける前記一面のうち前記半導体チップの搭載部を除いた領域の一部(14)が、前記モールド樹脂から露出している半導体装置であって、
    前記ヒートシンク(10)の他面(12)は、プリント基板(100)にはんだ(60)によって接続され、前記ヒートシンク(10)の一面(11)のうち前記モールド樹脂(50)から露出している部分は、前記プリント基板を収納するケース(200)に設けられた突起部(220)に接続部材(70)によって接続されていることを特徴とす半導体装置。
  3. ヒートシンク(10)と、
    前記ヒートシンクの一面(11)に搭載された半導体チップ(20)と、
    前記半導体チップと電気的に接続されたリード(30)と、
    前記ヒートシンク、前記半導体チップおよび前記リードを包み込むように封止するモールド樹脂(50)とを備え、
    前記ヒートシンクにおける前記一面とは反対側の他面(12)が、前記モールド樹脂から露出しているとともに、前記ヒートシンクにおける前記一面のうち前記半導体チップの搭載部を除いた領域の一部(14)が、前記モールド樹脂から露出している半導体装置であって、
    前記ヒートシンク(10)の一面(11)のうち前記モールド樹脂(50)から露出している部分は、前記半導体チップ(20)の搭載部よりも前記ヒートシンクの一面から突出した突出部(14)であり、
    前記ヒートシンク(10)は、その両端に出っ張り部(13)が形成され、前記突出部(14)は、前記出っ張り部に形成されており、前記出っ張り部は、前記リード(30)のうち前記モールド樹脂(50)から露出しているアウターリードの長さ方向に、前記アウターリードの端部まで出っ張って形成されていることを特徴とす半導体装置。
  4. 前記ヒートシンク(10)の一面(11)における前記半導体チップ(20)の搭載部は、前記ヒートシンクの中央部であり、
    前記ヒートシンクの一面のうち前記モールド樹脂(50)から露出している部分は、前記ヒートシンクの周辺部の一部(14)であることを特徴とする請求項1ないし3のいず れか1つに記載の半導体装置。
JP2003036393A 2003-02-14 2003-02-14 半導体装置 Expired - Fee Related JP4003656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003036393A JP4003656B2 (ja) 2003-02-14 2003-02-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036393A JP4003656B2 (ja) 2003-02-14 2003-02-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2004247547A JP2004247547A (ja) 2004-09-02
JP4003656B2 true JP4003656B2 (ja) 2007-11-07

Family

ID=33021487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036393A Expired - Fee Related JP4003656B2 (ja) 2003-02-14 2003-02-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4003656B2 (ja)

Also Published As

Publication number Publication date
JP2004247547A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US7957158B2 (en) Circuit device
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JP2008141140A (ja) 半導体装置
US5532905A (en) Thermally enhanced leadframe for packages that utilize a large number of leads
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP4100332B2 (ja) 電子装置およびその製造方法
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
JP2005191147A (ja) 混成集積回路装置の製造方法
JP3169578B2 (ja) 電子部品用基板
US5324890A (en) Direct bond copper-output footprint
JP4003656B2 (ja) 半導体装置
JP4830807B2 (ja) 電子装置
JP4013780B2 (ja) 半導体装置の実装構造
JP3215254B2 (ja) 大電力用半導体装置
JP7528573B2 (ja) 回路構成体
JPH0637217A (ja) 半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JP4085831B2 (ja) 半導体装置の実装構造
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JP4443503B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees