JP2001351941A - Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ - Google Patents

Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ

Info

Publication number
JP2001351941A
JP2001351941A JP2001114665A JP2001114665A JP2001351941A JP 2001351941 A JP2001351941 A JP 2001351941A JP 2001114665 A JP2001114665 A JP 2001114665A JP 2001114665 A JP2001114665 A JP 2001114665A JP 2001351941 A JP2001351941 A JP 2001351941A
Authority
JP
Japan
Prior art keywords
solder
die
bumped die
bumps
copper clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001114665A
Other languages
English (en)
Other versions
JP4833428B2 (ja
Inventor
Maria Christina B Estacio
マリア クリスティーナ ビー． エスタシオ，
Maria Clemens Y Kuinonesu
マリア クレメンス ワイ． クイノネス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JP2001351941A publication Critical patent/JP2001351941A/ja
Application granted granted Critical
Publication of JP4833428B2 publication Critical patent/JP4833428B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】チップデバイス、ならびにバンプ付きダイのリ
ードフレームへの直接取付けおよび一組のリードのバン
プ付きダイへのクリップを用いた取り付けを包含するそ
の製造方法を提供すること。 【解決手段】チップデバイスを作製する方法であって、
この方法は、複数のハンダバンプを有するバンプ付きダ
イを提供する工程と、ソースおよびゲート接続を備える
リードフレームを提供する工程と、このハンダバンプが
このソースおよびゲート接続と接触するように、このリ
ードフレーム上にこのバンプ付きダイを配置する工程
と、銅クリップを提供する工程と、この銅クリップがこ
のバンプ付きダイのドレイン領域およびリードレールと
接触するように、ハンダペーストを用いてこの銅クリッ
プをこのバンプ付きダイの裏面に取付ける工程と、この
ハンダペーストおよびこのハンダバンプをリフローイン
グする工程と、包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップデバイスお
よびその製造方法に関する。より詳細には、チップデバ
イス、ならびにバンプ付きダイのリードフレームへの直
接取付けおよび一組のリードのバンプ付きダイへのクリ
ップを用いた取り付けを包含するその製造方法に関す
る。
【０００２】
【従来の技術】半導体電源スイッチデバイス、および特
に、電源ＭＯＳＦＥＴデバイスは、オン状態の抵抗の下
限を押し続ける。シリコン技術がここ十年間で顕著に発
達してきたが、数十年来の本質的に同じパッケージ技術
が主要なパッケージング手段として続いている。アルミ
ニウムまたは金ワイヤ相互接続とともにエポキシまたは
ハンダ付けされたダイアタッチは、なお好ましい電源デ
バイスパッケージ方法論である。
【０００３】近年、チップデバイスが、デバイス内のダ
イを低抵抗ハンダ接続によって直接リード線に接続する
ことにより製造され、そしてパッケージングされてき
た。デバイスの導電体および第１のリードフレームを接
続するために第２のリードフレーム素子およびハンダを
使用することで、直接接続が可能となった。さらに、第
２のリードフレームのサイズおよび形状は、チップデバ
イスに適合し、その電気抵抗および熱抵抗を最小限にす
るように調整され得る。
【０００４】金ワイヤ接合が、チップ内のゲート接続に
なされる場合、接着剤の使用によって制御することが難
しく、ゲート接合の完全な接触を妨害し得る樹脂のたれ
が起こる。銀が充填された接着剤がソースおよびドレイ
ン接続に使用される場合、接着剤は選択的に流動しない
ので、得られたデバイスは概して、ゲートまたはドレイ
ン内でのソースのショートがより起こりやすくなる。さ
らに、接着剤は概して、ハンダと比較して劣った導電率
を有する。
【０００５】近年、銅ストラップがダイをリード線に接
続するために使用されてきた。概して、このような装置
を用いて、ダイの６０％を超える領域が、下部に着剤を
有する銅ストラップにより占められている。このこと
は、内部アセンブリをしっかりと保持するために利用さ
れる成形プラスチックがより少ないことを意味する。接
着剤のためにより大きな領域が割当てられるので、これ
はまた、チップデバイスのボイド形成についての機会が
増えることを意味する。
【０００６】最終的に、チップデバイスのための一般的
な製造プロセスは、ダイの裏面をエポキシで取り付ける
工程を包含する。概して、このような接着剤は、ハンダ
と比較して劣った熱伝導率および導電率を有する。
【０００７】
【発明が解決しようとする課題】本発明の課題は、チッ
プデバイス、ならびにバンプ付きダイのリードフレーム
への直接取付けおよび一組のリードのバンプ付きダイへ
のクリップを用いた取り付けを包含するその製造方法を
提供することである。
【０００８】
【課題を解決するための手段】本発明は、チップデバイ
スを作製する方法を提供し、この方法は、複数のハンダ
バンプを有するバンプ付きダイを提供する工程と、ソー
スおよびゲート接続を備えるリードフレームを提供する
工程と、このハンダバンプがこのソースおよびゲート接
続と接触するように、このリードフレーム上にこのバン
プ付きダイを配置する工程と、銅クリップを提供する工
程と、この銅クリップがこのバンプ付きダイのドレイン
領域およびリードレールと接触するように、ハンダペー
ストを用いてこの銅クリップをこのバンプ付きダイの裏
面に取付ける工程と、このハンダペーストおよびこのハ
ンダバンプをリフローイングする工程と、包含する。
【０００９】好適な実施形態においては、上記銅クリッ
プを取付ける工程の前に、上記ハンダペーストが上記バ
ンプ付きダイの裏面に配置される。
【００１０】好適な実施形態においては、上記銅クリッ
プを取付ける工程の前に、上記ハンダペーストが上記銅
クリップに配置される。
【００１１】好適な実施形態においては、上記銅クリッ
プを取付ける工程の前に、上記ハンダバンプがリフロー
イングされる。
【００１２】本発明はまた、ソースおよびゲート接続を
備えるリードフレームと、上面にハンダバンプを備える
バンプ付きダイであって、このハンダバンプがこのソー
スおよびゲート接続に接触するようにこのリードフレー
ムに取付けられている、バンプ付きダイと、銅クリップ
がこのバンプ付きダイのドレイン領域およびリードレー
ルと接触するように、このバンプ付きダイの裏面に取付
けられた銅クリップと、を備えた、チップデバイスを提
供する。
【００１３】好適な実施形態においては、上記銅クリッ
プが、ハンダペーストを用いて上記バンプ付きダイに取
付けられる。
【００１４】本発明は、チップデバイスを製造する方法
を提供する。ここで、バンプ付きダイ上に複数のハンダ
バンプを含むバンプ付きダイが提供され、ソース接続お
よびゲート接続を含むリードフレームもまた提供され
る。バンプ付きダイは、ハンダバンプがソース接続およ
びゲート接続と接触するように、リードフレーム上に配
置される。複数のリードを有するリードレールは、銅ク
リップとともに提供される。銅クリップは、ハンダペー
ストによってバンプ付きダイの裏面に取付けられ、それ
により銅クリップがバンプ付きダイのドレイン領域とリ
ードレールとを接触させ、さらにエッジに沿ってリード
レールに取り付けられる。
【００１５】本発明の１つの局面によると、ハンダペー
ストは、銅クリップを取付ける前にバンプ付きダイの裏
面に配置される。
【００１６】本発明のさらなる局面によると、ハンダペ
ーストは、銅クリップを取付ける前に銅クリップ上に配
置される。
【００１７】本発明のさらに別の局面によると、ハンダ
バンプは、銅クリップを取付ける前にリフローイングさ
れる。
【００１８】従って、本発明は、改良したチップデバイ
スおよびそのチップデバイスを製造する方法を提供す
る。このプロセスは、ワイヤーボンディングをまったく
必要としない。なぜなら、ハンダリフローイング中、ド
レイン接続が銅クリップ上に直接ハンダ付けされ、一方
ソースバンプおよびゲートバンプがリードフレームに直
接接続されるからである。得られるゲート接続は、ゲー
トワイヤーボンディングプロセスによって製造されたゲ
ート接続と較べてより信頼性がある。さらに、ハンダ
は、ソース接続およびゲート接続の両方に用いられ、そ
のため、ぬれがハンダ付け可能な金属でのみ生じ得る。
これにより両方の接続がぬれのない領域で絶縁されてい
るため、ゲートをショートさせる可能性を低くする。さ
らに、ハンダ合金は、接着剤に較べてより良好な導電性
を有し、チップデバイスのＲＤＳｏｎ性能を低下させ
る。
【００１９】本発明の他の特徴および利点は、図面を参
照して以下に見られる好適な例示的実施形態の詳細な説
明を読み、理解することによって理解される。図面中、
同様の参照符号は同様の要素を表す。
【００２０】
【発明の実施の形態】図１は、本発明によるチップデバ
イス１０を示す。チップデバイスは、複数のリード１２
を含むリードフレーム１１、および複数のリード１４を
含む別個のリードレール１３を含む。バンプ付きダイ１
５は、リードフレームに取付けられる。クリップ１６
は、バンプ付きダイの裏面に配置され、そこに取付けら
れる。さらに、チップのエッジ１７が、リードレールの
ｖ字溝１８内に配置される。
【００２１】図３に示され得るように、バンプ付きダイ
１５は、複数のハンダバンプ２０を含み、好ましくはダ
イの上部表面上のダイのソース領域２１上に列状に並べ
られる。ハンダバンプ２２はまた、ダイのゲート領域２
３上に配置され、このゲート領域２３もまたダイの上部
表面上にある。
【００２２】好ましくは、バンプ付きダイは１つのユニ
ットとして提供される。
【００２３】ダイ１５は好ましくは、ワンピースアイテ
ムであり、当該分野ではこのワンピースアイテムを「バ
ンプ付きダイ」と呼ぶ場合が多い。図２に示され得るよ
うに、バンプ付きダイは、ダイ１５、ダイの上部表面と
ハンダバンプ２２との間の中間層２６として機能する
「アンダーバンプ材料」、およびハンダバンプ自身を含
む。好ましくは、アンダーバンプ材料は、ＴｉＷ、Ｃ
ｕ、Ａｕ、または均等物のいずれかである。図２に示さ
れる例では、アンダーバンプ材料は、３つの層（Ｃｕめ
っき２６ａ、スパッタされたＣｕ ２６ｂ、およびスパ
ッタされたＴｉ ２６ｃ）に分かれている。
【００２４】図３は、フラックス２７がリードフレーム
１１に分配された状態のリードフレーム１１を示す。フ
ラックスは、例えば、マルチニードル分配ノズルを用い
るスタンピング、または当該分野で公知の任意の他の適
切な方法によって分配され得る。
【００２５】バンプ付きダイは好ましくは、リードフレ
ーム１１にフリップチップ取付けされ、すなわちバンプ
付きダイは、鋸状テープからリードフレーム上へと「ひ
っくり返される」。バンプ付きダイは、ゲートハンダバ
ンプ２２がリードフレーム上のゲート接続領域２３と接
触し、一方ソースハンダバンプ２０がリードフレーム上
のソース接続２１と接触するようにリードフレーム上に
配置される。
【００２６】ハンダペースト３０が、バンプ付きダイの
裏面およびリードレール１３内の細長いｖ字溝１８に分
配される。クリップ１６（好ましくは銅からなるクリッ
プ）は、ダイの裏面から（好ましくはリール状に）供給
され、ダイの裏面に選択して配置され、それにより銅ク
リップのエッジ１７が細長いｖ字溝内に配置される。従
って、クリップは、（チップの裏面に配置される）チッ
プのドレイン領域と接触し、これらのドレイン領域をリ
ードレールのリード１４に接続する。
【００２７】本発明の１実施形態において、チップデバ
イスの製造工程中、チップをバンプ付きダイの裏面およ
びリードレールに接続した後、バンプ付きダイ上のハン
ダバンプおよびダイの裏面上のハンダペーストの１回目
のリフローイングが行われる。別の実施形態において、
バンプ付きダイをリードフレームにフリップチップ取付
けした後、ハンダバンプがリフローイングされ得、次い
で、第２のリフローイングが、銅クリップをダイの裏面
に配置した後に行われる。
【００２８】従って、本発明は、改良されたチップデバ
イスおよびそのチップデバイスを製造するための簡単な
方法を提供する。製造プロセスは、ワイヤーボンディン
グをまったく必要としない。なぜなら、ハンダリフロー
イング中、ドレイン接続が銅クリップ上に直接ハンダ付
けされ、一方ソースバンプおよびゲートバンプがリード
フレームに直接接続されるからである。得られるゲート
接続は、ゲートワイヤーボンディングプロセスによって
製造されたゲート接続と較べてより信頼性がある。さら
に、ハンダは、ソース接続およびドレイン接続の両方に
用いられ、そのため、ぬれがハンダ付け可能な金属での
み生じ得る。これにより両方の接続がぬれのない領域で
絶縁されているため、ゲートをショートさせる可能性を
低くする。さらに、ハンダ合金は、接着剤に較べてより
良好な導電性を有し、チップデバイスのＲＤＳｏｎ性能
を低下させる。
【００２９】ソースおよびゲート接続を含むリードフレ
ーム、ハンダバンプがソースおよびゲート接続に接触す
るようにリードフレームに取り付けられた上面上にある
ハンダバンプを含むバンプ付きダイ、および銅クリップ
がバンプ付きダイのドレイン領域およびリードレールに
接触するようにバンプ付きダイの裏面に取り付けられた
銅クリップを備えるチップデバイス。このチップデバイ
スは、バンプ付きダイをリードフレーム上へひっくり返
してチッピングし、トレンチダイの裏面がリードレール
に取り付けられるようにトレンチダイの裏面に銅チップ
を配置することで作製される。このプロセスは、バンプ
付きダイ上のハンダバンプ、および銅クリップとバンプ
付きダイの裏面との間に配置されたハンダペーストをリ
フローイングする工程を包含する。
【００３０】本発明は特定の例示的な実施形態を参照し
て記載されてきたが、添付の特許請求の範囲内ですべて
の改変例および均等物を網羅するように意図されている
ことが理解される。
【００３１】
【発明の効果】本発明によれば、チップデバイス、なら
びにバンプ付きダイのリードフレームへの直接取付けお
よび一組のリードのバンプ付きダイへのクリップを用い
た取り付けを包含するその製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、本発明によるチップデバイスの斜視図
である。
【図２】図２は、バンプ付きダイの模式的側面断面図で
ある。
【図３】図３は、本発明によるチップデバイスを製造す
るための、フラックスがリードフレーム上に分配された
状態のリードフレームの斜視図である。
【図４】図４は、本発明によるチップデバイスを製造す
るためのバンプ付きダイおよびリードフレームの分解図
である。
【図５】図５は、互いに接続されたバンプ付きダイおよ
びリードフレームの斜視図である。
【符号の説明】
１０ チップデバイス １１ リードフレーム １５ バンプ付きダイ １６ 銅クリップ ２０、２２ ハンダバンプ ３０ ハンダペースト
フロントページの続き (72)発明者 クイノネス， マリア クレメンス ワ イ. フィリピン国 セブ 6000， セブ シテ ィ， パード， ブラカオ 756 イー セント ジュード エイカーズ Ｆターム(参考） 5F044 KK05 LL01 LL15 RR18

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 チップデバイスを作製する方法であっ
    て、該方法が以下、 複数のハンダバンプを有するバンプ付きダイを提供する
    工程と、 ソースおよびゲート接続を備えるリードフレームを提供
    する工程と、 該ハンダバンプが該ソースおよびゲート接続と接触する
    ように、該リードフレーム上に該バンプ付きダイを配置
    する工程と、 銅クリップを提供する工程と、 該銅クリップが該バンプ付きダイのドレイン領域および
    リードレールと接触するように、ハンダペーストを用い
    て該銅クリップを該バンプ付きダイの裏面に取り付ける
    工程と、 該ハンダペーストおよび該ハンダバンプをリフローイン
    グする工程と、を包含する、方法。
  2. 【請求項２】 前記銅クリップを取り付ける工程の前
    に、前記ハンダペーストが前記バンプ付きダイの裏面に
    配置される、請求項１に記載の方法。
  3. 【請求項３】 前記銅クリップを取り付ける工程の前
    に、前記ハンダペーストが前記銅クリップに配置され
    る、請求項１に記載の方法。
  4. 【請求項４】 前記銅クリップを取り付ける工程の前
    に、前記ハンダバンプがリフローイングされる、請求項
    １に記載の方法。
  5. 【請求項５】 ソースおよびゲート接続を備えるリード
    フレームと、 上面にハンダバンプを備えるバンプ付きダイであって、
    該ハンダバンプが該ソースおよびゲート接続に接触する
    ように該リードフレームに取り付けられている、バンプ
    付きダイと、 銅クリップが該バンプ付きダイのドレイン領域およびリ
    ードレールと接触するように、該バンプ付きダイの裏面
    に取り付けられた銅クリップと、を備えた、チップデバ
    イス。
  6. 【請求項６】 前記銅クリップが、ハンダペーストを用
    いて前記バンプ付きダイに取り付けられる、請求項５に
    記載のチップデバイス。
JP2001114665A 2000-04-13 2001-04-12 Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ Expired - Lifetime JP4833428B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/548,946 US6870254B1 (en) 2000-04-13 2000-04-13 Flip clip attach and copper clip attach on MOSFET device
US09/548.946 2000-04-13

Publications (2)

Publication Number Publication Date
JP2001351941A true JP2001351941A (ja) 2001-12-21
JP4833428B2 JP4833428B2 (ja) 2011-12-07

Family

ID=24191029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001114665A Expired - Lifetime JP4833428B2 (ja) 2000-04-13 2001-04-12 Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ

Country Status (3)

Country Link
US (2) US6870254B1 (ja)
JP (1) JP4833428B2 (ja)
TW (1) TW517355B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
JP2011018924A (ja) * 2002-08-30 2011-01-27 Fairchild Semiconductor Corp リードフレーム構造を含む半導体ダイパッケージ及びその製造方法
JP2011097090A (ja) * 2002-09-30 2011-05-12 Fairchild Semiconductor Corp ドレインクリップを備えた半導体ダイパッケージ
KR20140021983A (ko) * 2012-08-13 2014-02-21 훼어촤일드 세미컨덕터 코포레이션 멀티-칩 모듈 파워 클립

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
EP1751702A4 (en) * 2004-05-18 2009-01-07 Silverbrook Res Pty Ltd MONITORING OF PHARMACEUTICAL PRODUCT
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7786558B2 (en) * 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US7576429B2 (en) * 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7663212B2 (en) 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7977773B1 (en) * 2006-07-17 2011-07-12 Marvell International Ltd. Leadframe including die paddle apertures for reducing delamination
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US20100289129A1 (en) * 2009-05-14 2010-11-18 Satya Chinnusamy Copper plate bonding for high performance semiconductor packaging
US20110095417A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US9929076B2 (en) 2011-04-21 2018-03-27 Alpha And Omega Semiconductor Incorporated Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
US8436429B2 (en) 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
CN102832190B (zh) * 2011-06-14 2015-02-04 万国半导体股份有限公司 一种倒装芯片的半导体器件及制造方法
TWI478252B (zh) * 2011-06-14 2015-03-21 Alpha & Omega Semiconductor 一種倒裝晶片的半導體裝置及製造方法
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9054091B2 (en) 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
US9324809B2 (en) * 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9379193B2 (en) 2014-08-07 2016-06-28 Semiconductor Components Industries, Llc Semiconductor package for a lateral device and related methods
CN105006464B (zh) * 2015-07-17 2019-05-28 杰群电子科技（东莞）有限公司 一种引线框架
US10431538B2 (en) 2017-06-30 2019-10-01 Hamilton Sundstrand Corporation Transistor packages
US11616010B2 (en) 2017-06-30 2023-03-28 Hamilton Sundstrand Corporation Transistor assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
WO1999065077A1 (en) * 1998-06-09 1999-12-16 Fairchild Semiconductor Corporation Low resistance package for semiconductor devices
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
US5103290A (en) * 1989-06-16 1992-04-07 General Electric Company Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5637916A (en) 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
US6127727A (en) * 1998-04-06 2000-10-03 Delco Electronics Corp. Semiconductor substrate subassembly with alignment and stress relief features
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6762067B1 (en) 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6753605B2 (en) 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6633030B2 (en) 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
JP2005520339A (ja) 2002-03-12 2005-07-07 フェアチャイルド セミコンダクター コーポレーション ウエハレベルのコーティングされた銅スタッドバンプ
US6617655B1 (en) 2002-04-05 2003-09-09 Fairchild Semiconductor Corporation MOSFET device with multiple gate contacts offset from gate contact area and over source area
US6649961B2 (en) 2002-04-08 2003-11-18 Fairchild Semiconductor Corporation Supporting gate contacts over source region on MOSFET devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
WO1999065077A1 (en) * 1998-06-09 1999-12-16 Fairchild Semiconductor Corporation Low resistance package for semiconductor devices
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018924A (ja) * 2002-08-30 2011-01-27 Fairchild Semiconductor Corp リードフレーム構造を含む半導体ダイパッケージ及びその製造方法
JP2011097090A (ja) * 2002-09-30 2011-05-12 Fairchild Semiconductor Corp ドレインクリップを備えた半導体ダイパッケージ
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
KR20140021983A (ko) * 2012-08-13 2014-02-21 훼어촤일드 세미컨덕터 코포레이션 멀티-칩 모듈 파워 클립
KR102114785B1 (ko) * 2012-08-13 2020-05-25 페어차일드 세미컨덕터 코포레이션 멀티-칩 모듈 파워 클립

Also Published As

Publication number Publication date
US20050130350A1 (en) 2005-06-16
TW517355B (en) 2003-01-11
JP4833428B2 (ja) 2011-12-07
US6870254B1 (en) 2005-03-22
US7052938B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
JP4833428B2 (ja) Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
US6989588B2 (en) Semiconductor device including molded wireless exposed drain packaging
US8981464B2 (en) Wafer level chip scale package and process of manufacture
US8642394B2 (en) Method of manufacturing electronic device on leadframe
US9349675B2 (en) Semiconductor device and method of manufacturing the same
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
US7508012B2 (en) Electronic component and method for its assembly
JP2001257302A (ja) チップデバイスを作製する改良された方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
US20070222087A1 (en) Semiconductor device with solderable loop contacts
US20090189261A1 (en) Ultra-Thin Semiconductor Package
US20020125550A1 (en) Dual stacked die package
JP2001203310A (ja) リード付き成形パッケージ中のフリップ・チップおよびその製造方法
US10256207B2 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
KR20040111395A (ko) 웨이퍼 레벨의 코팅된 구리 스터드 범프
JP2008545274A (ja) 半導体ダイ・パッケージ及びその製造方法
US8709875B2 (en) Power device and method of packaging same
JP2004146577A (ja) 半導体装置およびその製造方法
JP4424901B2 (ja) 成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス
JP4084984B2 (ja) 半導体装置の製造方法
JPH0855856A (ja) 半導体装置とその製造方法
JPH02165645A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100521

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Ref document number: 4833428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term