JP2019087741A - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019087741A JP2019087741A JP2018204913A JP2018204913A JP2019087741A JP 2019087741 A JP2019087741 A JP 2019087741A JP 2018204913 A JP2018204913 A JP 2018204913A JP 2018204913 A JP2018204913 A JP 2018204913A JP 2019087741 A JP2019087741 A JP 2019087741A
- Authority
- JP
- Japan
- Prior art keywords
- connection portion
- lead
- semiconductor device
- leads
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229920005989 resin Polymers 0.000 claims description 65
- 239000011347 resin Substances 0.000 claims description 65
- 238000007789 sealing Methods 0.000 claims description 58
- 238000005520 cutting process Methods 0.000 claims description 33
- 238000007747 plating Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 34
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000012447 hatching Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8534—Bonding interfaces of the connector
- H01L2224/85345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
半導体装置1は、第1リード10、第2リード20、半導体素子30、接続板(クリップ)40、封止樹脂50を有している。本実施形態の半導体装置1は、複数(図1では2つ)の第2リード20を有している。
図2に示すように、封止樹脂50は、上面51と底面52とを有している。底面52は、実装に際して回路基板と対向する面となる。図3に示すように、第1リード10と第2リード20は、封止樹脂50の底面52において露出している。封止樹脂50から露出する第1リード10と第2リード20の面は実装面であり、回路基板に実装する際に、はんだにより回路基板のパッドと電気的に接続される。
第1リード10は、表面の略全体がめっき層により覆われている。同様に、第2リード20は、表面の略全面がめっき層により覆われている。第1リード10と第2リード20は、後述するリードフレーム100(図9参照)により一体的にめっき処理された後、切断処理により形成される。従って、切断面やめっきマスクにより覆われた面以外の面はめっき層により覆われている。切断面は、例えば、第1リード10の端部接続部13a,13eの端面、タイバー部14の端面、第2リード20の端部接続部22a,22eである。本実施形態において、第1リード10の凹部13b,13dの側面及び中央接続部13cの側面、第2リード20の凹部22b,22dの側面及び中央接続部22cの側面は、めっき層が形成されている。なお、本実施形態において、端部接続部13a,13e,22a,22eとタイバー部14の端面の一部は、切断処理によって、めっき層に覆われることがある。
図5に示すように、第1リード10のダイパッド11は、基部11aと、基部11aの両側(図5において左右両側)のフランジ部11bとを有している。図5において、ハッチングを付してフランジ部11bを判り易くしている。フランジ部11bは、基部11aの厚さよりも薄い。フランジ部11bの上面は、基部11aの上面と略面一である。従って、フランジ部11bは、封止樹脂50の底面52において露出しない。つまり、封止樹脂50は、フランジ部11bを埋設するように形成される。このため、第1リード10が封止樹脂50から剥離することが抑制される。なお、図5では、封止樹脂50を想像線(二点鎖線)により示している。以下の説明に用いる図面においても同様としている。
なお、製造工程の説明において、上述の各部材となる部分については同じ符号を付して説明する。
そして、切断加工により、切断線L1〜L3にてフレーム接続部111,113とタイバー112とを切断し、半導体装置1が個片化される。
次に、上述の半導体装置1の作用を説明する。
先ず、本実施形態に対する第1の参考例及び第2の参考例を説明する。なお、第1の参考例及び第2の参考例について、上述の半導体装置1と同じ部材については同じ符号を付して説明する。
図11に示す半導体装置80において、リード81の端面81aは、幅方向の全体に亘って切断された切断面である。
図12に示す半導体装置90において、リード91は、幅方向の両端部の接続部92と、接続部92の間の凹部93とを有する。このリード91は、リードフレームのフレーム部と接続される部分に、幅方向に延びる貫通孔を、その貫通孔を跨ぐように切断して形成される。貫通孔により、凹部93の側面にめっき層が形成される。このため、はんだの濡れ性が図11に示す半導体装置80に比べてよい。しかし、封止樹脂50を形成する際に樹脂ばり55が生じる。樹脂ばり55は、封止樹脂50の成型において、金型とリード91との隙間に生じる。溶融した樹脂は、リード91の幅方向の中央にてリード91の表面に出やすく、リード91の幅方向の端部では比較的出にくい、という性質がある。従って、樹脂ばり55は、リード91の中央付近で大きく広がって形成されやすい。この樹脂ばり55により、凹部93の側面が部分的に覆われることがある。このため、図15に示すように、半導体装置90を回路基板300に実装した場合、リード91の凹部93の側面に付着するはんだ302の量が、半導体装置90を固定するために必要な量よりも不足することがあり、実装強度が低下する。
図13に示す半導体装置1において、第1リード10は、幅方向の両端部から中央よりの位置に凹部13b,13dを有している。この凹部13b,13dにより、外部接続部13は、幅方向両端の端部接続部13a,13eと、端部接続部13a,13eより中央側の凹部13b,13dと、凹部13b,13dの間の中央接続部13cとを有している。
(1)第1リード10の外部接続部13は、幅方向の両端部から中央よりの位置に凹部13b,13dを有している。この凹部13b,13dにより、外部接続部13は、幅方向両端の端部接続部13a,13eと、端部接続部13a,13eより中央側の凹部13b,13dと、凹部13b,13dの間の中央接続部13cとを有している。封止樹脂50を形成する際に樹脂ばり55は、中央接続部13cの上面にとどまり、中央接続部13cの側面は覆われない。このため、回路基板に実装した際にはんだが外部接続部13(中央接続部13c及び凹部13b,13d)に十分に付着する。このため、はんだ付けが強固となり、回路基板に対する実装強度を向上できる。
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態の半導体装置1は、2つの第2リード20を有し、2つの第2リード20はそれぞれ、接続凹部23を有している。従って、上記実施形態の半導体装置1は、2対の第2規制面23b,23cを有している。これに対し、1対の第2規制面23b,23cとしてもよい。例えば、図5に示す左側の第2リード20において第2規制面23b(又は第2規制面23c)を省略し、右側の第2リード20において第2規制面23c(又は第2規制面23b)を省略する。また、図5に示す左側(又は右側)の第2リード20において第2規制面23b,23cを省略する。このようにしても、クリップ40の移動の規制できる。
図18に示すように、半導体装置1aのクリップ40aは、第2リード20の接続凹部23に対して、リード接続部42の端面42aが当接するように、屈曲して形成されている。そして、リード接続部42の端部が、はんだにより第2リード20の接続凹部23に接続される。この場合、第2リード20の接続凹部23は、上記実施形態と同様に、第1リード10の側が開放されていてもよく、また開放されていなくてもよい。
図20に示すように、この半導体装置1cは、1つの第1リード10と1つの第2リード20を有している。クリップ40cは、一端の素子接続部41と、他端のリード接続部42と、素子接続部41とリード接続部42の間の連結部43を有している。
図23に示すように、外部接続部13において、端部接続部13a,13eを中央接続部13cの端面よりも突出するようにしてもよい。図24に示すように、フレーム接続部111を切断線L1にて切断する工程において、端部接続部13a,13eを中央接続部13cの端面よりも突出するようにフレーム接続部111を切断する。切断線L1の位置を調整することにより、中央接続部13cの端面から突出する端部接続部13a,13eの長さを変更できる。
Claims (22)
- 半導体素子と、
複数のリードと、
前記複数のリードのそれぞれの一部と前記半導体素子を覆う封止樹脂と、
を有し、
前記複数のリードはそれぞれ、前記封止樹脂の側面から突出する外部接続部を有し、
前記複数のリードのうちの少なくとも1つのリードの前記外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした、
半導体装置。 - 前記凹部の内面と前記中央接続部の端面を覆うめっき層を有する、請求項1に記載の半導体装置。
- 前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、請求項1又は2に記載の半導体装置。
- 前記端部接続部は、前記中央接続部の端面よりも突出している、請求項1〜3の何れか1項に記載の半導体装置。
- 複数のリードのそれぞれの一部と半導体素子とを樹脂封止した半導体装置の製造方法であって、
前記複数のリードを形成するリードフレームを用意する工程と、
前記複数のリードのそれぞれの一部と、前記リードフレームに実装した半導体素子を覆う封止樹脂を形成する工程と、
前記複数のリードを切断して前記封止樹脂の側面から突出する外部接続部を形成する工程と、
を有し、
前記複数のリードは、前記外部接続部を形成するフレーム接続部によって前記リードフレームのフレーム部に接続され、
前記フレーム接続部は、幅方向に沿って延びる第1貫通孔と、前記第1貫通孔の両端部から前記フレーム部と反対方向に延びる第2貫通孔とが形成され、
前記外部接続部を形成する工程において、前記第1貫通孔を跨ぐように前記フレーム接続部を切断し、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有する前記外部接続部を形成し、前記外部接続部の幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした、
半導体装置の製造方法。 - 前記第1貫通孔と前記第2貫通孔を形成した前記リードフレームの表面にめっき層を形成した、請求項5に記載の半導体装置の製造方法。
- 前記外部接続部を形成する工程において、前記端部接続部を前記中央接続部の端面よりも突出するように、前記外部接続部を切断する、請求項5又は6に記載の半導体装置の製造方法。
- ダイパッドと外部接続部とを有する第1リードと、
内部接続部と外部接続部とを有する第2リードと、
前記ダイパッドに実装された半導体素子と、
前記半導体素子と前記第2リードとを電気的に接続する接続板と、
を含み、
前記接続板は、前記半導体素子に接続される素子接続部と、前記第2リードに接続されるリード接続部と、前記素子接続部と前記リード接続部とを連結する連結部と、を有し、
前記第2リードは、前記リード接続部が接続され、複数の規制面を有し、前記複数の規制面により前記接続板の移動を規制する規制部を有する、
半導体装置。 - 前記複数の規制面は、前記リード接続部に対向する第1規制面と、前記リード接続部に対向するとともに前記第1規制面と直交する第2規制面とを含む、請求項8に記載の半導体装置。
- 前記第1規制面は、前記ダイパッドの側に向いている、請求項9に記載の半導体装置。
- 前記規制部は、互いに対向する2つの前記第2規制面を有している、請求項9又は10に記載の半導体装置。
- 前記規制部は、前記第2リードの上面に形成された接続凹部である、請求項8〜10の何れか1項に記載の半導体装置。
- 前記接続凹部は、前記第1リード側が開放されている、請求項12に記載の半導体装置。
- 前記ダイパッドと前記内部接続部と前記半導体素子と前記接続板とを覆う封止樹脂を有する、請求項8〜13の何れか1項に記載の半導体装置。
- 前記第1リードと前記第2リードは、前記封止樹脂の底面において露出している、請求項14に記載の半導体装置。
- 複数の前記第2リードを有し、複数の前記第2リードは、前記封止樹脂の側面に沿って配置されている、請求項14又は15に記載の半導体装置。
- 前記ダイパッドには1つの半導体素子が実装され、
前記ダイパッドは四角形状に形成され、
前記ダイパッドにおいて前記外部接続部と反対側の辺に沿って2つの前記第2リードが配設され、
前記接続板は、前記半導体素子に接続される1つの前記素子接続部と、2つの前記第2リードにそれぞれ接続される2つの前記リード接続部と、を有し、前記連結部は1つの前記素子接続部と2つの前記リード接続部とを連結する、
請求項8〜16の何れか1項に記載の半導体装置。 - 前記ダイパッドには、上面に2つの電極を有する1つの半導体素子が実装され、
前記ダイパッドは四角形状に形成され、
前記ダイパッドにおいて前記外部接続部と反対側の辺に沿って2つの前記第2リードが配設され、
前記接続板は、前記半導体素子の2つの電極のうちの一方の電極と、2つの前記第2リードのうちの一方の第2リードとを接続する第1の接続板と、前記半導体素子の2つの電極のうちの他方の電極と、2つの前記第2リードのうちの他方の第2リードとを接続する第2の接続板と、を含む、
請求項8〜16の何れか1項に記載の半導体装置。 - 前記第1リードの前記外部接続部と前記第2リードの前記外部接続部は、封止樹脂の側面から突出する外部接続部を有し、
前記第1リードと前記第2リードのうちの少なくとも一方の外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした、
請求項8〜18の何れか1項に記載の半導体装置。 - 前記凹部の内面と前記中央接続部の端面を覆うめっき層を有する、請求項19に記載の半導体装置。
- 前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、請求項19又は20に記載の半導体装置。
- 前記端部接続部は、前記中央接続部の端面よりも突出している、請求項19〜21の何れか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/178,265 US10622288B2 (en) | 2017-11-06 | 2018-11-01 | Semiconductor device and method for producing semiconductor device |
US16/817,211 US10985093B2 (en) | 2017-11-06 | 2020-03-12 | Semiconductor device and method for producing semiconductor device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213846 | 2017-11-06 | ||
JP2017213845 | 2017-11-06 | ||
JP2017213845 | 2017-11-06 | ||
JP2017213846 | 2017-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087741A true JP2019087741A (ja) | 2019-06-06 |
JP7281267B2 JP7281267B2 (ja) | 2023-05-25 |
Family
ID=66763436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018204913A Active JP7281267B2 (ja) | 2017-11-06 | 2018-10-31 | 半導体装置、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7281267B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022030244A1 (ja) * | 2020-08-05 | 2022-02-10 | ローム株式会社 | 半導体装置 |
DE112020002920T5 (de) | 2019-06-20 | 2022-02-24 | Rohm Co., Ltd. | Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung |
JP2022049315A (ja) * | 2020-09-16 | 2022-03-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN117936495A (zh) * | 2024-03-25 | 2024-04-26 | 华羿微电子股份有限公司 | 一种半导体功率器件的封装组件及封装方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5145761A (en) * | 1974-10-18 | 1976-04-19 | Nippon Electric Co | Denkibuhinno setsuzokuhoho |
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH0360100A (ja) * | 1989-07-27 | 1991-03-15 | Nec Corp | 表面実装用部品 |
JPH05343590A (ja) * | 1992-06-10 | 1993-12-24 | Nec Yamagata Ltd | 半導体装置用リードフレーム |
JP2000299421A (ja) * | 1999-04-16 | 2000-10-24 | Oki Electric Ind Co Ltd | 半導体素子 |
JP2001298142A (ja) * | 2000-04-14 | 2001-10-26 | Nippon Inter Electronics Corp | 樹脂封止型半導体装置 |
JP2011049244A (ja) * | 2009-08-25 | 2011-03-10 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置 |
US20150091144A1 (en) * | 2013-10-01 | 2015-04-02 | Seiko Instruments Inc. | Semiconductor device and method of manufacturing the same |
JP2015144217A (ja) * | 2014-01-31 | 2015-08-06 | 株式会社東芝 | コネクタフレーム及び半導体装置 |
-
2018
- 2018-10-31 JP JP2018204913A patent/JP7281267B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5145761A (en) * | 1974-10-18 | 1976-04-19 | Nippon Electric Co | Denkibuhinno setsuzokuhoho |
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH0360100A (ja) * | 1989-07-27 | 1991-03-15 | Nec Corp | 表面実装用部品 |
JPH05343590A (ja) * | 1992-06-10 | 1993-12-24 | Nec Yamagata Ltd | 半導体装置用リードフレーム |
JP2000299421A (ja) * | 1999-04-16 | 2000-10-24 | Oki Electric Ind Co Ltd | 半導体素子 |
JP2001298142A (ja) * | 2000-04-14 | 2001-10-26 | Nippon Inter Electronics Corp | 樹脂封止型半導体装置 |
JP2011049244A (ja) * | 2009-08-25 | 2011-03-10 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置 |
US20150091144A1 (en) * | 2013-10-01 | 2015-04-02 | Seiko Instruments Inc. | Semiconductor device and method of manufacturing the same |
JP2015072947A (ja) * | 2013-10-01 | 2015-04-16 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
JP2015144217A (ja) * | 2014-01-31 | 2015-08-06 | 株式会社東芝 | コネクタフレーム及び半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020002920T5 (de) | 2019-06-20 | 2022-02-24 | Rohm Co., Ltd. | Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung |
WO2022030244A1 (ja) * | 2020-08-05 | 2022-02-10 | ローム株式会社 | 半導体装置 |
JP2022049315A (ja) * | 2020-09-16 | 2022-03-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7393312B2 (ja) | 2020-09-16 | 2023-12-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN117936495A (zh) * | 2024-03-25 | 2024-04-26 | 华羿微电子股份有限公司 | 一种半导体功率器件的封装组件及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7281267B2 (ja) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7281267B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US10985093B2 (en) | Semiconductor device and method for producing semiconductor device | |
US9779966B2 (en) | Lead frame and semiconductor device | |
JP4698234B2 (ja) | 表面実装型半導体素子 | |
US11894281B2 (en) | Semiconductor device including lead with varying thickness | |
US11728298B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2005353700A (ja) | 面実装型電子部品とその製造方法 | |
CN103972197A (zh) | 半导体器件及其制造方法、引线和制作该引线的方法 | |
US11133276B2 (en) | Semiconductor device and method for manufacturing the same | |
JP3994095B2 (ja) | 面実装型電子部品 | |
JP2018133532A (ja) | リードフレーム及びその製造方法 | |
US11742279B2 (en) | Semiconductor device | |
JP2018133533A (ja) | リードフレーム及びその製造方法 | |
US20230395483A1 (en) | Semiconductor device | |
JP7136767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6625037B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20040119146A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP2023179984A (ja) | リードフレームおよび電子部品 | |
WO2010098156A1 (ja) | フレームパッケージ型発光装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7281267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |